CN101931383A - 灵活的低电流多相振荡器 - Google Patents

灵活的低电流多相振荡器 Download PDF

Info

Publication number
CN101931383A
CN101931383A CN2010102088606A CN201010208860A CN101931383A CN 101931383 A CN101931383 A CN 101931383A CN 2010102088606 A CN2010102088606 A CN 2010102088606A CN 201010208860 A CN201010208860 A CN 201010208860A CN 101931383 A CN101931383 A CN 101931383A
Authority
CN
China
Prior art keywords
level
transistor
coupled
ref
mutually
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102088606A
Other languages
English (en)
Other versions
CN101931383B (zh
Inventor
贝赫扎德·穆赫塔斯米
张艾伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha and Omega Semiconductor Cayman Ltd
Original Assignee
Alpha and Omega Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha and Omega Semiconductor Inc filed Critical Alpha and Omega Semiconductor Inc
Publication of CN101931383A publication Critical patent/CN101931383A/zh
Application granted granted Critical
Publication of CN101931383B publication Critical patent/CN101931383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明涉及一种灵活的低电流多相振荡器，该振荡器包含一个参考级和多个位相级。参考级具有一个参考晶体管，其栅极耦合到参考电压上，漏极耦合到参考电流源上。每个位相级包含一个晶体管、两个电流源、一个电容器、开关、反相器和闩锁。晶体管的漏极耦合到第一电流源上，栅极耦合到节点上，源极耦合到参考晶体管的源极。电容器和开关耦合在节点和地之间。第二电流源耦合到节点上。晶体管的漏极耦合到反相器的输入端。反相器的输出端耦合到闩锁的置位输入端。闩锁的输出端耦合到开关上。反相器的输出端也耦合到下一个位相级闩锁的复位输入端。最后一个位相级的反相器输出端耦合到第一位相级闩锁的复位输入端。

Description

灵活的低电流多相振荡器
技术领域
本发明普遍涉及一种用于产生循环信号的电路，更确切地说，涉及一种带有低晶体管数量的灵活振荡器，可以在很高的频率下振荡，而且消耗的电流很低，可用于多相作业。
背景技术
几乎每种电学子***中都存在某种形式的波形发生器，用于产生循环波形。这种波形产生器通常叫做振荡器。根据应用，振荡器可以用于定期间隔脉冲源或时钟信号。对振荡器性能的评估，通常取决于它们的稳定性、准确性、频率可调性、有源电路增益、启动时间以及功率耗散等等。
一种叫做弛豫振荡器的振荡器是较低频率的振荡器设计中最常用的器件。图1A表示一个传统的弛豫振荡器的电路示意图。如图1A所示，弛豫振荡器100包含一个电容器C10、一个开关装置SW10(例如场效应管)、一个比较器102、一个电流源极I10以及一个单次计时器104。
参考电压VRef连接到比较器102的一输入端。电容器C10的第一端连接到比较器102的+输入端。电容器C10的第二端接地。比较器102的输出端电连接到单次计时器104的输入端，计时器的输出端电耦合到开关装置SW10的控制端。开关装置SW10电连接在电容器C10的第一端和地之间，用于对频率决定的电容器C10放电。如图1B中的电压随时间的关系图所示，电容器上的电压大致成锯齿状，在连续的锯齿之间，有一个很短的平点101。
对于这些特殊的振荡器，频率通常由比较器102的速度决定。当电流从源极I10流向电容器C10时，比较器102的(+)输入端电压最终达到参考电压VRef，打开比较器102。这将触发单次计时器104打开开关SW10，对电容器C10放电，将电压重新设为0。单次计时器104保持开关SW10处于打开状态，直到电容器C10完全放电为止，这时的输出不再振荡。为了保证电容器C10完全放电，在连续的锯齿之间，会有一段延迟时间101。
对于低频时，比较器102中的延迟时间相对较短。但是如果开关发生在高频时，对应每个锯齿循环的延迟时间会变长。而且，例如在5MHz的高频下，需要1mA之高的开关电流。为电容器C10充电的电流源极耦合到单次计时器104，会随输入电压的增加而增加。例如，在5.0V时，电流源极I10可以传输5μA电流，但在2.5V时，它仅能传输1μA。从而，在5.0V时，电容器充电5次会比在2.5V时更快。因此，在5.0V时的平坦响应远小于在2.5V时。在开关频率为500KHz时的低频时，单次计时器104从50ns变到70ns可能并不是问题，但在高频振荡(例如3MHz以上)时，从50ns变到100ns就有很大影响。
由于单次计时器属性随电源电压而变化，因此锯齿波之间的平点也随电源电压变化，而且还随温度变化，这是我们所不需要的。因此，弛豫振荡器仅适用于1MHz及以下的频率。此外，这些振荡器并不十分适应多相***。在一个传统的多相***中，每个相都需要自己特殊的振荡器和比较器。而且，传统的比较器价格昂贵，振荡器消耗的电流也很大。高电流消耗在便携式器件等应用中并不受欢迎。
正是在上述背景下，我们才提出了本发明。
发明内容
本发明的目的在于提供一种灵活的低电流多相振荡器，克服原有技术的弛豫振荡器缺陷，无需使用传统的比较器，而可以在很高的频率下振荡，且消耗的电流很低，可用于多相作业。
为了达到上述目的，本发明的技术方案是提供一种振荡器装置，包含：
一个具有一个参考电流源Iref和一个第一参考晶体管Tref的参考级；所述第一参考晶体管Tref的栅极耦合到一参考电压上Vref’，漏极耦合到参考电流源Iref上；以及
含有一个第一和一个最后位相级的两个或多个位相级，其中每个位相级包含：
一个相晶体管，其漏极耦合到一第一电流源，栅极耦合到一节点，源极耦合到第一参考晶体管的源极上；
一个第二电流源，其耦合到所述节点上；
一个电容器，具有一个耦合到所述节点上的第一端和一个第二端；
一个耦合在所述电容器的第一端和第二端之间的开关；以及
一个逻辑块，用于当所述节点处的电压超过参考电压Vref时，为后面的位相级闩锁开关和关闭开关。
所述每个逻辑块还包含一个置位-复位闩锁，以及一个耦合到置位-复位闩锁的置位输入端的单次计时器。
所述参考级还包含一个第二参考晶体管Tref’，用于提供负反馈，探测所需电流以及改变供给电流。
所述每个位相级中的开关都是一个场效应管。
所述逻辑块还包含一个置位-复位闩锁，并且置位-复位闩锁的输出端耦合到所述的场效应管开关的栅极上。
所述的开关和晶体管皆为n-沟道MOS晶体管。
所述的开关的源极和第二参考晶体管的源极都接地。
所述开关和晶体管为p-沟道MOS晶体管。
所述开关的源极和第二参考晶体管的源极都耦合到电压Vcc上。
所述两个或多个位相级仅含有第一位相级和最后位相级，因此该装置为双相振荡器。
所述两个或多个位相级仅含有第一位相级和最后位相级，以及一个中间位相级，所述的中间位相级在第一位相级的后面，最后位相级的前面，因此该装置为三相振荡器。
所述两个或多个位相级仅含有第一位相级和最后位相级，一个第一中间位相级在第一位相级的后面，和一个第二中间位相级在第一中间位相级的后面，最后位相级的前面，因此该装置为四相振荡器。
所述参考级还包含一个耦合到第一参考晶体管Tref源极的电流控制，其中电流控制用于控制在一个负反馈模式中，从相晶体管和第一参考晶体管Tref流出的总电流。
所述电流控制包含一个第二参考晶体管Tref’，其漏极耦合到第一参考晶体管的源极，栅极耦合到第一晶体管的漏极，如果第二参考晶体管Tref’为N-沟道器件的话，源极就接地，如果第二参考晶体管Tref’为P-沟道器件的话，源极就接一共同电压。
所述电流控制含有一个运算放大器。
所述逻辑块包含一个输入端耦合到晶体管漏极的反相器；以及一个输出端耦合到开关栅极、置位输入端耦合到反相器输出端的置位-复位闩锁。
所述第一位相级中反相器的输出端耦合输出一个复位输入到下一个位相级中的置位-复位闩锁的复位输入端，其中最后位相级中的置位-复位闩锁的复位输入端耦合到前一个位相级中反相器的输出端，其中最后位相级中的反相器的输出端耦合到第一个位相级中的置位-复位闩锁的复位输入端。
一种多相振荡器，其特征在于，包含：
多个输入级和一个参考级，每个输入级都产生一个电压，并代表振荡器的一个相，其中多个输入级作为一个最大值选择器，用于将每个输入级产生的电压与参考级的一个电压作比较，并从中选取一个最大电压，其中最大值选择器选取的那个输入级会使所选的输入级的输出改变；
一个耦合到参考级上的负反馈回路，用于探测振荡器所需电流，并为每个输入级提供适当的供给电流。
所述的多相振荡器，还包含：一个逻辑单元，按照最大值选择器选取的输入级，关闭选定的输入级，并激活下一个输入级。
所述每个输入级都含有一个晶体管，参考级含有一个参考晶体管，其中最大值选择器将每个输入级的晶体管栅极上的电压，与参考晶体管栅极上的电压作比较。
所述参考级还包含：与第一参考晶体管串联的一个固定电流源，其中负反馈回路用于使第一参考晶体管允许固定电流源的稳定电流流经第一参考晶体管。
依据本发明的实施例所述的振荡器可以用于任何转换***。基于低压CMOS过程，预计这种振荡器可以从很低的频率振荡到50MHz左右。过程越快，频率振荡也越快。这种振荡器的另一优势在于，在瞬变时，它们可以根据需要，改变偏压电流。通过改变***的复杂度，可以轻松改变相的数量。此外，相模中所使用的单次计时器和反相器只占晶片上很小的一部分面积。整个电压范围内传播的频率，仅从2.5V到5V一小部分。此外，由于不使用传统的比较器，而且参考级可以根据需要改变电流，因此上述类型的振荡器消耗的电流很低。
附图说明
图1A为一种传统的弛豫振荡器的电路图。
图1B表示图1A所示电路的信号图形。
图2A-2B表示依据本发明的实施例，振荡器及其参考级的工作原理的电路图。
图3A表示依据本发明的一个实施例，一种NMOS两相振荡器的电路图。
图3B表示依据本发明的一个实施例，一种PMOS两相振荡器的电路图。
图3C-3D分别表示图3A-3B所示器件类型的电路中N1和N2节点处的信号图形。
图3E表示N1和N2节点组合的信号图形。
图3F表示一种带有可选参考级的NMOS两相振荡器的电路图。
图4A表示依据本发明的一个实施例，一种三相振荡器的电路图。
图4B-4D表示振荡频率为50MHz时，图4A的N1、N2和N3节点处的信号图形。
图4E表示振荡频率高于50MHz时，图4A的N1、N2和N3节点处的信号图形。
图5A表示依据本发明的一个实施例，一种四相振荡器的电路图。
图5B-5E表示振荡频率高于50MHz时，图5A的N1、N2、N3和N4节点处的信号图形。
图5F表示振荡频率高于50MHz时，图5A的N1、N2、N3和N4节点处的信号图形。
具体实施方式
本发明的实施例适用于克服了原有技术的弛豫振荡器缺陷的新振荡器。按照本发明的实施例设计的振荡器，无需使用传统的比较器。此振荡器通常由一个或多个差分输入级构成，输入级可能和少数有源器件所需的相数一样多。每个差分级作为一个最大值选择器级。此处所提及的“最大值选择器”是指，一种具有多输入级(在此有时也称为“位相级”)的电路，该电路可选择不同输入级电压中的最大电压。通过最大值选择器选择一个特定的输入级，引起所选的输入级的输出变化。供给特定输入级的电流可能会随振荡器的需要而改变。例如，耦合到参考级上的负反馈回路可用于探测振荡器所需电流，并为每个输入级提供供给电流，以达到所探测到的电流的需要。
依据本发明的一个实施例，一种振荡器仪器通常包含一个参考级以及含有一个第一位相级和一个最后位相级的两个或多个位相级。参考级具有一个参考电流源，以及一个第一参考晶体管，并且其栅极耦合到一电压基准上，漏极耦合到参考电流源上。每个位相级可包含晶体管、第一和第二电流源、电容器、开关以及逻辑块，这仅作为示例，并不作为局限。晶体管的漏极耦合到第一电流源上，栅极耦合到一节点上，源极耦合到参考级中的参考晶体管的源极上。电容器第一端耦合到节点上，第二端耦合接地。开关耦合在电容器的第一端和第二端之间。第二电流源耦合到节点上。
一般来说，特定位相级的逻辑块用于闩锁该位相级的开关，并复位下一个位相级的开关。换言之，当最大值选择器选择了一个位相级时，逻辑块会使所选的位相级停摆，并触发下一个位相级(相对于振荡器的下一个相)。每个位相级的逻辑块可以通过很多不同的方法制备。一个逻辑块的示例含有一反相器和一置位-复位闩锁。特定位相级的反相器输入端耦合到该位相级晶体管的漏极上。特定位相级的反相器输出端耦合到该位相级闩锁置位的输入端上。特定位相级闩锁的输出端耦合到该位相级的开关上。特定位相级反相器的输出端也耦合到随后的位相级的置位-复位闩锁的复位输入端。最后位相级的反相器的输出端耦合到第一位相级的置位-复位闩锁的复位输入端上。
图2A表示相振荡器200的输入级(或位相级)的电路图。如图2A所示，振荡器200包含一个参考级202和一个位相级204。参考级202包含一个参考场效应管Tref，其漏极Dref电耦合到第一参考电流源Iref上，栅极Gref电连接到参考电压Vref上，源极Sref耦合到第二参考电流源Iref’的输入端，第二参考电流源Iref’可提供的电流，高达第一参考电流源Iref所提供的电流的两倍。例如，参考晶体管Tref可以是金属氧化物半导体(MOS)器件。例如，第一参考电流源Iref可提供1μA左右的电流，第二参考电流源Iref’可提供2μA左右的电流，参考电压Vref可提供1.2V左右的电压。
位相级204也包含一个具有源极S1、栅极G1和漏极D1的晶体管T1。源极S1在第一结J1处，连接到参考晶体管Tref的源极Sref上。栅极G1耦合到第二结J2上，漏极D1连接到电流源I1的输出端，它所提供的电流与第一参考电流源Iref的电流大致相等。振荡器200还包含一个电容器C，其第一端连接到结J2上，第二端接地。振荡器200还含有一个开关SW，当开关SW的控制电极收到输入触发信号时，开关SW允许电流在第二结J2和地之间流动，为电容器C放电。电流源Iref、I1以及第三电流源I1’的输入端耦合到第三结J3上。第三电流源I1’的输出端耦合到结J2上。
振荡器200的工作进程如下：首先假设，触发信号开启开关SW，由于栅极G1耦合接地，所以晶体管T1关闭。由于参考晶体管Tref的栅极Gref上所加的是参考电压Vref，所以晶体管Tref开启。从第二参考源极Iref’流出的较大的电流拉低了参考晶体管Tref的漏极Dref的电压，但是从源极流出的较小的电流I1却拉升了晶体管T1的漏极D1的电压。
开关SW关闭后，第三电流源I1’中的电流为电容器C充电，当晶体管T1的栅极G1高于参考电压Vref时，缓慢开启晶体管T1，同时关闭参考晶体管Tref。电流源Iref’拉低了晶体管T1漏极D1处的电压，拉升了第一结J1以及参考晶体管Tref的漏极Dref处的电压。直到开关SW再次开启时，这种情况才会停止。可以从晶体管T1和Tref的漏极D1和Dref处的电压获得数字输出信号。综上所述，为了使振荡器在较高频率下工作，第二电流源Iref’的电流应该相对较高。
可以选择不使用恒定电流Iref’，电流控制可以通过基于第一参考源极Iref和参考晶体管Tref(也被称为第一参考晶体管)之间电压的负反馈，从而控制从晶体管T1到结J1的电流。例如，图2B为一种可选振荡器210的电路图，它是图2A所示的振荡器200的一种变形。除了上述图2A所示的器件之外，振荡器210的参考级212含有以第二参考晶体管Tref’(例如MOS晶体管)的形式控制电流，漏极Dref’耦合到第一结J1上，栅极Gref’耦合到第一参考晶体管Tref的漏极Dref上，源极Sref’接地。注意本例如图2B所示，参考晶体管Tref’为N-型(或n-沟道)器件。也可选择，参考晶体管Tref’为P-型(或p-沟道)器件，在这种情况下，源极Sref’可以耦合到共用电压Vcc上。第一参考电流源Iref作为一个固定参考电流源。如果J1结处的电压升高(例如当T1开启时)，第一参考参考晶体管Tref的漏极Dref和第二参考晶体管Tref’的栅极Gref’被拉高，这将使第二参考晶体管Tref’开启更大，从而提高了供给电流Is，并拉低了结J1。如果没有负反馈，结J1处电压增长，会使第一参考晶体管Tref因其栅极-至-源极电压(即Vref减去结J1处的电压)减小而关闭。反之，如果结J1处的电压降低，会拉低晶体管Tref’的栅极Gref’，从而使结J1恢复上升。如果第二参考晶体管Tref’不能提供足够的电流，它就会提升晶体管Tref漏极Dref和结J1处的电压，使第二参考晶体管Tref’开启更大，直到可以提供足够的供给电流Is为止。因此，在这种情况下，第一参考晶体管Tref一直开启，并使Iref提供的电流无论从晶体管T1的哪个输入端都能通过。正是由于Iref、Tref和Tref’图2B所示的电路中才有一个负反馈。由于此负反馈，电路210的供给电流Is会通过改变，适应***对电流的要求。
第二参考晶体管Tref’作为一个可变电阻器，控制参考电流源Iref的电流，按照负反馈的方式，对穿过结J1的电流变化做出响应。此外，另一种可用于提供负反馈回路的器件，如运算放大器或可变电阻器，也可作为电流控制，用于调节供给电流Is，以响应结J1处电压的变化，对穿过结J1的电流提供所需的负反馈控制。
依据本发明的一个实施例，图2A和图2B所示的两个或多个类型的位相级，都可以与图2B所示的参考试块结合起来，作为一个多相振荡器。图3A表示依据本发明的一个实施例，一种两相振荡器300的电路图，这仅作为示例，并不作为局限。如图3A所示，振荡器300包含两级位相级302、304以及一个参考级306。参考级306类似于上述图2B所示的振荡器210的参考级212
作为示例，第一位相级302含有一个n-型MOS晶体管T1，其漏极D1耦合到电流源I1上，可通过结J1提供大约1μA的电流，栅极G1耦合到第一节点N1上，源极S1耦合到参考级306的结J7上。第一位相级302也含有一个电容器C1，其第一端I1’通过第一节点N1耦合到第二电流源上，第二端接地。开关SW1可以是一个n-型MOS晶体管，与源极接地的电容器C1并联，栅极耦合到闩锁L1的输出端上。第一位相级302还包含一个含有反相器INV1的逻辑块303，其输入端在结J1处耦合到晶体管T1上，输出端耦合到闩锁L1的输入端上。单次计数器OS1可以选择耦合在反相器INV1和闩锁L1之间。在这种情况下，反相器INV1的输出端可以看做是间接地耦合到闩锁L1上。此处的逻辑块仅作为示例，可用类似的功能电路模块代替。
第二位相级304具有与第一位相级302类似的器件。第二位相级304包含一个n-沟道MOS晶体管T2，其漏极D2通过结J2耦合到大约1μA的电流源I2上，栅极G2通过第二节点N2耦合到第二电流源I2’上，源极S2耦合到结J7上。第二位相级304还包含一个电容器C2，其电容量与电容器C1相等。电容器C2的第一端耦合到第二节点N2上，第二端接地。开关SW2可以是一个n-沟道MOS晶体管，耦合到电容器C2上，并包含一个接地的源极和一个耦合到闩锁L2的输出端的栅极。第二位相级304还包含含有反相器INV2的逻辑块305，输入端在结J2处耦合到晶体管T2上，输出端耦合到闩锁L2的输入端。单次计时器OS2可以选择耦合在反相器INV2和闩锁L2之间。如果需要，单次计时器OS1、OS2可以提供数字输出信号。
参考级306可以在类似于上述图2B中所示的参考级212那样的方式下工作。参考级306在有或没有电流的反馈控制时都能工作。如图3A所示，第二参考晶体管Tref’从晶体管T1、T2和Tref中通过结J7，提供电流的负反馈控制。
如图3A所示，单次计时器OS1的输出端S连接到闭锁L1的置位输入端以及闭锁L2的复位输入端R。同样地，单次计时器OS2的输出端也连接到闭锁L2的置位输入端S以及闭锁L1的复位输入端R。注意，如果没有使用单次计时器，反相器INV1和INV2的输出端将直接连接到闭锁上。
电路300用作最大值选择器，选择位相级302、304输出电压的最大值。在图3A所示的示例中，***中有三个电压，即Vref以及节点N1、N2处的电压(分别写为Vn1和Vn2)。如图3A所示的结构，总会选择电压Vn1、Vn2和Vref中的最大值。例如，如果开始时Vref为1.2V，N1和N2为0V。一旦Vn1或Vn2超过Vref时，此结构就会发现并选取最大值。例如，如果Vn2超过了Vref，那么就会选择位相级304，并开启晶体管T2。由于位相级306中的负反馈，参考晶体管Tref仍然保持开启，下文还将详细说明。随着晶体管T2开启，J1处的电压被拉低，从而触发逻辑单元305。
供给电流Is并不是固定的，而是随***需要变化的。在图3A中，Tref和Tref’用于提供负反馈，为设计的结构提供所需电流。负反馈不仅保证Tref永远允许参考电流源Iref的值通过，而且根据***中其他器件的电流需要进行调节。例如，当选择位相级304时，第二参考晶体管Tref’允许供给电流Is通过Iref加上I2的量。但是，当任一晶体管T1或T2开启时，必须在这些晶体管开启之前就先将寄生电容充电。因此，可用电流越多，这些电容的充电速度越快，晶体管开启得也越快。在这种瞬变时，由于Tref’上的负反馈，供给电流Is将增大。负反馈探测到***需要电流，就会提供相应的供给电流Is。因此负反馈使振荡器电路效率更高、功能更强，而且速度更快。无论使用了多少个位相级，无论需要多少瞬变电流，负反馈总会确保提供充足的供给电流Is。
图3B表示一种可选的两相振荡器310的电路图，除了晶体管T1、T2、Tref和Tref′以及开关SW1和SW2为p-沟道MOS晶体管之外，其他的元件与振荡器300相同。在本实施例中，电容器C1和C2的第二端、开关SW1和SW2的源极以及第二参考晶体管Tref’的源极并不接地，而是耦合到电压Vcc上。换言之，与图3A中的电路300相比，电路310中Vcc的位置和接地端的位置互换，电流源I1、I1’、I2、I2’和Iref的位置也互换。对于两相振荡器310而言，每个位相级的逻辑部分中，反相器位于闩锁和开关之间，而不是在单次计时器和结(例如J1)之间。
振荡器300和310的振荡速度由电流源I1’、I2’提供的电流量，以及电容器C1、C2的容量来控制。振荡器300和310可用于双相位变换器。
振荡器300、310可以按以下进程工作：首先开关SW1关闭，开关SW2通过闩锁L2锁上。因此晶体管T2关闭。最初，节点N1处的电压很低，晶体管T1依然关闭。源极的电流I1’为电容器C1充电，从0V充到参考电压Vref(例如1.2V)。电容器C1充电完毕，达到Vref后，最大值选择器会选择该位相级，晶体管T1开启。源极的电流I1在J7处提升电压，使得负反馈回路更大程度地打开第二参考晶体管Tref’，以便补偿额外的电流。随着流经Tref’的电流超过电流源I1提供的电流，晶体管T1漏极D1处的电压降低，使反相器INV1的输入也随之降低。因此反相器INV1的输出很高，并置位闩锁L1，复位闩锁L2，从而开启开关SW1，关闭开关SW2。
同样地，当开关SW2关闭(并且开关SW1闩锁)时，电流源I2’将电容器C2从0V充电到Vref(例如1.2V)。一旦电容器C2的电压达到Vref，晶体管T2就会开启。参考晶体管Tref’比源极I1提供的电流多，因此拉低了晶体管T2的漏极D2。INV2的输入降低，INV2的输出升高，从而置位闩锁L2，开启开关SW2，并复位闩锁L1。因此，闩锁L1的输出降低，开关SW1关闭。
综上所述，当节点N2处的电压开启晶体管T2时，N1处的电压关闭晶体管T1，反之亦然。因此，振荡器300或310可以在两种不同相下产生振荡信号。图3C-图3D表示在图3A-图中所示的电路在33.3MHz工作时，节点N1和N2处的模拟信号图形。如图所示，锯齿波形相隔180度。图3E表示图3C-3D的两种锯齿波形混合在一起。注意，由于有两个输入级，只要一个输入级的电容器一开始放电，另一个输入级的电容器就会开始充电。因此，没有必要等到电容器完全放电，才开始下一循环，图1B所示的延迟时间101可忽略。可以选用本发明中的单次计时器，但它仅能提供数字信号。它们不会干预时序电路。
也可选择用图2A所示的电流源Iref’代替第二参考晶体管Tref’，但该实施例不会有负反馈。在另一个可选实施例中，如图3F所示的电路300’，参考级306’的负反馈还包含一个运算放大器OAref和一个电阻Rref。电阻Rref串联在第二参考晶体管Tref’的源极和地之间。运算放大器OAref的输出端连接到第二参考晶体管Tref’的栅极上，运算放大器OAref的一个输入端连接在第二参考晶体管Tref’和电阻Rref之间，其他的输入端连接到带有电势Vx的第一参考晶体管Tref的漏极上。流经第二参考晶体管Tref’的供给电流Is为Is＝Vx/Rref。如图3A所示的电路300，负反馈探测到振荡器所需电流后，会提供适当的供给电流Is。除此之外，电路300’与图3A中的电路300相同。
图3A、3B所示的振荡器仅通过增加更多的位相级，就能扩展到任意数量的相。例如，可以通过在图3A-3B所示的两相振荡器电路上增加一个相模来制备一个三相振荡器，这仅作为示例，并不作为局限。图4A表示三相振荡器400的电路图。例如，这种振荡器可以用在三相电压反相器中。振荡器400含有三位相级402、404、406和一个参考级408。参考级408类似于图2B所示的振荡器210中的参考级212，参考级212包含两个参考晶体管Tref和Tref’。上述第二参考晶体管Tref’用于对第一参考晶体管Tref的电流提供负反馈控制，而不管位相级的晶体管中的电流。
第一和第二位相级402和404，与图3A所示的两相振荡器300的第一和第二位相级302和304类似。第一位相级402包含一个具有漏极D1、栅极G1和源极S1的n-沟道MOS晶体管T1。漏极D1通过结J1耦合到大约1μA的电流源I1上。栅极G1耦合到第一节点N1上。源极S1耦合到第二位相级404中的结J5、第三位相级406中的结J6以及参考级408中的结J7。第一位相级402还包含一个电容器C1，其第一端穿过第一节点N1耦合到第二电流源I1’上，第二端接地。开关SW1是一个MOS晶体管，耦合到电容器C1上，其源极接地，栅极耦合到第一闩锁L1的一个输出端。第一位相级402还包含一个第一反相器INV1，其输入端在结J1处耦合到电流源I1上，输出端耦合到闩锁L1的一个输入端上。单次计时器OS1可以选择耦合在第一反相器INV1和第一闩锁L1之间。
第二位相级404包含一个MOS晶体管T2，其漏极D2通过结J2耦合到大约1μA的电流源I2上，栅极G2通过第二节点N2耦合到第二电流源I2’上，源极S2耦合到结J5上。第二位相级404还包含一个电容器C2，其第一端耦合到第二节点N2上，第二端接地。开关SW2可以是一个MOS晶体管，耦合到电容器C2上，含有一个接地的源极以及一个耦合到第二闩锁L2输出端的栅极。第二位相级404还包含一个第二反相器INV2，其输入端在结J2处耦合到电流源I2上，输出端耦合到第二闩锁L2的输入端上。单次计时器OS2可以选择耦合在第二反相器INV2和第二闩锁L2之间。
第三位相级406包含一个具有漏极D3、栅极G3和源极S3的MOS晶体管T3。其漏极D3通过结J3耦合到大约1μA的电流源I3上，栅极G3通过第三节点N3耦合到第三电流源I3’上，源极S3耦合到结J6上。第三位相级406还包含一个电容器C3，其电容与电容器C1、C2相等。由于电容器C1、C2、C3的第二电流源I1’、I2’、I3’决定每个电容器上的电压的增长速度，因此它们的值也决定每个相的周期。对于一个带有相等相的对称振荡器来说，电流源和电容器的值应该相等。但是，如果需要不相等的相，那么这些值也应该相应地变化。电容器C3的第一端耦合到第三节点N3上，第二端接地。开关SW3可以是一个MOS晶体管，耦合到电容器C3上，含有一个接地的源极以及一个耦合到第三闩锁L3输出端的栅极。第三位相级406还包含一个第三反相器INV3，其输入端在结J3处耦合到电流源I3上，输出端耦合到第三闩锁L3的输入端上。单次计时器OS3可以选择耦合在第三反相器INV3和第三闩锁L3之间。
一般来说，参考电流Iref并不一定要等于I1、I2和I3。也没有必要使I1’＝I2’＝I3’。但是，如果需要对称振荡器，那么第二电流源应该相等I1’＝I2’＝I3’，电容器的电容也应相等C1＝C2＝C3。
如图4A所示，单次计时器OS1的输出端连接到闩锁L1的置位S以及闩锁L2的复位R。单次计时器OS2的输出端连接到闩锁L2的置位S以及闩锁L3的复位R。单次计时器OS3的输出端连接到闩锁L3的置位S以及闩锁L1的复位R。如果需要的话，单次计时器OS1、OS2、OS3可以提供数字输出信号。如果没有使用单次计时器OS1、OS2、OS3，那么反相器的输出端可以直接耦合到闩锁INV1、INV2、INV3上。
参考级408可以在类似于上述图2B中所示的方式下工作。参考级408在有或没有电流的反馈控制时都能工作。如图4A所示，第二参考晶体管Tref’从晶体管T1、T2、T3和Tref中通过结J7，提供电流的负反馈控制。
振荡器400的振荡速度由电流源I1’、I2’、I3’提供的电流量，以及电容器C1、C2、C3的容量来控制。振荡器400的工作进程如下：在初始位相级，开关SW1关闭，开关SW2和SW3开启。由于来自电流源I1’的电流，第一节点N1处的电压一直升高到Vref，从而开启晶体管T1，拉低晶体管T1的漏极D1。置位第一闩锁L1，复位第二闩锁L2。因此，开关开启SW1，开关SW2关闭；开关SW3仍然闩锁。
同样地，随着开关SW2的关闭，电流源I2’的电流使节点N2处的电压超过Vref时，MOS晶体管T2的漏极D2被拉低。从而置位第二闩锁L2，并复位第三闩锁L3。因此，开启第二开关SW2，并关闭第三开关SW3。当电流源I3’的电流使节点N3处的电压超过Vref时，晶体管T3的漏极D3被拉低。从而置位闩锁L3，并复位闩锁L1。因此，开启开关SW3，并关闭开关SW1，回到初始状态。振荡器400的三个相对应节点N1、N2和N3处电压。对于振荡频率，应减少电容器C1、C2或C3，并增加电流源I1’、I2’和I3’。
图4B-4D表示在图4A中所示的电路在节点N1、N2和N3处的模拟信号图形。如图所示，锯齿波形相隔120度。图4E表示图4B-4D的锯齿波形相互叠加在一起。
可以通过在图4A所示的三相振荡器电路上增加一个相模来制备一个四相振荡器。图5A表示三相振荡器500的电路图，含有四位相级502、504、506、508和一个参考级510。参考级510类似于图2B所示的振荡器210中的参考级212，参考级212包含两个参考晶体管Tref和Tref’，它们可以是MOS晶体管。前三个位相级502、504、506的配置方法，与图4A的位相级402、404和406的配置方法，除了有少许微小差别之外，大致相同。只是第三参考级506的结J6耦合到第四参考级508的相似结J8上，结J8耦合到参考级中的结J7上。而且，单次计时器OS3的输出端连接到闩锁L4的复位R上，闩锁L1的复位R连接到单次计时器OS4的输出端。
第四位相级508包含一个具有漏极D4、栅极G4和源极S4的MOS晶体管T4。其漏极D4通过结J4耦合到大约1μA的电流源I4上，栅极G4通过第四节点N8耦合到电流源I4’上，源极S4耦合到结J8上。第四位相级508还包含一个电容器C4，其电容与电容器C1、C2、C3相等。电容器C4的第一端耦合到第四节点N4上，第二端接地。开关SW4可以是一个MOS晶体管，耦合到电容器C4上，含有一个接地的源极以及一个耦合到第四闩锁L4输出端的栅极。第四位相级508还包含一个第四反相器INV4，其输入端在结J4处耦合到电流源I4上，输出端耦合到第四闩锁L4的输入端上。单次计时器OS4可以选择耦合在第四反相器INV4和第四闩锁L4之间。
如图5A所示，单次计时器的输出端OS1的输出端连接到闩锁L1的置位S以及闩锁L2的复位R。单次计时器OS2的输出端连接到闩锁L2的置位S以及闩锁L3的复位R。单次计时器OS3的输出端连接到闩锁L3的置位S以及闩锁L4的复位R。单次计时器OS4的输出端连接到闩锁L4的置位S以及闩锁L1的复位R。振荡器500的振荡速度由电流源I1’、I2’、I3’、I4’的容量和电容器C1、C2、C3和C4的容量控制。
参考级510可以在类似于上述图2B中所示的方式下工作。参考级510在有或没有电流的反馈控制时都能工作。如图5A所示，第二参考晶体管Tref’从晶体管T1、T2、T3、T4和Tref中通过结J7，提供电流的负反馈控制。
振荡器500的工作原理与上述振荡器400类似。在初始位相级，第一开关SW1关闭，开关SW2、SW3和SW4开启。由于来自供给电流源I1’的电流，第一节点N1处的电压一直升高到Vref，从而拉低晶体管T1的漏极D1。置位第一闩锁L1，复位第二闩锁L2。因此，第一开关开启SW1，第二开关SW2关闭。
同样地，由于来自供给电流源I2’的电流，当第二节点N2处的电压超过参考电压时，晶体管T2的漏极D2被拉低。置位第二闩锁L2，复位第三闩锁L3。因此，第二开关SW2开启，第三开关SW3关闭。
由于来自供给电流源I3’的电流，当第三节点N3处的电压超过参考电压时，晶体管T3的漏极D3被拉低。置位第三闩锁L3，复位第四闩锁L4。因此，第三开关SW3开启，第四开关SW4关闭。
由于来自供给电流源I4’的电流，当第四节点N4处的电压超过参考电压时，晶体管T4的漏极D4被拉低。置位第四闩锁L4，复位第一闩锁L1。因此，第四开关SW4开启，第一开关SW1关闭，从而回到初始状态。
可以在节点N1、N2、N3和N4处看到第四相。为了提高振荡器的频率，应该降低电容器C1、C2、C3或C4，而增加电流源I1’、I2’、I3’和I4’。如果需要的话，单次计时器OS1、OS2、OS3、OS4可以提供数字输出信号。如果没有使用单次计时器OS1、OS2、OS3、OS4，反相器INV1、INV2、INV3、INV4的输出端可以直接耦合到闩锁上。
图5B-5E表示振荡频率高于50MHz时，图5A的N1、N2、N3和N4节点处的信号图形。如图所示，锯齿波形相隔90度。图5F表示图5B-5D的锯齿波形相互叠加在一起。
依据本发明的实施例所述的振荡器可以用于任何转换***。基于低压CMOS过程，预计这种振荡器可以从很低的频率振荡到50MHz左右。过程越快，频率振荡也越快。这种振荡器的另一优势在于，在瞬变时，它们可以根据需要，改变偏压电流。通过改变***的复杂度，可以轻松改变相的数量。此外，相模中所使用的单次计时器和反相器只占晶片上很小的一部分面积。整个电压范围内传播的频率，仅从2.5V到5V一小部分。此外，由于不使用传统的比较器，而且参考级可以根据需要改变电流，因此上述类型的振荡器消耗的电流很低。
虽然以上是本发明首选实施例的完整说明，但可能还有各种备选、优化和同类实例。因此，本发明的范围不应由上述说明决定，而应由所附的权利要求书及其全部相关内容决定。任何可选件(无论首选与否)，都可与其他任何可选件(无论首选与否)组合。在以下权利要求中，除非特别声明，否则不定冠词“一个”或“一种”都指下文内容中的一个或多个项目的数量。除非用“意思是”明确指出限定范围，否则所附的权利要求书并不应认为是意义和功能的局限。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (21)

1.一种振荡器装置，其特征在于，包含：
一个具有一个参考电流源Iref和一个第一参考晶体管Tref的参考级；所述第一参考晶体管Tref的栅极耦合到一参考电压上Vref’，漏极耦合到参考电流源Iref上；以及
含有一个第一和一个最后位相级的两个或多个位相级，其中每个位相级包含：
一个相晶体管，其漏极耦合到一第一电流源，栅极耦合到一节点，源极耦合到第一参考晶体管的源极上；
一个第二电流源，其耦合到所述节点上；
一个电容器，具有一个耦合到所述节点上的第一端和一个第二端；
一个耦合在所述电容器的第一端和第二端之间的开关；以及
一个逻辑块，用于当所述节点处的电压超过参考电压Vref时，为后面的位相级闩锁开关和关闭开关。
2.如权利要求1所述的装置，其特征在于，所述每个逻辑块还包含一个置位-复位闩锁，以及一个耦合到置位-复位闩锁的置位输入端的单次计时器。
3.如权利要求1所述的振荡器装置，其特征在于，所述参考级还包含一个第二参考晶体管Tref’，用于提供负反馈，探测所需电流以及改变供给电流。
4.如权利要求3所述的装置，其特征在于，所述每个位相级中的开关都是一个场效应管。
5.如权利要求4所述的装置，其特征在于，所述逻辑块还包含一个置位-复位闩锁，并且置位-复位闩锁的输出端耦合到所述的场效应管开关的栅极上。
6.如权利要求1所述的装置，其特征在于，所述的开关和晶体管皆为n-沟道MOS晶体管。
7.如权利要求6所述的装置，其特征在于，所述的开关的源极和第二参考晶体管的源极都接地。
8.如权利要求1所述的装置，其特征在于，所述开关和晶体管为p-沟道MOS晶体管。
9.如权利要求8所述的装置，其特征在于，所述开关的源极和第二参考晶体管的源极都耦合到电压Vcc上。
10.如权利要求1所述的装置，其特征在于，所述两个或多个位相级仅含有第一位相级和最后位相级，因此该装置为双相振荡器。
11.如权利要求1所述的装置，其特征在于，所述两个或多个位相级仅含有第一位相级和最后位相级，以及一个中间位相级，所述的中间位相级在第一位相级的后面，最后位相级的前面，因此该装置为三相振荡器。
12.如权利要求1所述的装置，其特征在于，所述两个或多个位相级仅含有第一位相级和最后位相级，一个第一中间位相级在第一位相级的后面，和一个第二中间位相级在第一中间位相级的后面，最后位相级的前面，因此该装置为四相振荡器。
13.如权利要求1所述的装置，其特征在于，所述参考级还包含一个耦合到第一参考晶体管Tref源极的电流控制，其中电流控制用于控制在一个负反馈模式中，从相晶体管和第一参考晶体管Tref流出的总电流。
14.如权利要求13所述的装置，其特征在于，所述电流控制包含一个第二参考晶体管Tref’，其漏极耦合到第一参考晶体管的源极，栅极耦合到第一晶体管的漏极，如果第二参考晶体管Tref’为N-沟道器件的话，源极就接地，如果第二参考晶体管Tref’为P-沟道器件的话，源极就接一共同电压。
15.如权利要求13所述的装置，其特征在于，所述电流控制含有一个运算放大器。
16.如权利要求1所述的装置，其特征在于，所述逻辑块包含一个输入端耦合到晶体管漏极的反相器；以及一个输出端耦合到开关栅极、置位输入端耦合到反相器输出端的置位-复位闩锁。
17.如权利要求16所述的装置，其特征在于，所述第一位相级中反相器的输出端耦合输出一个复位输入到下一个位相级中的置位-复位闩锁的复位输入端，其中最后位相级中的置位-复位闩锁的复位输入端耦合到前一个位相级中反相器的输出端，其中最后位相级中的反相器的输出端耦合到第一个位相级中的置位-复位闩锁的复位输入端。
18.一种多相振荡器，其特征在于，包含：
多个输入级和一个参考级，每个输入级都产生一个电压，并代表振荡器的一个相，其中多个输入级作为一个最大值选择器，用于将每个输入级产生的电压与参考级的一个电压作比较，并从中选取一个最大电压，其中最大值选择器选取的那个输入级会使所选的输入级的输出改变；
一个耦合到参考级上的负反馈回路，用于探测振荡器所需电流，并为每个输入级提供适当的供给电流。
19.如权利要求18所述的多相振荡器，其特征在于，还包含：一个逻辑单元，按照最大值选择器选取的输入级，关闭选定的输入级，并激活下一个输入级。
20.如权利要求18所述的多相振荡器，其特征在于，所述每个输入级都含有一个晶体管，参考级含有一个参考晶体管，其中最大值选择器将每个输入级的晶体管栅极上的电压，与参考晶体管栅极上的电压作比较。
21.如权利要求18所述的多相振荡器，其特征在于，所述参考级还包含：
与第一参考晶体管串联的一个固定电流源，其中负反馈回路用于使第一参考晶体管允许固定电流源的稳定电流流经第一参考晶体管。
CN2010102088606A 2009-06-19 2010-06-13 灵活的低电流多相振荡器 Active CN101931383B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/488,413 US7893778B2 (en) 2009-06-19 2009-06-19 Flexible low current oscillator for multiphase operations
US12/488,413 2009-06-19

Publications (2)

Publication Number Publication Date
CN101931383A true CN101931383A (zh) 2010-12-29
CN101931383B CN101931383B (zh) 2013-04-03

Family

ID=43353789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102088606A Active CN101931383B (zh) 2009-06-19 2010-06-13 灵活的低电流多相振荡器

Country Status (3)

Country Link
US (2) US7893778B2 (zh)
CN (1) CN101931383B (zh)
TW (1) TWI455478B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935303A (zh) * 2014-03-19 2015-09-23 飞思卡尔半导体公司 张弛振荡器
CN108123703A (zh) * 2016-11-30 2018-06-05 豪威科技股份有限公司 无带隙基准的自偏置集成振荡器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764130B2 (en) 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
AU2001256482A1 (en) 2000-05-11 2001-11-26 Multigig Limited Electronic pulse generator and oscillator
US8169267B2 (en) 2007-03-29 2012-05-01 Multigig, Inc. Wave reversing system and method for a rotary traveling wave oscillator
US8913978B2 (en) 2007-04-09 2014-12-16 Analog Devices, Inc. RTWO-based down converter
US8742857B2 (en) 2008-05-15 2014-06-03 Analog Devices, Inc. Inductance enhanced rotary traveling wave oscillator circuit and method
US8698196B2 (en) 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
US8710627B2 (en) 2011-06-28 2014-04-29 Alpha And Omega Semiconductor Incorporated Uni-directional transient voltage suppressor (TVS)
US8487710B2 (en) 2011-12-12 2013-07-16 Analog Devices, Inc. RTWO-based pulse width modulator
US8581668B2 (en) 2011-12-20 2013-11-12 Analog Devices, Inc. Oscillator regeneration device
TWI474149B (zh) * 2013-01-25 2015-02-21 Etron Technology Inc 多輸入低壓降穩壓器
US10103540B2 (en) * 2014-04-24 2018-10-16 General Electric Company Method and system for transient voltage suppression devices with active control
US9503058B1 (en) * 2015-02-24 2016-11-22 Xilinx, Inc. Relaxation oscillator
US10277233B2 (en) 2016-10-07 2019-04-30 Analog Devices, Inc. Apparatus and methods for frequency tuning of rotary traveling wave oscillators
US10312922B2 (en) 2016-10-07 2019-06-04 Analog Devices, Inc. Apparatus and methods for rotary traveling wave oscillators
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11539353B2 (en) 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier
US11496119B1 (en) 2021-08-09 2022-11-08 Powerchip Semiconductor Manufacturing Corporation Oscillator circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
US6456170B1 (en) * 1999-06-01 2002-09-24 Fujitsu Limited Comparator and voltage controlled oscillator circuit
CN101102074A (zh) * 2006-06-30 2008-01-09 美国凹凸微系有限公司 可变频率多相振荡器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4584695A (en) * 1983-11-09 1986-04-22 National Semiconductor Corporation Digital PLL decoder
US5059924A (en) * 1988-11-07 1991-10-22 Level One Communications, Inc. Clock adapter using a phase locked loop configured as a frequency multiplier with a non-integer feedback divider
US5451911A (en) * 1994-04-07 1995-09-19 Media Vision, Inc. Timing generator
US5889436A (en) * 1996-11-01 1999-03-30 National Semiconductor Corporation Phase locked loop fractional pulse swallowing frequency synthesizer
US6690243B1 (en) * 2001-06-07 2004-02-10 Cypress Semiconductor Corp. Multi-phase voltage-controlled oscillator at modulated, operating frequency
US7339439B2 (en) * 2005-07-18 2008-03-04 Atmel Corporation Voltage-controlled oscillator with multi-phase realignment of asymmetric stages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565976A (en) * 1983-08-05 1986-01-21 Advanced Micro Devices, Inc. Interruptable voltage-controlled oscillator and phase-locked loop using same
US6456170B1 (en) * 1999-06-01 2002-09-24 Fujitsu Limited Comparator and voltage controlled oscillator circuit
CN101102074A (zh) * 2006-06-30 2008-01-09 美国凹凸微系有限公司 可变频率多相振荡器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935303A (zh) * 2014-03-19 2015-09-23 飞思卡尔半导体公司 张弛振荡器
CN104935303B (zh) * 2014-03-19 2019-01-18 恩智浦美国有限公司 张驰振荡器
CN108123703A (zh) * 2016-11-30 2018-06-05 豪威科技股份有限公司 无带隙基准的自偏置集成振荡器

Also Published As

Publication number Publication date
US7893778B2 (en) 2011-02-22
TWI455478B (zh) 2014-10-01
TW201105023A (en) 2011-02-01
CN101931383B (zh) 2013-04-03
US20100321121A1 (en) 2010-12-23
US8610509B2 (en) 2013-12-17
US20110095833A1 (en) 2011-04-28

Similar Documents

Publication Publication Date Title
CN101931383B (zh) 灵活的低电流多相振荡器
US8487689B2 (en) Load switch system driven by a charge pump
JP3573137B2 (ja) 電源回路及びｐｗｍ手段
KR20080026612A (ko) 광범위의 공급 전압들에서의 효율적인 전하 펌프
US20060055429A1 (en) Low power dynamic logic gate with full voltage swing operation
US20130147564A1 (en) Oscillator with frequency determined by relative magnitudes of current sources
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
CN103683937A (zh) 电压转换电路
ur Rahman et al. Quasi-resonant clocking: Continuous voltage-frequency scalable resonant clocking system for dynamic voltage-frequency scaling systems
CN110380711A (zh) 具有超低短路电流的低频振荡器
JP2011130518A (ja) チャージポンプ回路
Bindal Adiabatic logic circuit design
CN110739958B (zh) 电平转换电路
CN108599745B (zh) 单电容占空比可控振荡器
TWI418137B (zh) 電壓控制振盪器
Eid et al. Analysis of reversion losses in charge pumps and its impact on efficiency for low power design
CN203966563U (zh) 一种非交叠四相位时钟产生电路
CN112187040B (zh) 具宽输出电压范围的充电式电荷泵浦
KR102695245B1 (ko) 전압 제어 발진기용 지연 셀
US12021522B2 (en) Quasi-adiabatic logic circuits
CN101206494B (zh) 电压发生器电路
Saiz-Vela et al. An electron mobility independent pulse skipping regulator for a programmable CMOS charge pump
US20070090885A1 (en) Charge pump circuit and phase-locked loop circuit
CN105336368A (zh) 一种非交叠四相位时钟产生电路
JP4241317B2 (ja) 発振回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200703

Address after: Ontario, Canada

Patentee after: World semiconductor International L.P.

Address before: 475 oakmead Park Road, Sunnyvale, California 94085, USA

Patentee before: Alpha and Omega Semiconductor Inc.

TR01 Transfer of patent right