CN108599745B - 单电容占空比可控振荡器 - Google Patents

单电容占空比可控振荡器 Download PDF

Info

Publication number
CN108599745B
CN108599745B CN201810376609.7A CN201810376609A CN108599745B CN 108599745 B CN108599745 B CN 108599745B CN 201810376609 A CN201810376609 A CN 201810376609A CN 108599745 B CN108599745 B CN 108599745B
Authority
CN
China
Prior art keywords
terminal
nmos transistor
pmos transistor
transistor
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810376609.7A
Other languages
English (en)
Other versions
CN108599745A (zh
Inventor
奚冬杰
罗永波
宣志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201810376609.7A priority Critical patent/CN108599745B/zh
Publication of CN108599745A publication Critical patent/CN108599745A/zh
Application granted granted Critical
Publication of CN108599745B publication Critical patent/CN108599745B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种单电容占空比可控振荡器，包括第一电流源I1、第一、二、三、四、五、六、七、八NMOS管、第一电容C1、第一电阻R1、第一反相器INV1、第一、二、三、四、五、六、七PMOS管；第一电容C1为充放电电容，第四、六NMOS管构成放电支路，第三PMOS管MP3构成充电支路，调节第三、四NMOS管镜像电流源的比例即可控制输出电压的占空比。本发明通过使用两条独立支路对第一电容C1进行充放电操作，可获得任意所需占空比；通过第七、八NMOS管精确设置了电路充放电的上下翻转点，降低了电路复杂度和功耗；同时第七、八NMOS管通过对电路上下翻转点引入迟滞，提高了电路抗干扰能力。

Description

单电容占空比可控振荡器
技术领域
本发明属于电子技术领域，涉及模拟集成电路技术领域，具体的涉及一种单电容占空比可控振荡器。
背景技术
振荡器是应用在IC设计中时钟与数据恢复电路的关键模块。振荡器的占空比往往取决于振荡器内部对充放电电容进行充电以及放电电流的比例。
目前振荡器大多通过将充放电电容上电压与基准电压相比较的结果来决定进行充电或放电操作，此方法存在缺点有：1、充电或放电电流二者之一由开关管产生，使得振荡器的输出电压占空比过窄，抗干扰能力较弱。2、电路中需用到比较器，增加了电路的瞬态功耗和复杂度。
因此，亟需一种单电容占空比可控振荡器。
发明内容
为了解决上述技术问题，本发明提供了一种单电容占空比可控振荡器。
为了达到上述目的，本发明的技术方案如下：
本发明提供一种单电容占空比可控振荡器，包括第一电流源I1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电容C1、第一电阻R1、第一反相器INV1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7；
第一电容C1为充放电电容，第四NMOS管MN4与第六NMOS管MN6构成放电支路，第三PMOS管MP3构成充电支路，调节第三PMOS管MP3与第四NMOS管MN4镜像电流源的比例即可控制输出电压的占空比；
第八NMOS管MN8配合设置第二PMOS管MP2镜像电流源的比例大于第四NMOS管MP4镜像电流源的比例，用于对第一电容C1转换充放电状态时引入迟滞效果，从而增加电路的抗干扰能力；
第七PMOS管MP7用于确保在电路初始上电时C处电压为低，防止逻辑错误。
作为优选的方案，第一电流源I1其上端接电源，其下端接第一NMOS管MN1漏端；第一NMOS管其漏端接其栅端，其栅端接第一电流源I1下端，其源端(S)接GND；第二NMOS管MN2其漏端接第一PMOS管MP1漏端，其栅端接第一NMOS管MN1栅端，其源端(S)接GND；第三NMOS管MN3其漏端接其栅端，其栅端接第四NMOS管MN4栅端，其源端(S)接GND；第四NMOS管MN4其漏端接第七NMOS管MN7源端(S)，其栅端接第三NMOS管MN3漏端，其源端(S)接GND；第五NMOS管MN5其漏端接第五PMOS管MP5漏端，其栅端接第七PMOS管MP7源端(S)，其源端(S)接GND；第六NMOS管MN6其漏端接第一电容C1上端，其栅端接第六PMOS管MP6源端(S)，其源端(S)接第四NMOS管MN4漏端；第七NMOS管MN7其漏端接第四PMOS管MP4漏端，其栅端接第一电容C1上端，其源端(S)接第一电阻R1上端；第八NMOS管MN8其漏端接第二PMOS管MP2漏端，其栅端接第四PMOS管MP4漏端，其源端(S)接第一电阻R1上端；第一电容C1其上端接第三PMOS管MP3漏端，其下端接GND；第一电阻R1其上端接第七NMOS管MN7源端(S)，其下端接GND；第一反相器INV1其输入端接第五PMOS管MP5漏端，其输出端接VOUT；第一PMOS管MP1其漏端接第二NMOS管MN2漏端，其栅端接其漏端，其源端(S)接VDD；第二PMOS管MP2其漏端接第六PMOS管MP6源端(S)，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第三PMOS管MP3其漏端接第一电容C1上端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第四PMOS管MP4其漏端接第七NMOS管MN7漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第五PMOS管MP5其漏端接第五NMOS管MN5漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第六PMOS管MP6其漏端接第三NMOS管MN3漏端，其栅端接第一电阻R1上端，其源端(S)接第六NMOS管MN6栅端；第七PMOS管MP7其漏端接GND，其栅端接第二PMOS管MP2漏端，其源端(S)接第五NMOS管MN5栅端。
作为优选的方案，第一电容C1上端电压VC1和R1上端A处电压VA在电路转换充放电状态时均会通过第八NMOS管MN8发生突变。
作为优选的方案，充电状态时，初始第一电容C1上端电压VC1为低，则第七NMOS管MN7关断；然后C处电压VC通过第四PMOS管MP4被拉高，第八NMOS管MN8导通，流过电阻R1的电流为IMP2。
作为优选的方案，在放电阶段初始时，C处电压VC为低，第八NMOS管MN8关断，流过电阻R1的电流为IMP4。
本发明具有以下有益效果：本发明通过使用两条独立支路对第一电容C1进行充放电操作，可获得任意所需占空比；通过第七NMOS管MN7和第八NMOS管MN8，精确设置了电路充放电的上下翻转点，降低了电路复杂度和功耗；同时第七NMOS管MN7和第八NMOS管MN8通过对电路上下翻转点引入迟滞，提高了电路抗干扰能力。
附图说明
图1为本发明的振荡器电路的结构示意图。
图2为本发明的振荡器电路的关键节点波形图。
具体实施方式
下面结合附图详细说明本发明的优选实施方式。
为了达到本发明的目的，如图1所示，在本发明的其中一种实施方式中提供一种单电容占空比可控振荡器，包括第一电流源I1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电容C1、第一电阻R1、第一反相器INV1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7；
第一电容C1为充放电电容，第四NMOS管MN4与第六NMOS管MN6构成放电支路，第三PMOS管MP3构成充电支路，调节第三PMOS管MP3与第四NMOS管MN4镜像电流源的比例即可控制输出电压的占空比；
第八NMOS管MN8配合设置第二PMOS管MP2镜像电流源的比例大于第四NMOS管MP4镜像电流源的比例，用于对第一电容C1转换充放电状态时引入迟滞效果，从而增加电路的抗干扰能力；
第七PMOS管MP7用于确保在电路初始上电时C处电压为低，防止逻辑错误。
如图1所示，第一电流源I1其上端接电源，其下端接第一NMOS管MN1漏端；第一NMOS管其漏端接其栅端，其栅端接第一电流源I1下端，其源端(S)接GND；第二NMOS管MN2其漏端接第一PMOS管MP1漏端，其栅端接第一NMOS管MN1栅端，其源端(S)接GND；第三NMOS管MN3其漏端接其栅端，其栅端接第四NMOS管MN4栅端，其源端(S)接GND；第四NMOS管MN4其漏端接第七NMOS管MN7源端(S)，其栅端接第三NMOS管MN3漏端，其源端(S)接GND；第五NMOS管MN5其漏端接第五PMOS管MP5漏端，其栅端接第七PMOS管MP7源端(S)，其源端(S)接GND；第六NMOS管MN6其漏端接第一电容C1上端，其栅端接第六PMOS管MP6源端(S)，其源端(S)接第四NMOS管MN4漏端；第七NMOS管MN7其漏端接第四PMOS管MP4漏端，其栅端接第一电容C1上端，其源端(S)接第一电阻R1上端；第八NMOS管MN8其漏端接第二PMOS管MP2漏端，其栅端接第四PMOS管MP4漏端，其源端(S)接第一电阻R1上端；第一电容C1其上端接第三PMOS管MP3漏端，其下端接GND；第一电阻R1其上端接第七NMOS管MN7源端(S)，其下端接GND；第一反相器INV1其输入端接第五PMOS管MP5漏端，其输出端接VOUT；第一PMOS管MP1其漏端接第二NMOS管MN2漏端，其栅端接其漏端，其源端(S)接VDD；第二PMOS管MP2其漏端接第六PMOS管MP6源端(S)，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第三PMOS管MP3其漏端接第一电容C1上端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第四PMOS管MP4其漏端接第七NMOS管MN7漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第五PMOS管MP5其漏端接第五NMOS管MN5漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；第六PMOS管MP6其漏端接第三NMOS管MN3漏端，其栅端接第一电阻R1上端，其源端(S)接第六NMOS管MN6栅端；第七PMOS管MP7其漏端接GND，其栅端接第二PMOS管MP2漏端，其源端(S)接第五NMOS管MN5栅端。
图2为本发明电路正常工作时关键节点波形的示意图。从图中可以看出第一电容C1上端电压VC1和R1上端A处电压VA在电路转换充放电状态时均会通过第八NMOS管MN8发生突变。
下面对本发明的工作原理作进一步说明：
充电状态时，初始第一电容C1上端电压VC1为低，则第七NMOS管MN7关断；然后C处电压VC通过第四PMOS管MP4被拉高，第八NMOS管MN8导通，流过电阻R1的电流为IMP2。
假设要使MOS管导通，要求其栅源电压Vgs≥Vth。则可得到充电状态初始时：
VC1＝IMP4×R1+Vth(MN7) (1)
VA＝IMP2×R1 (2)
其中IMP2代表流过第二PMOS管MP2的电流，Vth(MN7)代表第七NMOS管MN7的阈值电压。
充电支路MP3对C1充电，随着VC1的升高，第七NMOS管MN7开始逐步开启，VC1的最大值为：
VC1＝(IMP2+IMP4)×R1+Vth(MN7) (3)
此时：
IMN7＝IMP2+IMP4 (4)
其中IMP4代表流过第四PMOS管MP4的电流，IMN7代表流过第七NMOS管MN7的电流。
然后进入放电阶段，VC1开始下降。
在放电阶段初始时，C处电压VC为低，第八NMOS管MN8关断，流过电阻R1的电流为IMP4。
因此放电阶段中A点电压近似保持为：
VA＝IMP4×R1 (5)
放电支路第四NMOS管MN4和第六NMOS管MN6对第一电容C1放电，当VC1逐步降低时，第七NMOS管MN7开始逐步关闭，VC1的最小值为：
VC1＝IMP4×R1+Vth(MN7) (6)
此时：
IMN7＝IMP4 (7)
然后进入充电阶段，VC1开始上升。
重复上述①和②两个过程即可得到所需振荡波形。
对充电时间t1有：
Figure GDA0003200741790000061
对放电时间t2有：
Figure GDA0003200741790000062
对占空比D有：
Figure GDA0003200741790000063
综上所述：1、本发明通过使用两条独立支路(充电支路第三PMOS管MP3、放电支路第四NMOS管MN4和第六NMOS管MN6)对第一电容C1进行充放电操作，可获得任意所需占空比。2、通过第七NMOS管MN7和第八NMOS管MN8，精确设置了电路充放电的上下翻转点，降低了电路复杂度和功耗。同时，第七NMOS管MN7和第八NMOS管MN8通过对电路上下翻转点引入迟滞，提高了电路抗干扰能力。
以上所述的仅是本发明的优选实施方式，应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (4)

1.单电容占空比可控振荡器，其特征在于，包括第一电流源I1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第一电容C1、第一电阻R1、第一反相器INV1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7；
第一电容C1为充放电电容，第四NMOS管MN4与第六NMOS管MN6构成放电支路，第三PMOS管MP3构成充电支路，调节第三PMOS管MP3与第四NMOS管MN4镜像电流源的比例即可控制输出电压的占空比；
第八NMOS管MN8配合设置第二PMOS管MP2镜像电流源的比例大于第四NMOS管MP4镜像电流源的比例，用于对第一电容C1转换充放电状态时引入迟滞效果，从而增加电路的抗干扰能力；
第七PMOS管MP7用于确保在电路初始上电时C处电压为低，防止逻辑错误，C处为第七PMOS管MP7源端(S)与第八NMOS管MN8栅端的连接处；
第一电流源I1其上端接电源，其下端接第一NMOS管MN1漏端；
第一NMOS管MN1其漏端接其栅端，其栅端接第一电流源I1下端，其源端(S)接GND；
第二NMOS管MN2其漏端接第一PMOS管MP1源端(S)，其栅端接第一NMOS管MN1栅端，其源端(S)接GND；
第三NMOS管MN3其漏端接其栅端，其栅端接第四NMOS管MN4栅端，其源端(S)接GND；
第四NMOS管MN4其漏端接第六NMOS管MN6的源端(S)，其栅端接第三NMOS管MN3漏端，其源端(S)接GND；
第五NMOS管MN5其漏端接第五PMOS管MP5漏端，其栅端接第七PMOS管MP7源端(S)，其源端(S)接GND；
第六NMOS管MN6其漏端接第一电容C1上端，其栅端接第六PMOS管MP6源端(S)，其源端(S)接第四NMOS管MN4漏端；
第七NMOS管MN7其漏端接第四PMOS管MP4漏端，其栅端接第一电容C1上端，其源端(S)接第一电阻R1上端；
第八NMOS管MN8其漏端接第二PMOS管MP2漏端，其栅端接第四PMOS管MP4漏端，其源端(S)接第一电阻R1上端；
第一电容C1其上端接第三PMOS管MP3漏端，其下端接GND；
第一电阻R1其上端接第七NMOS管MN7源端(S)，其下端接GND；
第一反相器INV1其输入端接第五PMOS管MP5漏端，其输出端接VOUT；
第一PMOS管MP1其源端(S)接第二NMOS管MN2漏端，其栅端接其源端(S)，其漏端接VDD；
第二PMOS管MP2其漏端接第六PMOS管MP6源端(S)，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；
第三PMOS管MP3其漏端接第一电容C1上端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；
第四PMOS管MP4其漏端接第七NMOS管MN7漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；
第五PMOS管MP5其漏端接第五NMOS管MN5漏端，其栅端接第一PMOS管MP1栅端，其源端(S)接VDD；
第六PMOS管MP6其漏端接第三NMOS管MN3漏端，其栅端接第一电阻R1上端，其源端(S)接第六NMOS管MN6栅端；
第七PMOS管MP7其漏端接GND，其栅端接第二PMOS管MP2漏端，其源端(S)接第五NMOS管MN5栅端。
2.根据权利要求1所述的单电容占空比可控振荡器，其特征在于，第一电容C1上端电压VC1和R1上端与第八NMOS管MN8源端(S)的连接A处电压VA在电路转换充放电状态时均会通过第八NMOS管MN8发生突变。
3.根据权利要求2所述的单电容占空比可控振荡器，其特征在于，充电状态时，初始第一电容C1上端电压VC1为低，则第七NMOS管MN7关断；然后C处电压VC通过第四PMOS管MP4被拉高，第八NMOS管MN8导通，流过电阻R1的电流为IMP2。
4.根据权利要求3所述的单电容占空比可控振荡器，其特征在于，在放电阶段初始时，C处电压VC为低，第八NMOS管MN8关断，流过电阻R1的电流为IMP4。
CN201810376609.7A 2018-04-25 2018-04-25 单电容占空比可控振荡器 Active CN108599745B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810376609.7A CN108599745B (zh) 2018-04-25 2018-04-25 单电容占空比可控振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810376609.7A CN108599745B (zh) 2018-04-25 2018-04-25 单电容占空比可控振荡器

Publications (2)

Publication Number Publication Date
CN108599745A CN108599745A (zh) 2018-09-28
CN108599745B true CN108599745B (zh) 2022-01-25

Family

ID=63609664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810376609.7A Active CN108599745B (zh) 2018-04-25 2018-04-25 单电容占空比可控振荡器

Country Status (1)

Country Link
CN (1) CN108599745B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190814A (zh) * 2019-06-04 2019-08-30 中国电子科技集团公司第二十四研究所 一种振荡电路及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324912A (zh) * 2011-08-13 2012-01-18 中科芯集成电路股份有限公司 电流控制振荡器
CN102594299A (zh) * 2012-02-03 2012-07-18 深圳创维－Rgb电子有限公司 一种方波发生器电路
CN104901652A (zh) * 2015-06-24 2015-09-09 深圳市富满电子集团股份有限公司 可精确控制占空比的振荡器电路
CN104124921B (zh) * 2014-07-02 2017-02-15 浙江大学 基于电流模比较器的低压低功耗cmos张弛振荡器及方法
CN107276566A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 环形振荡电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103856186B (zh) * 2012-12-05 2016-12-21 戴泺格集成电路（天津）有限公司 占空比调节电路和调节方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324912A (zh) * 2011-08-13 2012-01-18 中科芯集成电路股份有限公司 电流控制振荡器
CN102594299A (zh) * 2012-02-03 2012-07-18 深圳创维－Rgb电子有限公司 一种方波发生器电路
CN104124921B (zh) * 2014-07-02 2017-02-15 浙江大学 基于电流模比较器的低压低功耗cmos张弛振荡器及方法
CN104901652A (zh) * 2015-06-24 2015-09-09 深圳市富满电子集团股份有限公司 可精确控制占空比的振荡器电路
CN107276566A (zh) * 2016-04-07 2017-10-20 中芯国际集成电路制造(上海)有限公司 环形振荡电路

Also Published As

Publication number Publication date
CN108599745A (zh) 2018-09-28

Similar Documents

Publication Publication Date Title
CN108563275B (zh) 一种无静态功耗的修调开关电路
US7427889B2 (en) Voltage regulator outputting positive and negative voltages with the same offsets
EP3477860B1 (en) Comparator and relaxation oscillator
CN108536211B (zh) 电压调整器
CN108390556A (zh) 一种电荷泵电路
CN108471225B (zh) 一种用于旁路开关的电压检测控制电路
CN110837267B (zh) 一种高可靠性上电复位电路
CN108494384B (zh) 一种用于振荡器的修调电路
CN111934657B (zh) 一种低功耗上电复位和掉电复位电路
CN108599745B (zh) 单电容占空比可控振荡器
US10879858B2 (en) Oscillator circuit using comparator
CN112583355A (zh) 高精度张弛振荡器
CN111277249A (zh) 一种低功耗张驰振荡器电路
CN110739942A (zh) 一种上电复位电路
CN115173835A (zh) 施密特触发器电路及相关的电子电路和电子设备
CN115800683A (zh) 电流检测电路及dc-dc降压转换器
CN115622548A (zh) 一种高边nmos浮地驱动电路
CN115102384A (zh) 软启动控制电路及其控制方法和供电电路
KR100845780B1 (ko) 반도체 메모리 장치의 클럭 생성 회로
JP2003283307A (ja) Ｃｒ発振回路
CN107565935B (zh) 一种降低振荡器功耗的电路
CN107196606B (zh) 一种振荡器
TWI418137B (zh) 電壓控制振盪器
CN107070437B (zh) 一种脉宽稳定电路
CN113258878B (zh) 振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant