CN101916730B - 一种具有线性缓冲层的soi超结ldmos制作方法 - Google Patents
一种具有线性缓冲层的soi超结ldmos制作方法 Download PDFInfo
- Publication number
- CN101916730B CN101916730B CN2010102342946A CN201010234294A CN101916730B CN 101916730 B CN101916730 B CN 101916730B CN 2010102342946 A CN2010102342946 A CN 2010102342946A CN 201010234294 A CN201010234294 A CN 201010234294A CN 101916730 B CN101916730 B CN 101916730B
- Authority
- CN
- China
- Prior art keywords
- buffer layer
- region
- soi
- resilient coating
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 9
- 239000010703 silicon Substances 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 4
- 150000004706 metal oxides Chemical class 0.000 title abstract description 4
- 239000012212 insulator Substances 0.000 title abstract 2
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009826 distribution Methods 0.000 claims abstract description 17
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims description 49
- 238000000576 coating method Methods 0.000 claims description 49
- 239000000463 material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 239000002210 silicon-based material Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 17
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 230000005684 electric field Effects 0.000 abstract description 3
- 210000000746 body region Anatomy 0.000 abstract 3
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009828 non-uniform distribution Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种具有线性缓冲层的SOI超结LDMOS制作方法，该方法通过计算缓冲层杂质浓度，制作缓冲层掺杂版图，从而利用离子注入制作出杂质在横向上近似线性分布的缓冲层，然后在制作有缓冲层的SOI衬底上外延单晶硅至器件所需厚度，在缓冲层旁形成p阱体区，随后在p阱体区上制作栅区、源区、体接触区，并在缓冲层上制作漂移区和漏区，使所述漂移区位于所述p阱体区与漏区之间。该制作方法通过在超结下面引入一层杂质浓度在横向上近似线性分布的缓冲层，补偿纵向电场的剩余电荷，进而可消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响，提高器件击穿电压。
Description
技术领域
本发明涉及一种横向双扩散金属氧化物半导体(LDMOS，LateralDouble-diffused MOSFET)制作工艺，尤其是一种解决衬底辅助耗尽效应的具有线性缓冲层的SOI超结LDMOS制作方法，属于半导体制造技术领域。
背景技术
横向双扩散金属氧化物半导体(LDMOS，Lateral Double-diffused MOSFET)是高压集成电路HVIC(High Voltage Integrated Circuit)和功率集成电路PIC(Power Integrated Circuit)的关键技术。其主要特征在于沟道区和漏区之间加入一段相对较长的轻掺杂漂移区，该漂移区掺杂类型与漏端一致，通过加入漂移区，可以起到分担击穿电压的作用。
所谓超结LDMOS，是一种改进型LDMOS，即传统LDMOST的低掺杂N型漂移区被一组交替排布的n型柱区和p型柱区所取代。理论上，由于p/n柱区之间的电荷补偿，超结LDMOS可以获得很高的击穿电压，而高掺杂的N型柱区则可以获得很低的导通电阻，因此超结器件可以在击穿电压和导通电阻之间取得一个很好的平衡。不过，由于衬底辅助耗尽效应(substrate-assisteddepletion effects)的存在，降低了超结LDMOS器件的击穿电压。
所谓衬底辅助耗尽效应是指横向的超结由于受到纵向电场的影响，使超结中对称的p/n柱区不能同时被完全耗尽，其本质在于p/n柱区之间的电荷平衡被打破。对于SOI衬底来说，在关态下，由于衬底的背栅作用，非均匀分布的电荷在纵向电场的作用下积累在埋氧层和硅的上下界面处，加大了p/n柱区之间的电荷差，导致p/n柱区无法在理论计算的击穿电压下同时完全耗尽。
理想情况下，即使采用精确的掺杂技术，使得p/n柱区内电荷总量保持一致，仍然无法解决器件在施加偏置电压后，由衬底辅助耗尽效应带来的SOI埋氧层界面处电荷聚集的问题，这将带来新的电荷不平衡，且这种电荷在沿着埋氧层界面方向上并非均匀分布。
鉴于此，本发明提出一种可消除衬底辅助耗尽效应对SOI LDMOS漂移区电荷分布的影响，提高器件击穿电压的线性缓冲层制作工艺。
发明内容
本发明要解决的技术问题在于提供一种具有线性缓冲层的SOI超结LDMOS制作方法，可消除衬底辅助耗尽效应对SOI LDMOS漂移区电荷分布的影响，提高器件击穿电压。
为了解决上述技术问题，本发明采用如下技术方案：
一种具有线性缓冲层的SOI超结LDMOS制作方法，包括以下步骤：
(A)用公式：
计算所需缓冲层杂质浓度；
其中ρBL为缓冲层杂质浓度，TBL为缓冲层厚度，Vd为漏端偏置电压，Ld为漂移区长度，εs为硅的介电系数，εox为二氧化硅的介电系数，Ts为SOI的厚度，Tox为SOI的埋氧层厚度，Wp和Wn分别为p、n型柱区的宽度，q为电子电荷量；
(B)制作缓冲层掺杂版图，使该缓冲层掺杂版图上开设有平行排列的N个窗口，每个窗口的中心位置与版图一侧边缘的距离为Li＝i*Ld/N，其中i表示第i个窗口，窗口宽度为Wi＝i*Ld/N2；
(C)采用SOI衬底，利用步骤(B)制作的缓冲层掺杂版图，根据步骤(A)计算的所需缓冲层杂质浓度，控制注入剂量对SOI衬底的顶层硅进行离子注入，得到杂质纵向线性分布的缓冲层；
(D)在制作所述有缓冲层的SOI衬底上外延单晶硅至器件所需厚度；
(E)利用多次离子注入方法在所述缓冲层旁形成p阱体区；
(F)在所述p阱体区上靠近所述缓冲层的一端制作栅区；
(G)在所述栅区的一侧利用离子注入方法在所述p阱体区上制作源区和体接触区；
(H)在所述栅区的另一侧利用离子注入方法在所述缓冲层上制作漂移区和漏区，使所述漂移区位于所述p阱体区与漏区之间。
其中，步骤(C)制作的缓冲层为n型缓冲层。
作为本发明的优选方案之一，在步骤(D)之后，利用浅沟槽隔离技术制作沟槽隔离结构，将包含了缓冲层的部分硅材料隔离出来用于后续制作p阱体区、栅区、源区、体接触区、漂移区和漏区。
作为本发明的优选方案之一，步骤(H)制作漂移区时，采用多次离子注入的方式，在缓冲层上形成横向交替排列的n型柱区和p型柱区。其中，多次离子注入制作n型柱区和p型柱区时，使它们的浓度分布一致。
作为本发明的优选方案之一，步骤(F)制作栅区时，先制备一层栅介质材料，再在所述栅介质材料上制备栅材料，然后通过光刻在所述p阱体区上靠近所述缓冲层的一端制作出栅区，使所述栅区包括栅介质材料和栅材料。优选地，利用热氧化法形成所述栅介质材料；所述栅材料为多晶硅材料。
本发明的有益效果在于：
对于SOI LDMOS器件，当施加偏置电压后，由于衬底辅助耗尽效应在SOI埋氧层界面处电荷聚集，假设表面势分布是线性的，且漂移区在击穿电压下完全耗尽，可以通过公式推导埋氧界面某处的电荷密度同该点到沟道的距离x成线性关系，即Q(X)∝X，亦即该处距离沟道越远，不平衡电荷数越大，其极大值发生在最接近漏端的地方，因而最容易发生击穿。
为解决剩余电荷密度在沿埋氧层界面方向上线性分布这一问题，本发明通过在p/n柱区下方也同样引入一层杂质浓度为线性分布的n型缓冲层，抵消这种多余电荷，从而解决衬底辅助耗尽效应带来的pn柱区电子和空穴电荷失配这一问题。
因此，本发明在理论的基础上，通过计算线性分布的剩余电荷对应的缓冲层杂质浓度，只需一层光刻板，便可形成阶梯地、杂质浓度接近线性分布的缓冲层，从而抵消埋氧层界面处的线性分布的剩余电荷，进而消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响，提高器件的击穿电压。
附图说明
图1为实施例制得的具有线性缓冲层的SOI超结LDMOS示意图；
图2为实施例中缓冲层掺杂版图示意图；
图3为实施例步骤(3)制备出缓冲层的示意图。
图1中各附图标记说明如下：
1、源极
2、栅极
3、多晶硅栅材料层
4、n型柱区
5、p型柱区
6、漏极
7、沟槽隔离结构
8、绝缘埋层
9、体接触区
10、源区
11、体区
12、栅氧化材料层
13、漂移区
14、缓冲层
15、漏区
具体实施方式
下面结合附图进一步说明本发明，为了示出的方便附图并未按照比例绘制。
如图1所示，SOI超结LDMOS器件通常由绝缘埋层8上的有源区和将有源区包围的沟槽隔离结构7组成，其有源区包括：栅区(包括多晶硅栅材料层3和栅氧化材料层12)、体接触区9、源区10、体区11(其在栅区之下的部分作为沟道)、漂移区13和漏区15。源区10、漏区15分别位于沟道两端。漂移区13设于漏区15与沟道之间，它由横向交替排列的n型柱区4和p型柱区5组成，可分担击穿电压。体接触区9与体区11相接触，避免浮体效应。
由于衬底辅助耗尽效应，对SOI超结LDMOS器件施加偏置电压后，在漂移区13下方的绝缘埋层8界面处电荷聚集，且理论上剩余电荷线性分布。为了提高器件击穿电压，本发明在漂移区13的下方引入一层杂质浓度为线性分布的n型缓冲层14，从而抵消线性分布的剩余电荷，消除衬底辅助耗尽效应对SOI超结LDMOS漂移区电荷分布的影响。
实现该器件的工艺包括以下步骤：
(1)计算所需缓冲层杂质浓度：
其中ρBL为缓冲层杂质浓度，TBL为缓冲层厚度，Vd为漏端偏置电压，Ld为漂移区长度，εs为硅的介电系数，εox为二氧化硅的介电系数，Ts为SOI的厚度，Tox为SOI埋氧层的厚度，Wp和Wn分别为p、n型柱区的宽度，q为电子电荷量。
(2)根据工艺条件和精度要求制作缓冲层掺杂版图，将缓冲层掺杂版图分解成N个窗口，每个窗口的中心位置与版图一侧边缘的距离为Li＝i*Ld/N，其中i表示第i个窗口，窗口宽度为Wi＝i*Ld/N2。图2为10个窗口的缓冲层掺杂版图。
(3)如图3所示，采用SOI衬底，对其顶层硅进行离子注入制作缓冲层14：利用步骤(2)所制作的缓冲层掺杂版图，根据步骤(1)计算的所需缓冲层杂质浓度，控制注入剂量进行离子注入，得到杂质纵向线性分布的缓冲层14，且该缓冲层14为n型缓冲层。使用缓冲层掺杂版图时，其第一个窗口靠近沟道的位置，第N个窗口靠近漏区15的位置，使缓冲层14形成与窗口相应的N个线性杂质区，由于窗口宽度逐步增大，杂质区的宽度也逐步增大，从而使缓冲层14靠近沟道处杂质浓度为0，而靠近漏区15处的杂质浓度最高。
(4)在上述制作有缓冲层14的SOI衬底上外延单晶硅至器件所需厚度。其中缓冲层14上外延的厚度约为p或n型柱区4、5所需的厚度。
(5)利用浅沟槽隔离(STI)技术制作沟槽隔离结构7，将包含了缓冲层14的部分顶层硅材料隔离出来，该部分硅材料用于制备器件的有源区。
(6)在上述被隔离的部分硅材料表面利用热氧化法形成一层栅氧化材料。
(7)利用多次离子注入方式对所述部分硅材料中除缓冲层14以外的部分掺杂，形成p阱体区11。p阱体区11靠近缓冲层14杂质浓度小(杂质区宽度最小)的一端。
(8)在栅氧化材料上淀积多晶硅、掺杂形成多晶硅栅材料，并通过光刻在p阱体区11上靠近缓冲层14的一端制作出栅区。栅区由栅氧化材料层12和多晶硅栅材料层3构成。
(9)制作漂移区13：采用多次离子注入的方式，在缓冲层14上依次形成横向交替排列的n型柱区4和p型柱区5，使得n型柱区4和p型柱区5的浓度分布一致。其中，可以基于工艺条件和电学指标，理论计算出n型柱区4和p型柱区5所需的宽度和深度及最大击穿电压下完全耗尽情况对应的电荷浓度，从而制作出符合要求的器件。
(10)在所述栅区的一侧，通过离子注入在p阱体区11上形成体接触区9和源区10。
(11)在所述栅区的另一侧，通过离子注入在漂移区13上远离栅区的一端形成漏区15，从而完成有源区的制作，得到器件的核心结构。
其中，制作p阱体区11、栅区、源区10、体接触区9、漂移区13和漏区15采用离子注入、刻蚀等常规半导体工艺，本实施例仅是一种优选的步骤方法，具体制作时也可以有其他的变化。制作的栅区和漏区15纵向排列，平行于缓冲层14的纵向线性分布杂质；而漂移区13由横向交替排列的n型柱区4和p型柱区5组成，与其下方缓冲层14的纵向线性分布杂质垂直。
(12)采用LTO(低温二氧化硅)方式生长二氧化硅，覆盖整个有源区。
(13)在所述二氧化硅上刻蚀出窗口，然后淀积金属，光刻，引出栅极2、源极1、漏极6。
(14)最后淀积氮化硅，生成钝化层。
最后得到的器件如图1所示。
本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。
Claims (8)
1.一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于，包括以下步骤：
(A)用公式：
计算所需缓冲层杂质浓度；其中ρBL为缓冲层杂质浓度，TBL为缓冲层厚度，Vd为漏端偏置电压，Ld为漂移区长度，εs为硅的介电系数，εox为二氧化硅的介电系数，Ts为SOI的厚度，Tox为SOI的埋氧层厚度，Wp和Wn分别为p、n型柱区的宽度，q为电子电荷量；
(B)制作缓冲层掺杂版图，使该缓冲层掺杂版图上开设有平行排列的N个窗口，每个窗口的中心位置与版图一侧边缘的距离为Li＝i*Ld/N，其中i表示第i个窗口，窗口宽度为Wi＝i*Ld/N2；
(C)采用SOI衬底，利用步骤(B)制作的缓冲层掺杂版图，根据步骤(A)计算的所需缓冲层杂质浓度，控制注入剂量对SOI衬底的顶层硅进行离子注入，得到杂质纵向线性分布的缓冲层；
(D)在制作有所述缓冲层的SOI衬底上外延单晶硅至器件所需厚度；
(E)利用多次离子注入方法在所述缓冲层旁形成p阱体区；
(F)在所述p阱体区上靠近所述缓冲层的一端制作栅区；
(G)在所述栅区的一侧利用离子注入方法在所述p阱体区上制作源区和体接触区；
(H)在所述栅区的另一侧利用离子注入方法在所述缓冲层上制作漂移区和漏区，使所述漂移区位于所述p阱体区与漏区之间。
2.根据权利要求1所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：步骤(C)制作的缓冲层为n型缓冲层。
3.根据权利要求1所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：在步骤(D)之后，利用浅沟槽隔离技术制作沟槽隔离结构，将包含了缓冲层的部分硅材料隔离出来用于后续制作p阱体区、栅区、源区、体接触区、漂移区和漏区。
4.根据权利要求1所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：步骤(H)制作漂移区时，采用多次离子注入的方式，在缓冲层上形成横向交替排列的n型柱区和p型柱区。
5.根据权利要求4所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：制作n型柱区和p型柱区时，使它们的浓度分布一致。
6.根据权利要求1所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：步骤(F)制作栅区时，先制备一层栅介质材料，再在所述栅介质材料上制备栅材料，然后通过光刻在所述p阱体区上靠近所述缓冲层的一端制作出栅区，使所述栅区包括栅介质材料和栅材料。
7.根据权利要求6所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：利用热氧化法形成所述栅介质材料。
8.根据权利要求6所述一种具有线性缓冲层的SOI超结LDMOS制作方法，其特征在于：所述栅材料为多晶硅材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102342946A CN101916730B (zh) | 2010-07-22 | 2010-07-22 | 一种具有线性缓冲层的soi超结ldmos制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102342946A CN101916730B (zh) | 2010-07-22 | 2010-07-22 | 一种具有线性缓冲层的soi超结ldmos制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101916730A CN101916730A (zh) | 2010-12-15 |
| CN101916730B true CN101916730B (zh) | 2012-07-11 |
Family
ID=43324202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102342946A Expired - Fee Related CN101916730B (zh) | 2010-07-22 | 2010-07-22 | 一种具有线性缓冲层的soi超结ldmos制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101916730B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097481B (zh) * | 2010-12-22 | 2012-11-28 | 东南大学 | P型超结横向双扩散金属氧化物半导体管 |
| CN102097480B (zh) * | 2010-12-22 | 2012-06-27 | 东南大学 | N型超结横向双扩散金属氧化物半导体管 |
| CN102130013B (zh) * | 2010-12-31 | 2012-07-11 | 中国科学院上海微***与信息技术研究所 | 一种具有缓冲层的soi超结ldmos器件制作方法 |
| CN102201445B (zh) * | 2011-04-14 | 2012-10-03 | 中北大学 | 一种psoi横向超结功率半导体器件 |
| CN102263125B (zh) * | 2011-08-24 | 2013-04-03 | 苏州市职业大学 | 一种横向扩散金属氧化物功率mos器件 |
| CN102646701B (zh) * | 2012-05-04 | 2015-09-02 | 上海先进半导体制造股份有限公司 | 一种jfet器件及其形成方法 |
| CN102646712B (zh) * | 2012-05-04 | 2015-05-06 | 上海先进半导体制造股份有限公司 | 一种ldmos器件及其制造方法 |
| CN102969244B (zh) * | 2012-12-11 | 2015-03-25 | 中国科学院上海微***与信息技术研究所 | 一种sj-igbt器件结构及其制作方法 |
| CN103021864B (zh) * | 2012-12-11 | 2015-07-01 | 中国科学院上海微***与信息技术研究所 | 一种soi resurf超结器件结构及其制作方法 |
| CN104779138A (zh) * | 2014-01-14 | 2015-07-15 | 北大方正集团有限公司 | 一种横向变掺杂区的制作方法以及晶体管 |
| CN106952809A (zh) * | 2017-03-30 | 2017-07-14 | 电子科技大学 | Soi低阻横向高压器件及其制造方法 |
| CN108447787A (zh) * | 2018-03-20 | 2018-08-24 | 重庆大学 | 一种横向超结结构氮化镓hemt器件及其制造方法 |
| CN108767013A (zh) * | 2018-06-05 | 2018-11-06 | 电子科技大学 | 一种具有部分埋层的sj-ldmos器件 |
| CN113451387B (zh) * | 2020-03-24 | 2022-12-23 | 清华大学 | 用于过压击穿功能的缓冲区变掺杂结构及半导体器件 |
| CN115662900A (zh) * | 2022-10-21 | 2023-01-31 | 苏州华太电子技术股份有限公司 | 超级结ldmos器件的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768180B2 (en) * | 2002-04-04 | 2004-07-27 | C. Andre T. Salama | Superjunction LDMOST using an insulator substrate for power integrated circuits |
| CN1561548A (zh) * | 2001-10-01 | 2005-01-05 | 皇家飞利浦电子股份有限公司 | 绝缘体上硅高压器件结构 |
| CN101064307A (zh) * | 2006-04-26 | 2007-10-31 | 美格纳半导体有限会社 | 半导体集成电路 |
| CN101553932A (zh) * | 2006-11-30 | 2009-10-07 | 飞兆半导体公司 | 集成无闭锁绝缘栅极双极晶体管 |
-
2010
- 2010-07-22 CN CN2010102342946A patent/CN101916730B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1561548A (zh) * | 2001-10-01 | 2005-01-05 | 皇家飞利浦电子股份有限公司 | 绝缘体上硅高压器件结构 |
| US6768180B2 (en) * | 2002-04-04 | 2004-07-27 | C. Andre T. Salama | Superjunction LDMOST using an insulator substrate for power integrated circuits |
| CN101064307A (zh) * | 2006-04-26 | 2007-10-31 | 美格纳半导体有限会社 | 半导体集成电路 |
| CN101553932A (zh) * | 2006-11-30 | 2009-10-07 | 飞兆半导体公司 | 集成无闭锁绝缘栅极双极晶体管 |
Non-Patent Citations (2)
| Title |
|---|
| Wanjun Chen,Bo Zhang and Zhaoji LI.optimization of super-junction SOI- LDMOS with a step doping surface - implanted layer.《SEMICONDUCTOR SCIENCE AND TECHNOLOGY》.2007,464-470. |
| Wanjun Chen,Bo Zhang and Zhaoji LI.optimization of super-junction SOI- LDMOS with a step doping surface- implanted layer.《SEMICONDUCTOR SCIENCE AND TECHNOLOGY》.2007,464-470. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101916730A (zh) | 2010-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101916730B (zh) | 一种具有线性缓冲层的soi超结ldmos制作方法 | |
| CN101689562B (zh) | 半导体器件 | |
| CN102130012B (zh) | Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法 | |
| US8519476B2 (en) | Method of forming a self-aligned charge balanced power DMOS | |
| CN101916779B (zh) | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构 | |
| CN101916729B (zh) | 具有多层超结结构的绝缘体上硅ldmos器件制作方法 | |
| CN101916780A (zh) | 一种具有多层超结结构的ldmos器件 | |
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN104051540A (zh) | 超级结器件及其制造方法 | |
| CN109119460A (zh) | 一种超结功率器件终端结构及其制备方法 | |
| CN112531017A (zh) | 新型SiC MOSFET功率器件 | |
| CN102130176B (zh) | 一种具有缓冲层的soi超结ldmos器件 | |
| CN102148143B (zh) | 半导体器件和晶体管 | |
| CN104599974B (zh) | 半导体结构及其形成方法 | |
| CN108091684B (zh) | 超结金属氧化物场效应晶体管 | |
| CN103236439A (zh) | 一种新型结构的vdmos器件及其制造方法 | |
| US9048115B2 (en) | Superjunction transistor with implantation barrier at the bottom of a trench | |
| CN105140288A (zh) | 射频ldmos器件 | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
| CN106298943A (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN103426735B (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| CN102130013B (zh) | 一种具有缓冲层的soi超结ldmos器件制作方法 | |
| CN102522338B (zh) | 高压超结mosfet结构及p型漂移区形成方法 | |
| CN204144267U (zh) | 一种注入增强型绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120711 Termination date: 20180722 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |