CN101901748B - 基板处理装置和基板处理方法 - Google Patents

基板处理装置和基板处理方法 Download PDF

Info

Publication number
CN101901748B
CN101901748B CN2010101931017A CN201010193101A CN101901748B CN 101901748 B CN101901748 B CN 101901748B CN 2010101931017 A CN2010101931017 A CN 2010101931017A CN 201010193101 A CN201010193101 A CN 201010193101A CN 101901748 B CN101901748 B CN 101901748B
Authority
CN
China
Prior art keywords
substrate
module
conveyance
carrier
handing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101931017A
Other languages
English (en)
Other versions
CN101901748A (zh
Inventor
松山健一郎
金子知广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101901748A publication Critical patent/CN101901748A/zh
Application granted granted Critical
Publication of CN101901748B publication Critical patent/CN101901748B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70808—Construction details, e.g. housing, load-lock, seals or windows for passing light in or out of apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种基板处理装置、基板处理方法和存储介质。该基板处理装置具有将基板从载体搬送到处理块的搬送机构，能够抑制上述搬送机构的搬送工序数的上升并且提高处理能力。在能够向用于将基板搬入到处理块中的第一交接模块搬送基板时，不经由缓冲模块地以上述搬送顺序从载体向第一交接模块搬送基板，在不能从上述载体向该第一交接模块搬送基板时，以与上述搬送顺序相反的顺序从载体向缓冲模块搬送基板，对搬送机构的动作进行控制，使得在以先于已搬送到上述缓冲模块的基板搬送到上述第一交接模块的方式设定的基板全部被搬送到该第一交接模块后，以上述搬送顺序将该已搬送到上述缓冲模块的基板搬送到第一交接模块。

Description

基板处理装置和基板处理方法
技术领域
本发明涉及具有用于从载体向处理块搬送基板的搬送机构的基板处理装置、基板处理方法和存储介质。 
背景技术
在半导体设备或LCD基板的制造工艺中，利用称为光刻的技术，对基板形成抗蚀剂图案。该技术通过如下一系列的工序来进行：例如在半导体晶片(下面称为晶片)等基板上涂敷抗蚀剂，从而在该晶片的表面形成抗蚀剂膜，使用光掩模使该抗蚀剂膜曝光后，进行显影处理，从而得到所希望的图案。 
这样的处理一般使用在进行抗蚀剂的涂敷和显影的涂敷、显影装置上连接有曝光装置的***来进行。上述涂敷、显影装置具备：将收纳有多片晶片的称为FOUP的载体搬入的载体块；和包括分别进行涂敷处理、显影处理的机构的处理块，上述载体块具有装载港(load port)，该装载港具有用于载置上述载体的载体载置部。 
当载体被搬送到上述装载港时，载体内的晶片通过设置于载体块的例如搬送臂等搬送机构被搬送到用于向处理块搬入晶片的搬入用模块。并且，被搬送到上述搬入用模块的晶片被设置于处理块的搬送机构在处理块内搬送，在涂敷抗蚀剂后，被搬送到曝光装置接受曝光处理。然后，上述晶片返回到处理块，利用设置于处理块的搬送机构，在处理块内搬送并接受显影处理。其后，晶片被上述搬送机构搬送到用于从处理块向载体块搬出的搬出用模块，从该搬出用模块例如通过上述搬送臂返回到上述载体。在此，将交接晶片的场所记为模块。 
如上所述，在晶片从载体搬出、返回该载体为止的过程中，当该载体在装载港的载体载置部待机时，不能将下一个载体搬送到该载体载置部，因此在处理块和曝光装置中，晶片不向本来能够进行处理的状态的模块交接，结果可能导致处理能力下降。 
因此，对于设置有具备使载体从上述装载港暂时退避的退避区域 的贮存器(stocker)的方案展开研究。在这种情况下，在从被搬送到装载港的载体载置部的第一载体(先发载体)取出晶片后，使该第一载体退避到上述退避区域，将第二载体(后发载体)载置在上述载体载置部，进行晶片的取出。然后，在从第二载体取出晶片后，使该第二载体退避到上述退避区域，并且将第一载体再次载置到上述载体载置部。然后，将从该第一载体搬送、在处理块中接受处理后的晶片送回到该第一载体。这样，通过将载体在载体载置部与退避区域之间搬送，使从载体向处理块取出的晶片的总数增多，可以期待提高处理块和曝光装置的模块的运转率、抑制处理能力下降的效果。 
当从载体取出的晶片滞留在向上述处理块搬入用的模块中时，上述搬送臂不能将后续的晶片搬入该搬入用模块，因此正在研究如上述那样在向退避区域搬送载体时，为了快速从载体取出晶片，设置搬送用缓冲模块，该搬入用缓冲模块用于收纳多片搬入到搬入用模块之前的晶片并使其滞留。 
但是，在处理块中，例如有时每批次在模块中的晶片的处理时间、处理温度等处理条件都会变更，因此晶片在处理块中，按照向该处理块的搬入顺序向后段的模块交接，依次接受处理。即，对搬送进行控制，使得在处理模块中，后搬送到该处理块的晶片不会追上先搬送到处理块的晶片而接受处理。 
如上所述，可以认为为了在处理模块中按照搬入顺序对晶片进行处理，即使在载体块中，对于利用上述搬送臂从载体中取出的全部的晶片，按照其取出顺序搬送到缓冲模块，然后搬送到上述搬入用模块。但是，像这样使搬送臂动作，与从载体直接向上述搬入用模块搬入的情况相比，上述搬送臂的动作工序数增多。并且，经由搬入用缓冲模块的情况与从载体直接向搬入用模块搬送的情况相比，从载体向搬入用模块的搬送时间增长，因此如上所述搬送工序数增加，从而可能导致从载体取出晶片结束的时间延迟，不能充分地实现处理能力的提高。 
发明内容
本发明是鉴于这样的情况而完成的，其目的在于提供一种基板处理装置、基板处理方法和具有实施该方法的计算机程序的存储介质。 该基板处理装置具有从载体向处理块搬送基板的搬送机构，能够抑制上述搬送机构的搬送工序的上升，并提高处理能力。 
本发明的基板处理装置包括具有载体载置部的载体块和具有至少一个处理模块的处理块，该载体载置部载置收纳有多片基板的载体，该处理模块对上述基板逐片地进行处理，该基板处理装置的特征在于，包括：第一交接模块，用于以预先设定的搬送顺序搬送从上述载体搬出的基板、并将该基板搬入上述处理块而暂时载置该基板， 
第二交接模块，用于将在上述处理块中完成了处理的基板送回到载体而暂时载置该基板， 
缓冲模块，用于使从上述载体搬出、搬入上述第一交接模块之前的基板待机而收纳多片基板， 
第一搬送机构，用于在载置于上述载体载置部的载体、上述第一交接模块、上述缓冲模块和上述第二交接模块之间搬送基板， 
第二搬送机构，用于以先搬入到第一交接模块的基板不会越过后搬入到第一交接模块的基板的方式，在上述第一交接模块、上述第二交接模块和设置于上述处理块的模块之间搬送基板，和 
控制机构，向上述基板处理装置的各部输出控制信号，从而对其动作进行控制，其中， 
在能够向上述第一交接模块搬送基板时，不经由缓冲模块地以上述搬送顺序从载体向第一交接模块搬送基板， 
在不能从上述载体向该第一交接模块搬送基板时，以与上述搬送顺序相反的顺序从载体向缓冲模块搬送基板， 
输出控制信号，使得在以先于已搬送到上述缓冲模块的基板搬送到上述第一交接模块的方式设定的基板全部被搬送到该第一交接模块后，以上述搬送顺序将该已搬送到上述缓冲模块的基板搬送到第一交接模块。 
例如，可以在上述载体内设定多个由多片同种基板构成的批次，上述搬送顺序设定为相同批次内的基板连续地搬入上述第一交接模块， 
在不能将基板从上述载体搬送到第一交接模块、并且在缓冲模块中不存在与该基板的批次不同的批次时，包括该基板的批次内的基板 以相反顺序搬送到缓冲模块。 
以在一个载体的基板被搬出后、另一个载体的基板被搬出的方式设定，在缓冲模块中不存在一个载体的基板时，另一个载体的基板可以被搬送到上述缓冲模块。可以分别设置有多个上述第一交接模块、第二交接模块、处理模块和第二搬送机构，各第二搬送机构在相互不同的第一交接模块、第二交接模块和处理模块之间平行地搬送基板。此时，用于使搬入各第一交接模块之前的基板待机的缓冲模块可以共用。 
上述处理模块由抗蚀剂涂敷模块和显影模块构成，上述抗蚀剂涂敷模块用于向基板供给抗蚀剂，上述显影模块用于在上述抗蚀剂涂敷后、向由曝光装置曝光后的基板供给显影液而进行显影，基板处理装置构成可以为涂敷、显影装置。并且，也可以设置有载体退避区域和载体搬送机构，上述载体退避区域用于使搬出上述基板后的载体从上述载体载置部退避，上述载体搬送机构用于在上述载体载置部与上述载体退避区域之间搬送载体。 
本发明的基板处理方法的特征在于，包括：将收纳有多片基板的载体载置在载体载置部的工序； 
利用设置于处理块的处理模块，对基板逐片地进行处理的工序； 
利用第一搬送机构在载置于上述载体载置部的载体、第一交接模块、第二交接模块和缓冲模块之间交接基板的工序，其中，上述第一交接模块用于将从载置于上述载体载置部的载体搬送来的基板搬入上述处理块、以预先设定的搬送顺序搬送该基板并暂时载置该基板，上述第二交接模块用于将在处理块中完成了处理的基板向上述载体搬出而暂时载置该基板，缓冲模块用于使从上述载体搬出、搬入上述第一交接模块前的基板待机而能够收纳多片基板； 
以先搬入第一交接模块的基板不会越过后搬入第一交接模块的基板的方式，利用第二搬送机构在上述第一交接模块、上述第二交接模块和设置于上述处理块的模块之间搬送基板的工序； 
在能够向上述第一交接模块搬送基板时，不经由缓冲模块地以上述搬送顺序从载体向第一交接模块搬送基板，在不能从上述载体向该第一交接模块搬送基板时，以与上述搬送顺序相反的顺序从载体向缓 冲模块搬送基板的工序；和 
在以先于搬送到上述缓冲模块的基板搬送到上述第一交接模块的方式设定的基板全部被搬送到该第一交接模块后，以上述搬送顺序将搬送到上述缓冲模块的基板搬送到第一交接模块的工序。 
例如，可以在上述载体内设定多个由多片同种基板构成的批次，上述搬送顺序设定为相同批次内的基板连续地搬入上述第一交接模块， 
在向上述缓冲模块搬送基板的工序中， 
在不能将基板从上述载体搬送到第一交接模块、并且在缓冲模块中不存在与该基板的批次不同的批次时，包括该基板的批次内的基板以相反顺序搬送。并且，可以以在一个载体的基板被搬出后、另一个载体的基板被搬出的方式设定，在缓冲模块中不存在一个载体的基板时，另一个载体的基板被搬送到上述缓冲模块。 
并且，例如，可以分别设置多个上述第一交接模块、第二交接模块、处理模块和第二搬送机构，包括利用各第二搬送机构在相互不同的第一交接模块、第二交接模块和处理模块之间平行地搬送基板的工序。此时，用于使搬入各第一交接模块之前的基板待机的缓冲模块可以共用。 
对上述基板逐片地进行处理的工序例如包括：向基板供给抗蚀剂的工序；和在上述抗蚀剂供给后，向由曝光装置曝光后的基板供给显影液而进行显影的工序。还可以包括将搬出上述基板后的载体在用于使该载体退避的载体退避区域和上述载体载置部之间搬送的工序。 
本发明的存储介质存储有具备处理块和搬送机构的基板处理装置所使用的计算机程序，该处理模至少具有一个对上述基板逐片地进行处理的处理模块，该搬送机构用于将基板从载体搬送到该处理块，该存储介质的特征在于：上述计算机程序用于实施上述的基板处理方法。 
发明效果 
根据本发明，在能够向用于将来自载体的基板搬入处理块的第一交接模块搬送基板时，不经由缓冲模块地以上述搬送顺序从载体向第一交接模块搬送基板，在不能从上述载体向该第一交接模块搬送基板时，以与上述搬送顺序相反的顺序从载体向缓冲模块搬送基板。通过 这样进行搬送，不需要将全部的基板搬送到上述缓冲模块，因此能够抑制搬送机构的动作工序数的上升，并且，能够使载体内的基板的搬出尽快完成。并且，利用将位于缓冲模块中的基板搬送到第一交接模块的时间，使取出基板后的载体从载体载置部退避，能够将收纳有基板的后续的载体向该载体载置部搬送。因此，能够抑制处理能力的下降。 
附图说明
图1是本发明的实施方式的涂敷、显影装置的平面图。 
图2是上述涂敷、显影装置的立体图。 
图3是上述涂敷、显影装置的纵截侧面图。 
图4是从载体搬送机构一侧观察上述涂敷、显影装置的正面图。 
图5是表示载体的正面图。 
图6是上述涂敷、显影装置的搬送路径图。 
图7是上述涂敷、显影装置的搬送路径图。 
图8是表示上述涂敷、显影装置的载体块中的基板的搬送工序的工序图。 
图9是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图10是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图11是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图12是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图13是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图14是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图15是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图16是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图17是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图18是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
图19是表示上述涂敷、显影装置的载体块中的基板的搬送路径的说明图。 
符号说明 
W：晶片；TRS：交接模块；C：载体；E1：载体块；E2：处理块；1：涂敷、显影装置；1A：交接臂；10：载体站；14：搬入用缓冲模块；16：载体载置部；CPL：交接模块；21：装载港；3：载体搬送机构；51：抗蚀剂膜形成部；52：抗蚀剂涂敷模块；100：控制部。 
具体实施方式
对作为本发明的基板处理装置的一个例子的涂敷、显影装置1进行说明。图1是表示在涂敷、显影装置1上连接有曝光装置C4的抗蚀剂图案形成***的平面图，图2是该***的立体图。此外，图3是涂敷、显影装置1的纵截面图。图中E1是用于将密闭收纳有多片晶片W的载体C搬入搬出的载体块，E2是对上述晶片W进行涂敷、显影处理的处理块，E3是接口块。 
载体块E1包括：载体C被搬入的载体站10和主体部11，该主体部11构成与载体站10连接的晶片W的搬送区域。图中12是开闭部，具有如下作用：开闭在设置于载体站10的载体载置部16上载置的载体C的盖，连接并划分载体C内和主体部11内。 
对主体部11进行说明，在主体部11内，例如层叠设置有搬入用缓冲模块14、搬出用缓冲模块15，各缓冲模块14、15分别能够收纳6片晶片W。搬入用缓冲模块14具有如下作用：使从载体C取出并向处理块E2搬入的晶片W待机，使晶片W从载体C的取出尽快结束。搬出用缓冲模块15具有如下作用：使在处理块E2中结束处理并向载体 C搬出的晶片W待机，防止在处理块E2中晶片W的搬送停止。 
此外，在载体块E1中设置有作为第一搬送机构的搬送臂1A，该搬送臂1A用于在载体C、搬入用缓冲模块14、15和设置于后述的搁板单元U5的各模块之间交接晶片W。为了如上所述进行晶片W的交接，搬送臂1A以在与各块E1～E3的配列方向(X方向)正交的Y方向上自由移动、自由升降、绕铅直轴自由旋转和自由进退的方式构成。 
载体站10包括装载港21和贮存器(stocker)22，该装载港21具有例如4个用于与搬送臂1A之间交接晶片W而载置有载体C的载体载置部16，该贮存器22设置在该装载港21的上方侧，由用于使载体C暂时退避的上段侧的搁板部23和下段侧的搁板部24构成。在搁板部23、24上分别设置有例如8个构成用于使载体C暂时退避的退避区域的退避用载置部17。 
如图4所示，在搁板部23的上方侧，配设有如图4所示沿着图中Y方向延伸的轨道R。在轨道R上设置有在该涂敷、显影装置1与外部的其他处理装置之间交接载体C的外部载体搬送机构25，以沿着该轨道R自由移动的方式构成。在外部载体搬送机构25上，设置有从左右方向夹持载体C的侧方进行把持的把持部26。把持部26以自由升降的方式构成，能够与搁板部23的退避用载置部17之间交接载体C。 
并且，如图1～图3所示，载体块E1具有用于向载体站10的各载置部16、17进行载体C的交接的载体搬送机构3。该载体搬送机构3具有沿着升降轴31自由升降的基部32和多关节的搬送臂33，该搬送臂33与该基部32连接，相对于该基部32绕铅直轴自由旋转。该升降轴31以沿着导轨36自由移动的方式构成，导轨36例如在载体块E1的天井部以沿图1中Y方向延伸的方式设置。 
在此，对载体C的形状进行说明，如图2～图4所示，在该载体C的上部隔着支撑部41设置有板状的保持板42。并且，例如图5所示，上述臂33将上述载体C的保持板42的周围包围，以悬挂的状态支撑载体C，分别向载体载置部16和退避用载置部17进行载体C的转移载置。 
接着，对处理块E2进行说明。如图3所示，处理块E2在该例子中从下开始依次层叠有用于进行显影处理的第一块(DEV层)F1、和 用于涂敷抗蚀剂从而进行抗蚀剂膜形成的第二块(COT层)F2。 
由于处理块E2的各层的结构俯视时相同，因此以第二块(COT层)F2为例进行说明，COT层F2具有抗蚀剂膜形成部51。在此例子中，抗蚀剂膜形成部51具有向晶片供给抗蚀剂作为药液并进行涂敷的抗蚀剂涂敷模块COT52A～52C。此外，COT层F2具备：构成用于进行在抗蚀剂涂敷模块52中所进行的处理的前处理和后处理的处理模块群的搁板单元U1～U4、和搬送臂G2，该搬送臂G2设置于上述抗蚀剂膜形成部51与加热、冷却系的处理模块群之间，在它们之间进行晶片W的交接。 
搁板单元U1～U4沿着搬送臂G2进行移动的搬送区域R1配列，这些搁板单元U1～U4通过模块层叠而构成。包括加热模块，该加热模块具有用于对载置在搁板单元U1～U4上的晶片W进行加热的加热板，作为该加热模块，具有疏水化模块ADH61A、61B和涂敷后加热模块62A～62C，该疏水化模块ADH61A、61B用于向抗蚀剂涂敷前的晶片W供给进行疏水化处理的气体、并且对晶片W进行加热，该涂敷后加热模块62A～62C用于在抗蚀剂涂敷后对晶片W进行加热。 
对于第一块(DEV层)F1，在1个DEV层F1内分2段层叠设置与抗蚀剂膜形成部51对应的显影处理部。关于显影处理部，除了向晶片W供给显影液作为药液之外，结构与抗蚀剂膜形成部相同，包括显影模块DEV64A～64F。并且，在该DEV层F1内，设置有用于向2段的显影处理部和上述加热、冷却系的处理模块搬送晶片W的搬送臂G1。因此，搬送臂G1对于2段的显影处理部而言被共用。此外，DEV层F1与COT层F2同样地具有搁板单元U1～U4，这些搁板单元U1～U4具有加热模块63A～63F。 
处理块E2的各加热模块、抗蚀剂涂敷模块COT52A～52C、显影模块DEV64A～64F，对搬入的晶片W一片片地进行处理。此外，构成处理块E2的第二搬送机构的各搬送臂G具有2个晶片W的支撑体，用一个支撑体将先搬送到处理块E2的晶片W从规定的模块中搬出，用另一个支撑体将后搬送到处理块E2的晶片W搬入该模块。然后，对每个块F1、F2，基于预先设定的搬送时间表(schedule)，各搬送臂G将放置于上游侧模块的晶片W一片片地依次向下游侧的模块搬送， 绕各搬送路径一周。由此，形成先从载体C搬入处理块E2的晶片W位于后从载体C搬入处理块E2的晶片W的下游侧的模块的状态，这样通过各搬送臂G转圈，晶片W在各模块之间移动。 
进一步，如图1和图3所示，在处理块E2中，在载体块E1一侧设置有搁板单元U5。该搁板单元U5具备交接模块TRS1～TRS3、交接模块CPL1～CPL4和缓冲模块50，这些各模块彼此层叠。此外，搁板单元U5具有用于向后述的梭(shuttle)54交接晶片W的搬入部55。交接模块TRS和CPL具有载置晶片W的台，CPL进一步具有对载置的晶片W进行温度调节的功能。交接模块TRS1～TRS3和CPL1～CPL2设置于搬送臂1A能够接近的位置，此外，CPL1～CPL2设置于搬送臂G1能够接近的位置。交接模块CPL3～CPL4和缓冲模块50设置于搬送臂G2能够接近的位置。 
在搁板单元U5的附近设置有交接臂D1，该交接臂D1用于在构成这些搁板单元U5的各模块之间交接晶片W，以自由升降、自由进退的方式构成。 
此外，进一步如图3所示，在处理块E2中，在接口块E3一侧设置搁板单元U6。该搁板单元U6具有交接模块TRS4～TRS5，这些各模块彼此层叠。此外，搁板单元U6具有用于从梭54取出晶片W的搬出部56。在DEV层F1内的上部，设置有用于将晶片W从上述搁板单元U5的搬入部55直接向搁板单元U6的搬出部56搬送的梭54。 
接口块E3具有用于在搁板单元U6的模块与曝光装置C4之间搬送晶片W的接口臂57。 
该涂敷、显影装置1中设置有例如由计算机构成的控制部100。控制部100具有由程序、存储器、CPU构成的数据处理部，在上述程序中组入有命令(各步骤)，使得从控制部100向涂敷、显影装置1的各部发送控制信号，进行后述的各处理工序。此外，例如，存储器中具有写入处理温度、处理时间、各药液的供给量或电力值等处理参数的值的区域，CPU在执行程序的各命令之际读出这些处理参数，并向该涂敷、显影装置1的各部发送与该参数值对应的控制信号。 
该程序(也包括关于处理参数的输入操作和显示的程序)存储在计算机存储介质中，例如存储在软盘、光盘、硬盘、MO(光磁盘)或 存储卡等存储介质中，从而安装到控制部100中。此外，如后所述，晶片W和载体C的搬送路径因执行的模式1～模式4而有所不同，但用户通过由控制部100所具有的输入画面和键盘等构成的选择机构，能够选择执行的模式。 
此外，在各载体C中，以上下层叠的方式排列收纳有多片晶片W，以按照该排列顺序向处理块E2搬送，并且按照该排列顺序在处理块E2内搬送的方式构成上述程序。存在各载体C仅包含在处理块E2中以相同的处理条件接受处理的同一批次的晶片W的情况、和包含以互不相同的处理条件接受处理的多个批次的晶片W的情况。在载体C中包含不同批次的晶片W的情况下，在该载体C内，相同批次的晶片W彼此连续地排列，一个批次的晶片W全部被搬送到处理块E2后，另一个批次的晶片W向处理块E2搬送，接受处理。此外，控制部100对于一个载体C内的晶片W，对于每一批次而言，按照向处理块E2的搬入顺序从一号依次设定编号，以上述方式进行搬送，因此在处理块E2内编号大的晶片W不会追上编号小的晶片W。在载体块E1中，有时也以后述方式不按照该编号顺序进行搬送。 
作为上述处理条件，包括向晶片W供给的药液的温度和供给时间、晶片W的加热温度、冷却温度和它们的处理时间等。此外，例如在各载体C被搬入到涂敷、显影装置1之前，从控制工厂内的包括涂敷、显影装置1在内的装置之间载体的搬送的上位计算机，向控制部100发送关于各载体C所包含的批次的数量、每批次的晶片W的数量的信息，控制部100根据该信息进行后述的搬送控制。 
对于由涂敷、显影装置1实施的各模式的载体C和晶片W的搬送路径进行说明。首先说明各模式的概况，在模式1中，在从载体C取出晶片W后、直至晶片W返回为止，利用载体搬送机构3在载置部16、17之间进行载体C的搬送，并且被取出的批次全部以相同的路径搬送并接受处理。 
在模式2中，在与载体1同样地取出晶片W后，在载置部16、17之间进行载体C的搬送，但从载体C取出的2个各批次以彼此不同的路径搬送。在模式3中，与模式1同样，全部以相同的路径搬送晶片W，但不进行上述的晶片取出后、直至晶片W返回为止的载体C的搬 送。在模式4中，与模式2相同，各批次以2个路径搬送，但与模式3相同，不进行晶片W取出后、直至晶片W返回为止的载体C的搬送。 
在选择了模式1的情况下，利用外部载体搬送机构25被搬送到搁板部23的退避用载置部17的一个载体C(为了说明方便记为先发载体)，通过载体搬送机构3载置到载体载置部16，在将全部的晶片W从先发载体C取出后，利用载体搬送机构3将该先发载体C搬送到搁板部23或搁板部24的退避用载置部17。然后，另一个载体C(为了说明方便记为后发载体)，以与先发载体C相同的路径从外部载体搬送机构25交接到载体载置部16，将晶片W从后发载体C中取出。 
晶片W的取出结束后的后发载体C以与先发载体C相同的路径搬送到退避用载置部17。然后，先发载体C被载体搬送机构3再次搬送到载体载置部16，将从该先发载体C搬出的处理完成的晶片W搬入该载置于载体载置部16的先发载体C。然后，将先发载体C载置于搁板部23的退避用载置部17，利用外部载体搬送机构25从涂敷、显影装置1中搬出。其后，后发载体C与先发载体C同样地被再次搬送到载体载置部16，将从该后发载体C搬出的处理完成的晶片W搬入该载置于载体载置部16的后发载体C。其后，将后发载体C以与先发载体C相同的路径从涂敷、显影装置1搬出。其中，载体载置部16有4个，因此不限定于各载体返回到与进行了晶片W取出的载体载置部16相同的载体载置部16。 
接着，参照图6说明在选择了模式1时的晶片W的搬送路径。首先，如果载体C如上所述被载置于载体载置部16，利用开闭部12将载体C的盖取下，利用搬送臂1A将晶片W从载体C直接向交接模块TRS1、2、3中的任一个搬送，或者暂时搬送到搬入用缓冲模块14，在那里滞留后，向交接模块TRS1～TRS3中的任一个搬送。至于在什么样的情况下搬送到搬入用缓冲模块14，在什么样的情况下直接搬送到交接模块TRS1～TRS3，后面阐述。 
利用交接臂D1将晶片W从交接模块TRS1～TRS3搬送到交接模块CPL3或CPL4，利用COT层F2的搬送臂G2按照搁板单元U1～U4的疏水化模块ADH61A或61B→抗蚀剂涂敷模块COT52A～52C任意的顺序搬送，在涂敷抗蚀剂后利用搬送臂G2搬送到搁板单元U1～ U4的加热模块62A～62C，接受加热处理从而形成抗蚀剂膜。 
接着，在利用搬送臂G2将晶片W搬送到缓冲模块50后，利用交接臂D1搬送到搬入部55，交接到梭54，向搬出部56搬送。其后，将晶片W交接到接口臂57，并搬送到曝光装置C4，接受曝光处理。 
然后，将晶片W搬送到交接模块TRS4或TRS5，利用搬送臂G1搬送到搁板单元U1～U4的加热模块63A～63C中的任一个，接受加热处理(PEB处理)。其后，利用搬送臂G1将晶片W搬送到显影模块DEV，接受显影处理后，搬送到搁板单元U1～U4的加热模块63D～63F中的任一个，接受加热处理。加热处理后，利用搬送臂G1搬送到搁板单元U5的交接模块CPL1或CPL2。 
然后，利用搬送臂1A将晶片W暂时搬入到搬出用缓冲模块15并滞留。并且，利用载体搬送机构3将该取出晶片W后的载体C送回到载体载置部16时，利用搬送臂1A将晶片W送回到该载体C。 
对于选择模式1时从载体块E1的载体C1取出的晶片W的搬送控制进行说明。在模式1中，交接模块TRS1～TRS3被设定为，为了将从载体C取出的晶片W搬入处理块E2而暂时载置的搬入用模块(第一交接模块)。此外，交接模块CPL1～CPL2被设定为，为了将处理完成的晶片W从处理块E2搬出并将其送回载体C而暂时载置该晶片W的搬出用模块(第二交接模块)。 
并且，在这些交接模块TRS1～TRS3空闲时，从载体C搬出的晶片W不被搬送到搬入用缓冲模块14，而是被直接搬送到这些交接模块TRS1～TRS3。并且，在晶片W在这些交接模块TRS1～TRS3中滞留、不能从载体C搬送晶片W的情况下，从预定的最终晶片W开始以相反顺序搬送到搬入用缓冲模块14。但是，能够这样搬送到搬入用缓冲模块14的晶片W需要同时满足2个条件，其一是该晶片W是与现在正在从载体C中取出的批次相同批次的晶片(作为条件1)，另一个是存在于现在正在取出晶片W的载体C中(作为条件2)。 
并且，搬送到搬入用缓冲模块14的晶片W，与从收纳有该晶片W的载体C搬入到该搬入用缓冲模块14的晶片W为相同的批次，在晶片W全部从上述载体C取出、并且该交接模块TRS1～TRS3空闲时，按照向处理块E2的搬送顺序，搬送到该空闲的交接模块TRS。 
接着，对选择模式2时的搬送进行说明。在选择了模式2时，与模式1同样地将载体C搬入涂敷、显影装置1，在将晶片W取出后在载体载置部16和退避用载置部17之间进行交接。并且，当收纳有处理完成的晶片W时，与模式1同样地被从涂敷、显影装置1搬出。 
参照图7，以与模式1的不同点为中心，说明选择模式2时的晶片W的搬送路径。将一个批次的晶片W从上述载体C直接搬送到交接模块TRS2或TRS3，或者搬送到搬入用缓冲模块14，在那里暂时滞留后搬送到交接模块TRS2或TRS3。其后，与模式1同样地在搬入交接模块CPL3～CPL4后，按照COT层F2的各模块ADH61A～61C→COT52A～52C→加热模块62A～62C的顺序搬送并接受处理，在搬送到缓冲模块50后，搬入交接模块TRS1，并利用交接臂A1将其送回到上述一个载体C。称该搬送路径为COT流路71。 
此外，另一方面，另一个批次晶片W被搬送臂1A直接搬送到交接模块CPL1，或者搬送到搬入用缓冲模块14，在那里暂时滞留后搬送到交接模块CPL1。利用搬送臂A1按照加热模块63A～63C→DEV64A～64F→加热模块63D～63F的顺序搬送后，搬送到交接模块CPL2，并利用交接臂A1送回到另一个载体C2。称该搬送路径为DEV流路72。 
如上所述，在执行模式2时，在处理块E2中，将一个批次、另一个批次搬入到相互不同的交接模块TRS2～TRS3、CPL1。然后，被搬入交接模块TRS2～TRS3、CPL1的各批次在相互不同的模块之间依次搬送，经由交接模块TRS1、CPL2返回到载体C。因此，在该模式2中，交接模块TRS2、TRS3和CPL1被设定为向处理块E2的搬入用模块，交接模块TRS1、CPL2被设定为来自处理块E2的搬出用模块。此外，这些一个批次和另一批次的搬送平行地进行。在图7中，为了图示方便，以各批次分别从各自的载体C搬出的方式描绘，但也可以从相同的载体C搬出。 
接着，对于选择模式2时从载体块E1的载体C取出的晶片W的搬送控制进行说明。上述载体C的各批次的晶片W，在各晶片W的搬送目的的交接模块TRS2、TRS3、CPL1分别空闲时，被直接搬送到那些交接模块TRS2、TRS3、CPL1。并且，在各晶片W滞留在交接模块 TRS2、TRS3、CPL1、不能从载体C搬送晶片W的情况下，与模式1同样地从取出预定的最后晶片W开始按照相反顺序搬送到搬入用缓冲模块14。 
但是，上述那样分别在COT流路71、DEV流路72中搬送的晶片W之间不适用条件1和条件2。具体而言，正在从载体C取出的批次是在COT流路71中搬送的批次时，有时在DEV流路72中搬送的批次的晶片W被搬送到搬入用缓冲模块14；相反，正在从载体C取出的批次是在DEV流路72中搬送的批次时，有时在COT流路71中搬送的批次的晶片W被搬送到搬入用缓冲模块14。并且，有时在COT流路71中搬送的一个批次、和在DEV流路72中搬送的另一批次被收纳在各自的载体C中，一个批次、另一批次分别从各载体被搬送到搬入用缓冲模块14。因此，如后述的具体的搬送状况所示，在模式2中与模式1不同，存在缓冲模块14中混合存在有来自不同载体的晶片W的情况、以及混合存在有不同批次的晶片W的情况。此外，为了在相同的COT流路71彼此之间、DEV流路72彼此之间搬送的晶片W间，避免搬送到处理块E2的晶片W的超越，可以适用条件1和条件2。 
并且，模式2中也与模式1相同，搬送到搬入用缓冲模块14的晶片W，在与从收纳该晶片W的载体C搬入到该搬入用缓冲模块14的晶片W相同批次的晶片W全部取出、并且该交接模块TRS1～TRS3空闲时，按照顺序搬送到该空闲的TRS。 
如上所述，在各模式中，在将晶片W从载体C向处理块E2一侧搬送时，控制部100对各模块中有无晶片、各模块和载体C中所含的批次的种别进行判断，控制部100根据该判断结果对搬送臂1A的动作进行控制。每个处理块E2的搬送臂G1、G2绕该搬送路径1周的周期，进行该控制部100的判断和基于该判断的晶片W从载体向处理块E2一侧的搬送。 
接着，参照图8～图15，具体说明选择上述模式1时每种晶片的搬送状况下，从载体C取出的晶片的搬送路径。在这些图中，将载体块E1的各模块和搁板单元U5的各模块展开在同一平面表示，并且表示搬入用缓冲模块14中的晶片W的滞留状态。 
在以后的说明中为了方便，对于各晶片W，对搬送到处理块E2 的批次的顺序依次标注A、B…等字母，并且在该字母后，按照在该批次内搬送到处理块E2的顺序标注数字的编号。即，例如在某批次内的晶片W中，将在该批次中第三个被搬送到处理块E2的晶片W表示为晶片A3。并且，在上述批次的下一个搬送到处理块E2的后续批次中，将后续批次内第五个搬送到该处理块E2的晶片W表示为晶片B5。 
在图8中，依次将晶片从收纳有25片晶片A的载体C取出，晶片A1、A2分别滞留在交接模块TRS1、TRS2，但在交接模块TRS3中没有搬入晶片。在这种情况下，搬送臂1A不将后续的晶片A3从载体C搬入到搬入用缓冲模块14，而直接搬入上述交接模块TRS3。 
在图9中，从图8的状态变为如下状态：晶片A3被搬送到交接模块TRS3、晶片A1～A3存在于全部交接模块TRS1～TRS3中。并且，在搬入用缓冲模块14中没有搬入晶片。在这样的状态下，不能接着将从载体C向处理块E2搬送的晶片A4搬送到交接模块TRS1～TRS3，因此如上所述，对于位于正在取出晶片的载体C中、与正在取出的晶片同一批次的晶片，以与搬送到处理块E2的顺序相反的顺序搬送到搬入用缓冲模块14。因此，在该图9的状态下，晶片A25被搬送到搬入用缓冲模块14。 
在图10中，从图9的状态变为如下状态：晶片A25、A24、A23、A22、A21、A20按照该顺序被搬送到搬入用缓冲模块14，搬入用缓冲模块14被占满。并且，交接模块TRS1～TRS3中也继续滞留有晶片A1～A3。这样一来，由于不存在将晶片从载体C取出的场所，因此此时不从载体C取出晶片。 
在图11中，从图10的状态变为如下状态：交接模块TRS1的晶片A1被搬送到后段的模块，从而交接模块TRS1空闲。这样一来，在交接模块TRS1～TRS3空闲时，晶片被从载体C直接搬送到该空闲的交接模块TRS，因此此时晶片A4被从载体C搬送到空闲的交接模块TRS1。 
在图12中，从图11的状态变为如下状态：载体C内的晶片A按照编号顺序经由交接模块TRS1～TRS3向处理块E2搬送，晶片A19、晶片A18分别滞留在交接模块TRS2、TRS3中。此时交接模块TRS1空闲。在此，如上所述，搬入用缓冲模块14的晶片在与搬入该搬入用 缓冲模块14的批次相同的批次、并且在收纳于相同的载体的晶片全部取出结束后进行搬送。因此，在该图12的情况下，从搬入用缓冲模块14取出晶片，将包含于搬入用缓冲模块14中最小编号的晶片A20搬送到交接模块TRS1。在该晶片A20搬送后，当交接模块TRS1～TRS3空闲时立刻按照编号顺序搬送晶片A21～A25。 
接着，对图13所示的搬送例进行说明。该图13表示如下状态：收纳有5片一组的接受相互不同处理的5个批次晶片的搬送载体C被搬送，先发的批次A的晶片A1～A3被从该载体C搬送到交接模块TRS1～TRS3，晶片A5、A4已经按照该顺序搬送到了搬入用缓冲模块14。如上所述，作为从载体C搬送到搬入用缓冲模块14的晶片需要满足条件1和条件2。因此，与存在于搬入用缓冲模块14中的晶片W不同批次的晶片W，即使取出源是相同的载体C，也不能向搬入用缓冲模块14搬送，因此，此时虽然搬入用缓冲模块14中存在空位，但批次A的后续批次B的晶片，在批次A的晶片A1～A5全部被搬送到交接模块TRS1～TRS3之前不被搬送，在载体C内待机。 
然后，从图13的状态，在搬入用缓冲模块14的晶片A被搬送到交接模块TRS1～TRS3时，如果交接模块TRS1～TRS3中存在空位，则从晶片B1起按照编号顺序向该空闲的模块搬送。图14表示如下状态：晶片从图13所示的状态移动，缓冲模块14空闲，先行批次的晶片A3～A5滞留在交接模块TRS1～TRS3中，后续批次B的晶片B1～B5在载体C中待机。此时，从晶片B5起按照相反的顺序将晶片B搬送到搬入用缓冲模块14。如上所述，作为向搬入用缓冲模块14搬入的晶片W的条件，必须是与正在取出的批次相同的批次，在此，正在取出的批次意味着，从某批次(为了方便将该批次称为基准批次)来看，先行批次全部从载体取出，且该基准批次处于被取出的状态。因此，如该图14的例子所示，有时即使基准批次前头的晶片不从载体搬出，也进行该基准批次向缓冲模块14的搬送。 
接着，对图15所示的例子进行说明。在该例中表示如下状态：批次A的晶片A1～A25从载体C(为了方便称为载体C1)取出后，该载体C1退避到退避用载置部17，接着，收纳有批次A的晶片A26～A50的载体C(为了方便称为载体C2)载置于载体载置部16。并且， 如图15所示，晶片A21～A23滞留在交接模块TRS1～TRS3中，晶片A24、A25滞留在搬入用缓冲模块14中。 
在该图15的搬送状况下，虽然搬入用缓冲模块14中存在空位，但如上所述，作为从载体C搬送到搬入用缓冲模块14的晶片W，需要满足上述的条件1和条件2。因此，取出源载体与位于搬入用缓冲模块14中的晶片W不同的晶片W，即使是彼此接受同样处理的批次，也不能进行搬送，因此载体C2的晶片A26～A50，在载体C1的晶片A全部被搬送到交接模块TRS1～TRS3之前，在载体C2中待机。 
接着，参照图16～图18，具体说明选择上述模式2时每种晶片的搬送状况下，从载体C取出的晶片的搬送路径。作为图16的搬送状况，包含在COT流路71中搬送的批次A的晶片A1～A5的载体C1、包含在DEV流路72中搬送的批次B的晶片B1～B4的载体C2分别载置在载体载置部16中，分别从载体C1将晶片A1和A2搬送到交接模块TRS1和TRS2，从载体C2将晶片B1搬送到交接模块CPL1。此时，搬入用缓冲模块14空闲。由于载体C1、C2的晶片A、B如上所述以不同的路径平行搬送，因此条件1和条件2不适用于这些批次A和批次B，批次A的晶片A、批次B的晶片B以相反顺序分别被搬送到搬入用缓冲模块14。因此，如图所示，例如分别按照该顺序将晶片A5从载体C1搬入到搬入用缓冲模块14，将晶片B4从载体C2搬入到搬入用缓冲模块14。其中，晶片从各载体C1、C2交替搬送。 
并且，在晶片A5、B4搬送后，如果晶片A1、A2和B1还分别滞留在交接模块TRS2、TRS3和CPL1中，晶片A4、B3和晶片A3、晶片A2按照该顺序被搬送到搬入用缓冲模块14。 
接着，对图17的例子进行说明。在该图17的例子中，晶片与图16同样地被搬送到各模块中，但与图16的例子不同，在载体C2中包含在批次B后取出的5片一组的批次C的晶片C1～C5。批次C与批次B相同地由DEV流路72搬送。 
由于批次C在与批次B相同的DEV流路72中搬送，因此在批次B和批次C之间适用上述的条件1和条件2。因此，此时也与图16的例子同样，从批次A的最后的晶片晶片A5、批次B的最后的晶片晶片B4开始，按照相反顺序分别搬入到搬入用缓冲模块14。并且，在批次 B的晶片W全部搬送到交接模块CPL1后，批次C的晶片从载体C2搬送。这样一来，通过搬送路径相同的批次B、批次C之间适用条件1和条件2，能够防止批次C超过批次B而先进入处理块E2。 
接下来，对图18的例子进行说明。图18从图17的状态变为如下状态：晶片从载体C2取出结束，其后，将包含由晶片D1～D5构成的批次D的载体C3搬送到载体载置部16。晶片A5、C5在搬入用缓冲模块14中滞留，晶片C4在交接模块CPL1中滞留。批次D在与批次C相同的DEV流路72中搬送。此时，由于批次C和批次D在相同的DEV流路72中搬送，因此该批次C与批次D之间适用上述的条件1和条件2。因此，在搬入用缓冲模块14的晶片C5被搬送到交接模块CPL1之前，不从载体C3搬送批次D。 
接下来，参照图19说明选择模式3时的搬送例。作为该图19的搬送状况，包含晶片A1～A25的载体C载置于载体载置部16上，晶片A1～A3从该载体C被搬送到交接模块TRS1～TRS3。此时，搬入用缓冲模块14中存在空位，但后续的各晶片A没有被搬送到该搬入用缓冲模块14，而是在交接模块TRS1～TRS3空闲后，将后续的晶片A4搬送到该空闲的模块。另外，如上所述即使在选择模式4的情况下，晶片没有被搬送到缓冲模块14，载体C内的晶片W在搬送目的的模块空闲之前在载体C内待机。这样在模式3和模式4中，晶片W不被搬送到缓冲模块14是因为，如上所述，在这些模式中，在晶片W取出后直至晶片W返回为止，载体C不从载置部16移动，因此不需要利用缓冲模块14使晶片W的取出尽快结束。 
在上述实施方式的模式1中，在交接模块TRS1～TRS3空闲的情况下，将晶片W按照载体C内的排列顺序直接搬送到这些交接模块中；在这些模块中滞留有晶片W不能搬送的情况下，以与向这些交接模块TRS1～TRS3的搬送顺序相反的顺序将晶片W从载体C搬入到搬入用缓冲模块14。通过这样进行搬送，不需要将所有晶片W搬送到搬入用缓冲模块14，因此能够抑制搬送臂A1的动作工序数的上升，并且能够使载体C内的晶片W的搬出尽快结束。并且，利用将位于搬入用缓冲模块14内的晶片W搬送到交接模块TRS1～TRS3的时间，使取出晶片W后的载体C从载体载置部16退避，能够将收纳有晶片W的后 续的载体C向该载体载置部16搬送。因此，能够抑制处理能力的下降。 
此外，在执行模式1时，通过使向搬入用缓冲模块14搬送的晶片W为与正在取出的批次相同的批次、并且位于正在取出的载体中的晶片W，在搬入用缓冲模块14内，不会混合存在不同批次的晶片W以及从不同的载体取出的晶片W。这是因为，即使搬送臂A1将搬入用缓冲模块14内的晶片W误取，也能够在处理块E2中对晶片W进行正常的处理。 
此外，在模式2中，在交接模块TRS2、TRS3、CPL1空闲的情况下，将晶片W按照载体C内的排列顺序直接搬送到这些交接模块，在这些模块中滞留有晶片W不能搬送的情况下，以与向各交接模块的搬送顺序相反的顺序将晶片W搬送到搬入用缓冲模块14，因此能够与选择模式1时同样地防止处理能力的下降。在该模式2中，通过将分别在COT流路71、DEV流路72中搬送的晶片W搬入共用的搬入用缓冲模块14，能够抑制缓冲模块的设置数，从而节省空间。 
在上述的实施方式中，使用一个搬入用缓冲模块14使晶片W退避，但这样使用的缓冲模块的数量、收纳片数不限定于上述的例子。例如，即使在执行上述的模式1，先搬送到载体载置部16的载体C1的晶片W的收纳片数为25片、搬入用缓冲模块14能够收纳25片晶片W的情况下，也可以例如将晶片W从载体C1全部向搬入用缓冲模块14取出，在将晶片W从搬入用缓冲模块14搬入交接模块TRS1～TRS3的途中，使后续的载体C2载置于载体载置部16而使其待机，因此能够与上述的例子同样地提高处理能力。 
此外，在模式2和模式4中，作为交接到搬入用模块(交接模块TRS2～TRS3和CPL1)后的晶片W的搬送路径，不限定于上述的例子，例如也可以是交接到交接模块TRS1～TRS2的晶片W在接受疏水化处理后，不接受抗蚀剂涂敷而返回到载体C。此外，在这些模式2中，返回到交接模块TRS1和CPL2的晶片W也可以在暂时搬送到搬出用缓冲模块15后返回载体C。此外，作为在各模式下使用的用于向处理块E2搬入的搬入用模块(第一交接模块)、用于将来自处理块E2的处理完成的晶片W搬出的搬出用模块(第二交接模块)的数量，不限定于上述的例子。 

Claims (14)

1.一种基板处理装置，其包括具有载体载置部的载体块和具有至少一个处理模块的处理块，该载体载置部载置收纳有多片基板的载体，该处理模块对所述基板逐片地进行处理，
该基板处理装置的特征在于，包括：
第一交接模块，用于以预先设定的搬送顺序搬送从所述载体搬出的基板、并将该基板搬入所述处理块并暂时载置该基板，
第二交接模块，用于将在所述处理块中完成了处理的基板送回到载体并暂时载置该基板，
缓冲模块，用于使从所述载体搬出的、搬入所述第一交接模块之前的基板待机并构成为能够收纳多片基板，
第一搬送机构，在载置于所述载体载置部的载体、所述第一交接模块、所述缓冲模块和所述第二交接模块之间搬送基板，
第二搬送机构，以先搬入到第一交接模块的基板不会越过后搬入到第一交接模块的基板的方式，在所述第一交接模块、所述第二交接模块和设置于所述处理块的模块之间搬送基板，和
控制机构，向所述基板处理装置的各部输出控制信号，从而对其动作进行控制，其中，
在能够向所述第一交接模块搬送基板时，不经由缓冲模块地以所述搬送顺序从载体向第一交接模块搬送基板，
在不能从所述载体向该第一交接模块搬送基板时，以与所述搬送顺序相反的顺序从载体向缓冲模块搬送基板，
控制信号按照如下方式输出：以先于已搬送到所述缓冲模块的基板而被搬送到所述第一交接模块的方式设定的基板全部被搬送到该第一交接模块后，以所述搬送顺序将该已搬送到所述缓冲模块的基板搬送到第一交接模块。
2.如权利要求1所述的基板处理装置，其特征在于：
在所述载体内设定有由多片同种基板构成的多个批次，所述搬送顺序设定为相同批次内的基板连续地搬入所述第一交接模块，
在不能将基板从所述载体搬送到第一交接模块、并且在缓冲模块中不存在与该基板的批次不同的批次时，包含有该基板的批次内的基板以相反顺序搬送到缓冲模块。
3.如权利要求1或2所述的基板处理装置，其特征在于：
设定成一个载体的基板被搬出后、另一个载体的基板被搬出的方式，
在缓冲模块中不存在一个载体的基板时，另一个载体的基板被搬送到所述缓冲模块。
4.如权利要求1所述的基板处理装置，其特征在于：
所述第一交接模块、第二交接模块、处理模块和第二搬送机构分别设置有多个，各第二搬送机构在相互不同的第一交接模块、第二交接模块和处理模块之间平行地搬送基板。
5.如权利要求4所述的基板处理装置，其特征在于：
用于使搬入各第一交接模块之前的基板待机的缓冲模块被共用。
6.如权利要求1、2、4、5中任一项所述的基板处理装置，其特征在于：
所述处理模块由抗蚀剂涂敷模块和显影模块构成，
所述抗蚀剂涂敷模块用于向基板供给抗蚀剂，
所述显影模块用于在所述抗蚀剂涂敷后、向由曝光装置曝光后的基板供给显影液而进行显影，
基板处理装置构成为涂敷、显影装置。
7.如权利要求1、2、4、5中任一项所述的基板处理装置，其特征在于：
设置有载体退避区域和载体搬送机构，
所述载体退避区域用于使搬出所述基板后的载体从所述载体载置部退避，
所述载体搬送机构用于在所述载体载置部与所述载体退避区域之间搬送载体。
8.一种基板处理方法，其特征在于，包括：
将收纳有多片基板的载体载置在载体载置部的工序；
利用设置于处理块的处理模块，对基板逐片地进行处理的工序；
利用第一搬送机构在载置于所述载体载置部的载体、第一交接模块、第二交接模块和缓冲模块之间交接基板的工序，其中，所述第一交接模块用于将从载置于所述载体载置部的载体搬送来的基板搬入所述处理块、并以预先设定的搬送顺序搬送该基板且暂时载置该基板，所述第二交接模块用于将在处理块中完成了处理的基板向所述载体搬出并暂时载置该基板，缓冲模块用于使从所述载体搬出的、搬入所述第一交接模块前的基板待机并构成为能够收纳多片基板；
以先搬入第一交接模块的基板不会越过后搬入第一交接模块的基板的方式，利用第二搬送机构在所述第一交接模块、所述第二交接模块和设置于所述处理块的模块之间搬送基板的工序；
在能够向所述第一交接模块搬送基板时，不经由缓冲模块地以所述搬送顺序从载体向第一交接模块搬送基板，在不能从所述载体向该第一交接模块搬送基板时，以与所述搬送顺序相反的顺序从载体向缓冲模块搬送基板的工序；和
以先于已搬送到所述缓冲模块的基板而被搬送到所述第一交接模块的方式设定的基板全部被搬送到该第一交接模块后，以所述搬送顺序将该已搬送到所述缓冲模块的基板搬送到第一交接模块的工序。
9.如权利要求8所述的基板处理方法，其特征在于：
在所述载体内设定有由多片同种基板构成的多个批次，所述搬送顺序设定为相同批次内的基板连续地搬入所述第一交接模块，
在向所述缓冲模块搬送基板的工序中，
在不能将基板从所述载体搬送到第一交接模块、并且在缓冲模块中不存在与该基板的批次不同的批次时，包含有该基板的批次内的基板以相反顺序搬送。
10.如权利要求8或9所述的基板处理方法，其特征在于：
设定成一个载体的基板被搬出后、另一个载体的基板被搬出的方式，
在缓冲模块中不存在一个载体的基板时，另一个载体的基板被搬送到所述缓冲模块。
11.如权利要求8所述的基板处理方法，其特征在于：
所述第一交接模块、第二交接模块、处理模块和第二搬送机构分别设置有多个，
包括利用各第二搬送机构在相互不同的第一交接模块、第二交接模块和处理模块之间平行地搬送基板的工序。
12.如权利要求11所述的基板处理方法，其特征在于：
用于使搬入各第一交接模块之前的基板待机的缓冲模块被共用。
13.如权利要求8、9、11、12中任一项所述的基板处理方法，其特征在于：
对所述基板逐片地进行处理的工序包括：向基板供给抗蚀剂的工序；和在所述抗蚀剂供给后，向由曝光装置曝光后的基板供给显影液而进行显影的工序。
14.如权利要求8、9、11、12中任一项所述的基板处理方法，其特征在于，包括：
将搬出所述基板后的载体在用于使该载体退避的载体退避区域和所述载体载置部之间搬送的工序。
CN2010101931017A 2009-05-28 2010-05-28 基板处理装置和基板处理方法 Active CN101901748B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-129499 2009-05-28
JP2009129499A JP5223778B2 (ja) 2009-05-28 2009-05-28 基板処理装置、基板処理方法及び記憶媒体

Publications (2)

Publication Number Publication Date
CN101901748A CN101901748A (zh) 2010-12-01
CN101901748B true CN101901748B (zh) 2012-04-25

Family

ID=43227183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101931017A Active CN101901748B (zh) 2009-05-28 2010-05-28 基板处理装置和基板处理方法

Country Status (3)

Country Link
JP (1) JP5223778B2 (zh)
KR (1) KR101513748B1 (zh)
CN (1) CN101901748B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008085991A2 (en) 2007-01-08 2008-07-17 U.S. Genomics, Inc. Reaction chamber
JP5187274B2 (ja) * 2009-05-28 2013-04-24 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US8685708B2 (en) 2012-04-18 2014-04-01 Pathogenetix, Inc. Device for preparing a sample
JP6046007B2 (ja) * 2013-08-29 2016-12-14 東京エレクトロン株式会社 接合システム
US9966289B2 (en) 2013-09-30 2018-05-08 Hitachi Kokusai Electric Inc. Substrate processing apparatus, method for manufacturing semiconductor device, and non-transitory computer-readable recording medium
JP6607744B2 (ja) * 2015-09-04 2019-11-20 リンテック株式会社 供給装置および供給方法
JP6880913B2 (ja) * 2017-03-28 2021-06-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
JP7126750B2 (ja) * 2018-03-20 2022-08-29 株式会社ディスコ 切削装置
JP7360849B2 (ja) * 2019-08-30 2023-10-13 株式会社Ｓｃｒｅｅｎホールディングス 基板処理システムおよび基板搬送方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05275511A (ja) * 1991-03-01 1993-10-22 Tokyo Electron Ltd 被処理体の移載システム及び処理装置
JP4069236B2 (ja) * 2000-06-05 2008-04-02 東京エレクトロン株式会社 液処理装置
JP3916468B2 (ja) 2002-01-11 2007-05-16 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP4307132B2 (ja) * 2003-04-16 2009-08-05 大日本スクリーン製造株式会社 基板処理装置
JP4381121B2 (ja) * 2003-12-11 2009-12-09 大日本スクリーン製造株式会社 基板処理装置
JP4685584B2 (ja) * 2005-03-11 2011-05-18 東京エレクトロン株式会社 塗布、現像装置
JP2007287909A (ja) * 2006-04-17 2007-11-01 Tokyo Electron Ltd 塗布、現像装置及び塗布、現像装置の制御方法並びに記憶媒体
JP4893425B2 (ja) * 2007-03-30 2012-03-07 東京エレクトロン株式会社 枚葉式の基板処理装置、枚葉式の基板処理装置の運転方法及び記憶媒体
JP4957426B2 (ja) * 2007-07-19 2012-06-20 東京エレクトロン株式会社 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体

Also Published As

Publication number Publication date
KR101513748B1 (ko) 2015-04-20
JP2010278249A (ja) 2010-12-09
KR20100129211A (ko) 2010-12-08
JP5223778B2 (ja) 2013-06-26
CN101901748A (zh) 2010-12-01

Similar Documents

Publication Publication Date Title
CN101901748B (zh) 基板处理装置和基板处理方法
CN101901747B (zh) 基板处理装置和基板处理方法
JP4464993B2 (ja) 基板の処理システム
JP5161347B2 (ja) 基板の処理装置
CN100573328C (zh) 涂敷、显影装置和涂敷、显影方法
KR102375722B1 (ko) 기판 반송 방법
CN101788764B (zh) 涂覆显影装置
CN101060093B (zh) 基板搬送处理装置
CN1877451B (zh) 基板处理***及基板处理方法
CN101118839A (zh) 涂敷、显影装置及其方法以及存储介质
JP4541966B2 (ja) 塗布処理方法及び塗布処理装置並びにコンピュータプログラム
CN101197253A (zh) 涂敷、显影装置及其方法以及存储介质
JP4687682B2 (ja) 塗布、現像装置及びその方法並びに記憶媒体
US20240136211A1 (en) System and method for manufacturing plurality of integrated circuits
KR20150100532A (ko) 기판 처리 방법 및 기판 처리 장치
WO2004090972A1 (ja) 基板処理システムおよびその制御方法、制御プログラム、記憶媒体
TWI706458B (zh) 基板處理方法、基板處理裝置及電腦程式
JPH0278243A (ja) ウェーハの連続処理装置及び連続処理方法
Wang et al. The heuristic preemptive dispatching method for convey-based automated material handling system of 450 mm wafer fabrication
JP5348290B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
JP2001077176A (ja) 基板処理装置
JP4496073B2 (ja) 基板処理装置及び基板処理方法
US20220336241A1 (en) Substrate transfer device and substrate transfer method
KR20230059873A (ko) 포토리소그래피 장치용 처리 블록 및 이를 이용한 포토리소그래피 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant