CN101868833B - 移位寄存器和显示装置 - Google Patents

Abstract

本发明的目的在于：在移位寄存器中，当进行全导通动作时，即使噪声从外部进入，在单元电路内也不会流过直通电流，并且全导通控制信号线的负荷不会变大。当对移位寄存器10的单元电路11施加高电平的全导通控制信号AON时，晶体管T3成为截止状态，因此，晶体管T2不能在第1输出端子OUT1输出导通电压。但是，晶体管T24成为导通状态，导通电压从第1输出端子OUT1输出到外部。另一方面，晶体管T32成为导通状态，因此，截止电压从第2输出端子OUT2输出到下一级单元电路11。此时，晶体管T3保持为截止状态，因此，直通电流不会流到晶体管T24、T3。本发明应用于显示装置、摄像装置的驱动电路等。

Description

移位寄存器和显示装置

技术领域

本发明涉及移位寄存器和显示装置，特别涉及合适地应用于显示装置、摄像装置的驱动电路等的移位寄存器和使用该移位寄存器的显示装置、摄像装置。 

背景技术

有源矩阵型的显示装置以行为单位选择2维状配置的显示元件且对所选择的显示元件写入与显示数据相应的电压，由此显示视频。为了以行为单位选择显示元件，使用根据时钟信号而使输出信号顺序移位的移位寄存器作为扫描信号线驱动电路。另外，在进行点顺序驱动的显示装置中，在数据信号线驱动电路的内部设有相同的移位寄存器。 

在液晶显示装置中，有时使用用于形成显示元件内的TFT(Thin Film Transistor：薄膜晶体管)的制造工艺，与显示元件一体地形成显示元件的驱动电路。在这种情况下，为了削减制造成本，优选用与TFT相同导电型的晶体管形成包括移位寄存器的驱动电路。另外，当增加对移位寄存器施加的时钟信号的个数时，时钟配线用的布设面积、功耗等增加。从这样的背景出发，需要使用相同导电型的晶体管并根据2相的时钟信号进行动作的移位寄存器。在将这种移位寄存器用于液晶显示装置的情况下，有时当导通或者截止液晶显示装置的电源电路时所发生的视频混乱能被人眼看见，因此，观众会感到不愉快。 

因此，当导通电源电路时，只要进行从移位寄存器的所有输出端子输出高电平的输出信号的全导通动作，就能够缓和画面所显示的视频的混乱。作为能够进行这种全导通动作的移位寄存器，已知在日本特开2002-197885号公报中所记载的移位寄存器。 

图21是日本特开2002-197885号公报所记载的移位寄存器所包含的信号保持块的电路图。说明图21示出的信号保持块的动作。该 信号保持块所包含的晶体管全部是N沟道型晶体管。当移位寄存器进行全导通动作时，晶体管T11、T12、T13成为截止状态。另外，对连接成二极管的晶体管T16的漏极端子施加电源电压VDD，因此，节点NB的电位成为高电平，晶体管T14成为导通状态。因此，当从外部对控制端子CTL施加电平是Va(高电平)的输出控制信号SET时，节点Nout的电位成为(Va-Vth)(此处，Vth为晶体管T14的阈值电压)。因此，从输出端子OUT输出电位为(Va-Vth)的输出信号OTk。其它的信号保持块也同样地同时输出高电平的输出信号。因此，由这种信号保持块构成的移位寄存器能够进行全导通动作。专利文献1：日本特开2002-197885号公报 

发明内容

发明要解决的问题

但是，在上述以往的电路中，当通常动作时噪声从外部进入时，有时晶体管T13成为导通状态。此时，直通电流流到晶体管T13、T14，因此，存在驱动移位寄存器的电源的功耗增大的问题。另外，控制端子CTL通过晶体管T14从输出端子OUT连接到液晶显示面板的扫描信号线，因此，还存在输出控制信号线的负荷变大的问题。 

因此，本发明的目的在于提供在单元电路内直通电流不流动，并且全导通控制信号线的负荷不会变大的移位寄存器。 

用于解决问题的方案

本发明的第1方案是一种移位寄存器，具有将包括相同导电型的晶体管的单元电路级联连接而成的结构，根据包括第1时钟信号和第2时钟信号的2相的时钟信号进行动作，其特征在于： 

上述单元电路具备： 

第1输出端子，其用于对外部输出第1输出信号； 

第2输出端子，其用于对后一级的单元电路的输入端子输出第2输出信号； 

第1输出信号生成电路，其对上述第1输出端子输出导通电压和截止电压中的任一方作为上述第1输出信号； 

第2输出信号生成电路，其对上述第2输出端子输出导通电压和截止电压中的任一方作为上述第2输出信号；以及 

全导通输出信号生成电路，其对上述第1输出端子输出导通电压作为上述第1输出信号， 

当对上述单元电路施加激活的全导通控制信号时，上述第1输出信号生成电路停止输出上述导通电压的第1输出信号，同时上述全导通输出信号生成电路对上述第1输出端子输出上述导通电压的第1输出信号，并且，上述第2输出信号生成电路对上述第2输出端子输出上述截止电压的第2输出信号， 

上述第1输出信号生成电路具备： 

第1输出控制晶体管，其一方导通端子被施加上述第1时钟信号，另一方导通端子连接到上述第1输出端子；和 

第1输出复位晶体管，其一方导通端子连接到上述第1输出控制晶体管的上述另一方导通端子，另一方导通端子被施加截止电压， 

上述第2输出信号生成电路具备： 

第2输出控制晶体管，其一方导通端子被施加上述第1时钟信号，另一方导通端子连接到上述第2输出端子；和 

第2输出复位晶体管，其一方导通端子连接到上述第2输出控制晶体管的上述另一方导通端子，另一方导通端子被施加截止电压， 

上述全导通输出信号生成电路 

具备：第3输出控制晶体管，其一方导通端子被施加导通电压，另一方导通端子连接到上述第1输出端子， 

当对上述单元电路施加上述激活的全导通控制信号时，上述第1输出控制晶体管和第2输出控制晶体管以及上述第1输出复位晶体管的控制端子被施加截止电压而成为截止状态，并且，上述第2输出复位晶体管和上述第3输出控制晶体管的控制端子被施加导通电压而成为导通状态。 

本发明的第3方案的特征在于：在本发明的第2方案中， 

还具备： 

复位信号输出晶体管，其一方导通端子被施加导通电压，控制端子被施加上述全导通控制信号，对上述第2输出复位晶体管的控制端子施加另一方导通端子的电压作为复位信号；和 

放电电路，其在上述复位信号是导通电压的期间，对上述第1输出控制晶体管和上述第2输出控制晶体管的控制端子施加截止电压。 

本发明的第4方案的特征在于：在本发明的第2方案中， 

上述单元电路还具备： 

复位信号生成电路，其生成复位信号，所述复位信号，当第1级单元电路的启动脉冲信号是截止电压时变为导通电压，当上述启动脉冲信号成为导通电压时变为截止电压，在第2级以后的单元电路中，所述复位信号，当前一级单元电路的第2输出信号是截止电压时变为导通电压，当上述前一级单元电路的第2输出信号成为导通电压时变为截止电压； 

放电电路，其在上述复位信号是导通电压的期间，对上述第1输出控制晶体管和上述第2输出控制晶体管的控制端子施加截止电压； 

复位信号截断晶体管，其控制端子被施加上述全导通控制信号的反转信号，一方导通端子连接到上述复位信号生成电路，另一方导通端子连接到上述第1输出复位晶体管的控制端子；以及 

截止电压供给晶体管，其控制端子被施加上述全导通控制信号，一方导通端子被施加截止电压，另一方导通端子连接到上述第1输出复位晶体管的上述控制端子。 

本发明的第5方案的特征在于：在本发明的第2方案中， 

上述单元电路还具备： 

输入信号控制电路，当对上述单元电路施加上述激活的全导通控制信号时，所述输入信号控制电路截断施加给第1级单元电路的启动脉冲信号，或者在第2级以后的单元电路中截断从前一级单元电路施加的输入信号，对用于接收该输入信号的输入端子施加截止电压。 

本发明的第6方案的特征在于：在本发明的第2方案中， 

上述单元电路还具备： 

复位信号生成电路，其生成复位信号，所述复位信号，当第1级单元电路的启动脉冲信号是截止电压时变为导通电压，当上述启动脉冲信号成为导通电压时变为截止电压，在第2级以后的单元电 路中，所述复位信号，当前一级单元电路的第2输出信号是截止电压时变为导通电压，当上述前一级单元电路的第2输出信号成为导通电压时变为截止电压的；和 

放电电路，其在上述复位信号是导通电压的期间，对上述第1输出控制晶体管和第2输出控制晶体管的控制端子施加截止电压， 

上述复位信号生成电路， 

包括：电阻元件，其一方端子被施加导通电压； 

第1晶体管，其控制端子被施加上述第2时钟信号，一方导通端子连接到上述电阻元件的另一方端子；以及 

第2晶体管，其控制端子被施加上述启动脉冲信号或者来自上述前一级单元电路的输入信号，一方导通端子连接到上述第1晶体管的上述另一方导通端子，另一方导通端子被施加截止电压， 

输出上述第1晶体管和上述第2晶体管的连接点的电压作为上述复位信号。 

本发明的第7方案的特征在于： 

具备2维状配置的多个显示元件和包括本发明的第1～第6方案中的任一方案的移位寄存器的驱动电路，上述多个显示元件和上述移位寄存器包括相同导电型的晶体管。 

本发明的第8方案是显示要显示的视频的有源矩阵型的显示装置，所述显示装置的特征在于： 

具备： 

显示部，其包括多个扫描信号线、与上述扫描信号线交叉的多个数据信号线以及与上述扫描信号线和上述数据信号线的交叉点分别对应而矩阵状配置的多个显示元件； 

扫描信号线驱动电路，其包括本发明的第1到第6的任一方案的移位寄存器，选择性地激活上述扫描信号线； 

视频信号线，其传送表示上述显示部要显示的视频的视频信号； 

数据信号线驱动电路，其根据通过上述视频信号线所传送的视频信号对上述数据信号线输出数据信号；以及 

电源电路，其对上述扫描信号线驱动电路和上述数据信号线驱动电路供给电源电压， 

当导通上述电源电路时，对上述扫描信号线驱动电路施加激活的全导通控制信号而激活所有的上述扫描信号线。 

本发明的第9方案的特征在于：在本发明的第8方案中， 

上述数据信号线驱动电路包括本发明的第1到第6方案中的任一方案的移位寄存器， 

当导通上述电源电路时，对上述数据信号线驱动电路施加上述激活的全导通控制信号来对所有的上述多个数据信号线施加相同的电压。 

本发明的第10方案的特征在于：在本发明的第8方案中， 

上述数据信号线驱动电路还包括本发明的第1到第6方案中的任一方案的移位寄存器以及将上述视频信号线和上述多个数据信号线各自连接起来的多个开关元件， 

当截止上述电源电路时，对上述数据信号线驱动电路施加上述激活的全导通控制信号而全部截止上述多个开关元件。 

本发明的第11方案的特征在于：在本发明的第8方案中， 

上述数据信号线驱动电路还包括本发明的第1到第6方案中的任一方案的移位寄存器以及将上述视频信号线和上述多个数据信号线各自连接起来的多个开关元件， 

当截止上述电源电路时，对上述数据信号线驱动电路施加上述激活的全导通控制信号来全部导通上述多个开关元件。 

本发明的第12方案的特征在于：在本发明的第8方案中， 

在上述电源电路的输出端子和接地端子之间连接有电容元件。 

发明效果

根据本发明的第1方案，当对单元电路施加激活的全导通控制信号时，第1输出信号生成电路停止输出导通电压的第1输出信号，同时全导通输出信号生成电路对第1输出端子输出导通电压的第1输出信号。另外，第2输出信号生成电路对第2输出端子输出截止电压的第2输出信号。这样，移位寄存器在全导通动作时，能够对第1输出端子和第2输出端子分别输出导通电压的第1输出信号和截止电压的第2输出信号。 

根据本发明的第2方案，当对单元电路施加激活的全导通控制 信号时，第1输出控制晶体管、第2输出控制晶体管以及第1输出复位晶体管成为截止状态。另一方面，第2输出复位晶体管和第3输出控制晶体管成为导通状态。因此，当移位寄存器进行全导通动作时，直通电流不会从第3输出控制晶体管流到第1输出复位晶体管。另外，与时钟信号的电平无关，直通电流不会从第3输出控制晶体管流到第1输出控制晶体管。并且，全导通控制信号被施加到第3输出控制晶体管的控制端子，因此，全导通控制端子不会直接连接到外部电路。因此，能够使全导通控制信号线的负荷较小。另外，当通常动作时，第1输出复位晶体管成为导通状态时，对第1输出控制晶体管的另一方导通端子和其控制端子施加相同的截止电压。此时，即使电源电路受到噪声的影响而在截止电压的电压值中产生变动，在第1输出控制晶体管的另一方导通端子和控制端子之间也不会产生电位差，因此，第1输出控制晶体管不会成为导通状态。因此，直通电流不会从第1输出控制晶体管流到第1输出复位晶体管。 

根据本发明的第3方案，复位信号输出晶体管当其控制端子被施加全导通控制信号时，对第2输出复位晶体管的控制端子施加导通电压的复位信号。另一方面，放电电路在复位信号是导通电压的期间，对第1输出控制晶体管和第2输出控制晶体管的控制端子施加截止电压。因此，当对单元电路施加全导通控制信号时，第2输出复位晶体管成为导通状态，对第2输出端子输出截止电压的第2输出信号，第1输出控制晶体管和第2输出控制晶体管成为截止状态而停止输出第1输出信号。另外，全导通控制信号被施加到复位信号输出晶体管的控制端子，因此，全导通控制端子不会直接连接到外部电路。因此，能够使全导通控制信号线的负荷较小。 

根据本发明的第4方案，复位信号截断晶体管截断复位信号生成电路和第1输出复位晶体管的控制端子，使从复位信号生成电路输出的导通电压的复位信号不被施加到第1输出复位晶体管的控制端子。截止电压供给晶体管对第1输出复位晶体管的控制端子施加截止电压。另外，在复位信号是导通电压的期间，放电电路对第1输出控制晶体管和第2输出控制晶体管的控制端子施加截止电压。 因此，在全导通动作的期间，第1输出控制晶体管、第2输出控制晶体管以及第1输出复位晶体管能够停止输出第1输出信号或者第2输出信号。另外，当从全导通动作恢复到通常动作时，对复位信号截断晶体管的控制端子施加导通电压，并且，对截止电压供给晶体管的控制端子施加截止电压。因此，第1输出复位晶体管成为导通状态，截止电压的第1输出信号被输出到第1输出端子。因此，当从全导通动作恢复到通常动作时，移位寄存器能够以无需进行初始化动作的量提前恢复到通常动作。 

根据本发明的第5方案，输入信号控制电路当被施加激活的全导通控制信号时，截断来自前一级单元电路的输入信号，对用于接收输入信号的输入端子施加截止电压。因此，移位寄存器能够与来自前一级单元电路的输入信号的电平无关地进行全导通动作。 

根据本发明的第6方案，当第2时钟信号被施加到其控制端子从而第1晶体管成为导通状态时，复位信号生成电路能够快速地使复位信号从截止电压上升到导通电压。 

根据本发明的第7方案，使用包括全导通动作时和通常动作时直通电流不流动且全导通控制信号线的负荷较小的移位寄存器的驱动电路，由此能够得到全导通动作时和通常动作时直通电流不流动且全导通控制信号线的负荷较小的显示装置。 

根据本发明的第8方案，当导通电源电路时，多个扫描信号线激活，因此，能够瞬间从导通的开关元件消除显示元件所蓄积的电荷。因此，能够使导通电源电路时显示部所显示的视频混乱降低到不被人眼所感觉的程度。 

根据本发明的第9方案，当导通电源电路时，对多个数据信号线施加相同的电压。因此，能够防止当导通电源电路时显示部所显示的视频混乱。 

根据本发明的第10方案，当截止电源电路时，多个开关元件全部被截止，因此，连接到相同数据信号线的显示元件相互导通。其结果是：各显示元件的电荷状态大致一致，因此，能够防止当截止电源电路时显示部所显示的视频混乱。 

根据本发明的第11方案，当截止电源电路时，多个开关元件全部被导通，因此，所有显示元件相互地导通，各显示元件所蓄积的电荷的状态一致。因此，能够进一步防止显示部所显示的视频混乱。 

根据本发明的第12方案，在强制截止电源电路的情况下，也能够进行全导通动作，防止显示部所显示的视频的混乱。 

附图说明

图1是示出本发明的第1实施方式的移位寄存器的结构的框图。 

图2是图1示出的移位寄存器所包括的单元电路的电路图。 

图3是图2示出的单元电路的真值表。 

图4是图1示出的移位寄存器的通常动作时的时序图。 

图5是图1示出的移位寄存器的全导通动作时的时序图。 

图6是本发明的第2实施方式的移位寄存器所包括的单元电路的电路图。 

图7是图6示出的单元电路的真值表。 

图8是本发明的第3实施方式的移位寄存器所包括的单元电路的电路图。 

图9是图8示出的单元电路所包括的电阻元件的其它方式的电路图。 

图10是将图8示出的单元电路级联连接所得的移位寄存器的通常动作时的时序图。 

图11是本发明的第4实施方式的移位寄存器所包括的单元电路的电路图。 

图12是将图10示出的单元电路级联连接所得的移位寄存器的通常动作时的时序图。 

图13是将图10示出的单元电路级联连接所得的移位寄存器的全导通动作时的时序图。 

图14是示出具备图1示出的移位寄存器的液晶显示装置的结构的框图。 

图15是示出具备图1示出的移位寄存器的其它的液晶显示装置 的结构的框图。 

图16是图15示出的液晶显示装置的时序图。 

图17是示出具备图1示出的移位寄存器的其它的液晶显示装置的结构的框图。 

图18是图16示出的液晶显示装置的电源接通时的时序图。 

图19是图16示出的液晶显示装置的电源截止时的时序图。 

图20是图16示出的液晶显示装置的电源强制截止时的时序图。 

图21是示出以往的移位寄存器的结构的电路图。 

附图标记说明

10：移位寄存器；11、21、31、41：单元电路；12：全导通输出信号生成电路；22：输入信号控制电路；32：复位生成电路；110、120、130：液晶显示装置；111、121、131：显示部；113、123、133：扫描信号线驱动电路；114、124、134：数据信号线驱动电路；136：电源电路；137：电容元件。 

具体实施方式

<1.第1实施方式> 

图1是示出本发明的第1实施方式的移位寄存器10的结构的框图。图1示出的移位寄存器10将n个(n是2以上的整数)单元电路11级联连接而构成。单元电路11具有时钟端子CK、CKB、输入端子IN、第1输出端子OUT1、第2输出端子OUT2以及全导通控制端子AON、AONB。下面将经由各端子而输入输出的信号用与该端子相同的名称称呼(例如，将经由时钟端子CK而输入的信号称为时钟信号CK)。 

从外部对移位寄存器10供给启动脉冲ST、2相的时钟信号CK1、CK2以及全导通控制信号AON、AONB(AON的非)。对第1级单元电路11的输入端子IN施加启动脉冲ST。对奇数级单元电路11的时钟端子CK和偶数级(在偶数中也包括0，下面相同)单元电路11的时钟端子CKB施加时钟信号CK1。对奇数级单元电路11的时钟端子CKB和偶数级单元电路11的时钟端子CK施加时钟信号CK2。对单元电路11的全导通控制端子AON、AONB分别施加全导通控制信号 AON、AONB。对外部输出单元电路11的第1输出信号OUT1作为输出信号SROUT1～SROUTn，对后一级单元电路11的输入端子IN施加第2输出信号OUT2。 

图2是移位寄存器10所包括的单元电路11的电路图。如图2所示，单元电路11包括相同导电型的晶体管，包括13个N沟道型晶体管T1～T7、T21～T24、T31、T32和3个电容C1～C3。下面将当施加于栅极端子时使晶体管处于导通状态的电压(信号的电平)称为导通电压(导通电平)，将当施加于栅极端子时使晶体管处于截止状态的电压(信号的电平)称为截止电压(截止电平)。在N沟道型晶体管中，高电压成为导通电压(高电平是导通电平)，低电压成为截止电压(低电平是截止电平)，在P沟道型晶体管中与其相反。 

晶体管T1的漏极端子被施加电源电压VDD，栅极端子连接到输入端子IN。晶体管T1的源极端子连接到晶体管T2的栅极端子和晶体管T4的漏极端子。下面将该连接点称为节点N1。晶体管T2的漏极端子连接到时钟端子CK，源极端子连接到第1输出端子OUT1和晶体管T3的漏极端子。晶体管T3、T4的源极端子接地。 

晶体管T23的漏极端子连接到晶体管T3的栅极端子，栅极端子连接到全导通控制端子AON，源极端子接地。晶体管T21的漏极端子被施加电源电压VDD，栅极端子连接到全导通控制端子AON。晶体管T21的源极端子连接到晶体管T22的漏极端子，晶体管T22的源极端子连接到晶体管T23的漏极端子和晶体管T3的栅极端子。晶体管T24的漏极端子被施加电源电压VDD，源极端子连接到第1输出端子OUT1，栅极端子连接到全导通控制端子AON。 

晶体管T31的栅极端子连接到节点NI，漏极端子连接到时钟端子CK，源极端子连接到晶体管T32的漏极端子。晶体管T32的栅极端子连接到节点N2，源极端子接地。另外，晶体管T31的源极端子与晶体管T32的漏极端子的连接点连接到第2输出端子OUT2。 

晶体管T5的漏极端子被施加电源电压VDD，晶体管T5的源极端子连接到晶体管T6的漏极端子。晶体管T6的源极端子连接到晶体管T7的漏极端子，晶体管T7的源极端子接地。晶体管T5～T7的栅极端子分别连接到时钟端子CK、CKB以及输入端子IN。晶体管T6、T7的连接点还连接到晶体管T4、T32的栅极端子。下面将该连接点称为节点N2，将晶体管T5、T6的连接点称为节点N3。 

电容C1～C3包括电容元件。在晶体管T2的栅极端子和源极端子之间设置电容C1，在节点N3和接地端子之间设置电容C2，在节点N2和接地端子之间设置电容C3。电容C1发挥自举电容的功能，电容C2、C3发挥电荷泵电容的功能。下面假定电容C2、C3的电容值相等。 

当全导通控制信号AON是高电平时，晶体管T21输出对晶体管T32的栅极端子施加(VDD-Vth)(此处，Vth是晶体管T21的阈值电压)而使晶体管T32处于导通状态的复位信号。当全导通控制信号AON是高电平时，全导通控制信号AONB成为低电平，因此，晶体管T22成为截止状态，截断应该施加到晶体管T3的栅极端子的复位信号。晶体管T23由于其栅极端子被施加全导通控制信号AON而对晶体管T3的栅极端子施加截止电压，强制使晶体管T3处于截止状态。另一方面，当全导通控制信号AON是高电平时，晶体管T24对第1输出端子OUT1输出高电平的第1输出信号OUT1。 

在单元电路11中，晶体管T5～T7和电容C2、C3形成复位信号生成电路，晶体管T21～T24分别发挥复位信号输出晶体管、复位信号截断晶体管、截止电压供给晶体管以及全导通输出信号生成电路12的功能，晶体管T4发挥放电电路的功能。另外，晶体管T2、T31、24分别发挥第1、第2以及第3输出控制晶体管的功能，晶体管T3、T32分别发挥第1输出复位晶体管和第2输出复位晶体管的功能。晶体管T2和晶体管T3发挥第1输出信号生成电路的功能，晶体管T31和晶体管T32发挥第2输出信号生成电路的功能。 

图3是示出移位寄存器10的动作的真值表。在该真值表中，H、L分别代表高电平、低电平。此外，该真值表是简易表，因此，在真值表的H中还包括比电源电压VDD小晶体管的阈值电压的情况。如图3所示，移位寄存器10除了逐一顺序输出高电平的输出信号的通常动作之外，还进行对所有的第1输出端子OUT1同时输出高电平 的第1输出信号OUT1、对所有的第2输出端子OUT2同时输出低电平的第2输出信号OUT2的全导通动作。下面，只要没有特别限定，则包括时钟信号CK1、CK2，移位寄存器10的内部信号和输入输出信号的电位当高电平时是VDD，当低电平时是VSS(零)。 

全导通动作时，当对输入端子IN输入低电平的输入信号IN，对全导通控制端子AON输入高电平的全导通控制信号AON，对全导通控制端子AONB输入低电平的全导通控制信号AONB时，无论时钟信号CK、CKB的电平如何，节点N1的电位成为低电平，节点N2的电位成为高电平。其结果是：单元电路11的第1输出端子OUT1输出高电平的第1输出信号OUT1，并且第2输出端子OUT2输出低电平的第2输出信号OUT2。 

另一方面，在对输入端子IN输入高电平的输入信号IN，并且对全导通控制端子AON输入高电平的全导通控制信号AON，对全导通控制端子AONB输入低电平的全导通控制信号AONB的情况下，晶体管T21、T7成为导通状态。在这种情况下，直通电流流到晶体管T21、T7，因此，成为禁止模式。此外，只要晶体管10不出现误动作，就对输入端子IN输入作为低电平的前一级的第2输出信号OUT2。因此，输入高电平的输入信号IN是在从外部对初级单元电路11输入高电平的启动脉冲ST的情况下进行。 

下面说明进行通常动作时的情况。当进行通常动作时，与进行全导通动作时相反，对全导通控制端子AON输入低电平的全导通控制信号AON，对全导通控制端子AONB输入高电平的全导通控制信号AONB。当输入信号IN是高电平时，输出与时钟信号CK相同电平的信号作为第1输出信号OUT1和第2输出信号OUT2。此外，当输入信号IN、时钟信号CK、CKB全部是高电平时，晶体管T5、T6、T7全部成为导通状态，因此，直通电流流到晶体管T5、T6、T7。因此，输入信号IN、时钟信号CK、CKB全部是高电平的模式成为禁止模式。 

另外，当输入信号IN是低电平时，如果时钟信号CK是低电平，则第1和第2输出信号OUT1、OUT2与节点N1、N2的电位无关地成 为低电平。当输入信号IN是低电平时，如果使节点N2的电位为VDD，使节点N1的电位为VSS，则第1输出信号OUT1和第2输出信号OUT2都成为低电平。相反，如果使节点N2的电位为VSS，使节点N1的电位为VDD，则输出时钟信号CK作为第1输出信号OUT1和第2输出信号OUT2。此外，在输入信号是低电平且时钟信号CK、CKB都是高电平的情况下，第1输出信号OUT1和第2输出信号OUT2都成为低电平。该模式用于使时钟信号停止的情况。 

使用时序图来说明通常动作。图4是在期间t0～tn+1中移位寄存器10进行通常动作时的时序图。在图4中，期间t0～tn+1分别被分为前半和后半，另外在进行通常动作的期间中，全导通控制信号AON是低电平，全导通控制信号AONB是高电平。 

启动脉冲ST在期间t0的前半成为高电平，时钟信号CK1在期间tod(od是奇数，下面称为奇数期间)的前半成为高电平，时钟信号CK2在期间tev(ev是偶数，下面称为偶数期间)的前半成为高电平。除此以外时，这3个信号成为低电平。这样时钟信号CK1、CK2具有高电平期间不重复的性质。 

如图4所示，当施加启动脉冲ST作为输入信号IN时，第1级单元电路11(下面称为单元电路SR1)进行如下的动作。在单元电路SR1中，输入信号IN在期间t0的前半成为高电平，时钟信号CK在奇数期间的前半成为高电平，时钟信号CKB在偶数期间的前半成为高电平。 

在期间t0之前，启动脉冲ST是低电平，因此，晶体管T1、T7是截止状态。此时，节点N2、N3的电位是VDD(原因后叙)，因此，晶体管T3、T4是导通状态。因此，节点N1和第1输出端子OUT1的电位是VSS，晶体管T2是截止状态。在该时刻，在电容C1中未蓄积电荷，在电容C2、C3中蓄积有与电源电压VDD相应的电荷。 

在期间t0的前半，启动脉冲ST和时钟信号CKB成为高电平，因此，晶体管T1、T6、T7成为导通状态。因此，电容C2、C3所蓄积的电荷被放电，节点N2、N3的电位成为VSS，晶体管T3、T4、T32成为截止状态。另外，当晶体管T1成为导通状态时，节点N1的电 位成为(VDD-Vth)(此处，Vth是晶体管T1的阈值电压)，晶体管T2、T31成为导通状态。此时，时钟信号CK是低电平，因此，第1输出信号OUT1和第2输出信号OUT2都仍为低电平。因此，在电容C1中蓄积对应晶体管T2的栅极源极之间的电位差(VDD-Vth)的电荷。 

在期间t0的后半，启动脉冲ST和时钟信号CKB成为低电平，因此，晶体管T1、T6、T7成为截止状态。当晶体管T1成为截止状态时，节点N1成为悬浮状态，而节点N1的电位通过电容C1保持为(VDD-Vth)。 

在期间t1的前半，时钟信号CK成为高电平。此时，晶体管T2、T31是导通状态，因此，第1输出信号OUT1、第2输出信号OUT2都成为高电平。节点N1是悬浮状态，节点N1和晶体管T2的源极端子通过保持有电位差(VDD-Vth)的电容C1而连接。当晶体管T2的源极端子的电位从VSS变为VDD时，节点N1的电位改变相同的量而高于电源电压VDD(自举效应)。因此，最大电压是VDD的时钟信号CK不降低电压地通过晶体管T2，时钟信号CK以其原样的电压电平从第1输出端子OUT1输出。另外，从第2输出端子OUT2输出晶体管T31的源极端子的电位(VDD-Vth)。 

当时钟信号CK成为高电平时，晶体管T5成为导通状态。此时，晶体管T6是截止状态，因此，节点N3的电位成为VDD，在电容C2中蓄积对应电源电压VDD的电荷。 

在期间t1的后半，时钟信号CK成为低电平。此时晶体管T2、T31是导通状态，因此，第1输出信号OUT1和第2输出信号OUT2也成为低电平，节点N1的电位返回到(VDD-Vth)。另外，晶体管T5成为截止状态。在期间t1的终端，节点N2的电位是VSS，节点N3的电位是VDD。 

在期间t2的前半，时钟信号CKB成为高电平，因此，晶体管T6成为导通状态。此时，电容C2所蓄积的电荷的一部分移动到电容C3，节点N2的电位上升。在电容C2、C3的电容值相等的情况下，节点N2、N3成为等电位，节点N2的电位上升到VDD/2。当决定电 容C2、C3的电容值时，决定为该时刻的节点N2的电位高于晶体管T3、T4的阈值电压。因此，在期间t2的前半，晶体管T3、T4、T32成为导通状态，节点N1、第1输出端子OUT1以及第2输出端子OUT2的电位成为VSS。 

其后，单元电路SR1内的复位信号生成电路进行如下的动作。在奇数期间的前半，时钟信号CK成为高电平，时钟信号CKB成为低电平，因此，晶体管T5成为导通状态，晶体管T6成为截止状态。此时，节点N3的电位成为VDD，在电容C2中蓄积与电源电压VDD相应的电荷。另一方面，在偶数期间的前半，时钟信号CK成为低电平，时钟信号CKB成为高电平，因此，晶体管T5成为截止状态，晶体管T6成为导通状态。此时，电容C2所蓄积的电荷的一部分移动到电容C3，节点N2的电位上升。在电容C2、C3的电容值相等的情况下，节点N2的电位阶段性地上升，最终到达VDD。 

其结果是：如图4所示，单元电路SR1内的节点N1的电位(记载为SR1_N1，下面相同)在期间t0和期间t1的后半成为(VDD-Vth)，在期间t1的前半成为比VDD高的电平，除此以外成为VSS。单元电路SR1内的节点N2的电位在期间t0和期间t1中成为VSS，在期间t2以后阶段性地上升，最终成为VDD。单元电路SR1的第1输出信号OUT1(移位寄存器10的输出信号SROUT1)和第2输出信号OUT2在期间t1的前半成为高电平，除此以外成为低电平。 

同样，第i级(i是1以上n以下的整数)单元电路11的第1输出信号OUT1i(移位寄存器10的输出信号SROUTi)和第2输出信号OUT2i在期间ti的前半成为高电平，除此以外成为低电平。这样移位寄存器10根据2相的时钟信号CK1、CK2逐一顺序地使输出信号SROUT1～SROUTn成为高电平。此外，在进行通常动作的情况下，如上所述，第i级单元电路11的第1输出信号SROUTi和第2输出信号OUT2i是在相同的期间以相同的电平输出的信号。因此，在图4中，将第i级单元电路11的第1输出信号SROUTi和第2输出信号OUT2i汇总表示为SROUTi。 

下面，使用时序图来说明全导通动作。图5是进行全导通动作时的移位寄存器10的时序图。在全导通动作期间中，全导通控制信号AON是高电平，全导通控制信号AONB是低电平。在这种情况下，输入到晶体管T1、T7的栅极端子的输入信号IN是低电平，因此，晶体管T1、T7保持截止状态。另外，通过全导通控制端子AON，晶体管T21成为导通状态，因此，节点N2的电位成为(VDD-Vth)。

另外，节点N2的电位(VDD-Vth)被施加到晶体管T4的栅极端子，因此，晶体管T4成为导通状态，节点N1的电位成为VSS。即，无论时钟信号CK、CKB的电平如何，节点N1的电位成为VSS，节点N2的电位成为(VDD-Vth)。因此，在图5中，在期间t0～tn+1中使时钟信号CK、CKB的电平成为低电平。 

当节点N2的电位成为(VDD-Vth)时，晶体管T32成为导通状态。因此，从第2输出端子OUT2输出电平是VSS的第2输出信号OUT2。另一方面，当节点N1的电位成为VSS时，晶体管T2、T31成为截止状态。此时，对晶体管T24的栅极端子施加高电平的全导通控制信号AON，因此，晶体管T24成为导通状态。因此，从第1输出端子OUT1输出电平为(VDD-Vth)(此处，Vth是晶体管T24的阈值电压)的第1输出信号OUT1。 

另外，对晶体管T22的栅极端子施加低电平的全导通控制信号AONB，因此，晶体管T22成为截止状态。因此，节点N2的电位(VDD-Vth)不被施加到晶体管T3的栅极端子。另一方面，对晶体管T23的栅极端子施加高电平的全导通控制信号AON，因此，晶体管T23成为导通状态。其结果是：对晶体管T3的栅极端子施加电位VSS，晶体管T3成为截止状态。 

这样，当进行全导通动作时，在期间t0～tn+1中从第1输出端子OUT1输出高电平(VDD-Vth)的第1输出信号OUT1，从第2输出端子OUT2输出低电平VSS的第2输出信号OUT2。 

即，从第1级单元电路SR1的第1输出端子OUT1总是输出高电平的输出信号SROUT1，从第2输出端子OUT2总是输出低电平的输出信号OUT21。另外，从第2级单元电路SR2的第1输出端子OUT1总是输出高电平的输出信号SROUT2，从第2输出端子OUT2总是输出低电平的输出信号OUT22。同样，从第i级单元电路SRi的第1输出端子OUT1总是输出高电平的输出信号SROUTi，从第2输出端子OUT2总是输出低电平的输出信号OUT2i。 

下面，说明本实施方式的移位寄存器10的效果。当移位寄存器10进行全导通动作时，晶体管T3是截止状态，因此，直通电流不会流到晶体管T24、T3。另外，即使对时钟端子CK施加的时钟信号CK成为低电平，晶体管T2也是截止状态，因此，直通电流不会流到晶体管T24、T2。因此，能够抑制移位寄存器10的功耗。 

全导通控制端子AON、AONB仅连接到晶体管T21～T24的栅极端子而不通过第1输出端子OUT1连接到外部的设备。因此，能够使全导通动作时全导通控制信号线的负荷较小。 

能够将从单元电路11到外部的第1输出信号OUT1和成为后一级单元电路11的输入信号的第2输出信号OUT2分离输出，因此，当进行全导通动作时，能够改变第1输出信号OUT1和第2输出信号OUT2的电平。另外，移位寄存器10能够不受时钟信号CK、CKB影响而进行全导通动作。 

另外，通常动作时，当晶体管T3成为导通状态时，对晶体管T2的源极端子和栅极端子施加相同的截止电压。此时，即使电源电路受到噪声的影响而改变截止电压的电压值，在晶体管T2的源极端子和栅极端子之间也不会产生电位差，因此，晶体管T2不会成为导通状态。因此，直通电流不会流到晶体管T2、T3。 

下面，说明具备与移位寄存器10的单元电路11不同的单元电路的移位寄存器的第2实施方式～第4实施方式。 

<2.第2实施方式> 

本发明的第2实施方式的移位寄存器的结构与移位寄存器10相同，因此，省略其框图和说明。 

图6是移位寄存器所包括的单元电路21的电路图。在单元电路21的结构要素中，在与图2示出的单元电路11对应的结构要素的结构要素附上相同的参照符号，省略其说明。在单元电路21中，输入信号控制电路22的输出端子连接到成为单元电路11中设有的2个输 入电路的晶体管T1、T7的栅极端子。 

输入信号控制电路22包括2个N沟道型晶体管T41、T42，晶体管T41的漏极端子连接到输入端子IN，栅极端子连接到全导通控制端子AONB端子。另外，晶体管T42的栅极端子连接到全导通控制端子AON，源极端子接地。作为输入信号控制电路22的输出端子的晶体管T41的源极端子和晶体管T42的漏极端子都连接到晶体管T1、T7的栅极端子。 

说明输入信号控制电路22的动作。当进行通常动作时，全导通控制信号AON是低电平，全导通控制信号AONB成为高电平，因此，晶体管T41成为导通状态，晶体管T42成为截止状态。因此，当从前一级单元电路21的第2输出端子OUT2对连接到晶体管T41的漏极端子的输入端子IN输入第2输出信号OUT2作为输入信号IN时，对晶体管T7的栅极端子施加前一级单元电路21的第2输出信号OUT2。其结果是：晶体管T1、T7根据施加到输入端子IN的输入信号IN的电平成为导通状态或者截止状态。 

另一方面，当进行全导通动作时，全导通控制信号AON成为高电平，全导通控制信号AONB成为低电平。因此，在输入信号控制电路22中，与进行通常动作时相反，晶体管T41成为截止状态，晶体管T42成为导通状态。因此，对晶体管T1、T7的栅极端子总是施加VSS，因此，无论输入信号IN的电平如何，晶体管T1、T7保持截止状态。 

图7是示出移位寄存器的动作的真值表。从上述说明可知，进行全导通动作时，晶体管T1、T7与对输入端子IN施加的输入信号IN的电平无关地保持截止状态，因此，节点N1的电位成为VSS，节点N2的电位成为VDD。此时，晶体管T24成为导通状态，因此，从第1输出端子OUT1输出电平是(VDD-Vth)的第1输出信号OUT1。另外，晶体管T32也成为导通状态，因此，从第2输出端子OUT2输出电平是VSS的输出信号OUT2。这样，与单元电路11不同，在输入信号IN是高电平的情况下，直通电流也不会流到晶体管T21、T7，因此，无需使输入信号IN是高电平的模式成为禁止模式。 

此外，通常动作时的真值表与图3的通常动作时的真值表相同，因此，省略其说明。另外，通常动作时和全导通动作时的移位寄存器的时序图也与第1实施方式的情况相同，因此，省略时序图和其说明。 

在本实施方式的移位寄存器中，输入信号控制电路22连接到晶体管T1、T7的栅极端子，从而能够与输入信号IN的电平无关地进行全导通动作。 

<3.第3实施方式> 

本发明的第3实施方式的移位寄存器的结构与移位寄存器10相同，因此，省略其框图和说明。 

图8是移位寄存器所包括的单元电路31的电路图。在单元电路31的结构要素中，在与图2示出的单元电路11的结构要素对应的结构要素中附上相同的参照符号，省略其说明。单元电路31具备局部不同于单元电路11所设有的复位信号生成电路的结构的复位信号生成电路32。 

与图1的复位生成电路不同，在复位信号生成电路32中，设有电阻元件R1来代替晶体管T5，还除去了电容元件C2。因此，在复位信号生成电路32中，当时钟信号CKB成为高电平时，晶体管T6成为导通状态，在电容C3中蓄积与电源电压VDD相应的电荷。因此，节点N2的电位成为(VDD-Vth)。 

即，在图1的复位信号生成电路中，交替地改变时钟信号CK、CKB的电平，由此使电容C2所蓄积的电荷移动到电容C3，使节点N2的电位阶段性地上升到VDD。与此相对，在复位信号生成电路32中，当对晶体管T6的栅极端子施加高电平的时钟信号CKB时，晶体管T6成为导通状态，节点N2的电位快速地上升到(VDD-Vth)。此外，也可以使用如图9所示的将漏极端子和栅极端子连接的晶体管来代替电阻元件R1。 

示出这种情况下的移位寄存器的动作的真值表与图3相同，全导通动作时的时序图与图5相同，因此，省略这些记载和说明。 

图10是将单元电路31级联连接所得的移位寄存器进行通常动 作时的时序图。与图4的时序图不同，单元电路SR1、SR2…的各个节点N2的电位SR1_N2、SR2_N2…在期间t1、t2…各自的终端快速地从VSS上升到(VDD-Vth)。此外，时序图的其它部分与图4相同，因此，省略其说明。 

在本实施方式的移位寄存器中，将单元电路31的复位信号生成电路32所包括的1个晶体管置换为电阻元件R1，由此节点N2的电位快速地从VSS上升到(VDD-Vth)。 

<4.第4实施方式> 

本发明的第4实施方式的移位寄存器的结构与移位寄存器10相同，因此，省略其框图和说明。 

图11是移位寄存器所包括的单元电路41的电路图。如图11所示，单元电路41采用将单元电路11所包括的全部N沟道型晶体管置换为P沟道型晶体管的结构。另外，图12是将单元电路41级联连接所得的移位寄存器进行通常动作时的时序图。图13是将单元电路41级联连接所得的移位寄存器进行全导通动作时的时序图。单元电路41的详细结构和动作与单元电路11的情况一样，因此，省略其说明。另外，本实施方式的移位寄存器的效果与第1实施方式的移位寄存器10的效果相同，因此，省略其记载。 

此外，在该实施方式中，说明了将单元电路11的全部N沟道型晶体管置换为P沟道型晶体管所得的单元电路41。但是，单元电路21、31也一样，也可以是将全部N沟道型晶体管置换为P沟道型晶体管所得的单元电路。 

<5.具备移位寄存器的液晶显示装置> 

上述移位寄存器都能够用于例如显示装置、摄像装置的驱动电路等。图14是示出具备移位寄存器10的液晶显示装置的结构的框图。图14示出的液晶显示装置110是具备显示部111、显示控制电路112、扫描信号线驱动电路113以及数据信号线驱动电路114的有源矩阵型的显示装置。在液晶显示装置110中，移位寄存器10被用作扫描信号线驱动电路113。 

图14示出的显示部111包括n个扫描信号线G1～Gn、m个数据信 号线S1～Sm以及(m×n)个显示元件Pij(此处，m是2以上的整数，j是1以上m以下的整数)。相互平行地配置扫描信号线G1～Gn，相互平行地配置数据信号线S1～Sm，使其与扫描信号线G1～Gn正交。在扫描信号线Gi和数据信号线Sj的交点附近配置显示元件Pij。这样，2维状地配置(m×n)个显示元件Pij，在行方向上各配置m个，在列方向上各配置n个。扫描信号线Gi公共连接配置在第i行的显示元件Pij，数据信号线Sj公共连接配置在第j列的显示元件Pij。 

从液晶显示装置110的外部供给水平同步信号HSYNC、垂直同步信号VSYNC等控制信号和显示数据DT。显示控制电路112根据这些信号对扫描信号线驱动电路113输出时钟信号CK1、CK2、启动脉冲ST以及全导通控制信号GAON、GAONB，对数据信号线驱动电路114输出控制信号SC和显示数据DT。 

扫描信号线驱动电路113包括n级的移位寄存器10。当对该移位寄存器10施加低电平的全导通控制信号GAON和高电平的全导通控制信号GAONB时，移位寄存器10进行通常动作。即，移位寄存器10根据时钟信号CK1、CK2顺序输出成为高电平的输出信号SROUT1～SROUTn，将其分别施加到扫描信号线G1～Gn。由此，逐一顺序选择扫描信号线G1～Gn，一并选择一行的显示元件Pij。 

数据信号线驱动电路114根据控制信号SC和显示数据DT对数据信号线S1～Sm分别施加与显示数据DT相应的电压。由此，对所选择的一行的显示元件Pij写入与显示数据DT相应的电压。这样，液晶显示装置110显示视频。 

另一方面，当对扫描信号线驱动电路113施加高电平的全导通控制信号GAON和低电平的全导通控制信号GAONB时，移位寄存器10进行全导通动作。因此，从扫描信号线驱动电路113分别对扫描信号线G1～Gn同时地施加高电平的输出信号SROUT1～SROUTn，对所有的显示元件Pij写入与显示数据DT相应的电压。 

图15是示出具备移位寄存器10的其它的液晶显示装置120的结构的框图。图15示出的液晶显示装置120是具备显示部121、显示控制电路122、扫描信号线驱动电路123以及数据信号线驱动电路124 的有源矩阵型的显示装置。在液晶显示装置120中，在进行点顺序驱动的数据信号线驱动电路124中内置并使用移位寄存器10。 

图15示出的显示部121具有与图14示出的显示部111一样的结构。此处，在显示部121中，扫描信号线的个数是m个，数据信号线的个数是n个，2维状地配置(m×n)个显示元件Pij，在行方向上各配置n个、在列方向上各配置m个。 

显示控制电路122根据从外部供给的控制信号和显示数据DT对扫描信号线驱动电路123输出控制信号GC，对数据信号线驱动电路124输出时钟信号CK1、CK2、启动脉冲ST、模拟视频数据ADT以及全导通控制信号SAON、SAONB。扫描信号线驱动电路123根据控制信号GC逐一顺序选择扫描信号线G1～Gm。 

数据信号线驱动电路124包括n级的移位寄存器10和包括N沟道型晶体管的n个采样开关SW1～SWn。采样开关SW1～SWn的一端分别连接到数据信号线S1～Sn，另一端连接到传输模拟视频数据ADT的视频信号线VSIG。分别对作为采样开关SW1～SWn的N沟道型晶体管的栅极端子施加移位寄存器10的输出信号SROUT1～SROUTn。 

当对数据信号线驱动电路124施加低电平的全导通控制信号SAON和高电平的全导通控制信号SAONB时，移位寄存器10进行通常动作。在这种情况下，输出信号SROUT1～SROUTn逐一顺序地成为高电平，因此，逐一顺序地导通采样开关SW1～SWn，对连接到导通的采样开关的数据信号线施加模拟视频数据ADT。其结果是：对由扫描信号线驱动电路123选择的1行显示元件Pij逐一顺序地写入与模拟视频数据ADT相应的电压。这样，液晶显示装置120显示视频。 

另一方面，当对数据信号线驱动电路124施加高电平的全导通控制信号SAON和低电平的全导通控制信号SAONB时，移位寄存器10进行全导通动作。此时，从移位寄存器10对采样开关SW1～SWn的各个栅极端子同时施加高电平的输出信号SROUT1～SROUTn。其结果是：采样开关SW1～SWn同时导通，对所有的数据信号线S1～Sn 同时施加模拟视频数据ADT。由此，对由扫描信号线驱动电路123选择的1行显示元件Pij同时写入与模拟视频数据ADT相应的电压。 

图16是液晶显示装置120的时序图。如图16所示，数据信号线驱动电路124所包括的移位寄存器10在期间t0～tn进行通常动作。此时，分别对数据信号线S1～Sn逐一顺序地输出高电平的输出信号SROUT1～SROUTn。在期间t(n+2)，全导通控制信号SAON成为高电平，移位寄存器10进行全导通动作。此时，对数据信号线S1～Sn同时输出高电平的输出信号SROUT1～SROUTn。 

在具备内置有移位寄存器10的扫描信号线驱动电路或者数据信号线驱动电路的液晶显示装置中，存在当导通时、截止时以及强制截止电源电路时分别发生视频混乱的情况。但是，使扫描信号线驱动电路或者数据信号线驱动电路所包括的移位寄存器进行全导通动作，由此能够将视频的混乱抑制到不被人眼看见的程度。下面说明各种情况。 

<6.导通电源电路时的液晶显示装置的动作> 

图17是示出其它液晶显示装置130的结构的框图。图17示出的液晶显示装置130是具备显示部131、扫描信号线驱动电路133以及数据信号线驱动电路134的有源矩阵型的显示装置。扫描信号线驱动电路133和数据信号线驱动电路134内置有移位寄存器10，通过点顺序驱动来驱动液晶显示装置130。另外，扫描信号线驱动电路133和数据信号线驱动电路134连接到供给电源电压VH、VL的电源电路136，在电源电路136的端子和接地端子之间设有电容元件137。 

显示部131包括n个扫描信号线G1～Gn、n个数据信号线S1～Sn以及(n×n)个显示元件Pij。相互平行地配置扫描信号线G1～Gn，相互平行地配置数据信号线S1～Sn，使其与扫描信号线G1～Gn正交。在扫描信号线Gi和数据信号线Sj的交点附近配置显示元件Pij。这样，2维状地配置(n×n)个显示元件Pij，在行方向、列方向上均配置n个。扫描信号线Gi公共连接配置在第i行的显示元件Pij，数据信号线Sj公共连接配置在第j列的显示元件Pij。 

在显示元件Pij中设有作为开关元件的TFT 135。TFT 135的栅 极电极连接到扫描信号线G1～Gn，漏极电极连接到像素电极Ep。与像素电极Ep对置而设有公共电极Ec，通过像素电极Ep和公共电极Ec形成液晶电容。另外，在设有像素电极Ep的基板上还设有辅助电极Es，通过像素电极Ep和辅助电极Es形成辅助电容。辅助电极Es连接到辅助电极驱动信号线Cs，辅助电极驱动信号线Cs连接到扫描信号线驱动电路133或者外部电路。 

扫描信号线驱动电路133和数据信号线驱动电路134都包括n级的移位寄存器10。对扫描信号线驱动电路133施加时钟信号GCK1、GCK2、启动脉冲GST以及全导通控制信号GAON，对数据信号线驱动电路134施加时钟信号SCK1、SCK2、启动脉冲SST以及全导通控制信号SAON。扫描信号线驱动电路133和数据信号线驱动电路134的动作分别与液晶显示装置110的扫描信号线驱动电路113、液晶显示装置120的数据信号线驱动电路124的动作相同，因此，省略其说明。 

当导通这种结构的液晶显示装置130的电源电路136时，有时导通后显示部131所显示的视频发生混乱。可以认为这是下面的原因造成的。在导通电源电路136后，电源电压VH、VL未上升到足够的电平。其结果是：不能正常地进行液晶显示装置130的逻辑控制，从视频信号线VSIG向显示元件Pij流入不需要的电荷，或者对置电极Ec的电位COM、辅助电极Es的电位Cs不稳定，在对置电极Ec和像素电极Ep之间蓄积电荷，可以认为这是其原因。 

因此，利用如下情况：只要能够瞬间消除所蓄积的电荷，则视频的混乱不会被人眼看见。即，当导通电源电路136时，使所有的显示元件Pij的TFT 135处于导通状态，瞬间消除所蓄积的电荷。因此，当电源电压VH、VL上升到足够的电平时，对扫描信号线驱动电路133和数据信号线驱动电路134分别施加高电平(激活)的全导通控制信号GAON、SAON，使扫描信号线驱动电路133和数据信号线驱动电路134进行全导通动作。 

图18是示出液晶显示装置130的动作的时序图。如图18所示，当在期间t0的始端导通电源电路136时，电源电压VH、VL在期间t0 时上升到足够的电平。然后，在期间t1的始端使全导通控制信号GAON、SAON为高电平。此时，扫描信号线驱动电路133开始进行全导通动作，对扫描信号线G1～Gn分别施加高电平的输出信号GOUT11(第1级单元电路SR1的第1输出信号)～GOUT1n(第n级单元电路SRn的第1输出信号)。此时，数据信号线驱动电路134也进行全导通动作，对采样开关SW1～SWn同时施加高电平的输出信号。 

其结果是：对所有的扫描信号线G1～Gn分别施加高电平的输出信号GOUT11～GOUT1n，因此，TFT 135成为全导通状态。另外，采样开关SW1～SWn也全导通，数据信号线S1～Sn被连接到视频信号线VSIG。另外，在期间t1的始端，使视频信号线VSIG的电位、对置电极Ec的电位COM以及辅助电极Es的电位Cs分别为低电平，由此在视频信号线VSIG中消除显示元件Pij所蓄积的电荷。 

并且，在期间t3的始端，使视频信号线VSIG的电位、对置电极Ec的电位COM以及辅助电极Es的电位Cs分别为初始电位电平，从视频信号线VSIG向显示元件Pij充入初始值的电荷。充入初始值的电荷是因为像素电极Ep是悬浮状态时，当改变对置电极Ec的电位COM和辅助电极Es的电位Cs时，有时发生视频混乱。在期间t3的终端使全导通控制信号GAON、SAON为低电平后，扫描信号线驱动电路133和数据信号线驱动电路134从期间t5的始端开始通常动作，使得从期间t6的始端起向视频信号线VSIG传送模拟视频数据ADT。 

此外，在上述动作定时的说明中，在期间t0的始端导通电源电路136，从期间t1的始端开始全导通动作，但是不限于仅在期间t0的始端导通电源电路136，也可以同时开始全导通动作。另外，图18示出了通常动作时交流驱动对置电极Ec和辅助电极Es的情况，但也可以直流驱动。 

另外，当导通电源电路136时，如果使移位寄存器10进行全导通动作则节点N2的电位成为(VDD-Vth)，因此，晶体管T32成为导通状态。另一方面，节点N1的电位成为低电平，因此，晶体管T2、T31成为截止状态。另外，对晶体管T23的栅极端子施加高电平的全导通控制信号AON，因此，晶体管T23成为导通状态。因此， 晶体管T3也成为截止状态。 

然后，当从全导通动作恢复到通常动作时，全导通控制信号AON成为低电平，因此，晶体管T21、T23成为截止状态。另一方面，全导通控制信号AONB成为高电平，因此，晶体管T22成为导通状态。因此，晶体管T3成为导通状态，在第1输出端子OUT1输出低电平的第1输出信号OUT1。因此，当从全导通动作恢复到通常动作时，无需进行移位寄存器10的初始化动作。其结果是：移位寄存器10能够按不用进行初始化动作的量提前恢复到通常动作。另外，无需在移位寄存器10的单元电路11内设置初始化电路，因此，能够缩小移位寄存器10的布设面积。此外，当输出信号GOUT11～GOUT1n分别成为高电平时图18的输出信号GOUT21(第1级单元电路SR1的第2输出信号)～GOUT2n(第n级单元电路SRn的第2输出信号)成为高电平，当输出信号GOUT11～GOUT1n分别成为低电平时输出信号GOUT21～GOUT2n成为低电平。但是，通过全导通动作，即使输出信号GOUT11～GOUT1n全部成为高电平，输出信号GOUT21～GOUT2n也都仍然是低电平。 

<7.截止电源电路时的液晶显示装置的动作> 

下面根据来自外部的指示或者内部发生的指示，说明抑制当截止液晶显示装置130的电源电路136时所发生的视频混乱的方法。 

图19是在截止液晶显示装置130的电源电路136的情况下的时序图。如图19所示，在期间t0～t2，全导通控制信号GAON是低电平(非激活)，因此，扫描信号线驱动电路133进行通常动作，分别对扫描信号线G1～G2逐一顺序地施加高电平的扫描信号GOUT11～GOUT12。同样，数据信号线驱动电路134也对采样开关SW1～SWn逐一顺序地施加高电平的输出信号，顺序地导通采样开关SW1～SWn。 

在期间t3的始端，当给出截止液晶显示装置130的电源电路136的指示时，对扫描信号线驱动电路133施加高电平(激活)的全导通控制信号GAON。因此，扫描信号线驱动电路133开始全导通动作，分别对扫描信号线G1～Gn同时施加高电平的输出信号 GOUT11～GOUT1n。另外，采样开关SW1～SWn全部截止，因此，连接到同一数据信号线的显示元件Pij相互导通。其结果是：如果对液晶显示装置130进行点反转驱动或者扫描信号线反转驱动，则连接到同一数据信号线的、相邻或者靠近的显示元件Pij所蓄积的正电荷和负电荷相互抵消。并且，当对置电极Ec的电位COM向无电压状态迁移时，迁移到在所有的显示元件Pij之间大致一致的显示状态。并且，在期间t3的终端，使到此为止的视频信号线VSIG的电位、对置电极Ec的电位COM以及辅助电极Es的电位Cs为低电平，在视频信号线VSIG中消除显示元件Pij所蓄积的电荷。其后，在期间t4的终端结束全导通动作，并且，在期间t5的终端使电源电路136处于截止状态。这样，能够抑制当使电源电路136处于截止状态时显示部131所显示的视频的混乱。此外，该动作能够应用于进行点反转驱动和扫描信号线反转驱动的液晶显示装置。 

另外，也可以在期间t3的始端不仅使扫描信号线G1～Gn同时成为高电平，还使全导通控制信号SAON为高电平，由此使数据信号线S1～Sn也同时成为高电平。在这种情况下，能够进行放电而使显示部131上的所有的显示元件Pij的电荷状态一致，因此，能够抑制当截止液晶显示装置130的电源电路136时显示部131所显示的视频的混乱。此外，该动作不仅能够应用于进行点反转驱动和扫描信号线反转驱动的液晶显示装置，还能够应用于进行数据信号线反转驱动等交流驱动的液晶显示装置。 

<8.电源电路被强制截止了的液晶显示装置的动作> 

说明当在液晶显示装置130的显示部131中显示视频时，强制截止(观众不期望的截止)液晶显示装置130的电源电路136的情况。图20是在强制截止进行通常动作的液晶显示装置130的电源电路136的情况下的时序图。在这种情况下，电容元件137的一端连接到电源电路136的输出端子，另一端接地。 

如图20所示，在期间t0～t3，扫描信号线驱动电路133进行通常动作。此时，全导通控制信号GAON、SAON都是高电平(非激活)。 

当在期间t4的始端强制截止电源电路136时，使全导通控制信 号GAON、SAON同时成为低电平(激活)。其结果是：扫描信号线驱动电路133开始全导通动作，对扫描信号线G1～Gn分别输出高电平的输出信号GOUT11～GOUT1n。同样，数据信号线驱动电路134也开始全导通动作，对数据信号线S1～Sn输出高电平的输出信号(未图示)。 

但是，因为连接到电源电路136的输出端子的电容元件137，电源电压VH、VL不会瞬间成为低电平，而是根据由电容元件137决定的时间常数慢慢地降低，在期间t4的终端成为低电平。因此，扫描信号线驱动电路133的输出信号GOUT11～GOUT1n和数据信号线驱动电路134的输出信号也与电源电压VH同样地从高电平慢慢地降低，在期间t4的终端成为低电平。在这种情况下，也产生与当截止前述电源电路136时相同的效果。此外，虽未图示，输出信号GOUT21～GOUT2n在通常动作时分别与输出信号GOUT11～GOUT1n同样地变化，在全导通动作时全部成为低电平。 

工业上的可利用性

本发明应用于使用相同导电型的晶体管、根据2相的时钟信号进行动作的移位寄存器，特别适用于显示装置、摄像装置的驱动电路等。 

Claims (11)

1.一种移位寄存器，其具有将包括相同导电型的晶体管的单元电路级联连接而成的结构，根据包括第1时钟信号和第2时钟信号的2相的时钟信号进行动作，其特征在于：

上述单元电路具备：

第1输出端子，其用于对外部输出第1输出信号；

第2输出端子，其用于对后一级的单元电路的输入端子输出第2输出信号；

第1输出信号生成电路，其对上述第1输出端子输出导通电压和截止电压中的任一方作为上述第1输出信号；

第2输出信号生成电路，其对上述第2输出端子输出导通电压和截止电压中的任一方作为上述第2输出信号；以及

全导通输出信号生成电路，其对上述第1输出端子输出导通电压作为上述第1输出信号，

当对上述单元电路施加激活的全导通控制信号时，上述第1输出信号生成电路停止输出上述导通电压的第1输出信号，同时上述全导通输出信号生成电路对上述第1输出端子输出上述导通电压的第1输出信号，并且上述第2输出信号生成电路对上述第2输出端子输出上述截止电压的第2输出信号，

上述第1输出信号生成电路具备：

第1输出控制晶体管，其一方导通端子被施加上述第1时钟信号，另一方导通端子连接到上述第1输出端子；和

第1输出复位晶体管，其一方导通端子连接到上述第1输出控制晶体管的上述另一方导通端子，另一方导通端子被施加截止电压，

上述第2输出信号生成电路具备：

第2输出控制晶体管，其一方导通端子被施加上述第1时钟信号，另一方导通端子连接到上述第2输出端子；和

第2输出复位晶体管，其一方导通端子连接到上述第2输出控制晶体管的上述另一方导通端子，另一方导通端子被施加截止电压，

上述全导通输出信号生成电路具备：

第3输出控制晶体管，其一方导通端子被施加导通电压，另一方导通端子连接到上述第1输出端子，

当对上述单元电路施加上述激活的全导通控制信号时，上述第1输出控制晶体管和第2输出控制晶体管以及上述第1输出复位晶体管的控制端子被施加截止电压而成为截止状态，并且，上述第2输出复位晶体管和上述第3输出控制晶体管的控制端子被施加导通电压而成为导通状态。

2.根据权利要求1所述的移位寄存器，其特征在于：

还具备：

复位信号输出晶体管，其一方导通端子被施加导通电压，控制端子被施加上述全导通控制信号，对上述第2输出复位晶体管的控制端子施加另一方导通端子的电压作为复位信号；和

放电电路，其在上述复位信号是导通电压的期间，对上述第1输出控制晶体管和上述第2输出控制晶体管的控制端子施加截止电压。

3.根据权利要求1所述的移位寄存器，其特征在于：

上述单元电路还具备：

复位信号生成电路，其生成复位信号，所述复位信号，当第1级单元电路的启动脉冲信号是截止电压时变为导通电压，当上述启动脉冲信号成为导通电压时变为截止电压，在第2级以后的单元电路中，所述复位信号，当前一级单元电路的第2输出信号是截止电压时变为导通电压，当上述前一级单元电路的第2输出信号成为导通电压时变为截止电压；

放电电路，其在上述复位信号是导通电压的期间，对上述第1输出控制晶体管和上述第2输出控制晶体管的控制端子施加截止电压；

复位信号截断晶体管，其控制端子被施加上述全导通控制信号的反转信号，一方导通端子连接到上述复位信号生成电路，另一方导通端子连接到上述第1输出复位晶体管的控制端子；以及

截止电压供给晶体管，其控制端子被施加上述全导通控制信号，一方导通端子被施加截止电压，另一方导通端子连接到上述第1输出复位晶体管的上述控制端子。

4.根据权利要求1所述的移位寄存器，其特征在于：

上述单元电路还具备输入信号控制电路，当对上述单元电路施加上述激活的全导通控制信号时，所述输入信号控制电路截断施加给第1级单元电路的启动脉冲信号，或者在第2级以后的单元电路中截断从前一级单元电路施加的输入信号，对用于接收该输入信号的输入端子施加截止电压。

5.根据权利要求1所述的移位寄存器，其特征在于：

上述单元电路还具备：

复位信号生成电路，其生成复位信号，所述复位信号，当第1级单元电路的启动脉冲信号是截止电压时变为导通电压，当上述启动脉冲信号成为导通电压时变为截止电压，在第2级以后的单元电路中，所述复位信号，当前一级单元电路的第2输出信号是截止电压时变为导通电压，当上述前一级单元电路的第2输出信号成为导通电压时变为截止电压；和

放电电路，其在上述复位信号是导通电压的期间，对上述第1输出控制晶体管和第2输出控制晶体管的控制端子施加截止电压，

上述复位信号生成电路，包括：

电阻元件，其一方端子被施加导通电压；

第1晶体管，其控制端子被施加上述第2时钟信号，一方导通端子连接到上述电阻元件的另一方端子；以及

第2晶体管，其控制端子被施加上述启动脉冲信号或者来自上述前一级单元电路的输入信号，一方导通端子连接到上述第1晶体管的上述另一方导通端子，另一方导通端子被施加截止电压，

输出上述第1晶体管和上述第2晶体管的连接点的电压作为上述复位信号。

6.一种显示装置，其特征在于：

具备2维状配置的多个显示元件和包括权利要求1～5中的任意一项所述的移位寄存器的驱动电路，上述多个显示元件和上述移位寄存器包括相同导电型的晶体管。

7.一种显示装置，是显示要显示的视频的有源矩阵型的显示装置，其特征在于：

具备：

显示部，其包括多个扫描信号线、与上述扫描信号线交叉的多个数据信号线以及与上述扫描信号线和上述数据信号线的交叉点分别对应而矩阵状配置的多个显示元件；

扫描信号线驱动电路，其包括权利要求1～5中的任意一项所述的移位寄存器，选择性地激活上述扫描信号线；

视频信号线，其传送表示上述显示部要显示的视频的视频信号；

数据信号线驱动电路，其根据通过上述视频信号线所传送的视频信号对上述数据信号线输出数据信号；以及

电源电路，其对上述扫描信号线驱动电路和上述数据信号线驱动电路供给电源电压，

当导通上述电源电路时，对上述扫描信号线驱动电路施加激活的全导通控制信号来激活所有的上述扫描信号线。

8.根据权利要求7所述的显示装置，其特征在于：

上述数据信号线驱动电路包括权利要求1～5中的任意一项所述的移位寄存器，

当导通上述电源电路时，对上述数据信号线驱动电路施加上述激活的全导通控制信号来对所有的上述多个数据信号线施加相同的电压。

9.根据权利要求7所述的显示装置，其特征在于：

上述数据信号线驱动电路还包括权利要求1～5中的任意一项所述的移位寄存器以及将上述视频信号线和上述多个数据信号线各自连接起来的多个开关元件，

当截止上述电源电路时，对上述数据信号线驱动电路施加上述激活的全导通控制信号来全部截止上述多个开关元件。

10.根据权利要求7所述的显示装置，其特征在于：

上述数据信号线驱动电路还包括权利要求1～5中的任意一项所述的移位寄存器以及将上述视频信号线和上述多个数据信号线各自连接起来的多个开关元件，

当截止上述电源电路时，对上述数据信号线驱动电路施加上述激活的全导通控制信号来全部导通上述多个开关元件。

11.根据权利要求7所述的显示装置，其特征在于：

在上述电源电路的输出端子和接地端子之间连接有电容元件。

Images