CN105139796B - 一种goa电路、显示装置和goa电路的驱动方法 - Google Patents
一种goa电路、显示装置和goa电路的驱动方法 Download PDFInfo
- Publication number
- CN105139796B CN105139796B CN201510613238.6A CN201510613238A CN105139796B CN 105139796 B CN105139796 B CN 105139796B CN 201510613238 A CN201510613238 A CN 201510613238A CN 105139796 B CN105139796 B CN 105139796B
- Authority
- CN
- China
- Prior art keywords
- levels
- transistor
- module
- signal
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000012423 maintenance Methods 0.000 claims description 33
- 230000005540 biological transmission Effects 0.000 claims description 16
- 239000003990 capacitor Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 8
- 101100522111 Oryza sativa subsp. japonica PHT1-11 gene Proteins 0.000 description 8
- 101100522110 Oryza sativa subsp. japonica PHT1-10 gene Proteins 0.000 description 5
- 101100522114 Oryza sativa subsp. japonica PHT1-12 gene Proteins 0.000 description 5
- 101100522115 Oryza sativa subsp. japonica PHT1-13 gene Proteins 0.000 description 5
- 101100522109 Pinus taeda PT10 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000011664 signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明公开了一种GOA电路、显示装置及GOA电路的驱动方法,通过将GOA电路设置为包括多个级联的GOA单元,第N级GOA单元用于对显示区域的第N级水平扫描线(G(N))充电,且将第N级水平扫描线(G(N))连接一全开控制信号(GAS),用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态。与现有技术相比,本发明通过将每级水平扫描线均连接一全开控制信号(GAS),使得在全开控制信号(GAS)有效时将对应的每级水平扫描线均形成充电或打开状态,以实现All Gate On功能。
Description
技术领域
本发明涉及显示技术领域,特别是涉及一种GOA电路、显示装置和GOA电路的驱动方法。
背景技术
阵列基板行驱动(GOA,Gate Driver On Array或Gate On Array)电路,是利用现有薄膜晶体管显示装置(TFT-LCD)阵列(Array)制程将栅线(Gate)行扫描驱动信号电路制作在阵列基板上,以实现对栅线逐行扫描的驱动方式的一项技术。其与传统的柔性电路板(COF)和玻璃电路板(COG)工艺相比,不仅节省了制作成本,而且还可以省去栅极方向邦定(Bonding)的工艺,对提升产能极为有利,并提高了显示装置的集成度。
在实际使用时,由于显示装置通常需要搭配触摸屏(Touch Panel)功能进行使用,因此GOA电路需要实现信号中停以配合触摸屏的功能,如配合触摸屏的扫描。通常情况下,GOA电路在实现信号中停后,需将显示装置进行黑屏唤醒,此时GOA电路需要在一段时间内将所有的栅线均设置为充电或导通状态,通过向数据线施加黑电压以清空像素电容中残留的电位,以使得显示装置的显示效果良好,此段时间称为栅线全开(All Gate On)阶段。但是现有技术中的GOA电路在实现All Gate On时会存在功能失效风险,进而不能稳定的实现All Gate On功能。
综上,现有技术中的GOA电路不能满足稳定地实现All Gate On功能的要求。
发明内容
本发明主要解决的技术问题是提供一种GOA电路、显示装置及GOA电路的驱动方法,能够稳定地实现All Gate On功能。
为解决上述技术问题,本发明采用的一个技术方案是,提供一种GOA电路,用于驱动显示装置。该GOA电路包括多个级联的GOA单元,第N级所述GOA单元包括一级传模块、第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块;所述级传模块包括第二晶体管,所述第二晶体管的栅极与第N级栅极信号点(Q(N))连接,所述第二晶体管的源极与第一时钟信号(CK(N))连接,用于在所述第N级栅极信号点(Q(N))打开所述第二晶体管时,将所述第一时钟信号(CK(N))作为级传信号(STN(N))通过所述第二晶体管的漏极传递至下一级所述GOA单元;所述第N级上拉控制模块的输出端连接至所述第N级栅极信号点(Q(N));所述第N级上拉模块的输入端连接所述第N级栅极信号点(Q(N)),所述第N级上拉模块的控制端接入所述第一时钟信号(CK(N)),所述第N级上拉模块的输出端连接所述第N级水平扫描线(G(N));所述第N级下拉模块的输入端与第N级下拉控制信号点(P(N))连接,所述第N级下拉模块的控制端连接第一电压信号,所述第N级下拉模块的输出端分别连接所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N));所述第N级下拉维持模块的控制端连接于第二时钟信号(CK(N+1)或第三时钟信号CK(N-1)),所述第N级下拉维持模块的输出端连接所述第N级下拉控制信号点(P(N));其中,所述第N级上拉控制模块输出上拉控制信号至所述第N级栅极信号点(Q(N)),使得所述上拉模块响应所述上拉控制信号将所述第一时钟信号(CK(N))输出至所述第N级水平扫描线(G(N))上,当所述第N级水平扫描线(G(N))响应所述第一时钟信号(CK(N))充电后,所述第N级下拉维持模块将所述第二时钟信号(CK(N+1)或所述第三时钟信号(CK(N-1))输出至所述第N级下拉控制信号点(P(N)),使得所述下拉模块将所述第一电压信号分别传递至所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N)),实现所述第N级水平扫描线(G(N))的关闭状态,进而所述第N级下拉维持模块继续响应所述第二时钟信号(CK(N+1)或所述第三时钟信号CK(N-1))维持所述第N级水平扫描线(G(N))为关闭状态;第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电,第N级水平扫描线(G(N))连接一全开控制信号(GAS),用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态,其中N为大于或等于1的正整数。
其中,第N级GOA单元包括一全开控制模块,该全开控制模块包括第一晶体管,第一晶体管的栅极与源极短接并接入全开控制信号(GAS),第一晶体管的漏极与第N级水平扫描线(G(N))连接。
其中,第N级上拉控制模块包括第三晶体管、第四晶体管和第五晶体管;第三晶体管的栅极接入正向扫描信号(U2D),第三晶体管的源极连接前一级GOA单元的水平扫描线(G(N-2)),第三晶体管的漏极连接第五晶体管的源极;第四晶体管的栅极接入反向扫描信号(D2U),第四晶体管的源极连接后一级GOA单元的水平扫描线(G(N+2)),第四晶体管的漏极连接第五晶体管的源极;第五晶体管的栅极接入第四时钟信号(CK(N-2)),第五晶体管的漏极连接第N级栅极信号点(Q(N))。
其中,第N级上拉模块包括第六晶体管和第一电容器;第六晶体管的栅极连接第N级栅极信号点(Q(N)),第六晶体管的源极接入第一时钟信号(CK(N)),第六晶体管的漏极连接第N级水平扫描线(G(N));第一电容器的一端连接第六晶体管的栅极,电容器的另一端连接第N级水平扫描线(G(N))。
其中,第N级下拉模块包括第七晶体管和第八晶体管;第七晶体管的栅极连接第N级下拉控制信号点(P(N)),第七晶体管的源极接入第一电压信号,第七晶体管的漏极连接第N级栅极信号点(Q(N));第八晶体管的栅极连接第N级下拉控制信号点(P(N)),第八晶体管的源极接入第一电压信号,第八晶体管的漏极连接第N级水平扫描线(G(N));
第N级下拉维持模块包括第九晶体管、第十晶体管和第十一晶体管;第九晶体管的栅极连接正向扫描信号(U2D),第九晶体管的源极接入第二时钟信号(CK(N+1)),第九晶体管的漏极连接十一晶体管的栅极;第十晶体管的栅极连接反向扫描信号(D2U),第十晶体管的源极接入第三时钟信号(CK(N-1)),第十晶体管的漏极连接十一晶体管的栅极;第十一晶体管的源极接入第二电压信号,第十一晶体管的漏极连接第N级下拉控制信号点(P(N))。
其中,第N级GOA单元还包括下拉稳定模块,下拉稳定模块包括第十二晶体管,第十二晶体管的栅极接入全开控制信号(GAS),第十二晶体管的源极接入第一电压信号,第十二晶体管的漏极连接第N级下拉控制信号点(P(N))。
为解决上述技术问题,本发明采用的另一个技术方案是,提供一种显示装置,该显示装置包括上述的GOA电路。
为解决上述技术问题,本发明采用的又一个技术方案是,提供一种GOA电路的驱动方法,该驱动方法包括以下步骤:
将GOA电路设置为多个级联的GOA单元,第N级所述GOA单元包括一级传模块、第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块;所述级传模块包括第二晶体管,所述第二晶体管的栅极与第N级栅极信号点(Q(N))连接,所述第二晶体管的源极与第一时钟信号(CK(N))连接,用于在所述第N级栅极信号点(Q(N))打开所述第二晶体管时,将所述第一时钟信号(CK(N))作为级传信号(STN(N))通过所述第二晶体管的漏极传递至下一级所述GOA单元;且设置第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电;所述第N级上拉控制模块的输出端连接至所述第N级栅极信号点(Q(N));所述第N级上拉模块的输入端连接所述第N级栅极信号点(Q(N)),所述第N级上拉模块的控制端接入所述第一时钟信号(CK(N)),所述第N级上拉模块的输出端连接所述第N级水平扫描线(G(N));所述第N级下拉模块的输入端与第N级下拉控制信号点(P(N))连接,所述第N级下拉模块的控制端连接第一电压信号,所述第N级下拉模块的输出端分别连接所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N));所述第N级下拉维持模块的控制端连接于第二时钟信号(CK(N+1)或第三时钟信号CK(N-1)),所述第N级下拉维持模块的输出端连接所述第N级下拉控制信号点(P(N));将第N级水平扫描线(G(N))连接一全开控制信号(GAS),以实现在全开控制信号(GAS)的作用下所有GOA单元对应的水平扫描线(G(N))均为充电状态;其中N为大于或等于1的正整数;在正常显示阶段时,将所述第N级上拉控制模块输出上拉控制信号至所述第N级栅极信号点(Q(N));所述上拉模块响应所述上拉控制信号将所述第一时钟信号(CK(N))输出至所述第N级水平扫描线(G(N));当所述第N级水平扫描线(G(N))响应所述第一时钟信号(CK(N))充电后,所述第N级下拉维持模块将所述第二时钟信号(CK(N+1)或所述第三时钟信号(CK(N-1))输出至所述第N级下拉控制信号点(P(N));所述下拉模块根据所述第N级下拉控制信号点(P(N))的电位,将所述第一电压信号分别传递至所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N))以实现所述第N级水平扫描线(G(N))的关闭状态;所述第N级下拉维持模块继续响应所述第二时钟信号(CK(N+1)或所述第三时钟信号CK(N-1))维持所述第N级水平扫描线(G(N))为关闭状态。
本发明的有益效果是:本发明提供的GOA电路、显示装置及GOA电路的驱动方法,其是将GOA电路设置为包括多个级联的GOA单元,第N级GOA单元对显示区域的第N级水平扫描线(G(N))充电,通过将第N级水平扫描线(G(N))连接一全开控制信号(GAS),用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态。与现有技术相比,本发明通过将每级水平扫描线均连接一全开控制信号(GAS),使得在全开控制信号(GAS)有效时将对应的每级水平扫描线均形成充电或打开状态,以稳定地实现All Gate On功能。
附图说明
图1是本发明提供的一种GOA电路一实施方式中各GOA单元连接的结构示意图;
图2是图1中全开控制信号(GAS)与第N级GOA单元连接的具体电路的结构示意图;
图3是图1中级传模块与第N级GOA单元连接的具体电路的结构示意图;
图4是图1中第N级GOA单元的电路连接的结构示意图;
图5是图4中第N级GOA单元的具体电路连接的结构示意图;
图6是图5中第N级GOA单元在All Gate On阶段和正常显示阶段相关信号的波形示意图;
图7是本发明提供的一种显示装置一实施方式的结构示意图;
图8是本发明提供的GOA电路的驱动方法一实施方式的流程示意图。
具体实施方式
下面结合附图和实施方式对本发明进行详细说明。
请参阅图1,图1是本发明提供的一种GOA电路一实施方式中各GOA单元连接的结构示意图。如图1所示,该GOA电路包括多个级联的GOA单元,第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电,第N级水平扫描线(G(N))连接一全开控制信号(GAS),用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的水平扫描线均为充电状态,其中N为大于或等于1的正整数。
其中,图1示例为包括四个GOA单元,分别是第N-2级、N-1级、N级,N+1级GOA单元,分别连接四个脉冲信号CK(N-2)、CK(N-1)、CK(N)和CK(N+1),及第一电压信号VH1和第二电压信号VL2,且该四个GOA单元为隔行扫描驱动,进一步的,本实施方式还提供正向扫描驱动和反向扫描驱动,若为正向扫描驱动时,第N-2级、第N-1级、第N级和第N+1级GOA单元的输入端级传信号或输入触发信号(或称栅极信号)分别为第N-4级、第N-3级、第N-2级和第N-1级GOA单元的水平扫描线(G(N-4))、(G(N-3))、(G(N-2))和(G(N-1))上的信号;若为反向扫描驱动时,第N-2级、第N-1级、第N级和第N+1级GOA单元的级传信号或输入触发信号分别为第N级、第N+1级、第N+2级和第N+3级GOA单元的水平扫描线(G(N))、(G(N+1))、(G(N+2))和(G(N+3))上的信号。
请参阅图2,图2是图1中全开控制信号(GAS)与第N级GOA单元电路连接的示意图。如图2所示,第N级GOA单元包括一全开控制模块200,该全开控制模块200包括第一晶体管PT1,其中,本说明书及所有附图以晶体管均为P型结型场效应管(JFET)为例进行说明,该第一晶体管PT1的栅极与源极短接并接入全开控制信号(GAS),第一晶体管PT1的漏极与第N级水平扫描线(G(N))连接。
可以理解的是,当全开控制信号(GAS)为低电位时,第一晶体管PT1导通,将其源极的全开控制信号(GAS)传递至漏极,即第N级水平扫描线(G(N))也为低电位,进而将该级水平扫描线打开或呈充电状态。同理在All Gate On阶段时通过控制该全开控制信号(GAS)将全部GOA单元对应的所有水平扫描线均打开或呈充电状态,以在此时通过向数据线上施加黑电压而将像素电容中的残留电位清除,进而实现All Gate On功能。
请参阅图3,图3是图1中级传模块与第N级GOA单元电路连接的示意图。如图3所示,第N级GOA单元包括一级传模块300,该级传模块300包括第二晶体管PT2,该第二晶体管PT2的栅极与第N级栅极信号点(Q(N))连接,第二晶体管PT2的源极与第一时钟信号(CK(N))连接,用于在第N级栅极信号点(Q(N))打开第二晶体管PT2时,将第一时钟信号(CK(N))作为级传信号(STN(N))通过第二晶体管PT2的漏极传递至下一级GOA单元。
其中,结合图1所示隔行扫描驱动,可以理解的是,将第一时钟信号(CK(N))作为级传信号(STN(N))通过第二晶体管PT2的漏极传递至下一级GOA单元具体是传递至第N-2或第N+2级GOA单元。
其中,本实施方式中,通过级传信号(STN(N))传递至下一级GOA单元,能够避免现有技术在All Gate On阶段后进入正常显示时,扫描线电位可能不复位而导致的级传失误的问题。
请参阅图4,图4是图1中第N级GOA单元的电路连接的示意图。如图4所示,第N级GOA单元包括第N级上拉控制模块410、第N级上拉模块420、第N级下拉模块430和第N级下拉维持模块440;第N级上拉控制模块410的输出端连接至第N级栅极信号点(Q(N));第N级上拉模块420的输入端连接第N级栅极信号点(Q(N)),第N级上拉模块420的控制端接入第一时钟信号(CK(N)),第N级上拉模块420的输出端连接第N级水平扫描线(G(N));第N级下拉模块430的输入端与第N级下拉控制信号点(P(N))连接,第N级下拉模块430的控制端连接第一电压信号VH1,第N级下拉模块430的输出端分别连接第N级栅极信号点(Q(N))和第N级水平扫描线(G(N));第N级下拉维持模块440的控制端连接于第二时钟信号(CK(N+1)或第三时钟信号CK(N-1)),第N级下拉维持模块440的输出端连接第N级下拉控制信号点(P(N));
其中,在正常显示阶段时,第N级上拉控制模块410输出上拉控制信号至第N级栅极信号点(Q(N)),使得上拉模块420响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N))上,当第N级水平扫描线(G(N))响应第一时钟信号(CK(N))充电后,第N级下拉维持模块440将第二时钟信号(CK(N+1)或第三时钟信号(CK(N-1))输出至第N级下拉控制信号点(P(N)),使得下拉模块430将第一电压信号VH1分别传递至第N级栅极信号点(Q(N))和第N级水平扫描线(G(N)),实现第N级水平扫描线(G(N))的关闭状态,进而第N级下拉维持模块440继续响应第二时钟信号(CK(N+1)或第三时钟信号CK(N-1))维持第N级水平扫描线(G(N))为关闭状态。
其中,在显示装置的正常显示阶段,第N级GOA单元的上拉控制模块410的输入端一般连接上一级GOA单元如第N+2或第N-2级GOA单元传递过来的级传信号或栅极信号即第N+2或第N-2级水平扫描线(G(N+2))或(G(N-2))上的信号,用于控制上拉模块420的打开时间点即输出上拉控制信号,上拉模块420用于响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N))以打开该级水平扫描线,用于向对应的数据线上施加当前帧图像正常显示所需的灰阶电压,当该行子像素接收灰阶电压进行显示后,第N级下拉维持模块440还在第二电压信号VL2的作用下将第二时钟信号(CK(N+1))或第三时钟信号(CK(N-1))输出至第N级下拉控制信号点(P(N)),进而通过第N级下拉模块430将第N级水平扫描线(G(N))设置为关闭状态,直到显示下一帧图像时再次打开该级水平扫描线。
其中,本实施方式中的GOA电路均以P型场效应管进行示例说明,则设置第一电压信号VH1为高电平,第二电压信号VL2为低电平。
请参阅图5,图5是图4中第N级GOA单元的具体电路连接的结构示意图。如图5所示,第N级上拉控制模块410包括第三晶体管PT3、第四晶体管PT4和第五晶体管PT5。
该第三晶体管PT3的栅极接入正向扫描信号(U2D),该第三晶体管PT3的源极连接前一级GOA单元即第N-2级GOA单元的水平扫描线(G(N-2)),第三晶体管PT3的漏极连接第五晶体管PT5的源极。
第四晶体管PT4的栅极接入反向扫描信号(D2U),第四晶体管PT4的源极连接后一级GOA单元即第N+2级GOA单元的水平扫描线(G(N+2)),第四晶体管PT4的漏极连接第五晶体管PT5的源极。
第五晶体管PT5的栅极接入第四时钟信号(CK(N-2)),第五晶体管PT5的漏极连接第N级栅极信号点(Q(N))。
其中,第N级上拉模块420包括第六晶体管PT6和第一电容器C1;
第六晶体管PT6的栅极连接第N级栅极信号点(Q(N)),第六晶体管PT6的源极接入第一时钟信号(CK(N)),第六晶体管PT6的漏极连接第N级水平扫描线(G(N));
第一电容器C1的一端连接第六晶体管PT6的栅极,电容器C1的另一端连接第N级水平扫描线(G(N))。
其中,第N级下拉模块430包括第七晶体管PT7和第八晶体管PT8。
第七晶体管PT7的栅极连接第N级下拉控制信号点(P(N)),第七晶体管PT7的源极接入第一电压信号VH1,第七晶体管PT7的漏极连接第N级栅极信号点(Q(N))。
第八晶体管PT8的栅极连接第N级下拉控制信号点(P(N)),第八晶体管PT8的源极接入第一电压信号VH1,第八晶体管PT8的漏极连接第N级水平扫描线(G(N))。
其中,通常在第一电压信号VH1与第N级下拉控制信号点(P(N))之间设置第二电容器C2以维持和存储第N级下拉控制信号点(P(N))的电位,使之更稳定。
其中,第N级下拉维持模块440包括第九晶体管PT9、第十晶体管PT10和第十一晶体管PT11;
第九晶体管PT9的栅极连接正向扫描信号(U2D),第九晶体管PT9的源极接入第二时钟信号(CK(N+1)),第九晶体管PT9的漏极连接十一晶体管PT11的栅极;
第十晶体管PT10的栅极连接反向扫描信号(D2U),第十晶体管PT10的源极接入第三时钟信号(CK(N-1)),第十晶体管PT10的漏极连接第十一晶体管PT11的栅极;
第十一晶体管PT11的源极接入第二电压信号VL2,第十一晶体管PT11的漏极连接第N级下拉控制信号点(P(N))。
其中,图5还示出了第N级GOA单元包括的全开控制模块200和级传模块300。
其中,第N级GOA单元还包括下拉稳定模块500,下拉稳定模块500包括第十二晶体管PT12,第十二晶体管PT12的栅极接入全开控制信号(GAS),第十二晶体管PT12的源极接入第一电压信号VH1,第十二晶体管PT12的漏极连接第N级下拉控制信号点(P(N))。该下拉稳定模块500用于在All Gate On阶段时,由于全开控制信号(GAS)的作用而使得下拉模块430中的第N级下拉控制信号点(P(N))位于第一电压信号VH1的高电位,使得第八晶体管PT8和第十晶体管PT10位于截止或关闭状态,进而第N级水平扫描线(G(N))仅受GOA单元中全开控制模块200的影响。
其中,在All Gate On阶段后进入正常显示阶段时,为了增加GOA电路的稳定性,在每级的下拉模块中设置第十三晶体管PT13和第十四晶体管PT14使得每级GOA单元电路中各节点的电位更稳定。具体的,在如图5所示的第N级GOA单元中,第十三晶体管PT13的栅极连接第N级栅极信号点(Q(N)),第十三晶体管PT13的漏极接入第一电压信号VH1,第十三晶体管PT13的源极连接第N级下拉控制信号点(P(N))。第十四晶体管PT14的栅极连接前一级GOA单元的水平扫描线,若正向扫描驱动时,则连接第N-2级GOA单元的水平扫描线(G(N-2)),若反向扫描驱动时,则连接第N+2级GOA单元的水平扫描线(G(N+2));第十四晶体管PT14的漏极接入第一电压信号VH1,第十四晶体管PT14的源极连接第N级下拉控制信号点(P(N))。
此外,为了减少第N级栅极信号点(Q(N))与第一电容器C1之间的漏电流,设置第十五晶体管PT15满足该要求,具体的第十五晶体管PT15的栅极连接第二电压信号VL2,使得第十五晶体管为常开状态,且其漏极和源极分别连接第N级栅极信号点(Q(N))和第一电容器C1。
请参阅图6,图6是图5中第N级GOA单元在All Gate On阶段和正常显示阶段相关信号的波形示意图。
如图6所示,在All Gate On阶段时,四个脉冲信号,CK(N-2)、CK(N-1)、CK(N)、CK(N+1)均为高电平电位,此时由于全开控制信号(GAS)为低电平电位,使得第一晶体管PT1和第十二晶体管PT12导通,第N级下拉控制信号点(P(N))为第一电压信号VH1,其为高电位,使得第七晶体管PT7和第八晶体管PT8截止,第N级水平扫描线(G(N)为全开控制信号(GAS),处于充电状态,能够打开该行扫描线。
同理可知,在All Gate On阶段时,由于本发明提供的GOA电路中每级GOA单元均有相似的电路结构,具体在于四个脉冲信号的连接方式不同,该四个脉冲信号为占空比分别为1/4的脉冲周期,且相邻的脉冲信号间隔设置,即CK(N)与CK(N+4i)为相同的脉冲信号,i为整数。如CK(N-2)、CK(N-1)、CK(N)、CK(N+1)分别与CK(N+2)、CK(N+3)、CK(N+4)、CK(N+5)为相同的脉冲信号。因此每级GOA单元在全开控制信号(GAS)的作用下均能实现对应的扫描线处于充电或打开状态,以实现All Gate On功能。
继续参阅图6所示,在All Gate On阶段后进入正常显示阶段(图6中示例为Display Properly),全开控制信号(GAS)在该阶段为高电平,其可分为图6中1-5共五个区间,实现第N级GOA单元的上拉控制、上拉维持、上拉、下拉和下拉维持(其中帧开始信号为STV信号)。
结合图5所示,以正向扫描驱动为例进行说明,即U2D信号为低电位,D2U信号为高电位。其中,第1区间为上拉控制区间,上拉控制模块510接收前一级GOA单元即第N-2级GOA单元的水平扫描线(G(N-2))的信号,或前一级GOA单元的级传信号STN(N-2),其为低电位,由于正向扫描驱动,第三晶体管PT3打开,且其漏极为低电位,此时CK(N-2)也为低电位,使得第五晶体管PT5打开,进而第N级栅极信号点(Q(N))为低电位。由于此时第一时钟信号CK(N)为高电平,即使上拉模块520将第一时钟信号CK(N)传递至第N级水平扫描线也不能对第N级水平扫描线充电;同时即使级传模块300将第一时钟信号CK(N)传递至下一级GOA单元也不能影响下一级GOA单元中各节点电位的变化,能够使得GOA电路更稳定。
此外第十三晶体管PT13和第十四晶体管PT14打开,使得第N级下拉控制信号点(P(N))为第一电压信号VH1,其为高电位,第七晶体管PT7和第八晶体管PT8截止,使得第N级GOA单元中各节点电位稳定。
其中,第2区间为上拉维持区间,此时第四脉冲信号CK(N-2)为高电平,第五晶体管PT5和第十四晶体管PT14截止,该GOA单元中各节点的电位基本不变。
其中,第3区间为上拉区间,此时第一时钟信号CK(N)为低电平,由于第十五晶体管PT15是常开状态,使得第六晶体管PT6将第一时钟信号CK(N)传递至第N级水平扫描线(G(N)),以打开该级水平扫描线。
可以理解的是,级传模块300中的第二晶体管将第一时钟信号CK(N)作为级传信号STN(N)传递至下一级GOA单元,即第N+2级GOA单元的上拉控制电路。
其中,第4区间为下拉区间,此时第九晶体管PT9将第二时钟信号CK(N+1)的低电位信号传递至第十一晶体管PT11的栅极,第十一晶体管PT11为导通状态,将第二电压信号VL2的低电位传递至第N级下拉控制信号点(P(N)),使得第七晶体管PT7和第八晶体管PT8导通,进而第N级栅极信号点(Q(N))和第N级水平扫描线(G(N))均为第一电压信号VH1的高电位,使得第N级水平扫描线(G(N))为截止状态。
其中,第5区间为下拉维持区间,此时第二时钟信号CK(N+1)为高电平,进而第十一晶体管PT11截止,该级GOA单元中各节点电位基本不变,直至下一帧图像需要该级水平扫描线驱动时重新进入正常显示阶段的1至5区间。
可以理解的,在All Gate on阶段后进入正常显示时,需要将各级水平扫描线复位,使之为截止或关闭状态,其中图6中0区间为复位区间,通常控制第N级下拉控制信号点(P(N))为低电位,使得第七晶体管PT7和第八晶体管PT8导通,进而将第一电压信号VH1的高电位分别传递至第N级栅极信号点(Q(N))和第N级水平扫描线(G(N))。
其中,图6中还示出了第N+2级GOA单元中第N+2级下拉控制信号点(P(N+2))和第N+2级水平扫描线(G(N+2))在All Gate On阶段和正常显示阶段时的电位变化。具体的,在AllGate On阶段由于全开控制信号(GAS)的影响,其为低电位以打开该行的水平扫描线用于清除残留电位;在正常显示阶段,其前一级GOA单元即第N级GOA单元正常显示后,第四时钟信号CK(N-2)(其与CK(N+2)相同)为低电平时,打开该行的水平扫描线,以进行该行扫描线连接的像素单元的正常灰阶显示。
其中,若第N级GOA单元工作在反向扫描驱动时,则正向扫描信号(U2D)为高电位,反向扫描信号(D2U)为低电位,每级GOA单元电路中各节点变化具有与上述正向扫描驱动时的变化相似,此处不再赘述。
其中,在其他实施方式中,上述GOA电路中每个晶体管还可以是N型结型场效应管、P型金属-氧化物-半导体场效应管(MOS-FET)、N型金属-氧化物-半导体场效应管。当晶体管为P型时,各节点的电位与上述正向扫描驱动时的电位变化相同;晶体管为N型时,各节点的电位与上述正向扫描驱动时的电位变化相反,且第一电压信号VH1和第二电压信号VL2也与上述正向扫描驱动时的电位相反,即当晶体管为N型时,第一电压信号VH1为低电平,第二电压信号VL2为高电平,此处不再赘述。
请参阅图7,图7是本发明提供的一种显示装置一实施方式的结构示意图。该显示装置70包括上述本发明提供的一种GOA电路。
具体的,该显示装置70是液晶显示器或发光二极管显示器(LED显示器),其包括显示面板710和上述本发明提供的一种GOA电路720。
请参阅图8,图8是本发明提供的GOA电路的驱动方法一实施方式的流程示意图。其中图8中的GOA电路与上述显示装置中包括的GOA电路720具有相同的结构和作用,即与上述本发明提供的一种GOA电路相同,该驱动方法包括以下步骤:
步骤801:将GOA电路设置为多个级联的GOA单元,且设置第N级GOA单元用于对显示装置的显示区域的第N级水平扫描线(G(N))充电;
步骤802:在All Gate On阶段时,将第N级水平扫描线(G(N))连接一全开控制信号(GAS),以实现在全开控制信号(GAS)的作用下所有GOA单元对应的水平扫描线均为充电状态;
其中N为大于或等于1的正整数。
其中,步骤802中将第N级水平扫描线(G(N))连接一全开控制信号(GAS)的步骤进一步包括:将第一晶体管的栅极与源极短接并接入全开控制信号(GAS),同时将第一晶体管的漏极与第N级水平扫描线(G(N))连接。
可以理解的是,若第一晶体管为P型晶体管,且全开控制信号(GAS)为低电平时,则第一晶体管导通,且其漏极与源极的电位相同为全开控制信号(GAS)的低电平,此时第N级水平扫描线(G(N))也是低电平,使其为充电状态或打开状态。
进一步的,在All Gate On阶段后,设置全开控制信号(GAS)为高电平,以用于GOA单元的正常显示。
其中,在步骤802之后,该驱动方法还进一步包括以下步骤:
在正常显示阶段时,将第N级上拉控制模块输出上拉控制信号至第N级栅极信号点(Q(N));
上拉模块响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N));
当第N级水平扫描线(G(N))响应第一时钟信号(CK(N))充电后,第N级下拉维持模块将第二时钟信号(CK(N+1)或第三时钟信号(CK(N-1))输出至第N级下拉控制信号点(P(N));
下拉模块根据第N级下拉控制信号点(P(N))的电位,将第一电压信号分别传递至第N级栅极信号点(Q(N))和第N级水平扫描线(G(N))以实现第N级水平扫描线(G(N))的关闭状态;
第N级下拉维持模块继续响应第二时钟信号(CK(N+1)或第三时钟信号CK(N-1))维持第N级水平扫描线(G(N))为关闭状态。
其中,第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块与上述GOA电路中第N级上拉控制模块410、第N级上拉模块420、第N级下拉模块430和第N级下拉维持模块440相同,其能够对应执行在正常显示阶段时每个模块的功能,此时不再赘述。
其中,在正常显示阶段时,将第N级上拉控制模块输出上拉控制信号至第N级栅极信号点(Q(N))的步骤之前,该驱动方法还包括步骤:
将第N级水平扫描线复位以呈截止或关闭状态。
其中,在上拉模块响应上拉控制信号将第一时钟信号(CK(N))输出至第N级水平扫描线(G(N))的步骤时,该驱动方法进一步包括以下步骤:
将第二晶体管的栅极与第N级栅极信号点(Q(N))连接,将第二晶体管的源极与第一时钟信号(CK(N))连接,当第N级栅极信号点(Q(N))打开第二晶体管时,将第一时钟信号(CK(N))作为级传信号(STN(N))通过第二晶体管的漏极传递至下一级GOA单元。
进一步的,在执行步骤802时,该驱动方法还进一步包括以下步骤:
在All Gate On阶段时,通过全开控制信号(GAS)打开第十二晶体管的栅极,将第十二晶体管的源极接入的第一电压信号传递至第N级下拉控制信号点(P(N)),使得下拉模块与第N级栅极信号点(Q(N))和第N级水平扫描线(G(N))呈断开状态。参考上述相关内容,使得下拉模块与第N级栅极信号点(Q(N))和第N级水平扫描线(G(N))呈断开状态具体是使得下拉模块与第N级下拉控制信号点(P(N))连接的第七晶体管和第八晶体管截止。其中本实施方式中第七晶体管和第八晶体管截止能够使得整个GOA电路在All Gate On阶段时各节点电位更稳定。
区别于现有技术,本发明提供的GOA电路、显示装置及GOA电路的驱动方法,通过将GOA电路设置为包括多个级联的GOA单元,第N级GOA单元用于对显示区域的第N级水平扫描线(G(N))充电,在AllGate On阶段时,将第N级水平扫描线(G(N))连接一全开控制信号(GAS),用于在全开控制信号(GAS)的作用下实现所有GOA单元对应的第N级水平扫描线(G(N)均为充电状态,同时设置第十二晶体管的栅极连接该全开控制信号(GAS),以稳定控制第N级下拉控制信号点(P(N))的电位。在正常显示阶段,通过第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块实现第N级水平扫描线(G(N))的充电状态及充电后的关闭状态,此外还设置一级传信号与时钟信号连接,避免了在All Gate On阶段后,水平扫描线电位不能复位而造成的级传失误。
以上仅为本发明的实施方式,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (8)
1.一种GOA电路,用于驱动显示装置,其特征在于,所述GOA电路包括多个级联的GOA单元,第N级所述GOA单元包括一级传模块、第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块;
所述级传模块包括第二晶体管,所述第二晶体管的栅极与第N级栅极信号点(Q(N))连接,所述第二晶体管的源极与第一时钟信号(CK(N))连接,用于在所述第N级栅极信号点(Q(N))打开所述第二晶体管时,将所述第一时钟信号(CK(N))作为级传信号(STN(N))通过所述第二晶体管的漏极传递至下一级所述GOA单元;
所述第N级上拉控制模块的输出端连接至所述第N级栅极信号点(Q(N));
所述第N级上拉模块的输入端连接所述第N级栅极信号点(Q(N)),所述第N级上拉模块的控制端接入所述第一时钟信号(CK(N)),所述第N级上拉模块的输出端连接所述第N级水平扫描线(G(N));
所述第N级下拉模块的输入端与第N级下拉控制信号点(P(N))连接,所述第N级下拉模块的控制端连接第一电压信号,所述第N级下拉模块的输出端分别连接所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N));
所述第N级下拉维持模块的控制端连接于第二时钟信号(CK(N+1)) 或第三时钟信号(CK(N-1)),所述第N级下拉维持模块的输出端连接所述第N级下拉控制信号点(P(N));
其中,所述第N级上拉控制模块输出上拉控制信号至所述第N级栅极信号点(Q(N)),使得所述上拉模块响应所述上拉控制信号将所述第一时钟信号(CK(N))输出至所述第N级水平扫描线(G(N))上,当所述第N级水平扫描线(G(N))响应所述第一时钟信号(CK(N))充电后,所述第N级下拉维持模块将所述第二时钟信号(CK(N+1)) 或所述第三时钟信号(CK(N-1))输出至所述第N级下拉控制信号点(P(N)),使得所述下拉模块将所述第一电压信号分别传递至所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N)),实现所述第N级水平扫描线(G(N))的关闭状态,进而所述第N级下拉维持模块继续响应所述第二时钟信号(CK(N+1)) 或所述第三时钟信号( CK(N-1))维持所述第N级水平扫描线(G(N))为关闭状态;
第N级所述GOA单元用于对所述显示装置的显示区域的第N级水平扫描线(G(N))充电,所述第N级水平扫描线(G(N))连接一全开控制信号(GAS),用于在所述全开控制信号(GAS)的作用下实现所有所述GOA单元对应的水平扫描线均为充电状态,其中N为大于或等于1的正整数。
2.根据权利要求1所述的GOA电路,其特征在于,第N级所述GOA单元包括一全开控制模块,所述全开控制模块包括第一晶体管,所述第一晶体管的栅极与源极短接并接入所述全开控制信号(GAS),所述第一晶体管的漏极与所述第N级水平扫描线(G(N))连接。
3.根据权利要求1所述的GOA电路,其特征在于,所述第N级上拉控制模块包括第三晶体管、第四晶体管和第五晶体管;
所述第三晶体管的栅极接入正向扫描信号(U2D),所述第三晶体管的源极连接前一级所述GOA单元的水平扫描线(G(N-2)),所述第三晶体管的漏极连接所述第五晶体管的源极;
所述第四晶体管的栅极接入反向扫描信号(D2U),所述第四晶体管的源极连接后一级所述GOA单元的水平扫描线(G(N+2)),所述第四晶体管的漏极连接所述第五晶体管的源极;
所述第五晶体管的栅极接入第四时钟信号(CK(N-2)),所述第五晶体管的漏极连接所述第N级栅极信号点(Q(N))。
4.根据权利要求1所述的GOA电路,其特征在于,所述第N级上拉模块包括第六晶体管和第一电容器;
所述第六晶体管的栅极连接所述第N级栅极信号点(Q(N)),所述第六晶体管的源极接入所述第一时钟信号(CK(N)),所述第六晶体管的漏极连接所述第N级水平扫描线(G(N));
所述第一电容器的一端连接所述第六晶体管的栅极,所述电容器的另一端连接所述第N级水平扫描线(G(N))。
5.根据权利要求1所述的GOA电路,其特征在于,所述第N级下拉模块包括第七晶体管和第八晶体管;
所述第七晶体管的栅极连接所述第N级下拉控制信号点(P(N)),所述第七晶体管的源极接入所述第一电压信号,所述第七晶体管的漏极连接所述第N级栅极信号点(Q(N));
所述第八晶体管的栅极连接所述第N级下拉控制信号点(P(N)),所述第八晶体管的源极接入所述第一电压信号,所述第八晶体管的漏极连接所述第N级水平扫描线(G(N));
所述第N级下拉维持模块包括第九晶体管、第十晶体管和第十一晶体管;
所述第九晶体管的栅极连接正向扫描信号(U2D),所述第九晶体管的源极接入所述第二时钟信号(CK(N+1)),所述第九晶体管的漏极连接所述十一晶体管的栅极;
所述第十晶体管的栅极连接反向扫描信号(D2U),所述第十晶体管的源极接入所述第三时钟信号(CK(N-1)),所述第十晶体管的漏极连接所述第十一晶体管的栅极;
所述第十一晶体管的源极接入第二电压信号,所述第十一晶体管的漏极连接所述第N级下拉控制信号点(P(N))。
6.根据权利要求5所述的GOA电路,其特征在于,第N级所述GOA单元还包括下拉稳定模块,所述下拉稳定模块包括第十二晶体管,所述第十二晶体管的栅极接入所述全开控制信号(GAS),所述第十二晶体管的源极接入所述第一电压信号,所述第十二晶体管的漏极连接所述第N级下拉控制信号点(P(N))。
7.一种显示装置,其特征在于,所述显示装置包括如权利要求1至6中任意一项所述的GOA电路。
8.一种GOA电路的驱动方法,用于驱动显示装置,其特征在于,所述驱动方法包括以下步骤:
将GOA电路设置为多个级联的GOA单元,第N级所述GOA单元包括一级传模块、第N级上拉控制模块、第N级上拉模块、第N级下拉模块和第N级下拉维持模块;
所述级传模块包括第二晶体管,所述第二晶体管的栅极与第N级栅极信号点(Q(N))连接,所述第二晶体管的源极与第一时钟信号(CK(N))连接,用于在所述第N级栅极信号点(Q(N))打开所述第二晶体管时,将所述第一时钟信号(CK(N))作为级传信号(STN(N))通过所述第二晶体管的漏极传递至下一级所述GOA单元;且设置第N级所述GOA单元用于对所述显示装置的显示区域的第N级水平扫描线(G(N))充电;
所述第N级上拉控制模块的输出端连接至所述第N级栅极信号点(Q(N));
所述第N级上拉模块的输入端连接所述第N级栅极信号点(Q(N)),所述第N级上拉模块的控制端接入所述第一时钟信号(CK(N)),所述第N级上拉模块的输出端连接所述第N级水平扫描线(G(N));
所述第N级下拉模块的输入端与第N级下拉控制信号点(P(N))连接,所述第N级下拉模块的控制端连接第一电压信号,所述第N级下拉模块的输出端分别连接所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N));
所述第N级下拉维持模块的控制端连接于第二时钟信号(CK(N+1)或第三时钟信号CK(N-1)),所述第N级下拉维持模块的输出端连接所述第N级下拉控制信号点(P(N));
在All Gate On阶段时,将所述第N级水平扫描线(G(N))连接一全开控制信号(GAS),以实现在所述全开控制信号(GAS)的作用下所有所述GOA单元对应的水平扫描线均为充电状态;
其中N为大于或等于1的正整数;
在正常显示阶段时,将所述第N级上拉控制模块输出上拉控制信号至所述第N级栅极信号点(Q(N));
所述上拉模块响应所述上拉控制信号将所述第一时钟信号(CK(N))输出至所述第N级水平扫描线(G(N));
当所述第N级水平扫描线(G(N))响应所述第一时钟信号(CK(N))充电后,所述第N级下拉维持模块将所述第二时钟信号(CK(N+1)) 或所述第三时钟信号(CK(N-1))输出至所述第N级下拉控制信号点(P(N));
所述下拉模块根据所述第N级下拉控制信号点(P(N))的电位,将所述第一电压信号分别传递至所述第N级栅极信号点(Q(N))和所述第N级水平扫描线(G(N))以实现所述第N级水平扫描线(G(N))的关闭状态;
所述第N级下拉维持模块继续响应所述第二时钟信号(CK(N+1)) 或所述第三时钟信号( CK(N-1))维持所述第N级水平扫描线(G(N))为关闭状态。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510613238.6A CN105139796B (zh) | 2015-09-23 | 2015-09-23 | 一种goa电路、显示装置和goa电路的驱动方法 |
US14/889,423 US10204579B2 (en) | 2015-09-23 | 2015-10-21 | GOA circuits, display devices and the driving methods of the GOA circuits |
PCT/CN2015/092363 WO2017049687A1 (zh) | 2015-09-23 | 2015-10-21 | 一种goa电路、显示装置和goa电路的驱动方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510613238.6A CN105139796B (zh) | 2015-09-23 | 2015-09-23 | 一种goa电路、显示装置和goa电路的驱动方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105139796A CN105139796A (zh) | 2015-12-09 |
CN105139796B true CN105139796B (zh) | 2018-03-09 |
Family
ID=54725119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510613238.6A Active CN105139796B (zh) | 2015-09-23 | 2015-09-23 | 一种goa电路、显示装置和goa电路的驱动方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10204579B2 (zh) |
CN (1) | CN105139796B (zh) |
WO (1) | WO2017049687A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105118465B (zh) * | 2015-09-23 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及其驱动方法、液晶显示器 |
TWI613632B (zh) * | 2017-02-20 | 2018-02-01 | 友達光電股份有限公司 | 閘極驅動電路 |
CN108399899A (zh) * | 2018-01-29 | 2018-08-14 | 南京中电熊猫平板显示科技有限公司 | 一种双向扫描栅极驱动电路 |
CN109559697B (zh) * | 2018-12-26 | 2021-05-07 | 厦门天马微电子有限公司 | 一种移位寄存器单元及扫描电路 |
CN114067713B (zh) * | 2020-07-31 | 2024-01-23 | 京东方科技集团股份有限公司 | 显示面板及显示装置 |
CN112017583A (zh) * | 2020-09-09 | 2020-12-01 | 武汉华星光电技术有限公司 | 多路复用栅极驱动电路及显示面板 |
CN112150960A (zh) * | 2020-09-17 | 2020-12-29 | 福建华佳彩有限公司 | 一种双输出gip电路 |
CN112599069B (zh) * | 2020-12-22 | 2023-09-01 | 京东方科技集团股份有限公司 | 栅极驱动单元、栅极驱动电路和显示装置 |
CN113284459B (zh) * | 2021-07-19 | 2021-10-22 | 深圳市柔宇科技股份有限公司 | 扫描驱动单元、扫描驱动电路、阵列基板及显示器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098140A (zh) * | 2010-09-02 | 2013-05-08 | 夏普株式会社 | 移位寄存器及显示装置 |
CN104766584A (zh) * | 2015-04-27 | 2015-07-08 | 深圳市华星光电技术有限公司 | 具有正反向扫描功能的goa电路 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1755783A (zh) * | 2004-09-27 | 2006-04-05 | 中华映管股份有限公司 | 液晶显示装置的电荷中和控制电路及其方法 |
JP4912186B2 (ja) * | 2007-03-05 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
GB2452278A (en) * | 2007-08-30 | 2009-03-04 | Sharp Kk | A scan pulse shift register for an active matrix LCD display |
TW200910308A (en) | 2007-08-31 | 2009-03-01 | Toppoly Optoelectronics Corp | Image display system, liquid crystal display and discharge circuit of the same |
JP5063706B2 (ja) * | 2007-12-27 | 2012-10-31 | シャープ株式会社 | シフトレジスタおよび表示装置 |
KR101341005B1 (ko) * | 2008-12-19 | 2013-12-13 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
US8923472B2 (en) * | 2010-09-02 | 2014-12-30 | Sharp Kabushiki Kaisha | Flip flop, shift register, driver circuit, and display device |
WO2013146058A1 (ja) | 2012-03-30 | 2013-10-03 | シャープ株式会社 | 表示装置 |
CN202771779U (zh) * | 2012-05-07 | 2013-03-06 | 京东方科技集团股份有限公司 | 一种阵列基板行驱动电路、阵列基板及显示装置 |
KR102276726B1 (ko) * | 2014-03-10 | 2021-07-13 | 엘지디스플레이 주식회사 | 표시장치 |
CN104167191B (zh) | 2014-07-04 | 2016-08-17 | 深圳市华星光电技术有限公司 | 用于平板显示的互补型goa电路 |
KR102167138B1 (ko) * | 2014-09-05 | 2020-10-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그를 이용한 표시 장치 |
KR101679923B1 (ko) * | 2014-12-02 | 2016-11-28 | 엘지디스플레이 주식회사 | 스캔 구동부를 포함하는 표시패널 및 그의 구동방법 |
CN104575353B (zh) * | 2014-12-30 | 2017-02-22 | 厦门天马微电子有限公司 | 一种驱动电路、阵列基板及显示装置 |
CN104766575B (zh) | 2015-04-07 | 2017-10-17 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN104766586B (zh) * | 2015-04-29 | 2017-08-29 | 合肥京东方光电科技有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置 |
CN104934002B (zh) * | 2015-06-04 | 2018-03-27 | 武汉华星光电技术有限公司 | 一种扫描驱动电路 |
CN104916262B (zh) * | 2015-06-04 | 2017-09-19 | 武汉华星光电技术有限公司 | 一种扫描驱动电路 |
CN104916261B (zh) * | 2015-06-04 | 2017-12-22 | 武汉华星光电技术有限公司 | 一种扫描驱动电路 |
CN105047158B (zh) * | 2015-08-21 | 2017-11-10 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
CN105047160B (zh) * | 2015-08-24 | 2017-09-19 | 武汉华星光电技术有限公司 | 一种扫描驱动电路 |
CN105185333B (zh) * | 2015-09-14 | 2018-05-11 | 深圳市华星光电技术有限公司 | 一种液晶显示装置的栅极驱动电路 |
CN105118462B (zh) * | 2015-09-21 | 2018-09-18 | 深圳市华星光电技术有限公司 | 扫描驱动电路及具有该电路的液晶显示装置 |
CN105118465B (zh) * | 2015-09-23 | 2018-01-30 | 深圳市华星光电技术有限公司 | 一种goa电路及其驱动方法、液晶显示器 |
CN105118464B (zh) * | 2015-09-23 | 2018-01-26 | 深圳市华星光电技术有限公司 | 一种goa电路及其驱动方法、液晶显示器 |
CN105118416B (zh) * | 2015-09-23 | 2018-01-05 | 深圳市华星光电技术有限公司 | 一种goa电路、显示装置和goa电路的驱动方法 |
CN105139820B (zh) * | 2015-09-29 | 2017-11-10 | 深圳市华星光电技术有限公司 | 一种goa电路及液晶显示器 |
US9792871B2 (en) * | 2015-11-18 | 2017-10-17 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Gate driver on array circuit and liquid crystal display adopting the same |
CN105575349B (zh) * | 2015-12-23 | 2018-03-06 | 武汉华星光电技术有限公司 | Goa电路及液晶显示装置 |
-
2015
- 2015-09-23 CN CN201510613238.6A patent/CN105139796B/zh active Active
- 2015-10-21 US US14/889,423 patent/US10204579B2/en active Active
- 2015-10-21 WO PCT/CN2015/092363 patent/WO2017049687A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103098140A (zh) * | 2010-09-02 | 2013-05-08 | 夏普株式会社 | 移位寄存器及显示装置 |
CN104766584A (zh) * | 2015-04-27 | 2015-07-08 | 深圳市华星光电技术有限公司 | 具有正反向扫描功能的goa电路 |
Also Published As
Publication number | Publication date |
---|---|
US20170169784A1 (en) | 2017-06-15 |
US10204579B2 (en) | 2019-02-12 |
WO2017049687A1 (zh) | 2017-03-30 |
CN105139796A (zh) | 2015-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105139796B (zh) | 一种goa电路、显示装置和goa电路的驱动方法 | |
CN105118416B (zh) | 一种goa电路、显示装置和goa电路的驱动方法 | |
CN105469761B (zh) | 用于窄边框液晶显示面板的goa电路 | |
CN105489180B (zh) | Goa电路 | |
CN105206237B (zh) | 应用于In Cell型触控显示面板的GOA电路 | |
CN104732940B (zh) | Cmos栅极驱动电路 | |
CN105118470B (zh) | 一种栅极驱动电路及栅极驱动方法、阵列基板和显示面板 | |
CN108010498A (zh) | 一种goa电路及液晶面板、显示装置 | |
CN102834871A (zh) | 移位寄存器 | |
CN107958656A (zh) | Goa电路 | |
CN101587700B (zh) | 液晶显示器及驱动液晶显示器的方法 | |
CN103454823B (zh) | 一种阵列基板及液晶显示面板 | |
CN105139820B (zh) | 一种goa电路及液晶显示器 | |
CN103412427B (zh) | 一种液晶显示面板 | |
CN106782389A (zh) | 一种阵列基板行驱动电路 | |
CN108535924B (zh) | 液晶显示装置及其驱动方法 | |
CN105118464B (zh) | 一种goa电路及其驱动方法、液晶显示器 | |
CN101320539A (zh) | 显示器以及驱动显示器的方法 | |
CN105741717A (zh) | 显示装置 | |
CN102460553A (zh) | 显示驱动电路、显示装置和显示驱动方法 | |
CN105374331A (zh) | 栅极驱动电路和使用栅极驱动电路的显示器 | |
CN101178879B (zh) | 液晶显示器的显示面板及其驱动方法 | |
CN104050946B (zh) | 多相栅极驱动器及其显示面板 | |
CN101814273A (zh) | 液晶显示装置 | |
US11335287B2 (en) | Display panel, driving method for a display panel, and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Patentee after: Wuhan China Star Optoelectronics Technology Co.,Ltd. Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. Patentee before: Wuhan China Star Optoelectronics Technology Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |