JP4574261B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4574261B2
JP4574261B2 JP2004210815A JP2004210815A JP4574261B2 JP 4574261 B2 JP4574261 B2 JP 4574261B2 JP 2004210815 A JP2004210815 A JP 2004210815A JP 2004210815 A JP2004210815 A JP 2004210815A JP 4574261 B2 JP4574261 B2 JP 4574261B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
region
semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004210815A
Other languages
English (en)
Other versions
JP2006032735A5 (ja
JP2006032735A (ja
Inventor
舜平 山崎
博信 小路
慎志 前川
理 中村
達也 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004210815A priority Critical patent/JP4574261B2/ja
Publication of JP2006032735A publication Critical patent/JP2006032735A/ja
Publication of JP2006032735A5 publication Critical patent/JP2006032735A5/ja
Application granted granted Critical
Publication of JP4574261B2 publication Critical patent/JP4574261B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、結晶性半導体膜を有する逆スタガ薄膜トランジスタを有する半導体装置の作製方法に関するものである。
近年、液晶ディスプレイ(LCD)やELディスプレイに代表されるフラットパネルディスプレイ(FPD)は、これまでのCRTに替わる表示装置として注目を集めている。特にアクティブマトリクス駆動の大型液晶パネルを搭載した大画面液晶テレビの開発は、液晶パネルメーカーにとって注力すべき重要な課題になっている。また、近年液晶テレビに追随し、大画面ELテレビの開発も行われている。
従来の液晶装置又はEL表示装置(以下、発光表示装置と示す。)において、各画素を駆動する半導体素子としてはアモルファスシリコンを用いた薄膜トランジスタ(以下、TFTと示す。)が用いられている。
一方、従来の液晶テレビにおいては、視野角特性の限界、液晶材料等が原因の高速動作の限界による画像のぼやけが欠点であったが、近年それを解消する新たな表示モードとして、OCBモードが提案されている(非特許文献1)。
長広恭明他編、「日経マイクロデバイス別冊 フラットパネル・ディスプレイ2002」、日系BP社、2001年10月、P102−109
しかしながら、非晶質半導体膜を用いたTFTを直流駆動した場合は、しきい値がずれやすく、それに伴いTFTの特性バラツキが生じやすい。このため、非晶質半導体膜を用いたTFTを画素のスイッチングに用いた発光表示装置は、輝度ムラが発生する。このような現象は、対角30インチ以上(典型的には40インチ以上)の大画面TVであるほど顕著であり、画質の低下が深刻な問題である。
一方、LCDの画質を向上させるために高速動作が可能なスイッチング素子が必要とされている。しかしながら、非晶質半導体膜を用いたTFTでは限界がある。例えば、OCBモードの液晶表示装置を実現することが困難となる。
本発明は、このような状況に鑑みなされたものであり、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なTFTを有する半導体装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な半導体装置の作製方法を提供する。
本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜から触媒元素を除いた後、逆スタガ型TFTを形成することを要旨とする。
また、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜に5族元素(15族元素)を有する半導体膜または希ガス元素を有する半導体膜
を形成し加熱して、触媒元素を結晶性半導体膜から除去した後、逆スタガ型TFTを形成することを要旨とする。なお、該結晶性半導体膜に5族元素(15族元素)を有する半導
体膜を形成した場合、5族元素(15族元素)を有する半導体膜をソース領域及びドレイ
ン領域として用いて、nチャネル型TFTを形成する。また、5族元素(15族元素)を
有する半導体膜に3族元素(13族元素)を添加して、pチャネル型TFTを形成する。
さらには、希ガス元素を有する半導体膜を形成した場合、加熱の後に希ガス元素を有する半導体膜を除去し、ソース領域及びドレイン領域を形成して、nチャネル型TFT又はpチャネル型TFTを形成する。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域を形成し、第1の半導体領域触媒元素を添加し加熱し、第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後、第1の半導体領域及び前記第2の半導体領域を加熱し、第2の半導体領域をエッチングしてソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域を形成し、第1の半導体領域触媒元素を添加し加熱し、第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後、第1の半導体領域及び前記第2の半導体領域を加熱し、第2の半導体領域に接するソース電極及びドレイン電極を形成した後、加熱された第2の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成する半導体装置の作製方法である。
なお、上記不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた元素である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域を形成し、第1の半導体領域に触媒元素を添加し加熱し、第1の半導体領域上に第1の不純物元素を有する第2の半導体領域を形成した後、第1の半導体領域及び第2の半導体領域を加熱し、第2の半導体領域を除去し、第1の半導体領域に接して第2の不純物元素を有するソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域を形成し、第1の半導体領域触媒元素を添加し加熱し、第1の半導体領域上に不純物元素を有する第2の半導体領域を形成した後、第1の半導体領域及び第2の半導体領域を加熱し、第2の半導体領域に接するソース電極及びドレイン電極を形成した後、第2の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成する半導体装置の作製方法である。
なお、第1の不純物元素はHe、Ne、Ar、Kr、Xeから選ばれた一種または複数種であり、第2の不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた一種または複数種である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域を形成し、第1の半導体領域触媒元素を添加し加熱し、第1の半導体領域上に第1の不純物元素を有する第2の半導体領域及び第3の半導体領域を形成した後、第1の半導体領域乃至前記第3の半導体領域を加熱し、第2の半導体領域を第1のマスクで覆い、かつ第3の半導体領域の一部を第2のマスクで覆って第2の不純物元素を添加し、第2の半導体領域の一部、及び第2の半導体領域のマスクで覆われた領域をエッチングしてソース領域及びドレイン領域を形成し、ソース領域及びドレイン領域に接するソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域を形成し、第1の半導体領域触媒元素を添加し加熱し、第1の半導体領域上に第1の不純物元素を有する第2の半導体領域及び第3の半導体領域を形成した後、第1の半導体領域乃至前記第3の半導体領域を加熱し、第2の半導体領域を第1のマスクで覆い、かつ前記第3の半導体領域の一部を第2のマスクで覆って第2の不純物元素を添加し、第2の半導体領域に接するソース電極及びドレイン電極、並びに第2の不純物元素が添加された第3の半導体領域に接するソース電極及びドレイン電極を形成した後、第2の半導体領域の露出部、及び第2の不純物元素が添加された第3の半導体領域の露出部をエッチングしてソース領域及びドレイン領域を形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域及び第2の半導体領域を形成し、第1の半導体領域触媒元素を添加し加熱し、第1の半導体領域及び第2の半導体領域のそれぞれを覆う第1のマスクを形成した後、第1の不純物元素を添加し加熱し、第1の半導体領域を覆う第2のマスク、及び第2の半導体領域の一部を覆う第3のマスクを形成し、第2の領域に第2の不純物元素を添加し、第1の半導体領域の第1の不純物元素が添加された領域、及び半導体領域の第2の不純物元素が添加された領域それぞれに接する、第1及び第2のソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域及び第2の半導体領域を形成し、第1の半導体領域及び第2の半導体領域に触媒元素を添加し加熱し、第1の半導体領域上に希ガス元素を有する第3の半導体領域を形成し、第1の半導体領域乃至第3の半導体領域を加熱した後、第3の半導体領域を除去し、第1の半導体領域に第1の不純物元素を添加し、第2の半導体領域に第2の不純物元素を添加し、第1の半導体領域の第1の不純物元素が添加された領域、及び半導体領域の第2の不純物元素が添加された領域それぞれに接する第1及び第2のソース電極及びドレイン電極を形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域及び第2の半導体領域を形成し、第1の半導体領域及び前記第2の半導体領域に触媒元素を添加し加熱し、第1の半導体領域及び第2の半導体領域上に第1の不純物元素を有する第3の半導体領域及び第4の半導体領域を形成し加熱し、第4の半導体領域に第2の不純物元素を添加し、第3の半導体領域及び前記第4の半導体領域をエッチングして第1及び第2のソース領域及びドレイン領域を形成し、第1及び第2のソース領域及びドレイン領域それぞれに接する第1及び第2のソース電極及びドレインを形成する半導体装置の作製方法である。
また、本発明の一は、基板上にゲート電極を形成し、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に第1の半導体領域及び第2の半導体領域を形成し、第1の半導体領域及び第2の半導体領域に触媒元素を添加し加熱し、第1の半導体領域及び第2の半導体領域上に第1の不純物元素を有する第3の半導体領域及び第4の半導体領域を形成し加熱し、第4の半導体領域に第2の不純物元素を添加し、第3の半導体領域に接する第1のソース電極及びドレイン電極、並びに第4の半導体領域に接する第2のソース電極及びドレイン電極を形成した後、第3の半導体領域及び前記第4の半導体領域の露出部をエッチングして、第1及び第2のソース領域及びドレイン領域を形成する半導体装置の作製方法である。
なお、前記第1の不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた一種または複数種であり、前記第2の不純物元素は、ボロンである。
また、前記触媒元素は、ボタングステン、モリブデン、ジルコニア、ハフニウム、ビスマス、ニオブ、タンタル、クロム、コバルト、ニッケル、及び白金から選ばれる一つ又は複数である。
また、本発明の一は、上記半導体装置を有する液晶テレビジョン、若しくはELテレビジョンである。
また、本発明において、半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ICタグ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示装置があげられる。
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線(FPC:Flexible Printed Circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)やCPUが直接実装されたモジュールも全て表示装置に含むものとする。
本発明により、結晶性半導体膜を有する逆スタガ型TFTを形成することができる。このため少ないマスク数でTFTを形成することができる。また、本発明で形成されるTFTは、結晶性半導体膜で形成されるため非晶質半導体膜で形成される逆スタガ型TFTと比較して移動度が高い。また、ソース領域及びドレイン領域には、アクセプター型元素又はドナー型元素に加え、触媒元素をも含む。このため、抵抗率の低いソース領域及びドレイン領域が形成できる。この結果、高速動作が必要な半導体装置を作製することが可能である。代表的には、OCBモードのような応答速度が速く且つ高視野角な表示が可能な液晶表示装置を製造することが可能である。
また、非晶質半導体膜で形成されるTFTと比較して、しきい値のずれが生じにくく、TFT特性のバラツキを低減することが可能である。このため、非晶質半導体膜で形成されるTFTをスイッチング素子として用いたEL表示装置と比較して、表示ムラを低減することが可能であり、信頼性の高い半導体装置を作製することが可能である。
更には、ゲッタリング工程により、成膜段階で半導体膜中に混入する金属元素をもゲッタリングするため、オフ電流を低減することが可能である。このため、このようなTFTを表示装置、例えば液晶表示装置のスイッチング素子に設けることにより、コントラストを向上させることが可能である。
さらには、上記の作製工程により形成された半導体装置を有する液晶テレビジョン並びにELテレビジョンを、スループットや歩留まりを高く低コストに作製することができる。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
(実施形態1)
本実施形態においては、結晶性半導体膜を有する逆スタガ型TFTの作製工程を図1を用いて説明する。
図1(A)に示すように、基板101上に第1の導電層102を形成し、第1の導電層上に第1の絶縁膜103及び第2の絶縁膜104を形成する。次に、第2の絶縁膜104上に第1の半導体膜105を形成し、第1の半導体膜105上に触媒元素層を形成する。
基板101としては、ガラス基板、石英基板、アルミナなどのセラミック等絶縁物質で形成される基板、シリコンウェハ、金属板等を用いることができる。また、基板101として、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mmのような大面積基板を用いることができる。
第1の導電層102は、第1の導電膜を成膜し、次に、第2の導電膜上にフォトリソグラフィ工程によりマスクを形成し、該マスクを用いてエッチングして、形成することが好ましい。第1の導電膜は、印刷法、電界メッキ法、PVD法(Physical Vapor Deposition)、CVD法(Chemical Vapor Deposition)、蒸着法等の公知の手法により高融点材料を用いて形成することが好ましい。高融点材料を用いることにより、後の加熱工程が可能となる。高融点材料としては、タングステン(W)、モリブデン(Mo)、ジルコニア(Zr)、ハフニウム(Hf)、ビスマス(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、白金(Pt)等の金属又はその合金、若しくはその金属窒化物を適宜用いることができる。また、これら複数の層を積層して形成しても良い。代表的には、基板表面に窒化タンタル膜、その上にタングステン膜を積層してもよい。なお、後の加熱工程が、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプから選ばれた一種または複数種からの輻射により行うLRTA(Lamp Rapid Thermal Anneal)法、窒素やアルゴンなどの不活性気体を加熱媒質として用いるGRTA(Gas Rapid Thermal Anneal)法を用いる場合、短時間による熱処理のため比較的融点の低いアルミニウム(Al)、銀(Ag)、金(Cu)を用いて第1の導電膜を形成しても良い。
第1の絶縁膜103及び第2の絶縁膜104は、ゲート絶縁膜として機能する。第1の絶縁膜103及び第2の絶縁膜は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)などを適宜用いることができる。更には、第1の導電層102を陽極酸化して、第1の絶縁層の代わりに、陽極酸化膜を形成しても良い。なお、基板側から不純物などの拡散を防止するため、第1の絶縁膜103としては、窒化珪素(SiNx)、窒化酸化珪素(SiNxOy)(x>y)などを用いて形成することが好ましい。また、第2の絶縁膜としては、後に形成される第1の半導体膜105との界面特性から、酸化珪素(SiOx)、酸化窒化珪素(SiOxNy)(x>y)を用いて形成することが望ましい。しかしながら、該工程に限定されず、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)等のいずれかで形成される単層で形成してもよい。なお、上記第2の絶縁膜には、水素が含まれている。
第1の半導体膜105としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれかの状態を有する膜で形成する。特に、0.5nm〜20nmの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル(μc)と呼ばれている。いずれも、シリコン、シリコン・ゲルマニウム(SiGe)等を主成分とする膜厚は、10〜200nm、好ましくは50〜100nmの半導体膜を用いることができる。
なお、後の結晶化で良質な結晶構造を有する半導体膜を得るためには、第1の半導体膜105の膜中に含まれる酸素、窒素などの不純物濃度を5×1018/cm3(以下、濃度はすべて二次イオン質量分析法(SIMS)にて測定した原子濃度として示す。)以下に低減させておくと良い。これらの不純物は、触媒元素と反応しやすく、後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。
触媒元素を有する層105の形成方法としては、PVD法(Physical Vapor Deposition)、CVD法(Chemical Vapor Deposition)、蒸着法等により半導体膜105表面に触媒元素又は触媒元素の珪化物の薄膜を形成する方法、半導体膜105表面に触媒元素を含む溶液を塗布する方法などがある。触媒元素としては、タングステン(W)、モリブデン(Mo)、ジルコニア(Zr)、ハフニウム(Hf)、ビスマス(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、白金(Pt)等の一つ又は複数を用いて形成することができる。また、イオンドープ法又はイオン注入法により、上記触媒元素を直接半導体膜中に添加しても良い。また、上記触媒元素で形成される電極を用いて、半導体膜表面をプラズマ処理してもよい。なお、触媒元素とは、ここでは半導体膜の結晶化を促進又は助長させる元素のことである。
次に、第1の半導体膜を加熱して、図1(B)に示すように、第1の結晶性半導体膜111を形成する。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。ここでは、脱水素化のための熱処理の後、結晶化のための熱処理(550℃〜650℃で4〜24時間)を行う。また、RTA、GRTAにより結晶化を行っても良い。ここで、加熱にレーザ光照射を行わず結晶化することで、結晶性のばらつきを低減することが可能であり、後に形成されるTFTのばらつきを抑制することが可能である。
次に、TFTのチャネル領域となる領域にp型またはn型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。このチャネルドープ工程は、TFTしきい値電圧を制御するための工程である。なお、ここではジボラン(B26)を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。なお、質量分離を行うイオン注入法を用いてもよい。なお、チャネルドープ工程は、結晶化工程の前に行っても良い。
次に、第1の結晶性半導体膜111上に、3族元素(13族元素、以下ドナー型元素と
示す。)が含まれる第2の半導体膜112を形成する。珪化物気体にリン、ヒ素のようなドナー型元素を有する気体を加えたプラズマCVD法で成膜してもよい。このような手法により第2の半導体膜を形成することで、第1の結晶性半導体膜と第2の半導体膜との界面が形成される。また、ドナー型元素が含まれる第2の半導体膜112としては、第1の半導体膜と同様の半導体膜を形成した後、ドナー型元素をイオンドープ法又はイオン注入法により添加して形成することができる。このときの、第2の半導体膜112では、リンの濃度が1×1019〜3×1021/cm3であることが好ましい。
このときのドナー型元素が含まれる第2の半導体膜の不純物のプロファイルを図9に示す。図9(A)は、第1の結晶性半導体膜111上に、プラズマCVD法によりドナー型元素が含まれる第2の半導体膜を形成した時のドナー型元素のプロファイル140aを示す。膜の深さ方向に対して一定の濃度のドナー型元素が分布している。
一方、図9(B)は、第1の結晶性半導体膜111上に、非晶質半導体、SAS、微結晶半導体、及び結晶性半導体から選ばれたいずれかの状態を有する膜の半導体膜を形成し、イオンドープ法又はイオン注入法により該半導体膜にドナー型元素を添加して第2の半導体膜を形成した時のドナー型元素のプロファイル140bを示す。図9(B)に示すように、第2の半導体膜の表面付近は、ドナー型元素濃度が比較的が高い。ドナー型元素濃度が1×1019/cm3以上の領域をn+領域134aと示す。一方、第1の結晶性半導体膜131に近づくにつれ、ドナー型元素濃度が比較的濃度が減少している。ドナー型元素濃度が5×1017〜1×1019/cm3の領域をn−領域134bと示す。n+領域134aは後にソース領域及びドレイン領域として機能し、n−領域134bはLDD領域として機能する。なお、n+領域とn−領域それぞれの界面は存在せず、相対的なドナー型元素濃度の濃度の大小によって変化する。このようにイオンドープ法又はイオン注入法により形成されたドナー型元素が含まれる第2の半導体膜は、添加条件によって濃度プロファイルを制御することが可能であり、n+領域とn−領域の膜厚を適宜制御することが可能である。
次に、第1の結晶性半導体膜111及び第2の半導体膜122を加熱して、図1(C)の矢印で示すように、第1の結晶性半導体膜111に含まれる触媒元素を第2の半導体膜122に移動させて、触媒元素をゲッタリングする。この工程により、第1の結晶性半導体膜中の触媒元素がデバイス特性に影響を与えない濃度、即ち膜中のニッケル濃度が1×1018/cm3以下、望ましくは1×1017/cm3以下とすることができる。このような膜を第2の結晶性半導体膜121と示す。また、ゲッタリング後の金属触媒が移動した第2の半導体膜も同様に結晶化されているため、第3の結晶性半導体膜122と示す。なお、本実施形態においては、ゲッタリング工程と共に、第3の結晶性半導体膜122中のドナー型元素の活性化を行っている。
次に、図1(D)に示すように、フォトリソグラフィ工程により形成されたマスクを用いて第3の結晶性半導体膜122及び第2の結晶性半導体膜をエッチングして、第1の半導体領域132及び第2の半導体領域131を形成する。第3の結晶性半導体膜及び第2の結晶性半導体膜は、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6、NF3、CHF3などを代表とするフッ素系ガス、あるいはO2を用いてエッチングすることができる。
なお、以下の実施形態及び実施例のフォトリソグラフィ工程において、レジストを塗布する前に、半導体膜122表面に、膜厚が数nm程度の絶縁膜を形成することが好ましい。この工程により半導体膜とレジストとが直接接触すること回避することが可能であり、不純物が半導体膜中に侵入するのを防止できる。なお、絶縁膜の形成方法としては、オゾン水等の酸化力のある溶液を塗布する方法、酸素プラズマ、オゾンプラズマを照射する方法等が挙げられる。
次に、第2の導電膜を成膜する。次に、第2の導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて第2の導電膜を所望の形状にエッチングして、第2の導電層133を形成する。第2の導電層133は、ソース電極及びドレイン電極として機能する。
なお、以下実施形態及び実施例の導電膜形成工程において、フォトリソグラフィ工程時に半導体膜表面に絶縁膜を形成した場合は、導電膜を成膜する前に該絶縁膜をエッチングすることが好ましい。
第2の導電膜の材料としては、Al、Ti、Mo、Wなどの金属又はその合金を用いることができる。また、これらの単層、又は多層構造として形成してもよい。代表的には、Ti/Al/Ti、Mo/Al/Moの積層構造としても良い。
次に、図1(E)に示すように、第2の導電層133をマスクとして、第1の半導体領域の露出部をエッチングして、ソース領域及びドレイン領域142を形成する。このとき、第1の半導体領域131の一部がオーバーエッチングされても良い。このときのオーバーエッチングされた第2の半導体領域を第3の半導体領域141と示す。第3の半導体領域141はチャネル形成領域として機能する。
次に、第2の導電層133及び第4の半導体領域141表面上に、パッシベーション膜を成膜することが好ましい。パッシベーション膜は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。なお、パッシベーション膜は単層でも積層構造でもよい。ここでは、第4の半導体領域141の界面特性から酸化珪素、又は酸化窒化珪素を第3の絶縁膜140として成膜することが好ましい。また、外部からの不純物が半導体素子内に侵入するのを防ぐため第4の絶縁膜144を窒化珪素、又は窒化酸化珪素で形成することが好ましい。
この後、第4の半導体領域を水素雰囲気又は窒素雰囲気で加熱して水素化することが好ましい。なお、窒素雰囲気で加熱する場合は、第3の絶縁膜または第4の絶縁膜に水素を含む絶縁膜を形成することが好ましい。
以上の工程により、結晶性半導体膜を有する逆スタガ型TFTを形成することができる。本実施形態で形成されるTFTは、結晶性半導体膜で形成されるため非晶質半導体膜で形成されるTFTと比較して移動度が高い。また、ソース領域及びドレイン領域には、アクセプター型元素又はドナー型元素に加え、触媒元素をも含む。このため、抵抗率の低いソース領域及びドレイン領域が形成できる。この結果、高速動作が必要な半導体装置を作製することが可能である。代表的には、OCBモードのような応答速度が速く且つ高視野角な表示が可能な液晶表示装置を製造することが可能である。
また、非晶質半導体膜で形成されるTFTと比較して、しきい値のずれが生じにくく、TFT特性のバラツキを低減することが可能である。このため、非晶質半導体膜で形成されるTFTをスイッチング素子として用いたEL表示装置と比較して、表示ムラを低減することが可能であり、信頼性の高い半導体装置を作製することが可能である。
更には、ゲッタリング工程により、成膜段階で半導体膜中に混入する金属元素をもゲッタリングするため、オフ電流を低減することが可能である。このため、このようなTFTを表示装置、例えば液晶表示装置のスイッチング素子に設けることにより、コントラストを向上させることが可能である。
(実施形態2)
本実施形態では、ドナー型元素を有する半導体膜の代わりに、希ガス元素を有する半導体膜を用いて触媒元素をゲッタリングしてTFTを形成する工程について、図2を用いて説明する。
図2(A)及び図2(B)に示すように、実施形態1と同様の工程により第1の結晶性半導体膜111を形成する。なお、この後チャネルドープ工程を行っても良い。次いで、第1の結晶性半導体膜表面に膜厚1〜5nmの酸化膜を形成してもよい。ここでは、結晶性半導体膜の表面にオゾン水を塗布して酸化膜を形成する。
次に、第1の結晶性半導体膜111上にPVD法、CVD法等の公知の手法により希ガス元素を有する第2の半導体膜212を形成する。第2の半導体膜212としては、非晶質半導体膜であることが好ましい。
次に、第1の結晶性半導体膜111及び第2の半導体膜212を実施形態1と同様の手法により加熱して、図2(C)の矢印で示すように、第1の結晶性半導体膜111に含まれる触媒元素を第2の半導体膜212に移動させて、触媒元素をゲッタリングする。この工程により、実施形態1と同様に第1の結晶性半導体膜中の触媒元素がデバイス特性に影響を与えない濃度、即ち膜中の触媒元素濃度が1×1018/cm3以下、望ましくは1×1017/cm3以下とすることができる。このような膜を第2の結晶性半導体膜221と示す。また、ゲッタリング後の金属触媒が移動した第2の半導体膜も同様に結晶化されているため、第3の結晶性半導体膜222と示す。
次に、図2(D)に示すように、第3の結晶性半導体膜222を除去した後、導電性を有する第2の半導体膜223を成膜する。ここで、第2の半導体膜としては、珪化物気体にボロン、リン、ヒ素のような13属又は15属の元素を有する気体を加えたプラズマCVD法で成膜する。なお、第2の半導体膜は、非晶質半導体、SAS、結晶性半導体、μcから選ばれたいずれかの状態を有する膜で形成すればよい。なお、第2の半導体膜が導電性を有する非晶質半導体膜、SAS、又はμcのいずれかである場合は、この後、不純物を活性化する加熱処理を行う。一方、第2の半導体膜が導電性を有する結晶性半導体である場合、加熱処理は行わなくとも良い。ここでは、プラズマCVD法により、膜厚100nmのリンが含まれる非晶質珪素膜を成膜した後、550度2時間で加熱して、不純物を活性化する。
次に、図2(E)に示すように、実施形態1と同様の工程により第1の半導体領域232、第2の半導体領域231を形成する。
次に、図2(F)に示すように、ソース電極及びドレイン電極143を形成する。
実施形態1と同様の工程により、第1の半導体領域をエッチングしてソース領域及びドレイン領域242、及びチャネル形成領域として機能する第3の半導体領域241を形成することができる。
この後、実施形態1と同様の工程により、逆スタガ型TFTを形成することができる。本実施形態で形成されるTFTを用いることにより実施形態1と同様の効果を得ることができる。
(実施形態3)
本実施形態では、nチャネルTFTとpチャネルTFTとを同一基板に形成する工程を図3を用いて形成する。
図3(A)に示すように、実施形態1と同様に基板101上に第1の導電層301、302を形成し、第1の導電層上に第1の絶縁膜103及び第2の絶縁膜104を形成する。次に、実施形態1と同様の工程により、第1の結晶性半導体膜、及びその上にドナー型元素が含まれる第2の半導体膜を形成する。次に、フォトリソグラフィ工程により形成されたマスクを用いて、第1の結晶性半導体膜を所望の形状にエッチングして、第1の半導体領域を形成し、第2の半導体膜を所望の形状にエッチングして、第2の半導体領域を形成する。
次に、第1の半導体領域及び第2の半導体領域を加熱して、図3(C)の矢印で示すように、第2の半導体領域に含まれる触媒元素を第1の半導体領域に移動させて、触媒元素をゲッタリングする。ここでは、ゲッタリング後の金属触媒が移動した第1の半導体領域を第3の半導体領域312、313と示し、金属元素濃度が低減された第2の半導体領域を第4の半導体領域313、314と示す。なお、第3の半導体領域及び第4の半導体領域は、それぞれゲッタリング工程の加熱により結晶性化されている。
本実施形態では、各半導体領域を形成した後ゲッタリング工程を行ったが、実施形態1のように、各半導体膜のゲッタリング工程を行った後、半導体膜を所望の形状にエッチングして、各半導体領域を形成しても良い。
次に、第3の半導体領域313、314及び第4の半導体領域311、312表面に酸化膜を形成した後、フォトリソグラフィ工程により、図3(B)に示すように、マスク321、322を形成する。マスク321は、後にnチャネル型TFTとなる第3の半導体領域313、第4の半導体領域311の全部を覆っている。一方、マスク322は、後にpチャネル型TFTとなる第3の半導体領域314の一部を覆っている。このとき、第1のマスク322は、後に形成されるpチャネル型TFTのチャネル長よりも狭いことが好ましい。
次に、第3の半導体領域314の露出部に、3族元素(13族元素、以下、アクセプタ
ー元素と示す。)を添加し、p型不純物領域324を形成する。このとき第1のマスク322に覆われる領域は、n型不純物領域325として残存する。
つぎに、第1のマスク321、322を除去した後、第3の半導体領域313及び1アクセプター元素が添加された第1の半導体領域314を加熱して、不純物元素を活性化する。加熱の方法としては、LRTA、GRTA、ファーネスアニール等を適宜用いることができる。ここでは、550度で1時間加熱する。
次に、図3(C)に示すように、実施形態1と同様に、第2の導電層331、332を形成する。次に、第2の導電層331、332をマスクとして、ソース領域及びドレイン領域343、344を形成する。次に、第2の導電層331、332及び第5の半導体領域341、342表面上に、パッシベーション膜140、144を成膜することが好ましい。
以上の工程により、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができる。本実施形態で形成されるTFTを用いることにより実施形態1と同様の効果を得ることができる。また、単チャネルTFTで形成される駆動回路と比較して、低電圧駆動が可能なCMOSを形成することが可能である。更には、ドナー型元素(例えば、リン)と比較してアクセプター型元素(例えば、ボロン)は原子半径が小さいため、比較的低い加速電圧及び濃度で、半導体膜中にアクセプター型元素を添加することが可能である。本実施形態では、アクセプター型元素のみ半導体膜に添加しているため、従来のCOMS回路の作製工程と比較して、短時間で、かつ省エネルギー作製することが可能であり、この結果低コスト化が可能である。
(実施形態4)
本実施形態では、実施形態3と異なるゲッタリング工程により形成された結晶性半導体膜を有するnチャネル型TFT及びpチャネル型の作製工程について、図4を用いて説明する。
実施形態1に従って、基板101上に第1の導電層301、302を形成する。次に、実施形態1に従って、図1(B)に示すような、触媒元素を有する第1の結晶性半導体膜を形成した後、第1の結晶性半導体膜表面に数nmの絶縁膜を形成する。次に、フォトリソグラフィ工程により第1のマスクを形成し、第1の結晶性半導体膜を所望の形状にエッチングして、第1の半導体領域401、402を形成する。
次に、図4(B)に示すように、第1の半導体領域401、402上に、フォトリソグラフィ工程により、第2のマスクを形成した後、第1の半導体領域の露出部にドナー型元素を添加する。このとき、ドナー型元素が添加された領域をn型不純物領域406、407と示す。ここでは、イオンドーピング法によりリンを添加する。なお、第2のマスクに覆われた第1の半導体領域には、リンは添加されないが触媒元素は含まれている。
次に、第1の半導体領域を加熱して、図4(C)の矢印で示すように、第1の半導体領域に含まれる触媒元素を、n型不純物領域406、407に移動させて、触媒元素をゲッタリングする。ここでは、ゲッタリング後の金属触媒が移動した第1の半導体領域をソース領域及びドレイン領域413、414と示し、金属元素濃度が低減された第1の半導体領域をチャネル形成領域411と示す。なお、第3の半導体領域及び第4の半導体領域は、それぞれゲッタリング工程の加熱により結晶性化されており、また、n型不純物領域406、407中に含まれるドナー型元素は活性化されている。
次に、フォトリソグラフィ工程により、図4(D)に示すように、第3のマスク421、422を形成する。第3のマスク421は、後にnチャネル型TFTとなるチャネル形成領域411及びn型不純物領域413の全部を覆っている。一方、第3のマスク422は、後にpチャネル型TFTとなるチャネル形成領域412の一部又は全部を覆っている。このとき、第3のマスク422は、後に形成されるpチャネル型TFTのチャネル長よりも狭いことが好ましい。
次に、n型不純物領域414及びチャネル形成領域412の露出部に、アクセプター元素を添加し、p型不純物領域424を形成する。このとき、n型不純物領域414の2〜10倍の濃度となるようにアクセプター型元素を添加することにより、p型不純物領域を形成することができる。
つぎに、第3のマスク421、422を除去した後、n型不純物領域414及びp型不純物領域424を加熱して、不純物元素を活性化する。加熱の方法としては、LRTA、GRTA、ファーネスアニール等を適宜用いることができる。ここでは、550度で1時間加熱する。
次に、図4(D)に示すように、実施形態1と同様に、第2の導電層331、332を形成する。この後、チャネル形成領域411、412の一部をエッチングしてもよい。次に、第2の導電層331、332及びチャネル形成領域411、412の表面上に、パッシベーション膜140、144を成膜することが好ましい。
以上の工程により、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができる。本実施形態で形成されるTFTを用いることにより実施形態1と同様の効果を得ることができる。更には、実施形態3と比較して、成膜工程が削減できるため、スループットを向上させることが可能である。
(実施形態5)
本実施形態においては、実施形態2を用いてゲッタリング工程を行った結晶性半導体膜を用いてnチャネルTFTとpチャネルTFTとを同一基板に形成する工程を図5を用いて形成する。
実施形態1の工程にしたがって、基板101上に第1の導電層301、302を形成する。次に、実施形態2の工程にしたがって第1の結晶性半導体膜と、希ガス元素を有する第2の半導体膜を形成する。次に、第1の結晶性半導体膜及び第2の半導体膜を実施形態1と同様の手法により加熱して、図5(A)の矢印で示すように、第1の結晶性半導体膜に含まれる触媒元素を第2の半導体膜に移動させて、触媒元素をゲッタリングする。触媒元素がゲッタリングされた第1の結晶性半導体膜を第2の結晶性半導体膜501と示す。また、ゲッタリング後の金属触媒が移動した第2の半導体膜も同様に結晶化されているため、第3の結晶性半導体膜502と示す。
次に、図6(B)に示すように、第3の結晶性半導体膜502をエッチングした後、第2の結晶性半導体膜501表面に数nmの絶縁膜を成膜する。次に、フォトリソグラフィ工程により、第1のマスクを形成して第2の結晶性半導体膜をエッチングして第1の半導体領域511、512を形成する。次に、フォトリソグラフィ工程により第2のマスク513、514を形成する。第2のマスク513は、後にnチャネル型TFTのチャネル形成領域となる部分を覆っている。一方、第2のマスク514は、後にpチャネル型TFTとなる第1の半導体領域512の全部を覆っている。次に、第1の半導体領域511の露出部にドナー型元素を添加する。このとき、ドナー型元素が添加された領域をn型不純物領域516と示す。また、第2のマスク513に覆われた領域はチャネル形成領域517として機能する。
次に、第2のマスク513、514をエッチングした後、新たに第3のマスク521、522を形成する。第3のマスク521は、後にnチャネル型TFTとなるチャネル形成領域411及びn型不純物領域413の全部を覆っている。一方、第3のマスク422は、後にpチャネル型TFTのチャネル形成領域となる領域を覆う。
次に、半導体領域512の露出部に、アクセプター元素を添加し、p型不純物領域524を形成する。また、第3のマスク522に覆われた領域はチャネル形成領域525として機能する。つぎに、第3のマスク521、522を除去した後、n型不純物領域516及びp型不純物領域524を加熱して、不純物元素を活性化する。加熱の方法としては、LRTA、GRTA、ファーネスアニール等を適宜用いることができる。
次に、図5(D)に示すように、実施形態1と同様に、第2の導電層331、332を形成する。この後、チャネル形成領域517、525の一部をエッチングしてもよい。次に、第2の導電層331、332及びチャネル形成領域411、412の表面上に、パッシベーション膜140、144を成膜することが好ましい。
以上の工程により、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができる。本実施形態で形成されるTFTを用いることにより実施形態1と同様の効果を得ることができる。
(実施形態6)
本実施形態では実施形態3の変形例を用いて、nチャネルTFTとpチャネルTFTとを同一基板に形成する工程を、図6を用いて形成する。
実施形態3にしたがって、図6(A)に示すように、触媒元素及びドナー型元素を有する第3の半導体領域313、314及び第4の半導体領域311、312を形成する。次に、図6(B)に示すように、第1のマスク321を形成した後、第3の半導体領域314にアクセプター型元素を添加してp型不純物領域601を形成する。このとき、n型不純物領域314の2〜10倍の濃度となるようにアクセプター型元素を添加することにより、p型不純物領域を形成することができる。また、アクセプター型元素としてボロンを用いた場合、分子半径が小さいため、第3の半導体領域より深いところまで添加される。このため、添加条件によっては、第4の半導体領域の上部にボロンが添加される。この後、第3の半導体領域313及びp型不純物領域601を加熱して、アクセプター型元素及びドナー型元素を活性化する。
次に、実施形態3にしたがって第2の導電層311、312を形成する。次に、第2の導電層311、312をマスクとして、第3の半導体領域313及びp型不純物領域601の露出部をエッチングして、図6(D)に示すようなソース領域及びドレイン領域343、622、及びチャネル形成領域として機能する第5の半導体領域341、611を形成することができる。この後、第2の導電層331、332及びチャネル形成領域411、412の表面上に、パッシベーション膜140、144を成膜することが好ましい。
以上の工程により、同一基板上にnチャネル型TFTとpチャネル型TFTとを形成することができる。本実施形態で形成されるTFTを用いることにより実施形態1と同様の効果を得ることができる。更には、実施形態3と同様に、アクセプター型元素のみ半導体膜に添加しているため、従来のCOMS回路の作製工程と比較して、短時間で、かつ省エネルギー作製することが可能であり、この結果低コスト化が可能である
(実施形態7)
本実施形態では、上記実施形態において、ゲート電極とソース電極及びドレイン電極との端部の位置関係、即ちゲート電極の幅とチャネル長の大きさの関係について、図7及び図8を用いて説明する。
図7(A)は、ゲート電極102上をソース電極及びドレイン電極の端部がz1だけ重なっている。ここでは、ゲート電極102と、ソース電極及びドレイン電極とが重なっている領域をオーバーラップ領域と呼ぶ。即ち、ゲート電極の幅y1がチャネル長x1よりも大きい。オーバーラップ領域の幅z1は、(y1-x1)/2で表される。このようなオーバーラップ領域を有するnチャネルTFTは、ソース電極及びドレイン電極と、半導体領域との間に、図9(B)で示すようなn+領域とn-領域とを有することが好ましい。この構造により、電界の緩和効果が大きくなり、ホットキャリア耐性を高めることが可能となる。
図7(B)は、ゲート電極102の端部と、ソース電極及びドレイン電極の端部が一致している。即ち、ゲート電極の幅y2とチャネル長x2とが等しい。
図7(C)は、ゲート電極102とソース電極及びドレイン電極の端部とがz3だけ離れている。ここでは、ここでは、ゲート電極102と、ソース電極及びドレイン電極とが離れている領域をオフセット領域と呼ぶ。即ち、ゲート電極の幅y3がチャネル長x3よりも小さい。オフセット領域の幅z3は、(x3-y3)/2で表される。このような構造のTFTは、オフ電流を低減することができるため、該TFTを表示装置のスイッチング素子として用いた場合、コントラストを向上させることができる。
図8(A)は、ゲート電極の幅y4は、チャネル長x4よりも大きい。また、ゲート電極102の第1の端部とソース電極又はドレイン電極の一方の端部とが一致し、ゲート電極102の第2の端部とソース電極又はドレイン電極の他方の端部とがz4だけ重なっている。オーバーラップ領域の幅z4は、(y4-x4)で表される。
図8(B)は、ゲート電極の幅y5は、チャネル長x5よりも大きい。また、ゲート電極102の第1の端部とソース電極又はドレイン電極の一方の端部とが一致し、ゲート電極102の第2の端部とソース電極又はドレイン電極の他方の端部とがz5だけ離れている。オフセット領域の幅z5は、(x5-y5)で表される。ゲート電極102の第1の端部と端部が一致する電極をソース電極とし、オフセット領域を有する電極をドレイン電極とすることで、ドレイン電極付近での電界緩和が可能となる。
図8(C)は、ゲート電極102の第1の端部とソース電極又はドレイン電極の一方の端部とがz6だけ重なり、ゲート電極102の第2の端部とソース電極又はドレイン電極の他方の端部とがz7だけ離れている。ゲート電極102オーバーラップ領域を有する電極をソース電極とし、オフセット領域を有する電極をドレイン電極とすることで、ドレイン電極付近での電界緩和が可能となる。
さらには、半導体領域が複数のゲート電極を覆ういわゆるマルチゲート構造のTFTとしても良い。この様な構造のTFTも、オフ電流を低減することができる。
(実施形態8)
上記実施形態1乃至3、及び6において、ドナー型元素が含まれる半導体膜を、図25に示すように、低濃度のドナー型元素が含まれる半導体膜145、及び高濃度のドナー型元素が含まれる半導体膜142の2層構造としても良い。このような積層構造にすることにより、図25に示すように、LDD領域145を有するTFTを形成することが可能となる。この結果、電界の緩和効果が大きくなり、ホットキャリア耐性を高めたTFTを形成することが可能となる。
(実施形態9)
上記実施形態において、チャネル形成領域表面に対して垂直な端部を有するソース電極及びドレイン電極を示したが、この構造に限定されない。図26(A)に示すように、チャネル形成領域表面に対して90度より大きく、180度未満、好ましくは95〜135度を有する端部であってもよい。また、ソース電極とチャネル形成領域表面との角度をθ1、ドレイン電極とチャネル形成領域表面との角度をθ2とすると、θ1とθ2が等しくてもよい。また、異なっていてもよい。このような形状のソース電極及びドレイン電極は、ドライエッチング法により形成することが可能である。
一方、図26(B)に示すように、チャネル形成領域表面に対して0度より大きく、90度未満、好ましくは45〜85度を有する端部であってもよい。また、ソース電極とチャネル形成領域表面との角度をθ3、ドレイン電極とチャネル形成領域表面との角度をθ4とすると、θ3とθ4が等しくてもよい。また、異なっていてもよい。このような形状のソース電極及びドレイン電極は、ウエットエッチング法により形成することが可能である。
(実施形態10)
本実施形態では、上記実施形態に適応可能な半導体膜の結晶化工程を図27及び図28を用いて説明する。図27(A)に示すように半導体膜106上に絶縁膜で形成されるマスク2701を形成し、選択的に触媒元素層2705を形成して、半導体膜の結晶化を行っても良い。半導体膜を加熱すると、図27(B)の矢印で示すように、触媒元素層と半導体膜との接触部分から、基板の表面に平行な方向へ結晶成長が発生する。なお、触媒元素層2705から、かなり離れた部分では結晶化は行われず、非晶質部分が残存する。
また、図28(A)に示すように、マスクを用いず、液滴吐出法により選択的に触媒元素層2805を形成して、上記結晶化を行ってもよい。図28(B)は、図28(A)の上面図である。また、図28(D)は、図28(C)の上面図である。半導体膜の結晶化を行うと図28(C)及び図28(D)に示すように、触媒元素層と半導体膜との接触部分から、基板の表面に平行な方向へ結晶成長が発生する。ここでも、触媒元素層2705から、かなり離れた部分では結晶化は行われず、非晶質部分2807が残存する。
このように、基板に平行な方向への結晶成長を横成長またはラテラル成長と称する。
横成長により大粒径の結晶粒を形成することができるため、より高い移動度を有するTFTを形成することができる。
次に、アクティブマトリクス基板及びそれを有する表示装置の作製方法について図11〜図14、及び図29を用いて説明する。本実施例では、表示装置として液晶表示装置を用いて説明する。図14及び図29は、アクティブマトリクス基板における平面図であり、駆動回路部A−A‘、及び画素部B-B’に対応する縦断面構造を図11〜13に模式的に示す。
図11(A)に示すように、基板800上に膜厚100〜200nmの第1の導電膜を成膜する。ここでは、基板800にガラス基板を用い、その表面上に第1の導電膜として、膜厚150nmのタングステン膜をスパッタリング法により成膜する。次に、第1のフォトマスクを用いて、第1の導電膜をエッチングして第1の導電層801〜804を形成する。ここでは、ドライエッチング法によりタングステン膜をエッチングして、第1の導電層801〜804であるタングステン層を形成する。なお、第1の導電層はゲート電極として機能する。
次に、基板800及び第1の導電層801〜804表面上に、第1の絶縁膜を形成する。ここでは、第1の絶縁膜として、膜厚50nmの膜厚100nm窒化珪素膜805及び酸化窒化珪素膜(SiON(O>N)806を、CVD法により積層させて形成する。なお、第1の絶縁膜はゲート絶縁膜として機能する。このとき、窒化珪素膜と酸化窒化珪素膜とを、大気に解放せず原料ガスの切り替えのみで連続成膜することが好ましい。
次に、第1の絶縁膜上に、膜厚10〜100nmの非晶質半導体膜807を形成する。ここでは、膜厚100nmのアモルファスシリコン膜をCVD法により成膜する。次に、非晶質半導体膜807表面上に、触媒元素を含む溶液808を塗布する。ここでは、100ppmのニッケル触媒を含む溶液をスピンコーティング法により塗布する。次に、非晶質半導体膜807を加熱して図11(B)に示すような、結晶性半導体膜811を形成する。なお、結晶性半導体膜811には触媒元素が含まれる。ここでは、電気炉を用い、500度で1時間加熱して半導体膜膜中の水素出しを行った後、550度で4時間加熱してニッケルを含む結晶性シリコン膜を形成する。次に、後のTFTのチャネル領域となる領域にp型またはn型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。
次に、触媒元素を含む結晶性半導体膜811表面上に、膜厚100nmのドナー型元素を含む半導体膜812を成膜する。ここでは、シランガスと、0.5%フォスフィンガス(流量比シラン/フォスフィンが10/17)とを用いて、リンを有するアモルファスシリコン膜を成膜する。
次に、結晶性半導体膜811及びドナー型元素を含む半導体膜812を加熱して、触媒元素をゲッタリングするとともに、ドナー型元素を活性化する。即ち、触媒元素を含む結晶性半導体膜811中の触媒元素を、ドナー型元素を含む半導体膜812へ移動させる。このときの触媒元素濃度が低減された結晶性半導体膜を図11(C)の813で示す。ここでは、結晶性シリコン膜となる。また、触媒元素が移動した、ドナー型元素を含む半導体膜も加熱により結晶性半導体膜となる。即ち、触媒元素及びドナー型元素を含む結晶性半導体膜となる。これを、図11(C)の814で示す。ここでは、ニッケル及びリンを含む結晶性シリコン膜となる。
次に、触媒元素及びドナー型元素を含む結晶性半導体膜814及び結晶性半導体膜と813を、第2のフォトマスクを用いて所望の形状にエッチングする。このときのエッチングされた触媒元素及びドナー型元素を含む結晶性半導体膜を第1の半導体領域824〜826、エッチングされた結晶性半導体膜813を第2の半導体領域821〜823と示す。
次に、駆動回路において、一部のTFTのゲート電極とソース電極又はドレイン電極とを接続させるために、第3のフォトマスクを用いて第1の絶縁膜805、第2の絶縁膜806の一部をエッチングして、図29に示すようなコンタクトホール850を形成する。
次に、図12(B)に示すように、基板上に形成された第1の絶縁膜806上に画素電極として機能する第2の導電層851を形成する。ここでは、第2の導電膜を成膜した後、第4のフォトマスクを使用して、第2の導電膜をエッチングして第2の導電層851を形成する。第2の導電層の材料としては、透光性を有する導電膜、又は反射性を有する導電膜があげられる。透光性を有する導電膜の材料としては、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含む酸化インジウムスズ等が挙げられる。また、反射性を有する導電膜の材料としては、アルミニウム(Al)、チタン(Ti)、銀(Ag)、タンタル(Ta)などの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料、若しくは該金属の窒化物である窒化チタン(TiN)、窒化タンタル(TaN)、若しくは1〜20%のニッケルを含むアルミニウムなどが挙げられる。また、第2の導電膜の形成方法としては、スパッタリング法、蒸着法、CVD法、塗布法等を適宜用いる。ここでは、膜厚110nmの酸化珪素を含むインジウム錫酸化物(ITO)を成膜し、所望の形状にエッチングして第2の導電層851を形成する。
次に、第1の半導体領域824〜826及び第2の導電層851、並びに第1の導電層802に接するように、膜厚100〜300nmの第3の導電膜を成膜する。ここでは、膜厚200nmのモリブデン膜をスパッタリング法により成膜する。次に、第5のフォトマスクを用いて、第3の導電膜を所望の形状にエッチングして、第3の導電層831〜835を形成する。ここでは、モリブデン膜をアルミニウム混酸を用いてウエットエッチング法によりエッチングし、第3の導電層を形成する。なお、第3の導電層831〜835はソース電極及びドレイン電極として機能する。
次に、第3の導電層831〜835をマスクとして第1の半導体領域824〜826をエッチングしてソース領域及びドレイン領域835〜837を形成する。このとき、第2の半導体領域821〜823の一部もエッチングされる。エッチングされた半導体領域を第3の半導体領域840〜842は、チャネル形成領域として機能する。
次に、図12(C)に示すように、第3の導電層及び第3の半導体領域表面上に第2の絶縁膜852及び第3の絶縁膜853を形成する。ここでは、第2の絶縁膜として水素を含む膜厚の150nm酸化窒化珪素膜(SiON(O>N)をCVD法により形成する。また、第3の絶縁膜として膜厚200nmの窒化珪素膜を、CVD法により成膜する。窒化珪素膜は、外部からの不純物をブロッキングする保護膜として機能する。
次に、図示しないが接続端子部の配線上に形成された窒化珪素膜及び酸化窒化珪素膜をエッチングして、外部端子と接続するよう配線表面を露出する。
次に、第3の半導体領域835〜837を加熱して水素化する。ここでは、窒素雰囲気で410℃1時間の加熱を行うことで、第2の絶縁膜852に含まれる水素が第3の半導体領域835〜837に添加され、水素化される。
なお、図12(C)の画素部の縦断面構造B−B‘の平面構造を図14に示すので同時に参照する。
以上の工程により、nチャネル型TFT861、862で形成される駆動回路と、ダブルゲート803を有するnチャネルTFT862を有する画素部とで構成される、液晶表示装置のアクティブマトリクス基板を形成することができる。本実施例では、nチャネルTFTで駆動回路が形成されているため、pチャネルTFTを形成する必要がなく、工程数を削減することが可能である。
次に、図13に示すように、窒化珪素膜853を覆うように印刷法やスピンコート法により、絶縁膜を成膜し、ラビングを行って配向膜871を形成する。なお、斜方蒸着法により配向膜871を形成することで、低温で形成することが可能であり、耐熱性の低いプラスチック上に配向膜を形成することが可能である。
対向基板872上に第2の画素電極(対向電極)873及び配向膜874を形成する。次に、対向基板872上に閉ループ状のシール材を形成する。このとき、シール材は画素部の周辺の領域に液滴吐出法を用いて形成する。次に、ディスペンサ式(滴下式)により、シール材で形成された閉ループ内側に、液晶材料を滴下する。
シール材には、フィラーが混入されていてもよく、さらに、対向基板872にはカラーフィルタや遮蔽膜(ブラックマトリクス)などが形成されていても良い。
次に、真空中で、配向膜874及び第2の画素電極(対向電極)873が設けられた対向基板872とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層875を形成する。なお、液晶層875を形成する方法として、ディスペンサ式(滴下式)の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることができる。
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線(ゲート配線)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
以上の工程により液晶表示装置を形成することができる。なお、実施形態1乃至実施形態10のいずれをも本実施例に適応することができる。
本実施例では、本発明の半導体装置の一形態に相当する液晶表示装置パネルの外観について、図15を用いて説明する。図15(A)は、第1の基板1600と、第2の基板1604との間を第1のシール剤1605及び第2のシール剤1606によって封止されたパネルの上面図であり、図15(B)は、図15(A)のA−A’、及びB-B’それぞれにおける断面図に相当する。また、第1の基板1600に、実施例1で形成されたアクティブマトリクス基板を用いることが可能である。
図15(A)において、点線で示された1602は画素部、1603は走査線駆動回路である。また、実線で示された1601は信号線(ゲート線)駆動回路である。本実施例において、画素部1602、及び走査線駆動回路1603は第1のシール剤及び第2のシール剤で封止されている領域内にある。また、1601は信号線(ソース線)駆動回路であり、チップ状の信号線駆動回路が第1基板1600上に設けられている。
また、1600は第1の基板、1604は第2の基板、1605及び1606はそれぞれ、密閉空間の間隔を保持するためのギャップ材が含有されている第1のシール剤及び第2のシール剤である。第1の基板1600と第2の基板1604とは第1のシール剤1605及び第2のシール剤1606によって封止されており、それらの間には液晶材料が充填されている。
次に、断面構造について図15(B)を用いて説明する。第1の基板1600上には駆動回路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。第2の基板1604表面には、カラーフィルター1621が設けられている。駆動回路として走査線駆動回路1603と画素部1602とを示す。なお、走査線駆動回路1603はnチャネル型TFT1612とpチャネル型TFT1613とを組み合わせたCMOS回路が形成される。なお、実施例1と同様に、単チャネルTFTによって駆動回路を形成しても良い。
本実施例においては、同一基板上に走査線駆動回路、及び画素部のTFTが形成されている。このため、表示装置の容積を縮小することができる。
画素部1601には、複数の画素が形成されており、各画素には液晶素子1615が形成されている。液晶素子1615は、第1の電極1616、第2の電極1618及びその間に充填されている液晶材料1619が重なっている部分である。液晶素子1615が有する第1の電極1616は、配線1617を介してTFT1611と電気的に接続されている。ここでは、配線1617を形成した後、第1の電極1615を形成しているが、実施例1に示すように第1の電極1616を形成した後、配線1617を形成してもよい。液晶素子1615の第2の電極1618は、第2の基板1604側に形成される。また、各画素電極表面には配向膜1630、1631が形成されている。
1622は柱状のスペーサであり、第1の電極1616と第2の電極1618との間の距離(セルギャップ)を制御するために設けられている。絶縁膜を所望の形状にエッチングして形成されている。なお、球状スペーサを用いていても良い。信号線駆動回路1601または画素部1601に与えられる各種信号及び電位は、接続配線1623を介して、FPC1609から供給されている。なお、接続配線1623とFPCとは、異方性導電膜又は異方性導電樹脂1627で電気的に接続されている。なお、異方性導電膜又は異方性導電樹脂の代わりに半田等の導電性ペーストを用いてもよい。
図示しないが、第1の基板1600及び第2の基板1604の一方又は両方の表面には、接着剤によって偏光板が固定されている。なお、偏光板には位相差板を設けた円偏光板又は楕円偏光板を用いてもよい。
次に、アクティブマトリクス基板及びそれを有する表示装置の作製方法について図17〜図19を用いて説明する。本実施例では、表示装置として発光表示装置を用いて説明する。図19は、アクティブマトリクス基板の平面図であり、画素部のB−B‘に対応する縦断面構造を図17、及び図18に模式的に示す。また、平面図は図示しないが、駆動回路の縦断面構造を図17、及び図18のA−A‘に模式的に示す。
図17(A)に示すように、実施例1と同様に基板900上に膜厚100〜200nmの第1の導電膜を成膜し、エッチングして第1の導電層901〜904を形成する。なお、第1の導電層はゲート電極として機能する。
次に、基板900及び第1の導電層901〜904表面上に、第1の絶縁膜905、906を形成する。
次に、第1の絶縁膜上に、膜厚10〜100nmの非晶質半導体膜を形成し、非晶質半導体膜表面上に、触媒元素を含む溶液を塗布する。次に、非晶質半導体膜を加熱して結晶性半導体膜を形成する。なお、結晶性半導体膜には触媒元素が含まれる。次に、後のTFTのチャネル領域となる領域にp型またはn型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行う。
次に、触媒元素を含む結晶性半導体膜907表面上に、膜厚100nmのドナー型元素を含む半導体膜908を成膜する。次に、結晶性半導体膜及びドナー型元素を含む半導体膜812を加熱して、触媒元素をゲッタリングするとともに、ドナー型元素を活性化する。即ち、触媒元素を含む結晶性半導体膜907中の触媒元素を、ドナー型元素を含む半導体膜へ移動させる。このときの触媒元素濃度が低減された結晶性半導体膜を図17(A)の907で示す。また、触媒元素が移動した、ドナー型元素を含む半導体膜も加熱により結晶性半導体膜となる。即ち、触媒元素及びドナー型元素を含む結晶性半導体膜となる。これを、図17(A)の908で示す。
次に、触媒元素及びドナー型元素を含む結晶性半導体膜907及び結晶性半導体膜908とを、第2のフォトマスクを用いて所望の形状にエッチングする。このときのエッチングされた触媒元素及びドナー型元素を含む結晶性半導体膜908を第1の半導体領域915〜918、エッチングされた結晶性半導体膜907を第2の半導体領域911〜914と示す。
次に、図17(C)に示すように、第3のフォトマスクを用いて第1のマスク920〜923を形成する。第1のマスク920は、第1の半導体領域915及び第2の半導体領域911全体を覆う。また、第1のマスク921は第1の半導体領域917及び第2の半導体領域913全体を覆う。これらの半導体領域は、後にnチャネル型TFTとして機能する。また、第1のマスク922、923は、それぞれ第1の半導体領域916、918の一部を覆う。このとき、第1のマスク922、923は、後に形成されるTFTのチャネル長よりも狭いことが好ましい。なお、第1の半導体領域916、918及びそれらに覆われる第2の半導体領域912、914は、後にpチャネルTFTとして機能する。
次に、第1の半導体領域912、914の露出部にアクセプター元素を添加し、p型不純物領域925、926、928、930を形成する。このとき第1のマスク922、923に覆われる領域は、n型不純物領域927、923として残存する。
つぎに、第1のマスク920〜923を除去した後、第1の半導体領域915、917及びアクセプター型元素が添加された第1の半導体領域916、918を加熱して、不純物元素を活性化する。ここでは、550度で1時間加熱する。
以上の工程により、nチャネル型TFT952、pチャネル型TFT953で形成される駆動回路と、nチャネル型TFTで形成されるスイッチングTFT954、pチャネル型TFTで形成されるドライバーTFT955を有する画素部とで構成される、発光表示装置のアクティブマトリクス基板を形成することができる。
次に、第2の導電膜を形成する。第2の導電膜としては、反射導電膜と透明導電膜を積層して成膜する。ここでは、窒化チタン膜と酸化珪素を有するITOとをスパッタリング法で積層する。次に、第4のフォトマスクを用いて第2の導電膜をエッチングして画素電極として機能する第2の導電層951を形成する。
次に、図示しないが第5のフォトマスクを用いて、図19の第1の導電層904表面に形成される第1の絶縁膜905、906の一部をエッチングして、コンタクトホール909を形成すると共に、第1の導電層904の一部を露出する。
次に、図18(A)に示すように、実施例1と同様に、第3の導電膜を成膜した後、第6のフォトマスクを用いて所望の形状にエッチングして、第3の導電層931〜938を形成する。第2の導電層936は第1の導電層904と接続する。なお、第3の導電層931〜948はソース電極及びドレイン電極として機能する。
次に、第3の931〜948をマスクとして第1の半導体領域をエッチングしてソース領域及びドレイン領域941〜948を形成する。このとき、第2の半導体領域の一部もエッチングされる。エッチングされた第2の半導体領域である第3の半導体領域は、チャネル形成領域として機能する。
次に、図12(C)に示すように、第2の導電層、第3の導電層、及び第3の半導体領域表面上に第4の絶縁膜852及び第5の絶縁膜853を形成する。ここでは、第4の絶縁膜として水素を含む膜厚の150nm酸化窒化珪素膜(SiON(O>N)をCVD法により形成する。また、第5の絶縁膜として膜厚200nmの窒化珪素膜を、CVD法により成膜する。窒化珪素膜は、外部からの不純物をブロッキングする保護膜として機能する。
次に、第3の半導体領域を加熱して水素化する。ここでは、窒素雰囲気で410℃1時間の加熱を行うことで、第3の絶縁膜に含まれる水素が第3の半導体領域に添加され、水素化される。
次に、全面に第5の絶縁膜を成膜した後、第7のフォトマスクを用いて第5の絶縁膜、第4の絶縁膜、及び第3の絶縁膜をエッチングして、それぞれ第5の絶縁層961、第4の絶縁層953、第3の絶縁層952を形成する。第3の絶縁層乃至第5の絶縁層を形成する場合、第1の画素電極667と、接続端子部が露出するように加工する。
第5の絶縁膜の材料としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちSi−O−Si結合を含む無機シロキサンポリマー、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表される珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマー系の絶縁材料を用いることができる。形成方法としては、CVD法、塗布法、印刷法等公知の手法を用いて形成する。なお、塗布法で形成することにより、第2の絶縁層の表面を平坦化することが可能である。なお、第5の絶縁層として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子の迷光の吸収が第5の絶縁層に吸収され、各画素のコントラスト向上が可能である。また、第5の絶縁層として、感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。ここでは、塗布法によりアクリル樹脂を塗布し焼成して、第5の絶縁膜を形成する。
以上の工程により、発光表示装置のアクティブマトリクス基板を形成することができる。
次に、蒸着法、塗布法、液滴吐出法などにより、第2の導電層951表面及び第5の絶縁層961の端部上に発光物質を含む層963を形成する。この後、発光物質を含む層963上に、第2の画素電極として機能する第4の導電層964を形成する。ここでは、酸化珪素を含むITOをスパッタリング法により成膜する。この結果、第2の導電層、発光物質を含む層、及び第4の導電層により発光素子を形成することができる。発光素子を構成する導電層及び、発光物質を含む層の各材料は適宜選択し、各膜厚も調整する。
なお、発光物質を含む層963を形成する前に、大気圧中で200〜350℃の熱処理を行い第5の絶縁層961中若しくはその表面に吸着している水分を除去する。また、減圧下で200〜400℃、好ましくは250〜350℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層963を真空蒸着法や、大気圧下又は減圧下の液滴吐出法、更には塗布法等で形成することが好ましい。
発光物質を含む層963は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、中分子系有機化合物(昇華性を有さず、連鎖する分子の長さが10μm以下の有機化合物、代表的にはデンドリマー、オリゴマー等が挙げられる。)、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(5−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。
また、正孔輸送性の高い物質としては、例えば4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物が挙げられる。
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム(LiF)、フッ化セシウム(CsF)、フッ化カルシウム(CaF2)等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Alq3のような電子輸送性の高い物質とマグネシウム(Mg)のようなアルカリ土類金属との混合物であってもよい。
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物(MoOx)やバナジウム酸化物(VOx)、ルテニウム酸化物(RuOx)、タングステン酸化物(WOx)、マンガン酸化物(MnOx)等の金属酸化物が挙げられる。また、この他、フタロシアニン(略称:H2Pc)や銅フタロシアニン(CuPc)等のフタロシアニン系の化合物が挙げられる。
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、R(赤)、G(緑)、B(青)の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター(着色層)を設けた構成とすることで、色純度の向上や、画素部の鏡面化(映り込み)の防止を図ることができる。フィルター(着色層)を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部(表示画面)を見た場合に起こる色調の変化を低減することができる。
発光層を形成する発光材料には様々な材料がある。低分子系有機発光材料では、4−ジシアノメチレン−2−メチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル) −4H−ピラン(略称:DCJT)、4−ジシアノメチレン−2−t−ブチル−6−(1,1,7,7−テトラメチルジュロリジル−9−エニル) −4H−ピラン(略称:DPA)、ペリフランテン、2,5−ジシアノ−1,4−ビス(10−メトキシ−1,1,7,7−テトラメチルジュロリジル−9−エニル)ベンゼン、N,N’−ジメチルキナクリドン(略称:DMQd)、クマリン6、クマリン545T、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、9,9’−ビアントリル、9,10−ジフェニルアントラセン(略称:DPA)や9,10−ビス(2−ナフチル)アントラセン(略称:DNA)等を用いることができる。また、この他の物質でもよい。
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極/発光物質を含む層/陽極となる。しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合2層構造となる。具体的には、陰極/発光層/正孔輸送層/陽極という構造である。
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
ポリパラフェニレンビニレン系には、ポリ(パラフェニレンビニレン) [PPV] の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレンビニレン) [RO−PPV]、ポリ(2−(2’−エチル−ヘキソキシ)−5−メトキシ−1,4−フェニレンビニレン)[MEH−PPV]、ポリ(2−(ジアルコキシフェニル)−1,4−フェニレンビニレン)[ROPh−PPV]等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン[PPP]の誘導体、ポリ(2,5−ジアルコキシ−1,4−フェニレン)[RO−PPP]、ポリ(2,5−ジヘキソキシ−1,4−フェニレン)等が挙げられる。ポリチオフェン系には、ポリチオフェン[PT]の誘導体、ポリ(3−アルキルチオフェン)[PAT]、ポリ(3−ヘキシルチオフェン)[PHT]、ポリ(3−シクロヘキシルチオフェン)[PCHT]、ポリ(3−シクロヘキシル−4−メチルチオフェン)[PCHMT]、ポリ(3,4−ジシクロヘキシルチオフェン)[PDCHT]、ポリ[3−(4−オクチルフェニル)−チオフェン][POPT]、ポリ[3−(4−オクチルフェニル)−2,2ビチオフェン][PTOPT]等が挙げられる。ポリフルオレン系には、ポリフルオレン[PF]の誘導体、ポリ(9,9−ジアルキルフルオレン)[PDAF]、ポリ(9,9−ジオクチルフルオレン)[PDOF]等が挙げられる。
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター(着色層)を設けた構成としてカラー表示を可能にすることができる。
白色に発光する発光層を形成するには、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の有機発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、PEDOTとアクセプター材料としてのショウノウスルホン酸(CSA)の混合物、ポリアニリン[PANI]とアクセプター材料としてのポリスチレンスルホン酸[PSS]の混合物等が挙げられる。
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第3遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の8〜10属に属する元素を有する化合物を用いることも可能である。
以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
次に、発光素子を覆って、水分の侵入を防ぐ透明保護層964を形成する。透明保護層964としては、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜(SiNO膜(組成比N>O)またはSiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)などを用いることができる。
以上の工程により、発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層(ゲート配線層)の間または画素部に設けてもよい。この場合、上記したTFTと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
なお、実施形態1乃至実施形態10のいずれをも本実施例に適応することができる。また、表示装置として実施例1及び実施例2において、液晶表示装置及び発光表示装置を例に挙げて説明したが、これに限られるものではなく、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等のアクティブ型表示パネルに、本発明を適宜適応することができる。
上記実施例において適用可能な発光素子の形態を、図21を用いて説明する。
図21(A)は、第1の画素電極11に、透光性を有し且つ仕事関数の大きい導電膜を用い、第2の画素電極17に、仕事関数の小さい導電膜を用いて形成した例である。第1の画素電極11を透光性の酸化物導電性材料で形成し、代表的には酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層した発光物質を含む層16を設けている。第2の画素電極17は、LiFやMgAgなどアルカリ金属又はアルカリ土類金属を含む第1の電極層33とアルミニウムなどの金属材料で形成する第2の電極層34で形成している。この構造の画素は、図中の矢印で示したように第1の画素電極11側から光を放射することが可能となる。
図21(B)は、第1の画素電極11に、仕事関数の大きい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の小さい導電膜を用いて形成した例である。第1の画素電極11はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層35と、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32との積層構造で形成している。その上に正孔注入層若しくは正孔輸送層41、発光層42、電子輸送層若しくは電子注入層43を積層した発光物質を含む層16を設けている。第2の画素電極17は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成する。第2の電極のいずれの層をも100nm以下の厚さとして光を透過可能な状態としておくことで、図中の矢印で示したように第2の電極17から光を放射することが可能となる。
図23(E)は、両方向、即ち第1の電極及び第2の電極から光を放射する例を示し、第1の画素電極11に、透光性を有し且つ仕事関数の大きい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の小さい導電膜を用いる。代表的には、第1の画素電極11を、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成し、第2の画素電極17を、それぞれ100nm以下の厚さのLiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成することで、図中の矢印で示したように、第1の画素電極11及び第2の電極17の両側から光を放射することが可能となる。
図21(C)は、第1の画素電極11に、透光性を有し且つ仕事関数の小さい導電膜を用い、第2の画素電極17に、仕事関数の大きい導電膜を用いて形成した例である。発光物質を含む層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。第2の画素電極17は、発光物質を含む層16側から酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成する第2の電極層32、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第1の電極層35の積層構造で形成している。第1の画素電極11は、LiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成するが、いずれの層も100nm以下の厚さとして光を透過可能な状態としておくことで、図中の矢印で示したように第1の画素電極11から光を放射することが可能となる。
図21(D)は、第1の画素電極11に、仕事関数の小さい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の大きい導電膜を用いて形成した例である。発光物質を含む層を電子輸送層若しくは電子注入層43、発光層42、正孔注入層若しくは正孔輸送層41の順に積層した構成を示している。第1の画素電極11は図23(A)と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。第2の画素電極17は、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層41を無機物である金属酸化物(代表的には酸化モリブデン若しくは酸化バナジウム)で形成することにより、第2の電極層32を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。また、第2の画素電極17を、透光性を有する導電層で形成することで、図中の矢印で示したように、第2の電極17の両側から光を放射することが可能となる。
図21(F)は、両方向、即ち第1の画素電極及び第2の画素電極から光を放射する例を示し、第1の画素電極11に、透光性を有し且つ仕事関数の小さい導電膜を用い、第2の画素電極17に、透光性を有し且つ仕事関数の大きい導電膜を用いる。代表的には、第1の画素電極11を、それぞれ100nm以下の厚さのLiFやCaFなどのアルカリ金属又はアルカリ土類金属を含む第3の電極層33とアルミニウムなどの金属材料で形成する第4の電極層34で形成し、第2の画素電極17を、酸化珪素を1〜15原子%の濃度で含む酸化物導電性材料で形成すればよい。
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図22を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるのものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。本実施例では、CVCV動作をする画素を図24(A)及び(B)用いて説明する。また、CVCC動作をする画素を図24(C)〜(F)を用いて説明する。
図22(A)及び(B)に示す画素は、列方向に信号線3710及び電源線3711、行方向に走査線3714が配置される。また、スイッチング用TFT3701、駆動用TFT3703、容量素子3702及び発光素子3705を有する。
なお、スイッチング用TFT3701及び駆動用TFT3703は、オンしているときは線形領域で動作する。また駆動用TFT3703は発光素子3705に電圧を印加するか否かを制御する役目を有する。両TFTは同じ導電型を有していると作製工程上好ましい。本実施例ではスイッチング用TFT3701をnチャネル型TFTとし、駆動用TFT3703をpチャネル型TFTとして形成する。また駆動用TFT3703には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。また、駆動用TFT3703のチャネル幅Wとチャネルと長Lの比(W/L)は、TFTの移動度にもよるが1〜1000であることが好ましい。W/Lが大きいほど、TFTの電気特性が向上する。
図22(A)、(B)に示す画素において、スイッチング用TFT3701は、画素に対するビデオ信号の入力を制御するものであり、スイッチング用TFT3701がオンとなると、画素内にビデオ信号が入力される。すると、容量素子3702にそのビデオ信号の電圧が保持される。
図22(A)において、電源線3711がVssで発光素子3705の対向電極がVddの場合、即ち図21(C)及び(D)の場合、発光素子の対向電極は陽極であり、駆動用TFT3703に接続される電極は陰極である。この場合、駆動用TFT3703の特性バラツキによる輝度ムラを抑制することが可能である。
図22(A)において、電源線3711がVddで発光素子3705の対向電極がVssの場合、即ち図21(A)及び(B)の場合、発光素子の対向電極は陰極であり、駆動用TFT3703に接続される電極は陽極である。この場合、Vddより電圧の高いビデオ信号を信号線3710に入力することにより、容量素子3702にそのビデオ信号の電圧が保持され、駆動用TFT3703が線形領域で動作するので、TFTのバラツキによる輝度ムラを改善することが可能である。
図22(B)に示す画素は、TFT3706と走査線3715を追加している以外は、図24(A)に示す画素構成と同じである。
TFT3706は、新たに配置された走査線3715によりオン又はオフが制御される。TFT3706がオンとなると、容量素子3702に保持された電荷は放電し、TFT3703がオフとなる。つまり、TFT3706の配置により、強制的に発光素子3705に電流が流れない状態を作ることができる。そのためTFT3706を消去用TFTと呼ぶことができる。従って、図24(B)の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
上記動作構成を有する画素において、発光素子3705の電流値は、線形領域で動作する駆動用TFT3703により決定することができる。上記構成により、TFTの特性のバラツキを抑制することが可能であり、TFT特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
次に、CVCC動作をする画素を図22(C)〜(F)を用いて説明する。図22(C)に示す画素は、図22(A)に示す画素構成に、電源線3712、電流制御用TFT3704が設けられている。
図22(E)に示す画素は、駆動用TFT3703のゲート電極が、行方向に配置された電源線3712に接続される点が異なっており、それ以外は図22(C)に示す画素と同じ構成である。つまり、図22(C)、(E)に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線3712が配置される場合(図22(C))と、列方向に電源線3712が配置される場合(図22(E))とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用TFT3703のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図22(C)、(E)として分けて記載する。
なお、スイッチング用TFT3701は線形領域で動作し、駆動用TFT3703は飽和領域で動作する。また駆動用TFT3703は発光素子3705に流れる電流値を制御する役目を有し、電流制御用TFT3704は飽和領域で動作し発光素子3705に対する電流の供給を制御する役目を有する。
図22(D)及び(F)示す画素はそれぞれ、図22(C)及び(E)に示す画素に、消去用TFT3706と走査線3715を追加している以外は、図22(C)及び(E)に示す画素構成と同じである。
なお、図22(A)及び(B)に示される画素でも、CVCC動作をすることは可能である。また、図22(C)〜(F)に示される動作構成を有する画素は、図22(A)及び(B)と同様に、発光素子の電流の流れる方向によって、Vdd及びVssを適宜変えることが可能である。
上記構成を有する画素は、電流制御用TFT3704が線形領域で動作するために、電流制御用TFT3704のVgsの僅かな変動は、発光素子3705の電流値に影響を及ぼさない。つまり、発光素子3705の電流値は、飽和領域で動作する駆動用TFT3703により決定することができる。上記構成により、TFTの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用TFTの半導体膜の面積を大きくすると、TFTのバラツキの低減が可能であるため好ましい。このため、図22(A)及び図22(B)に示す画素は、TFTの数が少ないため開口率を増加させることが可能である。
なお、容量素子3702を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子3702を設けなくてもよい。
また、薄膜トランジスタの半導体領域が非晶質半導体膜で形成される場合は、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素部周辺に設けることが好ましい。
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にTFTが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にTFTが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にTFTが設けられていないため、高開口率となる。
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
以上のように、多様な画素回路を採用することができる。
本実施例では、上記実施例に示した表示パネルへの駆動回路の実装について、図23を用いて説明する。
図23(A)に示すように、画素部1401の周辺に信号線駆動回路1402、及び走査線駆動回路1403a、1403bを実装する。図23(A)では、信号線駆動回路1402、及び走査線駆動回路1403a、1403b等として、公知の異方性導電接着剤、及び異方性導電フィルムを用いた実装方法、COG方式、ワイヤボンディング方法、並びに半田バンプを用いたリフロー処理等により、基板1400上にICチップ1405を実装する。ここでは、COG方式を用いる。そして、FPC(フレキシブルプリントサーキット)1406を介して、ICチップと外部回路とを接続する。また、信号線駆動回路1402の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ICチップで実装してもよい。
また、図23(B)に示すように、SASや結晶性半導体でTFTを代表とする半導体素子を形成する場合、画素部1401と走査線駆動回路1403a、1403b等を基板上に一体形成し、信号線駆動回路1402等を別途ICチップとして実装する場合がある。図23(B)において、信号線駆動回路1402として、COG方式により、基板1400上にICチップ1405を実装する。そして、FPC1406を介して、ICチップと外部回路とを接続する。また、信号線駆動回路1402の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ICチップで実装してもよい。
さらに、図23(C)に示すように、COG方式に代えて、TAB方式により信号線駆動回路1402等を実装する場合がある。そして、FPC1406を介して、ICチップと外部回路とを接続する。図23(C)において、信号線駆動回路をTAB方式により実装しているが、走査線駆動回路をTAB方式により実装してもよい。また、信号線駆動回路1402の一部、例えばアナログスイッチを基板上に一体形成し、かつその他の部分を別途ICチップで実装してもよい。
ICチップをTAB方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
ICチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上にICを形成したIC(以下、ドライバICと表記する)を設けてもよい。ICチップは、円形のシリコンウェハからICチップを取り出すため、母体基板形状に制約がある。一方ドライバICは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバICの形状寸法は自由に設定することができる。例えば、ドライバICの長辺の長さを15〜80mmとして形成すると、ICチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
ドライバICは、基板上に形成された結晶性半導体を用いて形成することができ、結晶性半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバICに好適である。
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図16を用いて示す。
アクティブマトリクス基板1601と対向基板1602とが、シール材1600により固着され、それらの間には画素部1603と液晶層1604とが設けられ表示領域を形成している。
着色層1605は、カラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板1601と対向基板1602との外側には、偏光板1606、1607が配設されている。また、偏光板1606の表面には、保護膜1616が形成されており、外部からの衝撃を緩和している。
アクティブマトリクス基板1601に設けられた接続端子1608には、FPC1609を介して配線基板1610が接続されている。配線基板1610には、画素駆動回路(ICチップ、ドライバIC等)、コントロール回路や電源回路などの外部回路1612が組み込まれている。
冷陰極管1613、反射板1614、及び光学フィルム1615はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、FPC等は、ベゼル1617で保持及び保護されている。
なお、実施形態1乃至実施形態10のいずれをも本実施例に適応することができる。
本実施例では、表示パネルの一例として、発光表示パネルの外観について、図20を用いて説明する。図20(A)は、第1の基板と、第2の基板との間を第1のシール材1205及び第2のシール材1206によって封止されたパネルの上面図であり、図20(B)は、図20(A)のA−A’、B−B‘それぞれにおける断面図に相当する。
図20(A)において、点線で示された1202は画素部、1203は走査線(ゲート線)駆動回路である。本実施例において、画素部1202、及び走査線駆動回路1203は、第1のシール材及び第2のシール材で封止されている領域内にある。また、1201は信号線(ソース線)駆動回路であり、チップ状の信号線駆動回路が第1基板1200上に設けられている。第1のシール材としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第2のシール材としては、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第1のシール材1205及び第2のシール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、画素部1202とシール材1205との間に、乾燥剤を設けてもよい。さらには、画素部において、走査線又は信号線上に乾燥剤を設けてもよい。乾燥剤としては、酸化カルシウム(CaO)や酸化バリウム(BaO)等のようなアルカリ土類金属の酸化物のような化学吸着によって水(H2O)を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
また、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第2の基板1204に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールA型液状樹脂、ビスフェノールA型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールF型樹脂、ビスフェノールAD型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリジシルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサンポリマー、ポリイミド、PSG(リンガラス)、BPSG(リンボロンガラス)、等の無機物等を用いてもよい。
走査線と重畳する領域に乾燥剤を設けてもよい。更には、透湿性の高い樹脂に乾燥剤の粒状の物質を含ませた状態で第2の基板に固定してもよい。これらの乾燥剤を設けることにより、開口率を低下せずに表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。このため、画素部1202の周辺部と中央部における発光素子の劣化のバラツキを抑えることが可能である。
なお、1210は、信号線駆動回路1201及び走査線駆動回路1203に入力される信号を伝送するための接続配線であり、外部入力端子となるFPC(フレキシブルプリント配線)1209から、接続配線1208を介してビデオ信号やクロック信号を受け取る。
次に、断面構造について図20(B)を用いて説明する。第1の基板1200上には駆動回路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。駆動回路として信号線駆動回路1201と画素部1202とを示す。なお、信号線駆動回路1201はnチャネル型TFT1221とpチャネル型TFT1222とを組み合わせたCMOS回路が形成される。
本実施例においては、同一基板上に走査線駆動回路、及び画素部のTFTが形成されている。このため、発光表示装置の容積を縮小することができる。
また、画素部1202はスイッチング用TFT1211と、駆動用TFT1212とそのドレインに電気的に接続された反射性を有する導電膜からなる第1の画素電極(陽極)1213を含む複数の画素により形成される。
また、第1の画素電極(陽極)1213の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)1214が形成される。絶縁物1214に形成する膜の被覆率(カバレッジ)を良好なものとするため、絶縁物1214の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物1214表面を、窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。更には、絶縁物1214として、黒色顔料、色素などの可視光を吸収する材料を溶解又は分散させてなる有機材料を用いることで、後に形成される発光素子からの迷光を吸収することができる。この結果、各素のコントラストが向上する。
また、第1の画素電極(陽極)1213上には、有機化合物材料の蒸着を行い、発光物質を含む層1215を選択的に形成する。さらには、発光物質を含む層1215上に第2の画素電極(陰極)を形成する。
発光物質を含む層1215は実施例3に示される構造を適宜用いることができる。
こうして、第1の画素電極(陽極)1213、発光物質を含む層1215、及び第2の画素電極(陰極)1216からなる発光素子1217が形成される。発光素子1217は、第2の基板1204側に発光する。
また、発光素子1217を封止するために保護積層1218を形成する。保護積層は、第1の無機絶縁膜と、応力緩和膜と、第2の無機絶縁膜との積層からなっている。次に、保護積層1218と第2の基板1204とを、第1のシール材1205及び第2のシール材1206で接着する。なお、第2のシール材を、シール材を滴下する装置を用いて滴下することが好ましい。シール材をディスペンサから滴下、又は吐出させてシール材をアクティブマトリクス基板上に塗布した後、真空中で、第2の基板とアクティブマトリクス基板とを貼り合わせ、紫外線硬化を行って封止することができる。
なお、第2の基板1204表面には、外光が基板表面で反射するのを防止するための反射防止膜1226を設ける。また、第2の基板と反射防止膜との間に、偏光板、及び位相差板のいずれか一方又は両方を設けてもよい。位相差板、偏光板1225を設けることにより、外光が画素電極で反射することを防止することが可能である。なお、第1の画素電極1213及び第2の画素電極1216を、透光性を有する導電膜又は半透光性を有する導電膜で形成し、層間絶縁膜1214を可視光を吸収する材料、又は可視光を吸収する材料を溶解又は分散させてなる有機材料を用いて形成すると、各画素電極で外光が反射しないため、位相差板及び偏光板を用いなくとも良い。
接続配線1208とFPC1209とは、異方性導電膜又は異方性導電樹脂1227で電気的に接続されている。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
なお、第2の基板1204と、保護積層1218との間には、第2のシール材1206の代わりに、不活性ガス、例えば窒素ガスを充填した空間を有してもよい。水分や酸素の侵入の防止を高めることができる。
また、第2の基板と偏光板1225の間に着色層を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、RGBを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。さらには、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各RBGの色純度が高く、高精細な表示が可能となる。
また、第1の基板1200又は第2の基板1204の一方、若しくは両方にフィルム又は樹脂等の基板を用いて発光表示モジュールを形成してもよい。このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
更には、外部入力端子となるFPC(フレキシブルプリント配線)1209表面又は端部に、コントローラ、メモリ、画素駆動回路のようなICチップを設け発光表示モジュールを形成してもよい。
なお、実施形態1乃至実施形態10のいずれをも本実施例に適応することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示モジュールに適宜適応することができる。
上記実施例に示される表示装置を筺体に組み込んだ電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図24を参照して説明する。
図24(A)に示す携帯情報端末は、本体9201、表示部9202等を含んでいる。表示部9202は、実施形態1〜10、及び実施例1〜8で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯情報端末を安価に提供することができる。
図24(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701は、実施形態1〜10、及び実施例1〜8で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なデジタルビデオカメラを安価に提供することができる。
図24(C)に示す携帯端末は、本体9101、表示部9102等を含んでいる。表示部9102は、実施形態1〜10、及び実施例1〜8で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯端末を安価に提供することができる。
図24(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302は、実施形態1〜10、及び実施例1〜8で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。このようなテレビジョン装置は携帯電話などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広く適用することができる。
図24(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402は、実施形態1〜10、及び実施例1〜8で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。
図24(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502は、実施形態1〜10、及び実施例1〜8で示すものを適用することができる。本発明の一である表示装置を用いることにより、高画質な表示が可能なテレビジョン装置を安価に提供することができる。
上記に挙げた電子機器において、二次電池を用いているものは、消費電力を削減した分、電子機器の使用時間を長持ちさせることができ、二次電池を充電する手間を省くことができる。
本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の構造を説明する断面図。 本発明に係る半導体装置の構造を説明する断面図。 本発明に係る半導体装置の半導体膜中の元素プロファイルを説明する断面図。 本発明に係る半導体装置の半導体膜中の元素プロファイルを説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の構造を説明する平面図。 本発明に係る半導体装置の構造を説明する平面図及び断面図。 本発明に係る液晶表示モジュールの構成を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の構造を説明する平面図。 本発明に係る半導体装置の構造を説明する平面図及び断面図。 本発明に適応可能な発光素子の形態を説明する図。 本発明に適応可能な発光素子の回路を説明する図。 本発明に適応可能な駆動回路の実装方法を説明する図。 電子機器の一例を説明する図。 本発明に係る半導体装置の構造を説明する断面図。 本発明に係る半導体装置の構造を説明する断面図。 本発明に適応可能な結晶化行程を説明する断面図。 本発明に適応可能な結晶化行程を説明する断面図及び平面図。 本発明に適応可能な駆動回路を説明する平面図。

Claims (6)

  1. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を添加した後に加熱して、第1の結晶性半導体膜を形成し、
    前記第1の結晶性半導体膜上に不純物元素を有する第2の半導体膜を形成した後、前記第1の結晶性半導体膜及び前記第2の半導体膜を加熱することにより、前記第1の結晶性半導体膜に含まれる前記触媒元素を前記第2の半導体膜に移動させるとともに、第2の結晶性半導体膜及び第3の結晶性半導体膜を形成し、
    前記第2の結晶性半導体膜及び前記第3の結晶性半導体膜をエッチングして、第1の半導体領域及び第2の半導体領域を形成し、
    前記第2の半導体領域に接するソース電極及びドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして前記第2の半導体領域の露出部をエッチングして、ソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  2. 請求項1において、前記不純物元素はリン、窒素、ヒ素、アンチモン、ビスマスから選ばれた元素であることを特徴とする半導体装置の作製方法。
  3. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体膜を形成し、
    前記第1の半導体膜に触媒元素を添加した後に加熱して、第1の結晶性半導体膜を形成し、
    前記第1の結晶性半導体膜上に希ガス元素を有する第2の半導体膜を形成した後、前記第1の結晶性半導体膜及び前記第2の半導体膜を加熱することにより、前記第1の結晶性半導体膜に含まれる前記触媒元素を前記第2の半導体膜に移動させるとともに、第2の結晶性半導体膜及び第3の結晶性半導体膜を形成し、
    前記第3の結晶性半導体膜を除去し、
    前記第2の結晶性半導体膜上に導電性を有する第3の半導体膜を形成し、
    前記第2の結晶性半導体膜及び前記第3の半導体膜をエッチングして、第1の半導体領域及び第2の半導体領域を形成し、
    前記第2の半導体領域に接するソース電極及びドレイン電極を形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして前記第2の半導体領域の露出部をエッチングして、ソース領域及びドレイン領域を形成することを特徴とする半導体装置の作製方法。
  4. 請求項3において、前記導電性を有する第3の半導体膜は、13族元素または15族元素を含むことを特徴とする半導体装置の作製方法。
  5. 請求項3または4において、前記希ガス元素は、He、Ne、Ar、Kr、Xeから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至のいずれか一において、前記触媒元素は、タングステン、モリブデン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、コバルト、ニッケル、及び白金から選ばれる一つ又は複数であることを特徴とする半導体装置の作製方法。
JP2004210815A 2004-07-16 2004-07-16 半導体装置の作製方法 Expired - Fee Related JP4574261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004210815A JP4574261B2 (ja) 2004-07-16 2004-07-16 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004210815A JP4574261B2 (ja) 2004-07-16 2004-07-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2006032735A JP2006032735A (ja) 2006-02-02
JP2006032735A5 JP2006032735A5 (ja) 2007-08-02
JP4574261B2 true JP4574261B2 (ja) 2010-11-04

Family

ID=35898698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210815A Expired - Fee Related JP4574261B2 (ja) 2004-07-16 2004-07-16 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4574261B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
KR101740943B1 (ko) * 2009-09-24 2017-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114001A (ja) * 1997-06-11 1999-01-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11103068A (ja) * 1997-09-29 1999-04-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002324808A (ja) * 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004047514A (ja) * 2002-07-08 2004-02-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法並びに半導体製造装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114001A (ja) * 1997-06-11 1999-01-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11103068A (ja) * 1997-09-29 1999-04-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002324808A (ja) * 2001-01-19 2002-11-08 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2004047514A (ja) * 2002-07-08 2004-02-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法並びに半導体製造装置

Also Published As

Publication number Publication date
JP2006032735A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
JP7394927B2 (ja) 発光装置
JP7262691B1 (ja) 発光装置
JP5036173B2 (ja) 半導体装置の作製方法
US7648861B2 (en) Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
US8669663B2 (en) Wiring over substrate, semiconductor device, and methods for manufacturing thereof
JP4801407B2 (ja) 表示装置の作製方法
JP4906039B2 (ja) 半導体装置の作製方法
JP4785415B2 (ja) エレクトロルミネッセンス表示装置の作製方法
JP4574261B2 (ja) 半導体装置の作製方法
JP4781066B2 (ja) 表示装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees