CN101661960B - 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 - Google Patents
形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 Download PDFInfo
- Publication number
- CN101661960B CN101661960B CN 200810214822 CN200810214822A CN101661960B CN 101661960 B CN101661960 B CN 101661960B CN 200810214822 CN200810214822 CN 200810214822 CN 200810214822 A CN200810214822 A CN 200810214822A CN 101661960 B CN101661960 B CN 101661960B
- Authority
- CN
- China
- Prior art keywords
- schottky
- anode
- layer
- junction barrier
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 106
- 238000000034 method Methods 0.000 claims description 26
- 239000007943 implant Substances 0.000 claims description 23
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 7
- -1 phosphonium ion Chemical class 0.000 claims description 7
- 239000000428 dust Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims 1
- 150000002739 metals Chemical class 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002262 irrigation Effects 0.000 description 1
- 238000003973 irrigation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种底部阳极肖特基器件，其承载在半导体衬底上，具有一作为阳极的底面，以及具有一覆盖在阳极上并和阳极具有相同的掺杂导电率的磊晶层。该底部阳极肖特基器件还包含一肖特基接触金属，该肖特基接触金属设置在若干沟槽中并覆盖在这些沟槽之间的半导体衬底的顶面。底部阳极肖特基器件还包含有若干个掺杂JBS区域，该掺杂JBS区域设置在若干侧壁上及位于前述沟槽的底面下方，并与阳极具有相反的导电类型，且这些掺杂JBS区域与设置在掺杂JBS区域之间的磊晶层构成一结势垒肖特基。而底部阳极肖特基器件更包含一超浅N型香农植入层，直接设置在前述掺杂JBS区域之间的磊晶层中以及肖特基接触金属下方。
Description
技术领域
本发明涉及一种肖特基二极管器件。更特别的是，本发明涉及多应用的制造设置在P型衬底上的肖特基二极管或形成底部阳极的肖特基二极管器件的结构与方法。
背景技术
传统的肖特基二极管通常具有垂直结构，其形成在一N型衬底上，并将阴极设置在衬底的底部，这种结构往往会在应用上遭受到各种困难的限制。当高电压的偏压施加到衬底上，这种形成在N型衬底并在衬底底部具有阴极的肖特基二极管和一些组件结构并不兼容。再者，对在高压器件来说，当使用承载在N型衬底上且阴极设置在衬底底部的垂直型肖特基二极管时，需要一个安装了芯片的散热沟渠(heat sink)来进行电性隔绝，从而导致热耗散受到限制，并提高了***设计的复杂性。
不同类型的垂直型肖特基二极管已经陆续被提出公开。图1A描述一种形成在N型衬底顶部的结势垒控制肖特基(Junction Barrier Controlled Schotty)二极管的剖视图，以及图1B描述一种可供选择的肖特基二极管，该肖特基二极管实现了设置在N型衬底底部上的沟槽式金属氧化物半导体结势垒控制肖特基(Trench MOS-Barrier Controlled Schottky，TMBS)二极管。在上述任何一种肖特基二极管中，肖特基势垒能屏蔽位于垂直低掺杂阴极N型区域中的若干耗尽区域的高电压。图1C与图1D显示了在第4,134,123号专利中描述的可供选择的JBS二极管，该JSB二极管具有若干P+型区域夹置在顶部的阳极区域以及阴极区域之间。然而，如这些说明所叙述的具有垂直结构且阴极位于底部的肖特基二极管，对在某些特定的应用方面仍然会受限于上述的各种困难，尤其当应用在可携式装置时，必须在小的封装结构内具备多样功能，以减少组件数量与体积。特别的是，对于功率升压型转换器的应用来说，肖特基二极管的阳极是连接到金属氧化物半导体场效应晶体管(MOSFET)的漏极，而漏极通常位于MOSFET芯片的底部。可期望通过将肖特基二极管共同封装到MOSFET的封装结构中，以减少阳极寄生电感；有需要利用两个分开的芯片衬垫用以分别安装MOSFET与肖特基二极管。然而，这样会增加装置的复杂度与成本。
因此，在肖特基二极管的组件设计与制造的技术中，仍然存在有寻求新的构造与制作方法的必要，以提供新颖的和改良的具有阳极在衬底底部的肖特基二极管，使上述问题与限制能够被解决。
发明内容
鉴于以上的问题，本发明的一个目的在于提供一种新颖的与改良的肖特基二极管，其可实现将肖特基势垒控制层直接设置在肖特基势垒金属的下方，以此控制肖特基势垒的高度与宽度，用以改善肖特基二极管的工作效率。
本发明的另一目的在于通过形成一低能量浅N型植入来提供一种新颖的与改良的底部阳极肖特基(Bottom-Anode Schottky，BAS)二极管，因此，可以通过使用低能量浅植入来调整肖特基的势垒高度与宽度，用来控制漏电流相对于正向电压的平衡。
本发明的另一目的在于提供一种改良的底部阳极肖特基二极管器件，具有一增加的深宽比(表示为D/W)，例如，增加用作为JBS区域的掺杂N+型区域的深度相对于肖特基接触区域的宽度的深宽比，因此可以减少反向漏电流。
本发明的另一目的在于提供一种改良的底部阳极肖特基二极管器件，将肖特基接触金属设置在数个沟槽中，并在环绕侧壁周围和沟槽底面的下方植入若干掺杂区域，进一步提高作为JBS区域的N+型掺杂区域的深度相对于肖特基接触区域的宽度的深宽比，因此进一步减少反向漏电流。
本发明的另一目的在于提供一种改良的底部阳极肖特基二极管器件，其应用一轻掺杂窄带隙材料构成的薄层直接设置在肖特基势垒金属的下方，从而可通过控制薄层的厚度与成分来控制势垒的高度与宽度。
简单而言，本发明的一个较佳实施例公开了一种底部阳极肖特基(BAS)器件，其承载在一半导体衬底上，并具有一作为阳极的底面，以及一位于衬底上方且与阳极有着相同导电类型的磊晶层。此底部阳极肖特基(BAS)器件进一步更包含有若干掺杂区域，该些掺杂区域设置在靠近磊晶层顶面的地方，其掺杂有和衬底相反的导电类型的离子，以和设置在若干掺杂结势垒肖特基区域之间的磊晶层构成结势垒肖特基(JBS)。底部阳极肖特基(BAS)器件更包含有一肖特基势垒金属，其设置在半导体的顶部，构成了和若干掺杂结势垒肖特基(JBS)区域的欧姆接触，以及构成了和设置在若干掺杂结势垒肖特基(JBS)区域之间的磊晶层的肖特基接触。底部阳极肖特基器件更包含有一肖特基势垒控制层，其直接设置在若干掺杂结势垒肖特基(JBS)区域之间的磊晶层中、且在肖特基接触金属的下方。在一个示范实施例中，半导体衬底为一种P型衬底，所述的若干掺杂结势垒肖特基(JBS)区域包含若干N型掺杂JBS区域，且所述的肖特基势垒控制层包含一超浅N型香农(N-Shannon)植入层。在另一个示范实施例中，肖特基接触区域的势垒高度是由低能量N型香农层的浅植入来调整的，用来控制漏电流相对于正向电压的平衡。在另一个示范实施例中，当正向电压VF大概低于0.7伏特时，来自掺杂JBS区域的少数载子注入被抑制。在另一个示范实施例中，来自阳极的主要载子具有减小的势垒，以达到构成阴极的肖特基接触金属。在另一个示范实施例中，超浅N型香农植入层包含砷植入层。在另一个示范实施例中，肖特基势垒控制层包含一轻掺杂窄带隙材料。在另一个示范实施例中，肖特基势垒的高度和宽度是由调整窄带隙材料的成分与层厚来控制的。在另一个示范实施例中，窄带隙材料包含富含硅的硅锗(silicon rich SiGe)，其具有在100埃到1000埃范围内的薄膜层厚度。
以下将可通过阅读本发明的较佳实现例的详细描述与各个附图说明，使本发明的技术思想更被突显，以了解与获得本发明的这些和其它目的与优点。
附图说明
图1A与图1B是描述典型的结势垒肖特基(JBS)二极管与沟槽式金属氧化物半导体势垒肖特基(TMBS)的传统肖特基二极管的剖视图；
图1C与图1D是具有顶部阳极结构的结势垒肖特基二极管的剖视图；
图2是本发明一个实施例中底部阳极肖特基(BAS)二极管的剖视图；
图3是本发明另一个实施例中的肖特基器件的剖视图；
图4A到图4C是本发明另一个是实施例中肖特基器件的制作流程的剖视图；
图5是硅锗(SiGe)薄层在硅(Si)衬底上的能带关系示意图。
具体实施方式
请参照图2，该图是根据本发明的一种形成在P+型衬底的底部阳极肖特基(BAS)二极管器件以及它的形成过程的侧剖面示意图。此底部阳极肖特基二极管是承载在一P+型衬底105上作为一底部阳极的。一P-型磊晶层110承载在衬底105的顶部。底部阳极肖特基二极管还包含有数个N+型植入区域115以在P型磊晶层中形成结点。在一个实施例中，使用一掩模(图中未示)，以1E15的剂量，在60KeV的能阶，进行砷的第一N型植入；在另一个实施例中，在第一N型植入之后，跟着以2E12的剂量与300KeV的能阶进行磷离子的第二N型植入，然后，在900～1100℃之间的温度，进行驱入(drive-in)扩散制程大约30分钟。一超浅N型香农(N-Shannon)植入层125是利用N型植入物以低能量来形成。在一个示范实施例中，N型香农植入层125是在大约10kev的能量、大约5×1012/cm2的植入剂量的条件下，以砷离子来进行植入，且N型香农植入层125是在大约900℃的温度、30秒的时间以快速热退火制程(RTP)的条件来形成的。
肖特基势垒金属层120是设置在磊晶层110的顶部，形成了和N+型区域115的欧姆接触，并形成和超浅N型香农植入区域125的肖特基接触。超浅N型香农植入层125的掺杂浓度与该层的深度可以在偏压0以下的条件下予以控制，利用减少带电载子及控制掺杂浓度来调整肖特基二极管正向电压。于是，肖特基势垒高度的调整就不受肖特基二极管反向特性的影响，而由P型磊晶层110的掺杂浓度与深度来决定。
和超浅轻N型香农植入层125一起，在顶面附近会形成一通过肖特基内置电势来耗尽的结点。和传统的PN结点比较，目前来自阳极的电洞具有缩小的势垒以达到阴极。只要正向电压VF低于0.7伏特的固有PN结点正向电压，那么来自N+型区域115的少数载子注入就会被抑制。同时，由于在反向偏压的情况下N+型区域115会屏蔽肖特基区域，因此反向性能将进一步改良，由此将达到较低的漏电流。此底部阳极肖特基二极管具有数个优点。在金属沉积前，超浅轻N型香农植入层125具有拉制主体区域的作用。肖特基二极管将达到体积更紧密与缩减面积的需求。再者，肖特基的势垒高度可以通过N型香农层125的低能量浅植入来调整，用来控制漏电流相对在正向电压的平衡。对于进一步减少漏电流的目的而言，具有如同图2所示的大D/W的深宽比是有益的。为了缩小导电电阻与提高电流处理能力，可期望具有大的肖特基接触区域，也就是指大的宽度W。唯一的可调整的参数是N+型植入的深度。在提高温度下进行高能量的多种植入与延长时间的扩散，可以帮助增加深度D。不幸地是，由于侧向扩散的关系，高温与延长时间的扩散也会不可避免地会减少宽度W，而这种现象是不被期望的。
图3是本发明的另一实施例，在该实施例中沟槽是蚀刻到磊晶层110上的，并通过植入到沟槽的侧壁与底部来形成N+型植入区域115。在一实施例中，N+型植入区域115是通过使用2E15的剂量、60KeV的能阶的砷掺杂物所进行的第一植入，以及使用2E13的剂量、180KeV能阶的磷掺杂物所进行的第二植入所形成的。两种植入都是以四个旋转方向、7个度角来实施，以确保沟槽的所有侧壁都有被覆盖；接着，进行在900℃下维持30分钟的扩散制程。由于沟槽的深度将N+型区域115延伸至更深的深度而不会引起不受期望的侧向扩散，此制程可以有效地增加深宽比D/W。通过将沟槽深度从0.2微米增加至1微米，在正向电压大体维持一定时，逆向电流将可被降低超过97％。
控制肖特基的势垒高度与宽度的目的也可以通过应用一窄带隙材料的薄层来实现。如图4A到图4C所示，是本发明另一实施例中的肖特基二极管器件的制程侧剖面示意图。见图4A，通过化学气相沉积(Chemical Vapor Deposition；CVD)来沉积诸如硅锗SiGe的窄带隙材料，以在P-型磊晶层110的上表面形成一窄带隙层125’，该P-型磊晶层110设置在作为肖特基二极管的阳极的P+型衬底105的顶面。窄带隙材料层的厚度可介在100埃至1000埃的范围内。在一个实施例中，该窄带隙层125’包含一个200埃的富含硅的硅锗。在另外一个实施例中，富含硅的硅锗层包含80％的硅与20％的锗，在另外一个实施例中，该窄带隙层125’以每立方厘米2E17至2E18的掺杂浓度进行N型掺杂物的原位掺杂(in-situ doped)。一低温氧化物层130被沉积在窄带隙层125’上。如图4B，氧化层130是图案化掩模(图中未示)来形成硬掩模，用于在P型磊晶层110中干蚀刻沟槽140。硬掩模130可在干蚀刻过程中以及形成N+型植入区域115的N型植入中保护在下面部分的窄带隙层125’。图4C中，肖特基金属层120在移除硬掩模130后予以沉积，肖特基二极管形成的方式近似如图3所示，除了超浅N型香农植入层125由掺杂窄带隙材料的窄带隙层125’来替代。通过控制窄带隙层125’的成分和厚度，来调整肖特基的势垒宽度与高度。图5描述的是电洞势能随着Si1-xGex的参数x而变化。为了避免在靠近硅的硅锗层表面的电洞陷阱，最好使用一个富含硅的硅锗层。该硅锗层的厚度也会影响肖特基势垒的宽度。
根据上述图式以及描述的内容，本发明也公开了一种承载在具有第一导电类型的半导体衬底上的半导体功率器件，该半导体功率器件具有一作为底部阳极的底层，以及一覆盖在底层上且与阳极有相同导电类型的磊晶层。在一个示范实施例中，掺杂区域的浅层更包含浅掺杂区域，其掺杂第一导电类型的离子，并且其离子掺杂浓度高于磊晶层。在另一个示范实施例中，掺杂区域的浅层更包含浅香农掺杂区域，其掺杂第二导电类型的离子用以调整肖特基二极管的势垒高度。在另一个示范实施例中，功率器件更包含一窄带隙金属层，其直接设置在肖特基势垒金属层的下方、磊晶层的上方，而形成低正向电压结点作为肖特基。
虽然本发明以前述的实施例公开如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的修改与变化，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求书。
Claims (31)
1.一种底部阳极肖特基器件，该肖特基器件承载在一半导体衬底上，其具有一底面与一磊晶层，该底面作为阳极，该磊晶层位于该阳极上并和该阳极具有一相同的掺杂导电类型，所述的底部阳极肖特基器件还包含有：
若干个掺杂结势垒肖特基区域，该掺杂结势垒肖特基区域延伸至该半导体衬底的一个深度，并与该阳极具有一相反的导电类型，且该些掺杂结势垒肖特基区域与设置在该些掺杂结势垒肖特基区域之间的磊晶层构成一结势垒肖特基；
一肖特基势垒金属，其设置在该半导体衬底的顶部，并和设置在该些掺杂结势垒肖特基区域之间的磊晶层构成一肖特基接触；以及
一肖特基势垒控制层，其直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
2.如权利要求1所述的底部阳极肖特基器件，其特征在于，所述的半导体衬底是一种P型衬底，所述的若干掺杂结势垒肖特基区域包含若干N型掺杂结势垒肖特基区域，且所述的肖特基势垒控制层包含一超浅N型香农植入层。
3.如权利要求1所述的底部阳极肖特基器件，其特征在于，所述的掺杂结势垒肖特基区域延伸至该半导体衬底的顶部表面。
4.如权利要求2所述的底部阳极肖特基器件，其特征在于，所述的设置在该半导体衬底顶部的肖特基势垒金属和该若干掺杂结势垒肖特基区域构成一个欧姆接触。
5.如权利要求2所述的底部阳极肖特基器件，其特征在于，还包括数个沟槽，所述的每一个沟槽从该半导体衬底的顶部延伸至对应的结势垒肖特基区域内，并达到一个深度与一个宽度，该深度比掺杂结势垒肖特基区域的深度浅，该宽度比掺杂结势垒肖特基区域的宽度窄，所述的沟槽内衬有肖特基势垒金属层。
6.如权利要求1所述的底部阳极肖特基器件，其特征在于，所述的肖特基势垒控制层包含有一薄膜层，该薄膜层由一窄带隙材料组成。
7.如权利要求6所述的底部阳极肖特基器件，其特征在于，所述的窄带隙材料包含硅锗。
8.如权利要求7所述的底部阳极肖特基器件，其特征在于，所述的窄带隙材料包含富含硅的硅锗。
9.如权利要求7所述的底部阳极肖特基器件，其特征在于，所述的窄带隙材料是一种轻掺杂材料。
10.如权利要求7所述的底部阳极肖特基器件，其特征在于，所述的若干掺杂结势垒肖特基区域还包含有一以砷离子掺杂的浅结势垒肖特基区域以及一磷离子掺杂的深结势垒肖特基区域，所述的磷离子掺杂能量高于砷离子的掺杂能量。
11.一种底部阳极肖特基器件，其承载在一半导体衬底上，具有一底面与一磊晶层，该底面作为一阳极，该磊晶层覆盖在该阳极上并和该阳极具有一相同的掺杂导电类型，所述的底部阳极肖特基器件还包括：
一肖特基势垒金属，其设置在若干沟槽中，并覆盖在该些沟槽之间的半导体衬底的顶面上；以及
若干个掺杂结势垒肖特基区域，设置在所述沟槽的侧壁上以及底面下方，并与该阳极具有一相反的导电类型，且该些掺杂结势垒肖特基区域与设置在该些掺杂结势垒肖特基区域之间的磊晶层构成一结势垒肖特基。
12.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含一肖特基势垒控制层，该势垒控制层直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及该肖特基势垒金属下方。
13.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的填充有该肖特基势垒金属的沟槽具有一0.2微米到1.0微米的深度。
14.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包括其设置在沟槽的侧壁周围以及底面下方的若干掺杂结势垒肖特基区域，其更包含有一以砷离子掺杂的第一结势垒肖特基区域以及一以磷离子掺杂的第二结势垒肖特基区域，所述的磷离子掺杂能量高于砷离子的掺杂能量。
15.如权利要求2所述的底部阳极肖特基器件，其特征在于，所述的一超浅N型香农植入层直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及该肖特基势垒金属的下方。
16.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含有一窄带隙层，其直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及该肖特基势垒金属的下方。
17.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含一由硅锗所组成的窄带隙层，其直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
18.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含有一窄带隙层，其具有一在100埃到1000埃范围内的薄膜层厚度，并直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
19.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含有一窄带隙层，其由具有80％硅与20％锗的硅锗所组成，并直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
20.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含有一窄带隙层，其包含一原位掺杂的N型掺杂层，具有一介于2E17～2E18/cm3的掺杂浓度，并直接设置在该些掺杂结势垒肖特基区域之间的一P型磊晶层中，以及肖特基势垒金属的下方。
21.如权利要求11所述的底部阳极肖特基器件，其特征在于，所述的底部阳极肖特基器件还包含有一窄带隙层，其包含一富含硅的硅锗，具有一200埃的厚度，并直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
22.一种形成底部阳极肖特基二极管器件的方法，该底部阳极肖特基器件是承载在一半导体衬底上，具有一底面与一磊晶层，该底面作为一阳极，该磊晶层位于该阳极上并和该阳极具有一相同的掺杂导电类型，且形成该底部阳极肖特基器件的步骤更包含有：
开设若干个沟槽，在该些沟槽的侧壁上及底面下方植入若干个掺杂结势垒肖特基区域，且该些掺杂结势垒肖特基区域与该阳极具有一相反的导电类型，以和设置在该些掺杂结势垒肖特基区域之间的磊晶层构成一结势垒肖特基；以及
沉积一肖特基势垒金属，覆盖该些沟槽的侧壁与底面，并覆盖该些沟槽之间的半导体衬底的顶面。
23.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，该方法还包含：植入一超浅N型香农层，直接沉积在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
24.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的开设该些沟槽的步骤还包含：将该些沟槽开设为具有一在0.2微米到1.0微米的深度，以覆盖该肖特基势垒金属。
25.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的在沟槽的侧壁上及底面下方植入若干个掺杂结势垒肖特基区域的步骤更包含：以砷离子植入第一结势垒肖特基区域以及以磷离子植入第二结势垒肖特基区域的步骤，且所述的磷离子掺杂能量高于砷离子的掺杂能量。
26.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的方法还包含沉积一窄带隙层的步骤，该窄带隙层直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
27.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的方法还包含沉积由硅锗所组成的窄带隙层的步骤，该窄带隙层直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
28.求权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的方法还包含沉积一窄带隙层的步骤，该窄带隙层具有一在100埃～1000埃范围内的薄膜层厚度，并直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
29.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的方法还包含沉积一窄带隙层的步骤，该窄带隙层由具有80％硅与20％锗的硅锗所组成，并直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
30.如权利要求22所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的方法还包含沉积一窄带隙层的步骤，该窄带隙层包含一原位掺杂的N型掺杂层，且具有一介于2E17～2E18/cm3的掺杂浓度，并直接设置在该些掺杂结势垒肖特基区域之间的一P型磊晶层中，以及肖特基势垒金属的下方。
31.如权利要求22项所述的形成底部阳极肖特基二极管器件的方法，其特征在于，所述的方法还包含沉积一窄带隙层的步骤，该窄带隙层包含一富含硅的硅锗，具有一为200埃的厚度，并直接设置在该些掺杂结势垒肖特基区域之间的磊晶层中，以及肖特基势垒金属的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810214822 CN101661960B (zh) | 2008-08-26 | 2008-08-26 | 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200810214822 CN101661960B (zh) | 2008-08-26 | 2008-08-26 | 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101661960A CN101661960A (zh) | 2010-03-03 |
| CN101661960B true CN101661960B (zh) | 2011-05-04 |
Family
ID=41789856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200810214822 Active CN101661960B (zh) | 2008-08-26 | 2008-08-26 | 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101661960B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8710585B1 (en) * | 2013-02-25 | 2014-04-29 | Alpha And Omega Semiconductor Incorporated | High voltage fast recovery trench diode |
| CN104351870A (zh) * | 2014-10-29 | 2015-02-18 | 刘瑞华 | 一种黄皮果果汁加工方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409409A (zh) * | 2001-09-25 | 2003-04-09 | 三洋电机株式会社 | 肖特基势垒二极管及其制造方法 |
| CN1855551A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
| CN1855549A (zh) * | 2005-03-30 | 2006-11-01 | 三洋电机株式会社 | 半导体装置 |
-
2008
- 2008-08-26 CN CN 200810214822 patent/CN101661960B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1409409A (zh) * | 2001-09-25 | 2003-04-09 | 三洋电机株式会社 | 肖特基势垒二极管及其制造方法 |
| CN1855549A (zh) * | 2005-03-30 | 2006-11-01 | 三洋电机株式会社 | 半导体装置 |
| CN1855551A (zh) * | 2005-04-28 | 2006-11-01 | 恩益禧电子股份有限公司 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101661960A (zh) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9520464B2 (en) | Configuration and method to generate saddle junction electric field in edge termination | |
| TWI449181B (zh) | 形成底部陽極蕭特基二極體之結構與方法 | |
| US7410891B2 (en) | Method of manufacturing a superjunction device | |
| TWI399815B (zh) | 具有優化的可製造性的垂直功率裝置的高壓結構及方法 | |
| US7781859B2 (en) | Schottky diode structures having deep wells for improving breakdown voltages | |
| US8507977B2 (en) | Semiconductor device and manufacturing method of the same | |
| US20060006458A1 (en) | Semiconductor device and method for manufacturing the same | |
| US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
| US20020008237A1 (en) | Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication | |
| US20240222498A1 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| US10147813B2 (en) | Tunneling field effect transistor | |
| US7154177B2 (en) | Semiconductor device with edge structure | |
| US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
| US11869940B2 (en) | Feeder design with high current capability | |
| JP2002522925A (ja) | トレンチゲート半導体装置 | |
| US8592903B2 (en) | Bipolar semiconductor device and manufacturing method | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| CN101661960B (zh) | 形成设在p型衬底上的肖特基二极管或底部阳极肖特基二极管的结构与方法 | |
| US10186573B2 (en) | Lateral power MOSFET with non-horizontal RESURF structure | |
| CN111247639A (zh) | 半导体装置 | |
| CN108701694B (zh) | 高压碳化硅肖特基二极管倒装芯片阵列 | |
| JP2021141146A (ja) | 半導体装置 | |
| KR20140092209A (ko) | 반도체 전력 정류 장치 | |
| CN103390652B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160909 Address after: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee after: Chongqing Wanguo Semiconductor Technology Co., Ltd. Address before: Bermuda Hamilton No. 22 Vitoria street Canon hospital Patentee before: Alpha & Omega Semiconductor Inc. |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20180211 Address after: The British West Indies Dakaiman Cayman Island KY1-1107 No. 122 Marie street, and the wind floor 709 mailbox Patentee after: Nations Semiconductor (Cayman) Ltd. Address before: 400700 Chongqing city Beibei district and high tech Industrial Park the road No. 5 of 407 Patentee before: Chongqing Wanguo Semiconductor Technology Co., Ltd. |
|
| TR01 | Transfer of patent right |