CN101609843A - 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备 - Google Patents

薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备 Download PDF

Info

Publication number
CN101609843A
CN101609843A CNA2009100056985A CN200910005698A CN101609843A CN 101609843 A CN101609843 A CN 101609843A CN A2009100056985 A CNA2009100056985 A CN A2009100056985A CN 200910005698 A CN200910005698 A CN 200910005698A CN 101609843 A CN101609843 A CN 101609843A
Authority
CN
China
Prior art keywords
layer
ohmic contact
thin
electrode
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100056985A
Other languages
English (en)
Inventor
郑在景
申铉秀
牟然坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of CN101609843A publication Critical patent/CN101609843A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备，其中该薄膜晶体管包括：形成在基板上并且具有沟道区、源区和漏区的半导体氧化物层；通过栅极绝缘层与半导体氧化物层绝缘的栅极；形成在半导体氧化物层的源区和漏区上的欧姆接触层；和通过欧姆接触层电连接至源区的源极和通过欧姆接触层电连接至漏区的漏极，欧姆接触层由功函数比源极和漏极的功函数低的金属形成。

Description

薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备
相关申请的交叉引用
本申请要求2008年6月18日向韩国知识产权局提交的韩国专利申请No.2008-57250的权益，该申请的内容合并于此作为参考。
技术领域
本发明的方面涉及薄膜晶体管、制造薄膜晶体管的方法以及具有薄膜晶体管的平板显示设备，具体地说，涉及使用半导体氧化物作为活性层的薄膜晶体管、制造这种薄膜晶体管的方法以及具有这种薄膜晶体管的平板显示设备。
背景技术
通常，在通过半导体工艺制造的薄膜晶体管中，具有沟道区、源区和漏区的活性层由诸如非晶硅或多晶硅之类的半导体形成。然而，如果活性层由非晶硅形成，则活性层的迁移率低，所以难以使驱动电路高速工作。另外，如果活性层由多晶硅形成，则活性层的迁移率高，但是阈值电压不均匀，所以需要单独的补偿电路。
作为例子，在将具有多晶硅活性层的薄膜晶体管应用于显示设备的情况下，需要有具有五个薄膜晶体管和两个电容器的补偿电路，以便维持均匀的阈值电压和高的迁移率。相应地，使用了复杂的工艺和大量掩模，因此提高了制造成本且减少了产量。
最近，为了解决这些问题，已经对使用半导体氧化物作为活性层进行了研究。
日本专利公开No.2004-273614公开了使用氧化锌(ZnO)或者主要由氧化锌(ZnO)构成的半导体氧化物作为活性层的薄膜晶体管。
然而，由于半导体氧化物的能带隙宽，使用半导体氧化物作为活性层的常规薄膜晶体管与金属电极有较差的欧姆接触。
发明内容
本发明的方面提供了能够改善半导体氧化物层与金属电极之间的欧姆接触特性的薄膜晶体管、制造这种薄膜晶体管的方法以及具有这种薄膜晶体管的平板显示设备。
本发明的方面提供的薄膜晶体管包括：基板；形成在所述基板上并且具有沟道区、源区和漏区的半导体氧化物层；形成在所述基板上以覆盖所述半导体氧化物层的栅极绝缘层；形成在所述栅极绝缘层上并且通过所述栅极绝缘层与所述半导体氧化物层绝缘的栅极；形成在所述半导体氧化物层的源区和漏区上的欧姆接触层；和通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
本发明的方面提供的制造薄膜晶体管的方法包括：在基板上形成栅极；在所述栅极上形成栅极绝缘层；在所述栅极绝缘层上形成具有沟道区、源区以及漏区的半导体氧化物层；在所述半导体氧化物层的源区和漏区上形成欧姆接触层；以及形成通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
本发明的方面提供的根据本发明的另一方面的具有薄膜晶体管的平板显示设备包括：第一基板，该第一基板上布置有：第一导线和第二导线，所述第一导线布置为与所述第二导线交叉；多个像素，所述多个像素中的每一个具有第一电极并且被所述第一导线和所述第二导线限定，和多个薄膜晶体管，其分别电连接至所述第一电极以控制供应给所述像素中的每一个的信号；第二基板，该第二基板上形成有第二电极；和布置在所述第一电极和所述第二电极之间的密封空间中的液晶层，其中所述薄膜晶体管中的每一个包括：与所述第一导线和所述第二导线中的一个电连接的栅极，形成在半导体氧化物层的源区和漏区上的欧姆接触层，和通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，所述源极和所述漏极中的一个与所述第一导线和所述第二导线中的另一个电连接，并且所述源极和所述漏极中的另一个与所述第一电极电连接，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
本发明的方面提供的根据本发明的另一方面的具有薄膜晶体管的平板显示设备包括：第一基板，该第一基板上布置有：包括第一电极、有机薄膜层以及第二电极的有机发光元件，扫描线和数据线，和控制所述有机发光元件的操作的薄膜晶体管；和布置为面向所述第一基板的第二基板，其中所述薄膜晶体管包括：与所述扫描线中的一条电连接的栅极；形成在半导体氧化物层的源区和漏区上的欧姆接触层，和通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，所述源极和所述漏极中的一个与所述数据线中的一条电连接，并且所述源极和所述漏极中的另一个与所述第一电极电连接，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
本发明的方面提供的薄膜晶体管包括：基板；形成在所述基板上的栅极；形成在所述基板上以覆盖所述栅极的栅极绝缘层；形成在所述栅极绝缘层上的半导体氧化物层，所述半导体氧化物层通过所述栅极绝缘层与所述栅极绝缘，并且所述半导体氧化物层具有沟道区、源区和漏区；形成在所述半导体氧化物层的源区和漏区上的欧姆接触层；和通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
本发明的方面提供了一种制造薄膜晶体管的方法，该方法包括：在基板上形成具有沟道区、源区和漏区的半导体氧化物层；在所述半导体氧化物层上形成栅极绝缘层；在所述栅极绝缘层中形成通孔以暴露所述源区和所述漏区的部分；在所述源区和所述漏区的被暴露部分上形成欧姆接触层；以及形成通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
本发明的方面提供了一种制造薄膜晶体管的方法，该方法包括：在基板上形成具有沟道区、源区和漏区的半导体氧化物层；在所述源区和所述漏区上形成欧姆接触层；在所述半导体氧化物层上形成栅极绝缘层；在所述栅极绝缘层上形成栅极；在所述栅极绝缘层中形成通孔以暴露在所述源区和所述漏区上的欧姆接触层的部分；以及形成通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
根据本发明的方面，欧姆接触层形成在半导体氧化物层与金属电极之间并且由具有低功函数的金属或其合金形成。因此，肖特基势垒的高度因欧姆接触层而被减小，所以减小了半导体氧化物层与源极以及漏极之间的接触电阻。因此，改善了电流-电压特性，所以改善了设备的电特性。
本发明的附加方面和/或优点部分将在随后的描述中阐述，部分将从该描述中显而易见，或者可以通过本发明的实践获知。
附图说明
结合附图，根据下列实施例的描述，本发明的这些和/或其它方面和优点将变得更加清楚明白，并且更加易于理解。在附图中：
图1是根据本发明的实施例的薄膜晶体管的剖面图；
图2是根据本发明的实施例的薄膜晶体管的剖面图；
图3是根据本发明的实施例的薄膜晶体管的剖面图；
图4是根据本发明的实施例的薄膜晶体管的剖面图；
图5A至图5E是示出根据本发明的方面的制造薄膜晶体管的方法的剖面图；
图6至图9是金属和半导体氧化物接合之前和之后的能带图；
图10是根据本发明的方面的具有薄膜晶体管的平板显示设备的立体图；
图11A和图11B是根据本发明的方面的具有薄膜晶体管的平板显示设备的立体图；和
图12是图11A中的有机发光元件的剖面图。
具体实施方式
在以下详细描述中，仅以图示说明的方式仅示出和描述了本发明的某些示例性实施例。如本领域技术人员将认识到的，可以不同的方式对所描述的实施例进行修改，而均不脱离本发明的精神和范围。相应地，附图和说明书将被认为本质上是示例性的而非限制性的。另外，当元件被称为“在另一元件上”、“形成在另一元件上”或“布置在另一元件上”时，它可以直接在另一元件上、直接形成在另一元件上，或直接布置在另一元件上，也可以在它们之间布置一个或多个中间元件。同样，当元件被称为“与另一元件连接”、“连接至另一元件”或“电连接至另一元件”时，它可以直接与另一元件连接，也可以间接与另一元件连接并在它们之间***一个或多个中间元件。在下文中，同样的附图标记指代同样的元件。
图1是根据本发明的实施例的薄膜晶体管的剖面图，其中示出了底栅(bottom gate)结构的实例。虽然对底栅薄膜晶体管进行了说明，本发明的方面还可以应用于顶栅(top gate)薄膜晶体管。缓冲层11形成在基板10上，并且栅极12形成在缓冲层11上。栅极绝缘层13形成在栅极12所形成在的缓冲层11的上表面上。半导体氧化物14由具有沟道区14a、源区14b和漏区14c的活化层形成，并且形成在对应于栅极12的栅极绝缘层13上。欧姆接触层15形成在半导体氧化物14的源区14b和漏区14c上。同样，源极16a形成为与通过欧姆接触层15与源区14b相接触，漏极16b形成为与通过欧姆接触层15漏区14c相接触。
半导体氧化物层14包括氧化锌(ZnO)，并且可以掺杂有钙(Ga)、铟(In)、锡(Sn)、锆(Zr)、铪(Hf)、镉(Cd)、银(Ag)、铜(Cu)、锗(Ge)、钆(Gd)、钒(V)中的至少一种离子。例如，半导体氧化物层14可以由ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、CdO、InO、GaO、SnO、AgO、CuO、GeO、GdO、HfO等等形成。
欧姆接触层15减小半导体层氧化物14的源区14b与源极16a之间和半导体层氧化物14的漏区14c与漏极16b之间的接触电阻，源极16a和漏极16b由金属制成。相应地，欧姆接触层15由功函数比形成源极16a和漏极16b的金属的功函数低的金属形成。
在源极16a和漏极16b由诸如钼(Mo)、钨(W)、铝(Al)、钛(Ti)等等的金属形成的情况下，这些金属的功函数大约为4eV或更大。因此，欧姆接触层15由具有2至4eV的功函数的金属形成。这种金属包括诸如钙(Ca)(2.9eV)、镁(Mg)(3.7eV)、钾(K)(2.3eV)、锂(Li)(2.9eV)等等的碱金属。然而，由于这种碱金属在化学上具有高反应性，所以碱金属容易因化学反应而变化。因此，欧姆接触层15可以由诸如镁银(Mg-Ag)、锂铝(Li-Al)、铝银(Al-Ag)、氟化锂(LiF)等等之类的合金形成，以便防止这种化学变化。
图2是根据本发明的实施例的薄膜晶体管的剖面图。在这里，仅仅描述图1和图2中示出的结构之间的差别。
图1中的薄膜晶体管具有欧姆接触层15仅仅形成在半导体氧化物层14的源区14b和漏区14c上的结构。另一方面，图2中的薄膜晶体管具有欧姆接触层25形成在源极16a和漏极16b的下表面上的结构。欧姆接触层25形成为与源极16a和漏极16b重叠。因此，有可能用一个掩模对源极16a和漏极16b以及欧姆接触层25定型(pattern)，从而与图1相比，减少了掩模数目和工艺步骤。
图3是根据本发明的实施例的薄膜晶体管的剖面图。在这里，仅仅描述图1和图3中示出的结构之间的差别。图1中的薄膜晶体管具有半导体氧化物层14的沟道区14a被暴露的结构，而图3中的薄膜晶体管具有钝化层34形成在半导体氧化物层14的沟道区14a上的结构。钝化层34由无机材料或诸如基于聚酰亚胺的树脂等的绝缘有机材料形成。
半导体氧化物层14容易受到等离子体的损害或容易受到酸性化学制品等的蚀刻。因此，在半导体氧化物层14被暴露的结构中，当在其上形成薄膜或蚀刻所形成的薄膜时，可能发生损害，从而发生诸如载流子增加之类的电特性变化。由于半导体氧化物层14的这种电特性变化，薄膜晶体管的电特性可能恶化并且基板中电特性的分散程度可能恶化。
然而，根据以上实施例，在形成源极16a和漏极16b的蚀刻工艺中，半导体氧化物层14的沟道区14a受到钝化层34的保护，并且同时钝化层34可以用作蚀刻停止层。因此，有效防止了等离子体或酸性化学制品对半导体氧化物层14的损害，并且同时简化了工艺。
图4是根据本发明的实施例的薄膜晶体管的剖面图，其中示出了顶栅结构的实例。缓冲层41形成在基板40上，并且半导体氧化物层42在缓冲层41上，由具有沟道区42a、源区42b和漏区42c的活性层形成。栅极绝缘层43形成在半导体氧化物层42的上表面上，并且栅极44形成在半导体氧化物层42的上表面上的栅极绝缘层43上，即栅极44形成在栅极绝缘层43上与半导体氧化物层42对应的区域中。绝缘层45形成在栅极绝缘层43的上表面上以覆盖栅极44，并且接触孔形成在绝缘层45和栅极绝缘层43中，从而使半导体氧化物层42的源区42b的部分和漏区42c的部分暴露。欧姆接触层46形成为覆盖形成在绝缘层45和栅极绝缘层43中的接触孔的表面。欧姆接触层46进一步覆盖半导体氧化物层42的源区42b和漏区42c中通过接触孔暴露的部分。源极47a形成为通过欧姆接触层46连接至源区42b，漏极47b形成为通过欧姆接触层46连接至漏区42c。
虽然在图4中示出了欧姆接触层46形成为与源极47a和漏极47b对应的情况，但是欧姆接触层46还可以仅仅形成在半导体氧化物层42的暴露部分上。进一步，欧姆接触层46可以形成在半导体氧化物层42的源区42b和漏区42c与栅极绝缘层43之间的整个源区42b和漏区42c上。
半导体氧化物层42包括氧化锌(ZnO)，并且可以掺杂有钙(Ga)、铟(In)、锡(Sn)、锆(Zr)、铪(Hf)、镉(Cd)、银(Ag)、铜(Cu)、锗(Ge)、钆(Gd)、钒(V)中的至少一种离子。半导体氧化物层42可以由例如ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、CdO、InO、GaO、SnO、AgO、CuO、GeO、GdO、HfO等等形成。
欧姆接触层46减小半导体氧化物层42的源区42b与源极47a之间以及半导体氧化物层42的漏区42c与漏极47b之间的接触电阻，源极47a和漏极47b由金属制成。相应地，欧姆接触层46由功函数比形成源极47a和漏极47b的金属的功函数低的金属形成。
在源极47a和漏极47b由诸如钼(Mo)、钨(W)、铝(Al)、钛(Ti)等等的金属形成的情况下，这些金属的功函数大约为4eV或更大。因此，欧姆接触层15由功函数大约为2至4eV的金属形成。这种金属包括诸如钙(Ca)(2.9eV)、镁(Mg)(3.7eV)、钾(K)(2.3eV)、锂(Li)(2.9eV)等等的碱金属。然而，由于这种碱金属在化学上具有高反应性，所以碱金属容易因化学反应而变化。因此，欧姆接触层15可以由诸如镁银(Mg-Ag)、锂铝(Li-Al)、铝银(Al-Ag)、氟化锂(LiF)等等的合金形成，以便防止这种化学变化。
图5A至图5E是示出根据本发明的方面的制造薄膜晶体管的方法的剖面图。在这里，将以图3中的结构为例进行说明。
参见图5A，在基板10上形成缓冲层11后，栅极12形成在缓冲层11上。栅极绝缘层13、半导体氧化物层14和钝化层34顺序形成在上方形成有栅极12的基板的上表面上。
诸如硅(Si)之类的半导体基板、诸如玻璃或塑料之类的绝缘基板或金属基板可以用作基板10。栅极12由诸如Al、Cr、MoW等等的金属形成，而栅极绝缘层13由诸如SiO2、SiNx、GaO3等等的绝缘材料形成。半导体氧化物层14包括氧化锌(ZnO)，其中ZnO可以与钙(Ga)、铟(In)、锡(Sn)、锆(Zr)、铪(Hf)、镉(Cd)、银(Ag)、铜(Cu)、锗(Ge)、钆(Gd)以及钒(V)中的至少一种离子掺杂。半导体氧化物层14可以由例如ZnO、ZnGaO、ZnInO、ZnSnO、GaInZnO、CdO、InO、GaO、SnO、AgO、CuO、GeO、GdO、HfO等等形成。同样，钝化层34由无机材料或诸如基于聚酰亚胺的树脂等等的绝缘有机材料形成。
参见图5B，对半导体氧化物层14定型以便限定沟道区14a、源区14b和漏区14c，并且对钝化层34定型以便它仅仅保留在半导体氧化物层14的沟道区14a上。
参见图5C，在具有定型后的钝化层34和定型后的半导体氧化物层14的基板的整个上表面的上方形成欧姆接触层15之后，对欧姆接触层15定型，以便它仅仅保留在半导体氧化物层14的源区14b和漏区14c以及钝化层34上，也就是，将欧姆接触层15定型成与源极16a和漏极16b即将形成于其上的区域相对应。然而，本发明的方面并不限于此，这样使得可以按照以上对图1-4的描述对欧姆接触层15定型。
参见图5D，源极16a和漏极16b形成为通过欧姆接触层15连接至源区14b和漏区14c。源极16a和漏极16b由诸如钼(Mo)、钨(W)、铝(Al)、钛(Ti)之类的金属形成，或由它们的合金形成。源极16a和漏极16b可以以金属和/或其合金的叠层结构形成。进一步，在为透明薄膜晶体管的情况下，源极16a和漏极16b可以由诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)等等的透明导电材料形成。
如本发明的另一实施例，参见图5E，在如图5B中那样对半导体氧化物层14和钝化层34进行定型操作时，可以向钝化层34两侧暴露的源区14b和漏区14c上发射等离子体。在这种情况下，由于等离子体造成的晶格损伤而发生氧空位(oxygen vacancy)。由于效应载流子的增加，源区14b和漏区14c的表面的电导率增加，所以可以有效减小半导体氧化物层14的源区14b与源极16a之间以及半导体氧化物层14的漏区14c与漏极16b之间的接触电阻。
接下来，将参见图6至9描述本发明的能够有效减小半导体氧化物层14与源极16a和漏极16b之间的接触电阻的方面。
图6是金属和半导体氧化物(例如ZnO)接合前的能带图，其中金属的功函数大于n型半导体氧化物的功函数
Figure G2009100056985D00101
。指示半导体的导带EC和价带EV，并指示金属和半导体两者的费米能EF。一般金属对应于这种能带图。
图7是金属和半导体氧化物(例如ZnO)接合之后的能带图，其中半导体氧化物的一些电子向金属扩散，所以在金属和半导体氧化物之间的界面附近的半导体氧化物中形成耗尽区。结果，形成了肖特基势垒，所以在非界面态情况下不会显示欧姆接触特性。同时，接触电阻Rc可以由下面的公式1表示。
[公式1]
R C = [ k q AE T ] exp ( q q Φ Bn kT )
在这里，T表示温度，A表示理查森常数，K表示玻尔斯曼常数，且qΦBn表示肖特基势垒。
在公式1中，由于近似qΦBn＝qΦM-qχS是可能的(qΦM表示金属的功函数，qχS表示电子亲合力)，肖特基势垒的高度由金属和半导体氧化物的电子亲合力确定。随着金属的功函数变小，肖特基势垒的高度被减小，从而使接触电阻减小。
图8是在半导体氧化物的表面上存在大量表面态的情况下，金属和半导体氧化物(例如ZnO)接合之后的能带图，其中半导体氧化物表面上的电子在界面态被捕获，从而形成耗尽区。这称为费米能级锁定(Fermi levelpinning)。
图9是金属和费米能级锁定的半导体氧化物接合之后的能带图。此时，肖特基势垒的高度与金属的功函数无关。这称为巴丁极限(Bardeen limit)。
如上所述，根据本发明的方面，欧姆接触层由具有低功函数的金属在半导体氧化物层和金属电极之间形成。欧姆接触层减小了肖特基势垒的高度，所以减小了半导体氧化物层和金属电极之间的接触电阻。因此，可以改善薄膜晶体管的电流-电压特性。
图10是根据本发明方面的具有薄膜晶体管的平板显示设备的立体图。在下文中，将描述显示图像的显示面板100。
显示面板100包括布置为彼此面对的两个基板110和120以及布置在这两个基板110和120之间的液晶层130。在显示面板100中，像素区113由以矩阵形式排布在基板110上的多条扫描线111和多条数据线112限定。同样，控制供给每个像素的信号的薄膜晶体管114和连接至薄膜晶体管114的像素电极115形成在基板110上的每一个像素区113中。
薄膜晶体管114具有图1至4中的结构中的任一种，并且可以根据参见图5A至5E所描述的方法被制造。
同样，滤色片121和公共电极122形成在基板120上。起偏振片116和123分别形成在基板110和120的后表面上，并且背光(未示出)作为光源布置在起偏振片116下面。
同时，驱动显示面板100的驱动器(LCD驱动IC，未示出)安装在显示面板100的像素区113的周边区域。驱动器将从外部提供的电信号转换成扫描信号和数据信号，从而将它们供给扫描线111和数据线112。
图11A和11B是根据本发明方面的具有薄膜晶体管的平板显示设备的平面图和剖面图。在下文中，将描述显示图像的显示面板200。
参见图11A，基板210包括像素区220和围绕像素区220的非像素区230。以矩阵形式连接在扫描线224与数据线226之间的多个有机发光元件300形成在基板210上的像素区220中。扫描线224和数据线226从像素区220向非像素区230延伸，并且分别从扫描驱动器234和数据驱动器236供给信号。电源线(未示出)向有机发光元件300供电。扫描驱动器234和数据驱动器236处理通过焊盘从外部提供的信号，以分别向扫描线224和数据线226供给处理过的信号。扫描驱动器234、数据驱动器236、电源线以及焊盘形成在基板210上的非像素区域230中。
参见图12，有机发光二极管300包括阳极317、阴极320以及形成在阳极317和阴极320之间的有机薄膜层319。有机薄膜层319形成为具有这样的结构，即空穴传输层、有机发光层和电子传输层堆叠在该结构中。进一步，除了其它以外，有机薄膜层319还可以包括空穴注入层、空穴阻挡层、电子阻挡层和电子注入层。进一步，有机发光二极管300的每一层都可以包括堆叠的层。同样，有机发光二极管300可以进一步包括控制有机发光元件300的操作的薄膜晶体管和保持信号的电容器。
薄膜晶体管可以具有图1至图4中的结构中的任何一种，并且可以根据参见图5A至图5E所描述的制造方法被制造。
将参见图11A和图12详细描述包括如上所述的薄膜晶体管的有机发光元件300。缓冲层11形成在基板210上的像素区220中，并且栅极12形成在缓冲层11上。此时，像素区220可以与连接至栅极12的扫描线224一起被形成，并且非像素区230可以与从像素区域220延伸出的扫描线224以及从外部接收信号的焊盘228一起被形成。
半导体氧化物层14形成在栅极12上的栅极绝缘层13上，并且通过栅极绝缘层13与栅极12电绝缘。欧姆接触层15形成在半导体氧化物层14的源区14b和漏区14c上，并且源极16a和漏极16b形成为通过欧姆接触层15连接至源区14b和漏区14c。此时，像素区220可以与连接至源极16a和漏极16b中的一个的数据线226一起被形成，并且非像素区230可以与从像素区220延伸的数据线226以及从外部接收信号的焊盘228一起被形成。
因此，使像素区220的整个表面平坦化的平坦化层316被形成。通孔形成在平坦化层316中，以便源极16a或漏极16b的一部分被暴露，并且阳极317被形成并且通过该通孔连接至源极16a或漏极16b。
像素限定膜318形成在平坦化层316上，以便阳极317的部分区域(发光区)被暴露，并且有机薄膜层319形成在暴露的阳极317上。阴极320形成在像素限定膜318上以覆盖有机薄膜层319。
参见图11B，密封像素区220的密封基板400被布置在基板210的上表面上，如上所述该基板210上形成有有机发光元件300。密封基板400通过密封胶粘结到基板210上，以便完成显示面板。
虽然已经示出和描述了本发明的一些实施例，但本领域技术人员可以理解的是，可以对实施例进行改变而不脱离本发明的原理和精神，本发明的范围在权利要求和它们的等同物中被限定。

Claims (37)

1、一种薄膜晶体管，包括：
基板；
形成在所述基板上并且具有沟道区、源区和漏区的半导体氧化物层；
形成在所述基板上以覆盖所述半导体氧化物层的栅极绝缘层；
形成在所述栅极绝缘层上并且通过所述栅极绝缘层与所述半导体氧化物层绝缘的栅极；
形成在所述半导体氧化物层的源区和漏区上的欧姆接触层；和
通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
2、根据权利要求1所述的薄膜晶体管，其中所述半导体氧化物层包括氧化锌。
3、根据权利要求2所述的薄膜晶体管，其中所述半导体氧化物层掺杂有钙、铟、锡、锆、铪、镉、银、铜、锗、钆和钒中的至少一种离子。
4、根据权利要求1所述的薄膜晶体管，其中所述功函数比所述源极和所述漏极的功函数低的金属选自由钙、镁、钾和锂构成的组。
5、根据权利要求1所述的薄膜晶体管，其中所述功函数比所述源极和所述漏极的功函数低的金属为合金，该合金包括从由钙、镁、钾和锂构成的组中选择的金属。
6、根据权利要求1所述的薄膜晶体管，其中所述欧姆接触层布置在所述源极与所述半导体氧化物层之间以及所述漏极与所述半导体氧化物层之间。
7、根据权利要求1所述的薄膜晶体管，进一步包括布置在所述基板与所述半导体氧化物层之间的缓冲层。
8、根据权利要求1所述的薄膜晶体管，进一步包括：
形成在所述基板上以覆盖所述栅极的绝缘层，
其中所述源极和所述漏极布置在所述绝缘层上，并且所述源极通过形成在所述绝缘层和所述栅极绝缘层中的通孔与所述源区相连接，所述漏极通过形成在所述绝缘层和所述栅极绝缘层中的通孔与所述漏区相连接。
9、根据权利要求8所述的薄膜晶体管，其中所述欧姆接触层进一步布置在所述源极与所述绝缘层之间、所述源极与所述栅极绝缘层之间、所述漏极与所述绝缘层之间以及所述漏极与所述栅极绝缘层之间。
10、根据权利要求8所述的薄膜晶体管，其中所述欧姆接触层进一步布置在形成在所述绝缘层和所述栅极绝缘层中的通孔的内壁上。
11、一种制造薄膜晶体管的方法，该方法包括：
在基板上形成栅极；
在所述栅极上形成栅极绝缘层；
在所述栅极绝缘层上形成具有沟道区、源区以及漏区的半导体氧化物层；
在所述半导体氧化物层的源区和漏区上形成欧姆接触层；并且
形成通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
12、根据权利要求11所述的方法，其中所述半导体氧化物层包括氧化锌。
13、根据权利要求12所述的方法，其中所述半导体层氧化物掺杂有钙、铟、锡、锆、铪、镉、银、铜、锗、钆和钒中的至少一种离子。
14、根据权利要求11所述的方法，其中功函数比所述源极和所述漏极的功函数低的金属选自由钙、镁、钾和锂构成的组。
15、根据权利要求11所述的方法，其中功函数比所述源极和所述漏极的功函数低的金属为合金，该合金包括从由钙、镁、钾和锂构成的组中选择的金属。
16、根据权利要求11所述的方法，其中所述欧姆接触层形成为布置在所述源极与所述源区之间以及所述漏极与所述漏区之间。
17、根据权利要求11所述的方法，进一步包括在所述半导体氧化物层的沟道区上形成钝化层。
18、根据权利要求11所述的方法，进一步包括向所述半导体氧化物层的源区和漏区发射等离子体。
19、一种具有薄膜晶体管的平板显示设备，包括：
第一基板，该第一基板上布置有：
第一导线和第二导线，所述第一导线布置为与所述第二导线交叉；
多个像素，所述多个像素中的每一个具有第一电极并且被所述第一导线和所述第二导线限定，和
多个薄膜晶体管，其分别电连接至所述第一电极以控制供应给所述多个像素中的每一个的信号；
第二基板，该第二基板上形成有第二电极；和
布置在所述第一电极和所述第二电极之间的密封空间中的液晶层，
其中所述多个薄膜晶体管中的每一个包括：
与所述第一导线和所述第二导线中的一种电连接的栅极，
形成在半导体氧化物层的源区和漏区上的欧姆接触层，和
通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，所述源极和所述漏极中的一个与所述第一导线和所述第二导线中的另一种电连接，并且所述源极和所述漏极中的另一个与所述第一电极电连接，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
20、根据权利要求19所述的平板显示设备，其中所述半导体氧化物层包括氧化锌。
21、根据权利要求20所述的平板显示设备，其中所述半导体氧化物层掺杂有钙、铟、锡、锆、铪、镉、银、铜、锗、钆和钒中的至少一种离子。
22、根据权利要求19所述的平板显示设备，其中功函数比所述源极和所述漏极的功函数低的金属选自由钙、镁、钾和锂构成的组。
23、根据权利要求19所述的平板显示设备，其中功函数比所述源极和所述漏极的功函数低的金属为合金，该合金包括的金属选自由钙、镁、钾和锂构成的组。
24、一种具有薄膜晶体管的平板显示设备，包括：
第一基板，该第一基板上布置有：
包括第一电极、有机薄膜层以及第二电极的有机发光元件，
多条扫描线和多条数据线，和
控制所述有机发光元件的操作的薄膜晶体管；和
布置为面向所述第一基板的第二基板，
其中所述薄膜晶体管包括：
与所述多条扫描线中的一条电连接的栅极；
形成在半导体氧化物层的源区和漏区上的欧姆接触层，和
通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，所述源极和所述漏极中的一个与所述多条数据线中的一条电连接，并且所述源极和所述漏极中的另一个与所述第一电极电连接，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
25、根据权利要求24所述的具有薄膜晶体管的平板显示设备，其中所述半导体氧化物层包括氧化锌。
26、根据权利要求25所述的具有薄膜晶体管的平板显示设备，其中所述半导体氧化物层掺杂有钙、铟、锡、锆、铪、镉、银、铜、锗、钆和钒中的至少一种离子。
27、根据权利要求24所述的具有薄膜晶体管的平板显示设备，其中所述功函数比所述源极和所述漏极的功函数低的金属选自由钙、镁、钾和锂构成的组。
28、根据权利要求24所述的具有薄膜晶体管的平板显示设备，其中所述功函数比所述源极和所述漏极的功函数低的金属为合金，该合金包括从由钙、镁、钾和锂构成的组中选择的金属。
29、一种薄膜晶体管，包括：
基板；
形成在所述基板上的栅极；
形成在所述基板上以覆盖所述栅极的栅极绝缘层；
形成在所述栅极绝缘层上的半导体氧化物层，所述半导体氧化物层通过所述栅极绝缘层与所述栅极绝缘，并且所述半导体氧化物层具有沟道区、源区和漏区；
形成在所述半导体氧化物层的源区和漏区上的欧姆接触层；和
通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
30、根据权利要求29所述的薄膜晶体管，其中所述功函数比所述源极和所述漏极的功函数低的金属选自由钙、镁、钾和锂构成的组。
31、根据权利要求29所述的薄膜晶体管，其中所述功函数比所述源极和所述漏极的功函数低的金属为合金，该合金包括从由钙、镁、钾和锂构成的组中选择的金属。
32、根据权利要求29所述的薄膜晶体管，其中所述欧姆接触层形成在所述源区与所述源极之间以及所述漏区与所述漏极之间。
33、根据权利要求32所述的薄膜晶体管，其中所述欧姆接触层形成在所述源极和所述栅极绝缘层之间以及所述漏极和所述栅极绝缘层之间。
34、根据权利要求29所述的薄膜晶体管，进一步包括：
形成在所述半导体氧化物层的沟道区上的钝化层。
35、根据权利要求34所述的薄膜晶体管，其中所述欧姆接触层进一步形成在所述源极与所述钝化层之间以及所述漏极与所述钝化层之间。
36、一种制造薄膜晶体管的方法，该方法包括：
在基板上形成具有沟道区、源区和漏区的半导体氧化物层；
在所述半导体氧化物层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极绝缘层中形成通孔以暴露所述源区和所述漏区的部分；
在所述源区和所述漏区的被暴露部分上形成欧姆接触层；以及
形成通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
37、一种制造薄膜晶体管的方法，该方法包括：
在基板上形成具有沟道区、源区和漏区的半导体氧化物层；
在所述源区和所述漏区上形成欧姆接触层；
在所述半导体氧化物层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极；
在所述栅极绝缘层中形成通孔以暴露在所述源区和所述漏区上的欧姆接触层的部分；以及
形成通过所述欧姆接触层电连接至所述源区的源极和通过所述欧姆接触层电连接至所述漏区的漏极，
其中所述欧姆接触层由功函数比所述源极和所述漏极的功函数低的金属形成。
CNA2009100056985A 2008-06-18 2009-02-19 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备 Pending CN101609843A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080057250A KR100958006B1 (ko) 2008-06-18 2008-06-18 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR1020080057250 2008-06-18

Publications (1)

Publication Number Publication Date
CN101609843A true CN101609843A (zh) 2009-12-23

Family

ID=41066684

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100056985A Pending CN101609843A (zh) 2008-06-18 2009-02-19 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备

Country Status (5)

Country Link
US (1) US20090315026A1 (zh)
EP (1) EP2136406B1 (zh)
JP (1) JP5274147B2 (zh)
KR (1) KR100958006B1 (zh)
CN (1) CN101609843A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976685A (zh) * 2010-09-03 2011-02-16 友达光电股份有限公司 具有蚀刻停止层的晶体管结构及其制作方法
CN102446975A (zh) * 2010-10-01 2012-05-09 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的平板显示装置
CN102683422A (zh) * 2012-03-21 2012-09-19 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN102812555A (zh) * 2010-03-11 2012-12-05 夏普株式会社 半导体装置及其制造方法
CN102955312A (zh) * 2012-11-14 2013-03-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103474340A (zh) * 2013-09-28 2013-12-25 复旦大学 一种利用双层绝缘层释放费米能级钉扎的方法
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN104704638A (zh) * 2012-10-17 2015-06-10 株式会社半导体能源研究所 半导体器件
CN104766892A (zh) * 2015-04-03 2015-07-08 北京大学 一种掺钙氧化锌薄膜晶体管及其制备方法
CN104947072A (zh) * 2015-05-14 2015-09-30 昆山龙腾光电有限公司 在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法
CN106206612A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
WO2017071662A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管及制造方法和显示器面板
CN107408509A (zh) * 2015-03-30 2017-11-28 日本写真印刷株式会社 薄膜晶体管的制造方法以及薄膜晶体管
US10068996B2 (en) 2017-06-30 2018-09-04 Shanghai Tianma AM-OLED Co., Ltd. Array substrate, fabrication method, and display panel
CN108538920A (zh) * 2018-03-21 2018-09-14 湘潭大学 一种柔性铁电薄膜晶体管及其制备方法
CN111886932A (zh) * 2018-03-19 2020-11-03 株式会社理光 无机el元件、显示元件、图像显示装置和***

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
SG177332A1 (en) * 2009-07-10 2012-02-28 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR20170046186A (ko) 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR101820973B1 (ko) * 2009-10-09 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
KR101857693B1 (ko) * 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI589042B (zh) * 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US9000442B2 (en) 2010-01-20 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, flexible light-emitting device, electronic device, and method for manufacturing light-emitting device and flexible-light emitting device
WO2011096286A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and semiconductor device
WO2011096275A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101117737B1 (ko) 2010-03-02 2012-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치
CN102918650B (zh) * 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
KR101293130B1 (ko) * 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101108175B1 (ko) 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
KR101182232B1 (ko) 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
CN102971784B (zh) * 2010-07-02 2016-08-03 株式会社半导体能源研究所 液晶显示装置及驱动液晶显示装置的方法
KR102479939B1 (ko) * 2010-07-02 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101856722B1 (ko) * 2010-09-22 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 파워 절연 게이트형 전계 효과 트랜지스터
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP5731369B2 (ja) * 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US8426952B2 (en) 2011-01-14 2013-04-23 International Rectifier Corporation Stacked half-bridge package with a common conductive leadframe
US8674497B2 (en) 2011-01-14 2014-03-18 International Business Machines Corporation Stacked half-bridge package with a current carrying layer
KR101844953B1 (ko) 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
US9365770B2 (en) 2011-07-26 2016-06-14 Mitsubishi Gas Chemical Company, Inc. Etching solution for copper/molybdenum-based multilayer thin film
US8802493B2 (en) * 2011-09-13 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor device
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
TWI567985B (zh) 2011-10-21 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101868069B1 (ko) * 2011-11-18 2018-06-15 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 이의 제조방법
TWI451575B (zh) 2012-02-16 2014-09-01 E Ink Holdings Inc 薄膜電晶體
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR102207063B1 (ko) * 2012-12-12 2021-01-25 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR20150007000A (ko) * 2013-07-10 2015-01-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
US9685509B2 (en) 2013-07-30 2017-06-20 Samsung Electronics Co., Ltd. Finfet devices including high mobility channel materials with materials of graded composition in recessed source/drain regions
US9917158B2 (en) 2013-07-30 2018-03-13 Samsung Electronics Co., Ltd. Device contact structures including heterojunctions for low contact resistance
KR102180511B1 (ko) * 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105489618B (zh) * 2016-01-22 2019-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
JP2017188508A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 半導体装置、表示装置
JP2018022879A (ja) 2016-07-20 2018-02-08 株式会社リコー 電界効果型トランジスタ、及びその製造方法、並びに表示素子、画像表示装置、及びシステム
CN106298887B (zh) * 2016-09-30 2023-10-10 中山大学 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
JP7496194B2 (ja) * 2018-03-19 2024-06-06 株式会社リコー 無機ｅｌ素子、表示素子、画像表示装置、及びシステム
KR102620754B1 (ko) * 2021-08-25 2024-01-04 재단법인대구경북과학기술원 신축 가능한 멀티 발광체 및 이의 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135808A (en) * 1990-09-27 1992-08-04 Diamonex, Incorporated Abrasion wear resistant coated substrate product
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
JP2701738B2 (ja) * 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
US5435608A (en) * 1994-06-17 1995-07-25 General Electric Company Radiation imager with common passivation dielectric for gate electrode and photosensor
SG119187A1 (en) * 2002-06-28 2006-02-28 Semiconductor Energy Lab Light emitting device and manufacturing method therefor
JP4166105B2 (ja) * 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2005110539A (ja) 2003-10-06 2005-04-28 Sony Corp 一本鎖核酸の伸長方法と一本鎖核酸伸長装置及びｄｎａチップ
KR20050104513A (ko) * 2004-04-29 2005-11-03 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그 제조 방법
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
KR101080353B1 (ko) * 2004-07-02 2011-11-07 삼성전자주식회사 박막 트랜지스터 표시판
US7211824B2 (en) * 2004-09-27 2007-05-01 Nitto Denko Corporation Organic semiconductor diode
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
TWI475667B (zh) * 2005-03-28 2015-03-01 Semiconductor Energy Lab 記憶裝置和其製造方法
KR101136165B1 (ko) * 2005-05-31 2012-04-17 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
KR101141534B1 (ko) * 2005-06-29 2012-05-04 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP2007150156A (ja) * 2005-11-30 2007-06-14 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5200322B2 (ja) * 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
US7355254B2 (en) * 2006-06-30 2008-04-08 Intel Corporation Pinning layer for low resistivity N-type source drain ohmic contacts
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102812555A (zh) * 2010-03-11 2012-12-05 夏普株式会社 半导体装置及其制造方法
CN102812555B (zh) * 2010-03-11 2013-07-24 夏普株式会社 半导体装置及其制造方法
CN101976685A (zh) * 2010-09-03 2011-02-16 友达光电股份有限公司 具有蚀刻停止层的晶体管结构及其制作方法
CN101976685B (zh) * 2010-09-03 2012-10-03 友达光电股份有限公司 具有蚀刻停止层的晶体管结构及其制作方法
CN102446975A (zh) * 2010-10-01 2012-05-09 三星移动显示器株式会社 薄膜晶体管和具有该薄膜晶体管的平板显示装置
CN102683422A (zh) * 2012-03-21 2012-09-19 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
WO2013139120A1 (zh) * 2012-03-21 2013-09-26 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN102683422B (zh) * 2012-03-21 2016-03-23 京东方科技集团股份有限公司 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
CN104272461A (zh) * 2012-05-09 2015-01-07 Imec非营利协会 用于增加金属氧化物半导体层的电导率的方法
CN103489918A (zh) * 2012-06-08 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管和阵列基板及其制造方法
CN104704638B (zh) * 2012-10-17 2017-11-17 株式会社半导体能源研究所 半导体器件
CN104704638A (zh) * 2012-10-17 2015-06-10 株式会社半导体能源研究所 半导体器件
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN102955312A (zh) * 2012-11-14 2013-03-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN103474340A (zh) * 2013-09-28 2013-12-25 复旦大学 一种利用双层绝缘层释放费米能级钉扎的方法
CN107408509A (zh) * 2015-03-30 2017-11-28 日本写真印刷株式会社 薄膜晶体管的制造方法以及薄膜晶体管
CN104766892A (zh) * 2015-04-03 2015-07-08 北京大学 一种掺钙氧化锌薄膜晶体管及其制备方法
CN104947072A (zh) * 2015-05-14 2015-09-30 昆山龙腾光电有限公司 在基板上制作氧化硅薄膜的方法以及薄膜晶体管阵列基板的制作方法
WO2017071661A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管及制造方法和显示器面板
WO2017071662A1 (zh) * 2015-10-29 2017-05-04 陆磊 一种薄膜晶体管及制造方法和显示器面板
CN106206612A (zh) * 2016-08-19 2016-12-07 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
WO2018033011A1 (zh) * 2016-08-19 2018-02-22 京东方科技集团股份有限公司 阵列基板的制作方法及显示面板、显示装置
US10644162B2 (en) 2016-08-19 2020-05-05 Boe Technology Group Co., Ltd. Method for manufacturing an array substrate, display panel and display device
US10068996B2 (en) 2017-06-30 2018-09-04 Shanghai Tianma AM-OLED Co., Ltd. Array substrate, fabrication method, and display panel
CN111886932A (zh) * 2018-03-19 2020-11-03 株式会社理光 无机el元件、显示元件、图像显示装置和***
CN108538920A (zh) * 2018-03-21 2018-09-14 湘潭大学 一种柔性铁电薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
KR20090131402A (ko) 2009-12-29
EP2136406A1 (en) 2009-12-23
EP2136406B1 (en) 2013-08-28
US20090315026A1 (en) 2009-12-24
JP2010004000A (ja) 2010-01-07
KR100958006B1 (ko) 2010-05-17
JP5274147B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
CN101609843A (zh) 薄膜晶体管、其制造方法及具有薄膜晶体管的平板显示设备
JP6359702B2 (ja) 半導体装置
CN101621075B (zh) 薄膜晶体管及其制造方法和平板显示装置
CN101621076B (zh) 薄膜晶体管及其制造方法和平板显示装置
EP2207206B1 (en) Organic light emitting display device and method of manufacturing the same
JP7233464B2 (ja) 半導体装置
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
US9659967B2 (en) Thin-film transistor and display device having the same
CN104094386B (zh) 半导体装置及其制造方法
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
JP6827270B2 (ja) 半導体装置の作製方法
CN104756253A (zh) 半导体设备、显示单元以及电子装置
JP2018110184A (ja) 半導体装置およびその製造方法
KR20220096402A (ko) 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20150079249A (ko) 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
CN115188824A (zh) 一种薄膜晶体管、显示面板以及显示装置
CN117936550A (zh) 阵列基板以及显示面板
CN118281076A (zh) 薄膜晶体管及其制备方法和显示面板
CN115734677A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SAMSUNG MOBILE DISPLAY CO., LTD. TO: SAMSUNG DISPLAY CO., LTD.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20091223