CN101606349B - 时钟/数据恢复电路 - Google Patents
时钟/数据恢复电路 Download PDFInfo
- Publication number
- CN101606349B CN101606349B CN200780051221.XA CN200780051221A CN101606349B CN 101606349 B CN101606349 B CN 101606349B CN 200780051221 A CN200780051221 A CN 200780051221A CN 101606349 B CN101606349 B CN 101606349B
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- duty cycle
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供了一种时钟/数据恢复电路,包括:数据占空比校正电路(400),通过根据校正信号的电平对输入数据的占空比进行校正来输出校正的数据;时钟恢复电路(100),产生与所述校正的数据的边沿定时同步的恢复的时钟;数据判决电路(200),基于所述恢复的时钟来对所述校正的数据执行数据判决;以及数据占空比检测电路(300),基于所述恢复的时钟来检测所述校正的数据的占空比,并向所述数据占空比校正电路输出表示占空比校正量的校正信号。
Description
技术领域
本发明涉及时钟/数据恢复电路,从具有波形波动的输入数据中恢复时钟并基于该时钟来识别输入数据,更具体地,本发明涉及对输入数据的占空比进行校正和识别的时钟/数据恢复电路。
背景技术
图23示出了传统的时钟/数据恢复电路的布置。图24示出了其详细布置。例如在参考文献“M.Nogawa,et al,.“A 10Gb/s Burst-ModeCDR IC in 0.13μm CMOS”,ISSCC 2005Dig.Tech.Papers,PP 228-229,Figure 12.5.4”中公开了该时钟/数据恢复电路。
这种传统的时钟/数据恢复电路包括时钟恢复电路100和数据判决电路200。例如,如图24所示,时钟恢复电路100包括门控电路110和被门控的VCO(压控振荡器)120。门控电路110包括缓冲器111、延迟电路112和与非电路113。被门控的VCO 120包括反转器121和122以及与非电路123。门控电路110检测输入数据DIN的上升沿。被门控的VCO 120产生与输入数据DIN的上升沿同相的恢复的时钟RCK。数据判决电路200由D触发器电路形成。
参考图25A至25C以及26A至26C来描述传统的时钟/数据恢复电路的操作。图25A至25C示出了输入数据DIN的占空比为100%的情况,并且,该传统的时钟/数据恢复电路正常工作。在图25A中示出的输入数据DIN的上升沿处,门控电路110产生宽度为1/2UI(单位间隔)的脉冲,并将该脉冲输入到被门控的VCO 120中的与非电路123,从而使得恢复的时钟RCK的相位与输入数据DIN的相位相匹配。由此,时钟恢复电路100输出与输入数据DIN的上升沿同相的恢复的时钟RCK(图25B)。数据判决电路200经由触发器电路的数据输入端D接收输入数据DIN,并经由时钟输入端CK接收恢复的时钟RCK。恢复的时钟RCK与输入数据DIN同相。数据判决电路200中包括的触发器电路从恢复的时钟RCK的下降沿开始对输入数据DIN的波形进行整形,并从输出端Q输出恢复的输出数据DOUT(图25C)。
发明内容
本发明要解决的问题
图26A至26C示出了输入数据DIN的占空比远低于100%的情况,即输入数据DIN在H电平处的时间宽度短于约1UI的1/2。在这种情况下,时钟恢复电路100也输出恢复的时钟RCK(图26B)。
注意图26A所示的输入数据DIN中的数据流L-H-L的H电平部分。图26B中,在恢复的时钟RCK的下降时间期间,输入数据DIN的电平已经从H降至L。因此,构成数据判决电路200的触发器电路在输出数据DOUT中输出错误的数据流L-L-L。
图26A至26C示意了当输入数据DIN具有低占空比时的示例。当输入数据DIN的占空比远高于100%时,也输出错误的输出数据DOUT。例如,注意输入数据DIN中的数据流H-L-H的L电平部分。在恢复的时钟RCK的下降时间期间,输入数据DIN尚未离开L电平。因此,数据判决电路200中包括的触发器电路在输出数据DOUT中输出错误的数据流H-H-H。
如上所述,如果输入数据DIN的占空比与100%有较大偏差,则传统的时钟/数据恢复电路输出错误的数据。
本发明的目的是提供即使在输入数据的占空比与100%偏移较大时也能够执行正常的数据判决操作的时钟/数据恢复电路。
解决问题的方案
本发明的一种时钟/数据恢复电路包括:数据占空比校正电路,通过根据校正信号的电平对输入数据的占空比进行校正来输出校正的数据;时钟恢复电路,产生与所述校正的数据的边沿定时同步的恢复的时钟;数据判决电路,基于所述恢复的时钟来对所述校正的数据执行数据判决;以及数据占空比检测电路,基于所述恢复的时钟来检测所述校正的数据的占空比,并向所述数据占空比校正电路输出表示占空比校正量的校正信号。
本发明的效果
如上所述,根据本发明,即使在输入数据的占空比与100%偏移较大时,也可以执行正常的数据判决操作。更具体地,在本发明中,如果输入数据的占空比与100%偏差很多,则可以获得校正信号,该校正信号表示根据输入数据的占空比与100%之差而改变的占空比校正量,而与该差值随时间固定还是变化无关。根据该校正信号对输入数据的占空比进行校正实现了正常的数据判决操作。在本发明中,不使用输入数据的H电平和L电平的平均值,而是通过将输入数据的边沿的时间位置与恢复的时钟的边沿的时间位置进行比较,来对输入数据的占空比进行检测。这使得可以独立于数据的连续相同数位的长度来确定占空比校正的结束时间。因而,在本发明中,即使对于其中连续相同数位持续较长的输入数据,也可以实现高速的占空比校正。此外,在本发明中,对校正信号进行数字化使得可以在不较大程度上取决于器件(如晶体管)变化的情况下对占空比进行校正,并同时确保到达校正信号的噪声容限。这实现了稳定的数据判决操作。
附图说明
图1是示出根据本发明第一实施例的时钟/数据恢复电路的布置的方框图;
图2是示出根据图1所示的时钟/数据恢复电路的数据占空比检测电路的布置的方框图;
图3是示出根据图1所示的时钟/数据恢复电路的数据占空比校正电路的布置的方框图;
图4A是示出输入至图2中的数据占空比检测电路的、恢复的时钟的波形的定时图;
图4B是示出在几乎为100%的占空比处,输入至图2中的数据占空比检测电路的、校正的数据的波形的定时图;
图4C是示出当校正的数据的占空比几乎为100%时,图2中的数据占空比检测电路的触发器电路的输出波形的定时图;
图4D是示出当校正的数据的占空比几乎为100%时,图2中的数据占空比检测电路输出的校正信号的波形的定时图;
图5A是示出输入至图2中的数据占空比检测电路的、恢复的时钟的波形的定时图;
图5B是示出在低于100%的占空比处,输入至图2中的数据占空比检测电路的、校正的数据的波形的定时图;
图5C是示出在校正的数据的占空比低于100%时,图2中的数据占空比检测电路的触发器电路的输出波形的定时图;
图5D是示出在校正的数据的占空比低于100%时,图2中的数据占空比检测电路输出的校正信号的波形的定时图;
图6A是示出输入至图2中的数据占空比检测电路的、恢复的时钟的波形的定时图;
图6B是示出在高于100%的占空比处,输入至图2中的数据占空比检测电路的、校正的数据的波形的定时图;
图6C是示出在校正的数据的占空比高于100%时,图2中的数据占空比检测电路的触发器电路的输出波形的定时图;
图6D是示出在校正的数据的占空比高于100%时,图2中的数据占空比检测电路输出的校正信号的波形的定时图;
图7A是示出输入至图3中的数据占空比校正电路的输入数据的波形的定时图;
图7B是示出图3中的数据占空比校正电路的缓冲器的输出数据的波形的定时图;
图7C是示出来自图3中的数据占空比校正电路的、校正的数据的波形的定时图;
图8A是示出输入至图1中的时钟/数据恢复电路的、具有100%占空比的输入数据的波形的定时图;
图8B是示出在输入数据的占空比为100%时,图1中的时钟/数据恢复电路所产生的校正信号的波形的定时图;
图8C是示出在输入数据的占空比为100%时,图1中的时钟/数据恢复电路所产生的校正的数据的波形的定时图;
图8D是示出在输入数据的占空比为100%时,图1中的时钟/数据恢复电路所产生的恢复的时钟的波形的定时图;
图8E是示出在输入数据的占空比为100%时,图1中的时钟/数据恢复电路输出的输出数据的波形的定时图;
图9A是示出输入至图1中的时钟/数据恢复电路的、具有低于100%占空比的输入数据的波形的定时图;
图9B是示出在输入数据的占空比低于100%时,图1中的时钟/数据恢复电路所产生的校正信号的波形的定时图;
图9C是示出在输入数据的占空比低于100%时,图1中的时钟/数据恢复电路所产生的校正的数据的波形的定时图;
图9D是示出在输入数据的占空比低于100%时,图1中的时钟/数据恢复电路所产生的恢复的时钟的波形的定时图;
图9E是示出在输入数据的占空比低于100%时,图1中的时钟/数据恢复电路输出的输出数据的波形的定时图;
图10是示出根据本发明第二实施例的时钟/数据恢复电路的布置的方框图;
图11是示出根据本发明第三实施例的数据占空比检测电路的布置的方框图;
图12A是示出输入至图11中的数据占空比检测电路的、校正的数据的波形的定时图;
图12B是示出输入至图11中的数据占空比检测电路的、恢复的时钟波形的定时图;
图12C是示出图11中的数据占空比检测电路的第一触发器电路的输出波形的定时图;
图12D是示出图11中的数据占空比检测电路的第一异或电路的输出波形的定时图;
图12E是示出图11中的数据占空比检测电路输出的信号的波形的定时图;
图12F是示出图11中的数据占空比检测电路的第二触发器电路的输出波形的定时图;
图12G是示出图11中的数据占空比检测电路的第二异或电路的输出波形的定时图;
图12H是示出图11中的数据占空比检测电路输出的参考信号的波形的定时图;
图13是示出图11中的数据占空比检测电路输出的信号和参考信号的特性的图;
图14是示出添加有输出电路的、图11中的数据占空比检测电路的方框图;
图15A是示出输入至图14中的数据占空比检测电路的、校正的数据的波形的定时图;
图15B是示出图14中的输出电路的输出波形的定时图;
图16是示出根据本发明第四实施例的数据占空比检测电路的布置的方框图;
图17A是示出输入至图16中的数据占空比检测电路的、校正的数据的波形的定时图;
图17B是示出输入至图16中的数据占空比检测电路的、恢复的时钟的波形的定时图;
图17C是示出图16中的数据占空比检测电路的第一触发器电路的输出波形的定时图;
图17D是示出对图16中的数据占空比检测电路的第三与电路的输入的波形的定时图;
图17E是示出图16中的数据占空比检测电路输出的信号的波形的定时图;
图17F是示出图16中的数据占空比检测电路的第二触发器电路的输出波形的定时图;
图17G是示出对图16中的数据占空比检测电路的第四与电路的输入的波形的定时图;
图17H是示出图16中的数据占空比检测电路输出的参考信号的波形的定时图;
图18是示出根据本发明第五实施例的数据占空比校正电路的布置的方框图;
图19是示出图18中的数据占空比校正电路的数据占空比减小电路的布置的方框图;
图20是示出图19中的数据占空比减小电路的缓冲器的布置的方框图;
图21是示出图19中的数据占空比减小电路的发射极跟随器电路的布置的方框图;
图22是示出图18中的数据占空比校正电路的数据占空比增大电路的布置的方框图;
图23是示出传统的时钟/数据恢复电路的布置的方框图;
图24是示出图23中的传统的时钟/数据恢复电路的详细布置的方框图;
图25A是示出输入至图23中的时钟/数据恢复电路的、具有100%占空比的输入数据的波形的定时图;
图25B是示出在输入数据的占空比为100%时,图23中的时钟/数据恢复电路所产生的恢复的时钟的波形的定时图;
图25C是示出在输入数据的占空比为100%时,图23中的时钟/数据恢复电路输出的输出数据的波形的定时图;
图26A是示出输入至图23中的时钟/数据恢复电路的、具有低于100%的占空比的输入数据的波形的定时图;
图26B是示出在输入数据的占空比低于100%时,图23中的时钟/数据恢复电路所产生的恢复的时钟的波形的定时图;以及
图26C是示出在输入数据的占空比低于100%时,图23中的时钟/数据恢复电路输出的输出数据的波形的定时图。
具体实施方式
第一实施例
图1示出了根据本发明第一实施例的时钟/数据恢复电路的布置。时钟恢复电路100和数据判决电路200具有与参考图23和图24所描述的现有技术相同的电路布置。参考标号300表示数据占空比检测电路,400表示数据占空比校正电路。
如图2所示,数据占空比检测电路300包括D触发器电路301和低通滤波器302。数据占空比检测电路300将恢复的时钟RCK输入至触发器电路301的数据输入端D,并将校正的数据DCO的反转信号输入至时钟输入端CK。输出端Q连接到低通滤波器302的输入。低通滤波器302将校正信号SCO输出作为数据占空比检测电路300的输出。
如图3所示,数据占空比校正电路400包括驱动器401、电容器402以及阈值电路403。输入数据DIN连接到驱动器401的输入。驱动器401的输出连接到电容器402以及阈值电路403的输入。电容器402的另一端连接到例如地(GND)。驱动器401和电容器402形成积分电路。阈值电路403使用校正信号作为阈值来确定输入数据DIN的积分值,并将校正的数据DCO输出以作为数据占空比校正电路400的输出。
参考图4A至4D、5A至5D以及6A至6D来对图2中的数据占空比检测电路300的操作进行描述。图4B、5B和6B示出了DCO,DCO是数据占空比校正电路400输出的校正的数据DCO的反转信号。
图4A至4D示出了校正的数据DCO的占空比已经几乎为100%的情况。图4A中示出的恢复的时钟RCK与图4B中示出的校正的数据DCO同相。因此,校正的数据DCO的反转信号DCO的下降时刻与恢复的时钟RCK的上升时刻几乎匹配。在100%占空比处,校正的数据DCO的反转信号DCO的上升沿出现在与1UI乘以来自该数据的任意上升时间点的自然数的乘积相对应的时间点处。这表明校正的数据DCO的反转信号DCO的上升时刻与恢复的时钟RCK的上升时刻也几乎匹配。因此,根据恢复的时钟RCK的轻微波动,触发器电路301在校正的数据DCO的反转信号DCO的上升沿向输出端Q输出H电平或L电平的信号(图4C)。通过低通滤波器302对触发器电路301的输出进行时间平均,获得作为数据占空比检测电路300的输出的校正信号SCO。如果平均时间较长,则平均值展现出H电平和L电平之间的中间值,并且,校正信号SCO表示校正的数据DCO的占空比几乎为100%(图4D)。
另一方面,如图5A至5D所示,假定校正的数据DCO的占空比低于100%。在这种情况下,图5B中示出的校正的数据DCO的反转信号DCO的上升沿位于图5A中示出的恢复的时钟RCK为L电平期间的概率上升。触发器电路301的输出端Q以更高概率改变为L电平(图5C)。通过低通滤波器302对触发器电路301的输出进行时间平均所获得的电压电平接近于L电平。因此,校正信号SCO表示校正的数据DCO的占空比低于100%(图5D)。
此外,如图6A至6D所示,假定校正的数据DCO的占空比高于100%。在这种情况下,图6B中示出的校正的数据DCO的反转信号DCO的上升沿位于图6A中示出的恢复的时钟RCK为H电平期间的概率上升。触发器电路301的输出端Q以更高概率改变为H电平(图6C)。通过低通滤波器302对触发器电路301的输出进行时间平均所获得的电压电平接近于H电平。因此,校正信号SCO表示校正的数据DCO的占空比高于100%(图6D)。
如上所述,在占空比低于100%处,根据校正的数据DCO的占空比与100%的偏移量,图2所示的数据占空比检测电路300输出具有比中心电压电平低的电压电平的校正信号SCO。在占空比高于100%处,数据占空比检测电路300输出具有比中心电压电平高的电压电平的校正信号SCO。
接下来,参考图7A至7C来描述图3所示的数据占空比校正电路400的操作。连接至数据占空比校正电路400的驱动器401的输出的电容器402延长了图7A所示的输入数据DIN的上升时间和下降时间,使得驱动器401的输出变为数据DIN2(图7B)。在下一级处,阈值电路403使用校正信号SCO的电压电平作为阈值TH。当输入数据DIN2的电压超过阈值TH时,阈值电路403向输出端输出H电平的校正的数据DCO。当输入数据DIN2的电压小于阈值TH时,阈值电路403向输出端输出L电平的校正后的数据DCO(图7C)。
将校正信号SCO的电压电平设置为校正信号SCO的中心电压,在校正信号SCO的电压电平处,相对于通过延长输入数据DIN的上升时间和下降时间而产生的输入数据DIN2,当输入具有100%占空比的信号作为输入数据DIN时,输出数据DOUT的占空比为100%。如果校正信号SCO的电压电平低于中心电位,则数据占空比校正电路400输出占空比高于输入数据DIN的占空比的信号作为校正的数据DCO。如果校正信号SCO的电压电平高于中心电位,则数据占空比校正电路400输出占空比低于输入数据DIN的占空比的信号作为校正的数据DCO。这就是说,数据占空比校正电路400根据校正信号SCO的电平对输入数据DIN的占空比进行校正,并输出校正的数据DCO。
将从数据占空比检测电路300输出的校正信号SCO用作数据占空比校正电路400的阈值。将从数据占空比校正电路400输出的校正的数据DCO用作对数据占空比检测电路300的输入。使用这种布置,当输入数据DIN的占空比为100%时,如图8A所示,校正信号SCO仍在中心电位处(图8B)。将输入数据DIN直接输出作为校正的数据DCO(图8C)。因此,根据第一实施例的时钟/数据恢复电路如现有技术一样正常工作。
另一方面,当输入数据DIN的占空比远低于100%时,如图9A所示,校正信号SCO向低于中心电位的电位移动(图9B)。将具有更高占空比的输入数据DIN输出作为校正的数据DCO(图9C)。因此,与现有技术不同,根据第一实施例的时钟/数据恢复电路输出正确数据。
虽然并未具体示出,但是当输入数据DIN的占空比远高于100%时,校正信号SCO向高于中心电位的电位移动。将具有更低占空比的输入数据DIN输出作为校正的数据DCO。因此,与现有技术不同,根据第一实施例的时钟/数据恢复电路输出正确数据。
对第一实施例的数据占空比校正所需的时刻进行说明。虽然传统的放大电路等自身对输入数据进行平均,以产生与H电平的时刻和L电平的时刻相对应的校正信号,但是在第一实施例中并不使用这样的校正信号。这是因为在传统方法中,校正信号的电位变化较大程度上取决于于输入数据的连续相同数位的长度。更具体地,输入数据的连续比特的长度越长,需要设置的平均时间越长。否则,直到连续信号的结尾,校正信号的电压电平极大变化,使得占空比也极大变化。
然而,在第一实施例中,使用校正的数据DCO和恢复的时钟RCK的上升时刻的匹配,仅当已发生数据转变时,数据占空比检测电路300基于输入数据DIN的下降沿与恢复的时钟RCK的上升沿之间的关系来检测输入数据DIN的占空比。在第一实施例中,这确保了设计的自由度以允许数据占空比校正时刻的确定独立于输入数据DIN的连续相同数位的长度,而仅集中关注数据占空比检测电路300的低通滤波器302的输出的平均值的变化。因此,在第一实施例中,即使对于其中连续相同数位持续较长的输入数据DIN,也可以进行高速的占空比校正。
第一实施例的特有特征概括如下。首先,在第一实施例中,即使在输入数据DIN的占空比与100%偏移较大时,也可以进行正常的数据判决操作。更具体地,如果输入数据DIN的占空比与100%之差较大,则可以获得根据在数据占空比检测电路300的低通滤波器302的设计范围内与100%的占空比差值而改变的占空比校正量,而与该差值随时间上固定还是变化无关。数据占空比校正电路400基于表示该占空比校正量的校正信号SCO来对输入信号DIN的占空比进行校正。这实现了正常的数据判决操作。接下来,在第一实施例中,不使用输入数据DIN的H电平和L电平的平均值,而是通过将输入数据DIN的下降沿的时间位置与恢复的时钟RCK的下降沿的时间位置进行比较,来对输入数据DIN的占空比进行检测。这使得可以独立于输入数据DIN的连续相同数位的长度来确定占空比校正的结束时间。从而在第一实施例中,即使对其中连续相同数位持续较长的输入数据DIN,也可以实现高速的占空比校正。
第二实施例
接下来参考图10对本发明的第二实施例进行描述。与第一实施例不同,将数据占空比检测电路300输出的校正信号SCO转换为数字信号,然后将其反馈至数据占空比校正电路400。第一实施例中描述的校正信号SCO采取表示校正的数据DCO的占空比几乎为100%的中间值、表示占空比降低的L电平和表示占空比升高的H电平。
如图10所示,将A/D转换电路500添加至数据占空比检测电路300的输出。2比特数字信号LH表示不需要占空比校正。LL表示占空比需要变得更高。HH表示占空比需要变得更低。将D/A转换电路600添加到数据占空比校正电路400的前一级。D/A转换电路600根据该2比特信号来产生模拟信号,并将该模拟信号输入至数据占空比校正电路400作为阈值。这使得可以粗略地对占空比进行校正以不致使数据判决电路200产生任何错误。将A/D转换和D/A转换的数字比特数目从两个增加到更多以提高转换精确度,改进了占空比校正的精确度。
在第二实施例中,可以在不较大程度上取决于器件(如晶体管)变化的情况下对占空比进行校正,同时确保已到达校正信号SCO的噪声容限。这实现了稳定的数据判决操作。
第三实施例
接下来描述本发明的第三实施例。图11是示出根据本发明的第三实施例的数据占空比检测电路300的布置的方框图。该实施例的数据占空比检测电路300包括触发器电路303和304、异或电路305和307以及与电路306和308。
该实施例的数据占空比检测电路300接收校正的数据DCO以及频率和相位与校正的数据DCO的频率和相位同步的恢复的时钟RCK,并输出信号Err和参考信号Ref,信号Err的脉冲宽度指示了校正的数据DCO的占空比与100%之差,参考信号Ref表示当输出信号Err时的参考脉冲宽度。
接下来说明该实施例的数据占空比检测电路300的连接布置。触发器电路303经由数据输入端D接收校正的数据DCO,并且经由时钟输入端C接收恢复的时钟RCK。触发器电路304经由数据输入端D从触发器电路303的输出端Q接收输出信号Q1,并且经由时钟输入端C接收恢复的时钟RCK的反转时钟。异或电路305接收校正的数据DCO,并且从触发器电路303的输出端Q接收输出信号Q1。异或电路307从触发器电路303的输出端Q接收输出信号Q1,并且从触发器电路304的输出端Q接收输出信号Q2。与电路306从异或电路305接收输出信号并且从触发器电路303的输出端Q接收输出信号Q1,并输出信号Err。与电路308从异或电路307接收输出信号,并且从触发器电路304的输出端Q接收输出信号Q2,并输出参考信号Ref。
参考图12A至12H所示的定时图来对根据该实施例的数据占空比检测电路300的占空比检测操作进行描述。图12A至12H示出的示例中,按H、L、H、H、L、L、H和L的顺序输入校正的数据DCO。当图12A中示出的校正的数据DCO的占空比为100%时,H电平的1比特数据持续单位时间T。校正的数据DCO的占空比与100%之差由时间δ·T表示,时间δ·T出现在校正的数据DCO从H电平改变为L电平时。通过使与100%占空比的差值时间δ·T表现为信号Err的脉冲宽度的增大或减小,来对占空比进行检测和指示。
该实施例的数据占空比检测电路300使触发器303响应于恢复的时钟RCK来接收校正后的数据DCO,并在恢复的时钟RCK的下降沿处将接收到的校正的数据DCO输出作为信号Q1。在图12B中示出的恢复的时钟RCK的下降沿处,图12C中示出的信号Q1切换H和L状态。因此,信号Q1是占空比为100%的数据,该数据包含与校正的数据DCO相同的数据流但具有延迟了T/2的定时。当校正的数据DCO和信号Q1表示不同的数据时,异或电路305的输出R1转为H(图12D)。由于信号Q1相对校正的数据DCO延迟了T/2,因此在校正的数据DCO的前沿和下降沿处,异或电路305输出H脉冲。H电平处的脉冲宽度与信号Q1的延迟时间T/2相匹配。L电平处的脉冲宽度与通过向/从信号Q1的延迟时间T/2加上/减去作为校正的数据DCO的占空比变化量的δ·T而获得的时间相对应。与电路306对信号Q1与异或电路305的输出R1进行与操作,以消除在校正的数据DCO的上升沿处的H脉冲输出。因此,仅当校正的数据DCO发生转变时,从与电路306输出的信号Err转为H电平。该信号Err的脉冲宽度表示通过向/从T/2加上/减去作为与100%占空比之差的δ·T而获得的时间(图12E)。从图12A至12H中显而易见的是,仅当图12A中所示的校正的数据DCO从H电平转变为L电平时,信号Err才转为H电平(图12E)。如果H电平或L电平的数据持续,信号Err不转为H。
另一方面,信号Q1输入至触发器电路304。触发器304基于恢复的时钟RCK的反转时钟来接收数据,并因而在恢复的时钟RCK的上升沿处输出信号Q2(图12F)。信号Q2相对信号Q1延迟了T/2。异或电路307对信号Q1和Q2进行异或操作,并输出具有T/2的时间宽度的脉冲(图12G)。与电路308对异或电路307的输出R2与信号Q2进行与操作,以消除在信号Q1的上升沿处的脉冲输出。因此,与电路308仅当校正的数据DCO发生转变时才输出参考信号Ref。参考信号Ref的脉冲宽度是T/2(图12H)。从图12A至12H中显而易见的是,仅当信号Q1从H电平转变为L电平时,参考信号Ref才转为H电平。如果H电平或L电平的信号Q 1持续,则参考信号Ref不转为H。
图13是示出从该实施例的数据占空比检测电路300输出的信号Err和参考信号Ref的脉冲宽度(与单位时间T之比)的图。当校正的数据DCO的占空比从60%变为140%时,信号Err的脉冲宽度从0.9线性地变为0.1,并对该占空比进行表示。信号Ref具有0.5的恒定脉冲宽度,并且在校正的数据DCO转变时将T/2表示为脉冲宽度的参考。
将输出电路20添加到图14所示的该实施例的数据占空比检测电路300的输出,实现了快速精确地检测校正的数据DCO的占空比。以下将描述这种情况。参见图14,从图11所示的数据占空比检测电路300输出的信号Err和Ref来产生输出Out的输出电路20包括电流源Ie和Ir、开关SWe和SWr以及电容器C。
连接到电源的电流源Ie使用恒定电流I对电容器C充电。连接到地(GND)的电流源Ir从电容器C放出恒定电流I。在信号Err的H电平期间,通过仅接通开关SWe来进行充电。在参考信号Ref的H电平期间,通过仅接通开关SWr来进行放电。当输入图15A中所示的校正的数据DCO时,如参考图12A至12H所描述的,仅当校正的数据DCO转变时,仅在通过将表示与100%占空比之差的δ·T添加至T/2所获得的时间期间,信号Err转为H电平。另一方面,仅当校正的数据DCO转变时,在时间T/2期间,参考信号Ref转为H电平。当信号Err和Ref转为H时,开关SWe和SWr接通相应次数。如果校正的数据DCO转变一次,则在时间δ·T±T/2期间使用电流I对电容器C充电,并且在时间T/2期间从电容器C放出电流I。
因此,电容C两端的电压(即输出电路20的输出Out)从电位Vo下降了电压ΔV(图15B),如下给出ΔV:
ΔV=-η·δ·T·I·(1/C)·N (1)
其中,η是校正的数据DCO的转变概率,N是输入比特数,I是电容器C的充/放电电流。等式(1)指示了由校正的数据DCO的占空比与100%之差δ来表示电压差ΔV。
作为该实施例的特有特征,仅当校正的数据DCO转变时,信号Err和Ref转为H电平。即使当具有连续相同数位的校正的数据DCO持续时,开关SWe和SWr保持接通以保持电容器C的电位。因此在该实施例中,可以正确地指示校正的数据DCO的占空比与100%之差δ,并快速精确地对占空比进行检测。
第四实施例
图16示出了根据本发明的第四实施例的数据占空比检测电路300。该实施例的电路与第三实施例的电路相似,因此不再重复对其的详细描述。在第三实施例中,数据占空比检测电路使用触发器电路303和304、异或电路305和307以及与电路306和308。第四实施例能够使用更少的电路(即触发器电路309和310以及与电路311和312)来形成数据占空比检测电路300。
在该实施例中,可以输入与第三实施例中相同的校正的数据DCO和恢复的时钟RCK,并输出与第三实施例中相同的信号Err和Ref。
第五实施例
图18示出了根据本发明的第五实施例的数据占空比校正电路400。该实施例的数据占空比校正电路400包括数据占空比减小电路404和数据占空比增大电路405。注意,该实施例处理差分信号。将彼此互补的输入数据DINP和DINN作为输入数据DIN输入。将彼此互补的校正的数据DCP和DCN作为校正的数据DCO输出。
数据占空比减小电路404减小输入数据DINP和DINN的占空比。
数据占空比增大电路405根据校正信号SCO来增大来自数据占空比减小电路404的输出DOP1和DON1的占空比,并输出校正的数据DCP和DCN。
图19是示出数据占空比减小电路404的布置的方框图。数据占空比减小电路404包括缓冲器4040、4042和4046、发射极跟随器电路4041、4043和4048、电容器4044和4045以及与电路4047。
图20是示出缓冲器4040的布置的方框图。缓冲器4040包括晶体管5000和5001、电阻器5002和5003以及电流源5004。参见图20,INP和INN是彼此互补的输入信号。OUTP和OUTN是彼此互补的输出信号。其余缓冲器4042和4046具有与缓冲器4040相同的布置。
图21是示出发射极跟随器电路4041的布置的方框图。发射极跟随器电路4041包括晶体管5005和5006以及电流源5007和5008。其余发射极跟随器电路4043和4048具有与发射极跟随器电路4041相同的布置。
使用上述布置,数据占空比减小电路404减小输入数据DINP和DINN的占空比,并在减小占空比后输出彼此互补的信号DOP1和DON1。
图22是示出数据占空比增大电路405的布置的方框图。数据占空比增大电路405包括缓冲器4050、4054和4055、发射极跟随器电路4051和4056以及电容器4052和4053。缓冲器4050、4054和4055具有与图20所示的缓冲器4040相同的布置。发射极跟随器电路4051和4056具有与图21所示的发射极跟随器电路4041相同的布置。
使用上述布置,数据占空比增大电路405根据校正信号SCO来增大来自数据占空比减小电路404的输出DOP1和DON1的占空比,并输出校正的数据DCP和DCN。
工业实用性
本发明可应用于从输入数据中恢复时钟并基于该时钟识别输入数据的技术。
Claims (5)
1.一种时钟/数据恢复电路,包括:
数据占空比校正电路,通过根据校正信号的电平对输入数据的占空比进行校正,来输出校正的数据;
时钟恢复电路,产生与所述校正的数据的边沿定时同步的恢复的时钟;
数据判决电路,基于所述恢复的时钟来对所述校正的数据执行数据判决;以及
数据占空比检测电路,基于所述恢复的时钟来检测所述校正的数据的占空比,并向所述数据占空比校正电路输出表示占空比校正量的校正信号,
其中,所述数据占空比检测电路包括:
触发器电路,经由数据输入端接收所述恢复的时钟,并经由时钟输入端接收所述校正的数据的反转信号;以及
低通滤波器,接收所述触发器电路的输出,并输出所述校正信号。
2.根据权利要求1所述的时钟/数据恢复电路,还包括:
在所述数据占空比检测电路和所述数据占空比校正电路之间提供的A/D转换电路,用于将从所述数据占空比检测电路输出的校正信号转换为数字信号;以及
在所述数据占空比检测电路和所述数据占空比校正电路之间提供D/A转换电路,用于将所述A/D转换电路的输出转换为模拟信号,并将所述模拟信号输出至所述数据占空比校正电路。
3.根据权利要求1所述的时钟/数据恢复电路,其中,所述时钟恢复电路包括:
门控电路,检测所述校正的数据的边沿;以及
被门控的VCO电路,产生所述恢复的时钟,所述恢复的时钟由从所述门控电路输出的边沿检测信号来同步。
4.根据权利要求1所述的时钟/数据恢复电路,其中,所述数据占空比校正电路包括:
积分电路,对所述输入数据进行积分;以及
阈值电路,使用所述校正信号作为阈值来确定所述积分电路的输出,并输出所述校正的数据。
5.根据权利要求1所述的时钟/数据恢复电路,其中,所述数据占空比校正电路包括:
数据占空比减小电路,减小所述输入数据的占空比;以及
数据占空比增大电路,根据所述校正信号来增大所述数据占空比减小电路的输出的占空比,并输出所述校正的数据。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP061298/2007 | 2007-03-12 | ||
JP2007061298A JP4731511B2 (ja) | 2007-03-12 | 2007-03-12 | クロック・データ再生方法および回路 |
JP2007075749A JP5093838B2 (ja) | 2007-03-23 | 2007-03-23 | デューティ検出回路 |
JP075749/2007 | 2007-03-23 | ||
PCT/JP2007/064338 WO2008111241A1 (ja) | 2007-03-12 | 2007-07-20 | クロック・データ再生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101606349A CN101606349A (zh) | 2009-12-16 |
CN101606349B true CN101606349B (zh) | 2013-04-17 |
Family
ID=39845888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200780051221.XA Expired - Fee Related CN101606349B (zh) | 2007-03-12 | 2007-07-20 | 时钟/数据恢复电路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4731511B2 (zh) |
CN (1) | CN101606349B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5397025B2 (ja) * | 2009-06-02 | 2014-01-22 | ソニー株式会社 | クロック再生装置および電子機器 |
JP5672931B2 (ja) * | 2010-10-13 | 2015-02-18 | 富士通株式会社 | クロック再生回路及びクロックデータ再生回路 |
JP5603441B2 (ja) * | 2011-01-31 | 2014-10-08 | 日本電信電話株式会社 | 信号多重装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0923247A (ja) * | 1995-07-04 | 1997-01-21 | Sony Corp | 信号スライス回路 |
JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
US6121805A (en) * | 1998-10-08 | 2000-09-19 | Exar Corporation | Universal duty cycle adjustment circuit |
JP4106646B2 (ja) * | 2001-03-13 | 2008-06-25 | 日本ビクター株式会社 | ディジタル信号再生装置 |
JP4158465B2 (ja) * | 2002-09-10 | 2008-10-01 | 日本電気株式会社 | クロック再生装置、および、クロック再生装置を用いた電子機器 |
US7292670B2 (en) * | 2003-08-06 | 2007-11-06 | Gennum Corporation | System and method for automatically correcting duty cycle distortion |
-
2007
- 2007-03-12 JP JP2007061298A patent/JP4731511B2/ja active Active
- 2007-07-20 CN CN200780051221.XA patent/CN101606349B/zh not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
JP特開2002-343020A 2002.11.29 |
JP特開平9-23247A 1997.01.21 |
Also Published As
Publication number | Publication date |
---|---|
CN101606349A (zh) | 2009-12-16 |
JP2008227786A (ja) | 2008-09-25 |
JP4731511B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0584946B1 (en) | Logic interface circuits | |
US7449936B2 (en) | Open-loop slew-rate controlled output driver | |
US8089388B2 (en) | Folding analog-to-digital converter | |
US8149978B2 (en) | Clock/data recovery circuit | |
JP4979344B2 (ja) | 信号検知回路 | |
CN105763193B (zh) | 高速高精度无采保流水线型模数转换器用时钟电路 | |
CN106936307B (zh) | 用于具有改进的瞬态响应的低备用电流dc-dc电源控制器的方法和设备 | |
CN102075167A (zh) | 时钟调整电路和时钟电路的调整方法 | |
JP5481809B2 (ja) | コンパレータ回路及びそれを有するアナログデジタルコンバータ | |
JPH0595285A (ja) | 電圧比較器 | |
US10817765B2 (en) | Semiconductor device and controller for asynchronous serial communication, and asynchronous serial communication method and system | |
US20170063363A1 (en) | Comparator, electronic circuit, and method of controlling comparator | |
CN101606349B (zh) | 时钟/数据恢复电路 | |
JP2015095860A (ja) | タイミング調整回路および半導体集積回路装置 | |
US8604835B2 (en) | Semiconductor apparatus | |
CN102447486A (zh) | 具有自适应延迟控制功能的数据接口设备 | |
JP4656260B2 (ja) | 受信装置 | |
KR20050026853A (ko) | 스켈치 검출 회로 | |
US20050052303A1 (en) | Ad converter with reduced current consumption | |
JP5233462B2 (ja) | Adコンバータ、データ受信装置、及びデータ受信方法 | |
CN101655517B (zh) | 电压检测电路与电压检测方法 | |
CN101814907B (zh) | 信号延迟电路及使用信号延迟电路的振荡器 | |
CN103312265A (zh) | 振荡器电路 | |
CN112187218A (zh) | 一种精准时钟信号占空比校正电路 | |
KR100728654B1 (ko) | 시간-디지털 변환 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130417 Termination date: 20170720 |