JPH0923247A - 信号スライス回路 - Google Patents

Abstract

(57)【要約】 【課題】 受信信号の変動に対して信号スライスレベル
を急速に追従させることのできる信号スライス回路を提
供すること。 【解決手段】 抵抗Ｒ１とコンデンサＣで成る積分回路
の抵抗Ｒ１と並列に、抵抗Ｒ２とスイッチＳ１の直列回
路を接続し、この積分回路に情報信号が重畳された矩形
波信号を供給してスライスレベル信号を作り、差動増幅
器１０２によって受信信号からスライスレベル信号を減
じた情報信号を得るとともに、この情報信号に基いて積
分回路時定数切換信号を作り、上記スイッチＳ１のオン
・オフ制御信号として帰還するように構成する。動作開
始時、及び動作中信号にレベル変動があった時、スイッ
チＳ１をオンして時定数を小さくし、スライスレベルを
急速に修正し、修正後はスイッチＳ１をオフして時定数
を大きくしてレベルの安定化をはかる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、信号スライス回路
に関し、更に詳しく言えば、信号のスライスレベルを生
成するための積分回路の時定数切換制御に関する。

【０００２】

【従来の技術】まず、図４を参照して本発明が適用され
る時分割方向制御伝送方式における送受信装置の概略を
説明する。ユーザーからの送話信号はＣＯＤＥＣ（変復
調回路）４１５を通してディジタルＰＬＬフレームコン
トローラ４１３に送られ、そこから送信フレームにおい
て送信側のＩ／Ｑ変調器４１４、直交変調器４１０、ア
ップコンバータ４０８、バンドパスフィルタ４０６、プ
リアンプ４０４を通って、送信側に切換られたスイッチ
４０２を経てアンテナ４０１から送信される。

【０００３】アンテナ４０１で受信した相手側からの信
号は、受信フレームにおいて受信側に切換られたスイッ
チ４０２を通って受信側の回路を形成するローカルアン
プＬＡ４０３、ローパスフィルタ４０５、ダウンコンバ
ータ４０７、スライサ４０９を経てディジタルＰＬＬフ
レームコントローラ４１３に至り、そこから更に変復調
回路４１５に送られて、そこで復調されて受話信号を出
力する。

【０００４】ここで、送信と受信は図３を参照して後述
するとおり、送信期間と受信期間が交互に入れ替わり、
受信側についてみれば、図３の（ａ）に示すように受信
期間と無信号期間の繰り返しになっており、この無信号
期間に送信信号が送られる。

【０００５】従来、上述の時分割方向制御伝送方式にお
いて、受信の開始時に、相手側から送られてくる信号を
受信するが、まだ同期がとれていない状態で、受信信号
を所定の時定数を持つ積分回路に導いてスライスレベル
信号を作り、このスライスレベル信号を基にしてスライ
スされた受信信号を得、同期を確立させた後、時定数を
切り換えるようになっていた。

【０００６】

【発明が解決しようとする課題】ところで、受信信号か
ら同期をとるためのチャンネルマーカを受信するために
は、スライスレベル用としてある程度の大きな時定数を
持つ積分回路を使う必要がある。

【０００７】図３を参照して、この様子を説明すると、
受信される信号は同図の（ａ）に図示するとおり受信と
無信号の繰り返しとなっており、受信信号の一部を拡大
して図示すると同図（ｂ）のようになっている。

【０００８】受信信号は、受信期間に矩形波に載った状
態になっており、この信号波形から受信情報信号を取り
出すため、この信号を積分回路に導き、同図に点線で示
すようなスライスレベル信号を作り、これを基にして受
信信号をスライスして、同図（ｄ）に図示するとおりの
ディジタル信号を得ている。

【０００９】スライスレベルを安定させるためには、積
分回路の時定数を大きくして図３（ｂ）にＢで示すよう
なスライスレベルを作るが、同図から明らかな通り、レ
ベルが一定になるまでに時間がかかり、それだけ信号検
出に要する時間が遅れる。

【００１０】このため、受信信号に含まれているチャン
ネルマーカの符号パターン（「１」と「０」の組み合わ
せにより形成されるパターン）の先頭部分に対してはス
ライスレベルの追従性が悪くなり、クロック再生のため
に充分な符号パターンを検出できない可能性があった。

【００１１】また、ダイオード回路により、スライスレ
ベルを作る方式の場合には、ダイオードの温度特性等に
より、エラー発生率が高くなることがある。

【００１２】また、上記受信区間において、「１」また
は「０」が長期間に渡り連続すると、即ち「１１１１１
‥‥‥」のように「１」が連続するとスライスレベルが
「１」の方向へ動くため、その後の受信情報信号のデュ
ーティ比が悪くなることがある。

【００１３】

【課題を解決するための手段】上述の課題を解決するた
めに本発明に依れば、情報信号が重畳された矩形波をス
ライスして情報信号を取り出すための信号スライス回路
であって、上記情報信号が重畳された矩形波を積分して
スライスレベル信号を生成する積分回路と、上記情報信
号が重畳された矩形波から上記スライスレベル信号を減
算して上記情報信号を出力する減算回路と、上記情報信
号の符号パターンを検出して、上記積分回路に時定数切
換信号を帰還する時定数切換信号発生回路とを備えた信
号スライス回路を提供する。

【００１４】この信号スライス回路を、例えば、時分割
方向制御伝送方式における送受信装置に適用した場合に
は、その送受信装置が受信開始した初期の状態におい
て、上記積分回路の時定数が小さくなるように設定して
おき、同期確立前の連続受信信号区間において、一定数
の「１」「０」符号パターンを検出した時点以降は時定
数が大きくなるように時定数を切り換えるようにする。

【００１５】また上述の送受信装置において、取り出さ
れた情報信号のデューティ比が５０％よりも大幅にずれ
た波形を一定数連続して検出した時にはこれを判定し
て、上記積分回路の時定数を、一瞬小さくして、スライ
スレベルを急速に修正して、デューティ比の良い情報信
号が受信できるようにする。

【００１６】本発明の信号スライス回路に依れば、信号
受信開始時等のスライスレベル信号の立ち上がり時には
積分回路の時定数を小さくすることにより急速に立ち上
がらせ、立ち上がった後は時定数を大きくしてレベルの
安定をはかっているので、受信信号の検出が早く正確に
できる。

【００１７】又、信号受信中に、スライスレベルが中心
からずれた時、積分回路の時定数を一瞬小さくすること
により、急速にスライスレベルの修正を行い、その後は
再び時定数を大きくすることにより受信信号の検出を正
確に行うことができる。

【００１８】

【発明の実施の形態】次に図１〜図３を参照して、本発
明のスライス回路の実施例の説明をする。図１におい
て、端子１０１に入力される信号は送受信装置によって
受信された受信信号として説明することとし、この受信
信号の一部は抵抗Ｒ１，Ｒ２とコンデンサＣで構成され
る積分回路に供給され、積分し平均化されたスライスレ
ベル信号を作り、減算回路を構成する差動増幅器１０２
の反転入力に印加する。

【００１９】他方、入力１０１に入力する受信信号は直
接上記減算回路を構成する差動増幅器１０２の非反転入
力に印加され、その差動増幅器の出力に受信信号からス
ライスレベルが差し引かれた情報信号を出力する。この
信号は端子１０３を介して後段の回路に受信情報信号と
して送られる。

【００２０】今、受信開始時に付いて説明すると、スイ
ッチＳ１，Ｓ２はオンの状態（閉成状態）にし、抵抗Ｒ
１と抵抗Ｒ２が並列接続されて全体の抵抗値が低い状態
にある。この場合抵抗Ｒ２の抵抗値を抵抗Ｒ１の抵抗値
よりもずっと小さい値に選んでおけば全抵抗値を有効に
小さくできる。従って、これらの抵抗とコンデンサＣで
構成される積分回路の時定数は小さい。

【００２１】この様子は図３の（ｂ）にＡで示す。スラ
イスレベルを形成する信号波形は、急峻な立ち上がりを
持つ波形となる。この波形は前述の従来の積分回路によ
るスライスレベル波形Ｂに比べて、受信信号の波形に急
速に接近する。

【００２２】上述の受信情報信号の一部は、ディジタル
型ＰＬＬ回路１０４、パターン検出器１０５、及びエッ
ジ検出器１０６に供給される。ディジタル型ＰＬＬ回路
１０４は受信情報信号に位相同期したクロック信号を発
生して、パターン検出器１０５に供給する。

【００２３】パターン検出器１０５は受信情報信号から
論理「１」と「０」の組み合わせでなる符号パターンを
検出し、それが所定数検出されると出力を出して、積分
回路の抵抗Ｒ２に直列に接続されたスイッチＳ１をオフ
にして、抵抗Ｒ２を積分回路から除外する。従って、積
分回路の全抵抗は大きくなり、時定数が大きくなる。

【００２４】積分回路の時定数が大きくなるとスライス
レベルが安定するので信号の検出ができるようになる。
そうして、本実施例において採用されているように積分
回路の時定数を最初は小さくし、立ち上がり完了後は大
きくすることにより、従来の積分回路のように常に或る
程度以上に大きく選定する場合よりも速く符号パターン
検出可能状態が得られる。

【００２５】次に受信中にレベル変動がある場合につい
て説明する。図３の（ｃ）において左端の波形で示すよ
うに、スライスレベルが図の上側にずれてしまった場合
には、スライスレベルによりスライスされる受信信号は
オンの期間が短くなりオフの期間が長い波形となり、デ
ューティ比が悪くなる。

【００２６】そこで、前述のスイッチＳ１を一瞬閉じる
ことにより、積分回路の時定数を小さくすれば、スライ
スレベルは急速に受信信号のレベルに追従する。そうし
て、追従した後は時定数を大きくして安定にする。

【００２７】この動作を行うために、図１の回路に於い
ては、エッジ検出器１０６及びデューティ比判定器１０
７が設けられている。エッジ検出器１０６は受信情報信
号の急激な変化を検出してデューティ比判定器１０７に
送る。ディーティ比判定器１０７は検出された波形のデ
ューティが５０％から大幅にずれていれば、所定幅のパ
ルスを出力してスイッチＳ１を所定時間オンにして、そ
の時間だけ積分回路の時定数を小さくしてスライスレベ
ルの急速な修正を行う。

【００２８】この様子を図３の（ｃ）に示してあり、ス
ライスレベルを下げることにより受信情報信号の中央の
レベルでスライスするためスライスされた信号のデュー
ティ比は５０％となる。なお、信号を受信していない時
はスイッチＳ２はオフにして減算回路にスライスレベル
信号が供給されないようにする。

【００２９】図１の回路における積分回路の時定数切換
回路の詳細は図２に示してある。同図の上方に描かれた
回路は図１のパターン検出器の部分に対応する。端子２
０１に入力する受信情報信号は図１の端子１０３から送
出される受信情報信号に対応し、図２の端子２０２に入
力される再生クロックは図１のＤ−ＰＬＬ（ディジタル
型ＰＬＬ回路）１０４からの出力信号に対応する。

【００３０】受信情報信号はシフトレジスタ２０３に送
られ、並列信号として、パターン検出回路２０４に送
り、そこで符号パターンを検出し、ラッチ回路２０５に
ラッチする。もし、所定の時間が経過しても検出されな
い場合はタイマー２０６の出力によってラッチ回路がク
リアされる。ラッチ回路の出力はオア回路２０７を通っ
て端子２０８から積分回路の時定数切換信号として送出
される。

【００３１】図２の下方の回路は、図１のエッジ検出器
１０６及びデューティ比判定器１０７に対応し、エッジ
検出回路２１２は図１のエッジ検出器１０６に対応し、
分周器２１３、シフトレジスタ２１７、デューティフレ
ーム生成回路２１８、デューティ比判定回路２１４、タ
イマー２１５が図１のデューティ比判定器１０７に対応
する。

【００３２】シフトレジスタ２１７とデューティフレー
ム生成回路２１８はデューティ比を判定するのに必要な
フレーム構成を生成する回路であり、デューティ比判定
回路２１４はエッジが検出されたときデューティフレー
ム生成回路の出力からデューティ比を判定して、５０％
よりも大幅にずれていれば出力を出しタイマー２１５か
ら所定時間の間、積分回路の時定数切換信号を出力し、
オア回路２０７、端子２０８を経て送出する。

【００３３】このデューティ比を検出してスライスレベ
ルの修正を行うことにより、図３の（ｃ）の左端に示す
波形のように受信信号の中央より上の方でスライスし、
同図（ｄ）に示すように、オン期間の短い信号が得られ
た場合でも、積分回路の時定数を小さくして急速にスラ
イスレベルを下げて中央に合わせることができるので、
同図（ｃ），（ｄ）の右側の２つの波形で示すとおりの
デューティ比５０％の所望の信号を即座に得ることがで
きる。

【００３４】上述の説明ではスライスレベルが高くなっ
た時について説明したが、スライスレベルが低くなった
時、高くなったり低くなったりする時も同様に急速に修
正し且つ修正後は安定になるように制御することができ
る。

【００３５】図３に示す信号波形は、本発明をＣＴ−２
（ヨーロッパディジタルコードレス規格）に適用した場
合の実施例である。ここでは、親機が子機に発呼した場
合を例にとって説明する。

【００３６】子機側での受信信号は、図３の（ａ）に示
す波形で与えられるように、２ｍｓ毎に１ｍｓ現れる。
子機の受信開始時点では、図３の（ｂ）に示す波形で与
えられるように、「１」と「０」の組み合わせで与えら
れる符号パターンが２６ビット続いた後、チャンネルマ
ーカが現れる。

【００３７】この時、図１の積分回路のスイッチＳ１が
オンになっていて、積分回路の時定数が非常に小さくな
っていれば、スライスレベルはＡのように急峻に立ち上
がり、受信信号をスライスして、同図（ｄ）に示す様な
信号を得る。こうして得た受信情報信号から図１に示す
ようなパターン検出器を使って、「１０１０‥‥‥」の
符号パターンを一定数検出した後、切り換え信号を送出
して、スイッチＳ１をオフにする。

【００３８】図３（ｂ）のＢに示すスライスレベルは、
チャンネルマーカの検出により、スイッチＳ１を切り換
える従来の方式に用いるものであって、チャンネルマー
カの受信のために、或る程度大きな時定数を使わざるを
得ず、そのために立ち上がりが遅くなり、「１０１０‥
‥‥」符号パターンを充分に生かしきれない、と言う欠
点がある。それに対して、Ａで示す本発明のスライスレ
ベルによれば、そのような欠点がなくなる。

【００３９】

【発明の効果】本発明のスライス回路によれば、チャン
ネルマーカの前の「１０１０‥‥‥」符号パターンを充
分に生かすことができるので、クロック再生に有利であ
る。また、同一データ（０００００‥‥又は１１１１１
１‥‥）が続いたことによりスライスレベルが上方また
は下方にずれた場合に、スライスレベルをセンターに素
早く補正することができる。

【図面の簡単な説明】

【図１】本発明の信号スライス回路の一実施例の回路図
である。

【図２】図１における信号スライス回路の積分回路時定
数切換信号発生部の回路図である。

【図３】図１の信号スライス回路の動作説明のための信
号波形図である。

【図４】本発明の信号スライス回路を適用する時分割方
向制御伝送方式の送受信装置の一例の回路図である。

【符号の説明】

１０２ 差動増幅器 Ｒ１，Ｒ２ 積分抵抗 Ｃ コンデンサ １０４ ディジタル型ＰＬＬ １０５ パターン検出器 １０６ エッジ検出器 １０７ デューティ比判定器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 情報信号が重畳された矩形波をスライス
   して情報信号を取り出すための信号スライス回路であっ
   て、 上記情報信号が重畳された矩形波を積分してスライスレ
   ベル信号を生成する積分回路と、 上記情報信号が重畳された矩形波から上記スライスレベ
   ル信号を減算して上記情報信号を出力する減算回路と、 上記情報信号の符号パターンを検出して、上記積分回路
   に時定数切換信号を帰還する時定数切換信号発生回路
   と、を備えた信号スライス回路。
2. 【請求項２】 請求項１に記載の信号スライス回路にお
   いて、上記情報信号が重畳された矩形波が、時分割方向
   制御伝送方式における送受信装置の受信期間の信号波
   で、上記符号パターンが論理「１」と「０」の組み合わ
   せからなり、上記積分回路の時定数は信号受信開始時の
   同期確立前の連続受信信号区間において、一定数の
   「１」「０」符号パターンを検出するまでは積分回路の
   時定数が小さく、検出時点以降は時定数が大きくなるよ
   うにしたことを特徴とする信号スライス回路。
3. 【請求項３】 請求項１又は２に記載の信号スライス回
   路において、取り出された情報信号のデューティ比の悪
   化が一定数連続したことを判定して、上記積分回路の時
   定数を、一瞬小さくして、スライスレベルの修正をし
   て、デューティ比を修正できるようにしたことを特徴と
   する信号スライス回路。