JP3863265B2 - 光受信器およびクロック抽出回路 - Google Patents
光受信器およびクロック抽出回路 Download PDFInfo
- Publication number
- JP3863265B2 JP3863265B2 JP28363497A JP28363497A JP3863265B2 JP 3863265 B2 JP3863265 B2 JP 3863265B2 JP 28363497 A JP28363497 A JP 28363497A JP 28363497 A JP28363497 A JP 28363497A JP 3863265 B2 JP3863265 B2 JP 3863265B2
- Authority
- JP
- Japan
- Prior art keywords
- data signal
- duty
- signal
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000605 extraction Methods 0.000 title claims description 60
- 230000003287 optical effect Effects 0.000 title claims description 34
- 239000000284 extract Substances 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 10
- 239000013307 optical fiber Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 20
- 238000001514 detection method Methods 0.000 description 12
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- 230000000630 rising effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 238000003708 edge detection Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は高速光通信システムの光受信器および該光受信器におけるクロック抽出回路に係わり、特に、データ信号の識別タイミングを与えるクロック信号をデータ信号より抽出する光受信器およびクロック抽出回路に関する。
【０００２】
【従来の技術】
高速光通信システムの光受信器は、伝送により歪みあるいは雑音が乗って歪んだデータ波形をきれいなデジタル信号に変換するものであり、いわゆるデータおよびＣＬＫ再生を行うものである。かかるデータ再生に際して、光受信器は受信したデータ信号を用いてクロック信号を抽出・再生し、このクロック信号の発生タイミングを基準にして識別部でデータの再生を行う。
【０００３】
図１２は光通信システムにおける光受信器の構成例であり、１は光受光素子で光信号を電気信号に変換するもの、２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、３はタイミング抽出部で等化増幅されたデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すもの、４はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器である。光ファイバを通って送られて来た光信号を光受光素子１により電気信号に変換し、等化増幅回路２で等化増幅を行い、タイミング抽出部３で等化波形からクロック信号ＣＬＫを取り出して識別器４をトリガーし、識別器４は等化波形がサンプリング時点で”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。伝送路での遅延時間の変化が有るため、受信データ信号と同期したクロック信号で識別器４をトリガする。
【０００４】
図１３はタイミング抽出部の構成図であり、ＮＲＺ符号で表わされたデータ信号の立ち上がり、立ち下がりを検出するデータエッジ検出部１１０と、中心周波数がデータのビットレートと同一周波数を有し、Ｑが非常に高く、一般に１０００程度の特性を持たせたバンドパスフィルタ（ＢＰＦ）１１１と、ＢＰＦ出力を増幅・波形整形するリミッタアンプ１１２から構成されている。図１４はＢＰＦのｆ特性図であり、ｆ0はＢＰＦの中心周波数、ΔｆはＢＰＦの３ｄＢ帯域であり、Ｑは次式
Ｑ＝ｆ0／Δｆ (1)
で与えられる。データエッジ検出部１１０は図示しないが、データ信号を二分岐する二分岐回路と、分岐された一方のデータ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号の排他的論理和演算を行ってデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生するＥＸＯＲ回路（イクスクルーシブオア回路）で構成される。
【０００５】
図１５はタイミング抽出部の各部動作波形図であり、データエッジ検出部１１０はデータ信号の立ち上がり、立ち下がりを検出してパルスを発生し、バンドパスフィルタ１１１はデータエッジ検出部の出力よりデータのビットレートと同一周波数を有するクロック成分を抽出し、リミッタアンプ１１２はクロック成分を増幅・波形整形する。
【０００６】
【発明が解決しようとする課題】
入力データ信号のデューティが１００％からずれるとＢＰＦ出力が小さくなる。デューティ(duty)とは、図１６に示すように振幅の５０％のＨレベルの時間幅ＴHと１タイムスロットの時間幅Ｔの比であり、次式
duty＝（ＴH／Ｔ）・１００（％） (2)
で表現される。図１８は入力データ信号のデューティが１００％からずれた場合のタイミング抽出部の各部動作波形図であり、ＢＰＦ出力が小さくなり、リミッタアンプの出力も小さくなる。すなわち、デューティが減小すると、データの立ち上がり検出パルスの位置が遅れ、データの立ち下がり検出パルスの位置が進み、これらパルスが合成されてクロック成分が抽出される。抽出されるクロック成分の位相は変化しないが、キャンセルする部分が生じるため、抽出されるクロック成分が減少する。
【０００７】
ＢＰＦの出力振幅Ｖoutと入力データのデューティに応じた位相ずれθの関係は次式
Ｖout＝cosθ×sinωt (3)
で与えられる。ただし
ω＝２πｆ0
θ＝π×Δｔ／Ｔ
であり、Δｔはデューティ変動によるエッジの時間ずれ、Ｔは１タイムスロット（＝１／ｆ0）である。(3) 式より入力波形のデューティが１００％の時、Ｖoutは最大になり、デューティが増加しても、減小してもＶoutは減小し、デューティ＝１００±５０（％）でＶout＝０になる。図１７は(3)式による入力波形デューティとＢＰＦ出力の関係図である。
【０００８】
光デジタル通信において、ビットレートが数Gbps以上で、伝送距離が数十〜数百Kmになると、図１９に示すように、立ち上がり、立ち下がりの光波長変動に起因する伝送後の波形デューティ変動が発生する。尚、図１９において、▲１▼は１００％よりデューティが増加した場合の伝送波形、▲２▼は１００％より減小した場合の伝送波形である。
以上のように、光受信器にはデューティが変動した波形が入力されるため、タイミング抽出部のバンドパスフィルタＢＰＦのクロック信号振幅が減小し（クロック成分が減小し）、クロック品質の劣化、例えば、ジッタの増加、クロック信号の歯抜け等が発生し、識別部でデータを正しく再生できない問題がある。
【０００９】
したがって本発明の目的は、デューティが変動したデータ波形が入力されても、デューティを改善し、しかる後、クロックを抽出することにより品質の良いクロック信号を抽出できるようにすることである。
本発明の別の目的は、クロック品質の劣化を防止して正しくデータを再生して出力できるようにすることである。
【００１０】
【課題を解決するための手段】
上記課題は本発明によれば、光ファイバ伝送路により伝送された 10Gbps 以上のビットレートを有する光信号を電気信号に変換し、データ信号を出力する受光素子と、該データ信号を入力する、高域カットオフ周波数が該データ信号のビットレート fo （ Gbps ）に対して約 0.4fo （ GHz ）である第１のフィルタと、該フィルタの出力データ信号より該 fo （ GHz ）のクロック信号を抽出するタイミング抽出部と、該データ信号を入力し、該クロック信号に基づき符号データを復元する識別器とを備えた光受信器により達成され。データのビットレートに対して高域カットオフ周波数が十分低いフィルタを設け、該フィルタにデータを入力するとデューティが改善されるため、タイミング抽出部より品質のよいクロック信号が得られる。
また、上記課題は本発明によれば、前記識別器の前段に、該データ信号を入力する、高域カットオフ周波数が約 0.8fo （ GHz ）である第２のフィルタを備えた光受信器により達成され。
【００１２】
又、上記課題は、本発明によれば、第１のフィルタと該タイミング抽出部との間に配置され、スライスレベルが可変であるスライスアンプと、該スライスアンプの出力と該タイミング抽出部より出力される該クロック信号の論理積を演算するアンドゲートと、該アンドゲート出力の平均値を出力する平均値回路とを備え、該スライスレベルは、該平均値回路による平均値に基づき制御される光受信器により達成される。スライスアンプ出力の平均値（デューティ）に基づいてスライスレベルをフィードバック制御することにより、出力データ信号のデューティを最適値（例えば１００％）となるようにでき、より品質のよいクロック信号を発生できる。
また、スライスアンプ出力とタイミング抽出部より出力される抽出クロック信号の論理積を演算し、該論理積の平均値をデューティとすることにより、データ信号の"１"、"０"の数に関係なく正確にデューティを測定することができ、フィードバック制御によるデューティ誤差を少なくできる。
又、上記課題は、本発明によれば、データ信号の識別タイミングを与えるクロック信号をデータ信号より抽出するクロック抽出回路において、データ信号よりクロック信号を抽出するタイミング抽出部と、該タイミング抽出部の前段に設けられた、スライスレベルを可変してデータ信号のデューティを改善するスライスアンプと、該スライスアンプ出力と該タイミング抽出部より出力される抽出クロック信号の論理積を演算するアンドゲートと、該アンドゲート出力の平均値を出力する平均値回路と、該平均値に基づいてスライスレベルを制御してデータ信号のデューティを改善するフィードバック回路とを備えたクロック抽出回路により達成される。
【００１３】
【発明の実施の形態】
（Ａ）データ帯域フィルタを用いた実施例
（ａ）第１実施例
図１はデータ帯域フィルタ（広帯域フィルタ）を用いた本発明の第１実施例の光受信器の構成図であり、１１は光受光素子で光信号を電気信号に変換するもの、１２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、１３はデータのビットレートをｆ0(Gbps)とするとき高域カットオフ周波数ｆcが周波数ｆ0(GHz)より十分低いデータ帯域フィルタ（広帯域フィルタ）、１４は広帯域フィルタ１３より出力されるデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すタイミング抽出部で図１３に示す構成を有するもの、１５はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器である。
【００１４】
広帯域フィルタ１３の高域カットオフ周波数ｆｃをデータビットレートｆ0より十分低くくすると、該広帯域フィルタを通過したデータ信号のデューティを改善することができる。図２は広帯域フィルタ１３のカットオフ周波数ｆcを変えた時の出力波形図であり、入力波形のデューティが７０％で、(1)カットオフ周波数ｆｃ＝ｆ0、(2) ｆｃ＝0.8ｆ0、(3) ｆｃ＝0.6ｆ0、(4) ｆｃ＝0.4ｆ0の場合における各出力波形を示している。図２より明らかなように、フィルタの帯域を絞る程、デューティは補償（改善）されるが、振幅方向の干渉が増える（振幅が減小する）。そこで、広帯域フィルタ１３のカットオフ周波数ｆｃを0.4ｆ0とする。
【００１５】
光ファイバを通って送られて来た光信号を光受光素子１１により電気信号に変換し、等化増幅回路１２で等化増幅を行い、識別部１５と広帯域フィルタ１３に入力する。広帯域フィルタ１３に入力したデータ信号はデューティを改善されてタイミング抽出部１４に入力し、タイミング抽出部１４はデューティが改善されたデータ信号を用いてクロック信号ＣＬＫを取り出して識別器１５をトリガーする。識別器１５はクロック信号ＣＬＫの立ち上がり時点で等化波形が”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。
このように、デューティを改善してデータ信号をタイミング抽出部１４に入力するから、タイミング抽出部より品質のよいクロック信号が得られる。
【００１６】
（ｂ）変形例
図３は第１実施例の光受信器の変形例であり、図１の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は、識別器１５の前段に第２の広帯域フィルタ１６を設けた点である。この広帯域フィルタ１６のフィルタ帯域は、データ干渉と雑音カット量の兼ね合いで決定され、通常、高域カットオフ周波数ｆｃを0.8ｆ0とする。
このように、識別器１５の前段にも広帯域フィルタ１６を設けたから、識別器に入力するデータ信号のデューティを改善できる。このため、データとクロックの立ち上がりを正しく同期させることができ、識別器は正しくデータを識別して再生することができる。
【００１７】
（Ｂ）スライスアンプを用いた実施例
（ａ）第２実施例
図４はスライスアンプを用いた本発明の第２実施例の光受信器の構成図であり、１１は光受光素子で光信号を電気信号に変換するもの、１２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、２１はスライスレベルを可変してデータ信号のデューティを改善するスライスアンプ、１４はスライスアンプより出力されるデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すタイミング抽出部で図１３に示す構成を有するもの、１５はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器である。
【００１８】
図５（ａ）、（ｂ）に示すように、スライスレベルを可変することによりデータ信号のデューティを可変することができる。例えば、入力データ波形のデューティが７０％のとき、スライスレベルをピークレベルの２０％とすることによりデューティを約９０％に改善できる。そこで、入力するデータ波形のデューティを測定し、例えばデューティ９０％にするスライスレベルを求め、該スライスレベルをスライスアンプ２１に設定する。
【００１９】
光ファイバを通って送られて来た光信号を光受光素子１１により電気信号に変換し、等化増幅回路１２で等化増幅を行い、識別部１５とスライスアンプ２１に入力する。スライスアンプ２１は設定されているスライスレベルで入力データ信号をスライスし、データ信号のデューティを改善してタイミング抽出部１４に入力する。タイミング抽出部１４はデューティが改善されたデータ信号を用いてクロック信号ＣＬＫを取り出して識別器１５をトリガーする。識別器１５はクロック信号ＣＬＫの立ち上がり時点で等化波形が”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。
このように、デューティを改善してデータ信号をタイミング抽出部１４に入力するから、タイミング抽出部より品質のよいクロック信号が得られる。
【００２０】
（ｂ）第１変形例
以上では、予め入力データ信号のデューティを測定してスライスレベルをスライスアンプに設定した場合であるが、等化増幅器の等化出力の平均値を求め、該平均値より入力データ信号のデューティを測定し、該デューティに基づいてスライスレベルを設定するように構成することもできる。このようにすれば、自動的にデューティに応じたスライスレベルを設定することができる。
なお、データ信号はスクランブル処理により、その"１"の数と"０"の数が等しくなっている。従って、データ信号の平均値はデューティに比例する。すなわち、平均値はデータ信号のデューティ情報を含んでいる。
【００２１】
（ｃ）第２変形例
図６は第２実施例の別の変形例であり、図４の第２実施例と同一部分には同一符号を付している。第２実施例と異なる点は、スライスアンプ２１の前段に広帯域フィルタ１３を設けた点である。
スライスアンプ２１の前段に広帯域フィルタ１３を設けると、図７に示すようにスライスレベルに対するデューティ補償量を大きくすることができる。
【００２２】
（Ｃ）スライスレベルをフィードバック制御する実施例
（ａ）第３実施例
図８はスライスレベルをフィードバック制御する第３実施例の構成図であり、１１は光受光素子で光信号を電気信号に変換するもの、１２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、２１はスライスレベルを可変してデータ信号のデューティを改善するスライスアンプ、１４はスライスアンプより出力されるデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すタイミング抽出部で図１３に示す構成を有するもの、１５はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器、３１はスライスアンプ出力の平均値を出力する積分回路等の平均値回路、３２は平均値に基づいてスライスレベルを制御してデータ信号のデューティを１００％に改善するフィードバック回路である。
【００２３】
データ信号はスクランブル処理により、その"１"の数と"０"の数が等しくなっている。このため、データ信号の平均値はデューティに比例する。そこで、平均値値回路３１でスライスアンプ２１から出力されるデータ信号の平均値を求め、該平均値すなわちデューティがより大きくなるようにフィードバック回路３２でスライスアンプ２１のスライスレベルを制御する。このフィードバック制御により、スライスアンプ２１から出力されるデータ信号のデューティが改善されて １００％に近づく。
この結果、タイミング抽出部１４はデューティが改善されたデータ信号を用いてクロック信号ＣＬＫを取り出して識別器１５に入力する。識別器１５は入力されたクロック信号ＣＬＫの立ち上がり時点で等化波形が”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。
このように、デューティを改善してデータ信号をタイミング抽出部１４に入力するから、タイミング抽出部より品質のよいクロック信号が得られる。
【００２４】
（ｂ）変形例
図９は第３実施例の変形例であり、図８の第３実施例と同一部分には同一符号を付している。第３実施例と異なる点は、スライスアンプ２１の前段に広帯域フィルタ３３を設けた点である。
スライスアンプ２１の前段に広帯域フィルタ３３を設けると、図７に示すようにスライスレベルに対するデューティ補償量を大きくすることができ、このため、ループ利得を大きくとれ、出力波形のデューティ誤差を小さくできる。
【００２５】
（ｃ）抽出クロック用いたデューティ検出回路
図８の第３実施例では、スライスアンプ出力の平均値を求めてデューティとした。しかし、スライスアンプ出力の平均値からではデータ信号の”１”，”０”の数が異なると精度よくデューティを検出できない。
図１０はデューティ検出精度を向上することができる抽出クロック用いたデューティ検出回路の構成図であり、２１はスライスアンプ、１４はタイミング抽出部、３２はフィードバックアンプ、４１はデューティ検出回路である。デューティ検出回路４１において、４１ａはスライスアンプ２１から出力されるデータ信号ＤＡＴＡとタイミング抽出部１４から出力されるクロック信号ＣＬＫの論理積を演算するアンドゲート、４１ｂはアンドゲートの２つの入力信号ＤＡＴＡ，ＣＬＫの位相が一致するようにクロック信号ＣＬＫを遅延する遅延回路、４１ｃはアンドゲートから出力する信号ＡＧＯのレベルを平均化して出力する平均値検出回路で、例えば積分器である。
【００２６】
図１１はデューティが１００％の場合と１００％以下の場合におけるデータ信号ＤＡＴＡ、クロック信号ＣＬＫ、アンドゲートの出力信号ＡＧＯの波形図であり、デューティが小さくなる程、平均値検出部４１ｃから出力される平均レベルが小さくなる。
このデューティ検出回路によれば、データ信号の”１”、”０”の数が等しくなくても正しくデューティを検出でき、したがって、フィードバック制御によるデューティ誤差を小さくできる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００２７】
【発明の効果】
以上本発明によれば、データのビットレートに対して高域カットオフ周波数が十分低いフィルタをタイミング抽出部の前段に設け、該フィルタにデータを入力してデータ信号のデューティを改善するようにしたから、タイミング抽出部より品質のよいクロック信号を発生することができ、データ識別精度を向上することができる。
【００２８】
また、本発明によれば、データ信号よりクロック信号を抽出するタイミング抽出部の前段に、スライスレベルを可変してデータ信号のデューティを改善するスライスアンプを設け、データ信号を該スライスアンプを介してタイミング抽出部に入力するようにしたから、タイミング抽出部より品質のよいクロック信号を発生することができ、データ識別精度を向上することができる。
また、本発明によれば、スライスアンプの前段にデータのビットレートに対して高域カットオフ周波数が十分低いフィルタを設けることにより、スライスレベルに対するデューティ補償量を大きくでき、より良くデューティを改善することができる。
【００２９】
また、本発明によれば、スライスアンプ出力の平均値に基づいてスライスレベルをフィードバック制御するようにしたから、出力データ信号のデューティを自動的に最適値にすることができ、より品質のよいクロック信号を発生することができる。
また、本発明によれば、スライスアンプ出力とタイミング抽出部より出力される抽出クロック信号の論理積を演算し、該論理積の平均値をデューティとすることにより、データ信号の”１”、”０”の数が等しくなくても正しくデューティを検出でき、フィードバック制御によるデューティ誤差を小さくすることができる。
【００３０】
また、本発明によれば、フィードバック制御によりスライスレベルが制御されるスライスアンプの前段にデータのビットレートに対して高域カットオフ周波数が十分低いフィルタを設けることにより、スライスレベルに対するデューティ補償量を大きくすることができ、このため、ループ利得を大きくとれ、出力波形のデューティ誤差を小さくすこことができる。
【図面の簡単な説明】
【図１】データ帯域フィルタを用いた実施例（第１実施例）の光受信器である。
【図２】データ帯域フィルタと出力波形の関係説明図である。
【図３】第１実施例の変形例である。
【図４】スライスアンプを用いた実施例（第２実施例）の光受信器である。
【図５】スライスレベルとスライスアンプ出力波形のデューティとの関係説明図である。
【図６】第２実施例の変形例である。
【図７】帯域フィルタのカットオフ周波数を変えた時のスライスレベルとスライスアンプ出力波形のデューティとの関係説明図である。
【図８】スライスレベルをフィードバック制御する実施例（第３実施例）である。
【図９】第３実施例の変形例である。
【図１０】抽出クロックを用いたデューティ検出回路である。
【図１１】抽出クロックを用いたデューティ検出回路のタイムチャートである。
【図１２】光受信器のブロック図である。
【図１３】タイミング抽出部のブロック図である。
【図１４】ＢＰＦのｆ特性図である。
【図１５】タイミング抽出部のタイムチャートである。
【図１６】デューティ説明図である。
【図１７】入力波形デューティとバンドパスフィルタ出力の関係図である。
【図１８】タイミング抽出部のタイムチャート（デューティ変動時）である。
【図１９】伝送後の光波形図である。
【符号の説明】
１１・・光受光素子
１２・・等化増幅回路
１３・・広帯域フィルタ
１４・・タイミング抽出部
１５・・識別器
２１・・スライスアンプ
【発明の属する技術分野】
本発明は高速光通信システムの光受信器および該光受信器におけるクロック抽出回路に係わり、特に、データ信号の識別タイミングを与えるクロック信号をデータ信号より抽出する光受信器およびクロック抽出回路に関する。
【０００２】
【従来の技術】
高速光通信システムの光受信器は、伝送により歪みあるいは雑音が乗って歪んだデータ波形をきれいなデジタル信号に変換するものであり、いわゆるデータおよびＣＬＫ再生を行うものである。かかるデータ再生に際して、光受信器は受信したデータ信号を用いてクロック信号を抽出・再生し、このクロック信号の発生タイミングを基準にして識別部でデータの再生を行う。
【０００３】
図１２は光通信システムにおける光受信器の構成例であり、１は光受光素子で光信号を電気信号に変換するもの、２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、３はタイミング抽出部で等化増幅されたデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すもの、４はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器である。光ファイバを通って送られて来た光信号を光受光素子１により電気信号に変換し、等化増幅回路２で等化増幅を行い、タイミング抽出部３で等化波形からクロック信号ＣＬＫを取り出して識別器４をトリガーし、識別器４は等化波形がサンプリング時点で”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。伝送路での遅延時間の変化が有るため、受信データ信号と同期したクロック信号で識別器４をトリガする。
【０００４】
図１３はタイミング抽出部の構成図であり、ＮＲＺ符号で表わされたデータ信号の立ち上がり、立ち下がりを検出するデータエッジ検出部１１０と、中心周波数がデータのビットレートと同一周波数を有し、Ｑが非常に高く、一般に１０００程度の特性を持たせたバンドパスフィルタ（ＢＰＦ）１１１と、ＢＰＦ出力を増幅・波形整形するリミッタアンプ１１２から構成されている。図１４はＢＰＦのｆ特性図であり、ｆ0はＢＰＦの中心周波数、ΔｆはＢＰＦの３ｄＢ帯域であり、Ｑは次式
Ｑ＝ｆ0／Δｆ (1)
で与えられる。データエッジ検出部１１０は図示しないが、データ信号を二分岐する二分岐回路と、分岐された一方のデータ信号を所定時間遅延する遅延回路と、データ信号と遅延回路の出力信号の排他的論理和演算を行ってデータ信号の立ち上がり及び立ち下がりでパルスを有するエッジ信号を発生するＥＸＯＲ回路（イクスクルーシブオア回路）で構成される。
【０００５】
図１５はタイミング抽出部の各部動作波形図であり、データエッジ検出部１１０はデータ信号の立ち上がり、立ち下がりを検出してパルスを発生し、バンドパスフィルタ１１１はデータエッジ検出部の出力よりデータのビットレートと同一周波数を有するクロック成分を抽出し、リミッタアンプ１１２はクロック成分を増幅・波形整形する。
【０００６】
【発明が解決しようとする課題】
入力データ信号のデューティが１００％からずれるとＢＰＦ出力が小さくなる。デューティ(duty)とは、図１６に示すように振幅の５０％のＨレベルの時間幅ＴHと１タイムスロットの時間幅Ｔの比であり、次式
duty＝（ＴH／Ｔ）・１００（％） (2)
で表現される。図１８は入力データ信号のデューティが１００％からずれた場合のタイミング抽出部の各部動作波形図であり、ＢＰＦ出力が小さくなり、リミッタアンプの出力も小さくなる。すなわち、デューティが減小すると、データの立ち上がり検出パルスの位置が遅れ、データの立ち下がり検出パルスの位置が進み、これらパルスが合成されてクロック成分が抽出される。抽出されるクロック成分の位相は変化しないが、キャンセルする部分が生じるため、抽出されるクロック成分が減少する。
【０００７】
ＢＰＦの出力振幅Ｖoutと入力データのデューティに応じた位相ずれθの関係は次式
Ｖout＝cosθ×sinωt (3)
で与えられる。ただし
ω＝２πｆ0
θ＝π×Δｔ／Ｔ
であり、Δｔはデューティ変動によるエッジの時間ずれ、Ｔは１タイムスロット（＝１／ｆ0）である。(3) 式より入力波形のデューティが１００％の時、Ｖoutは最大になり、デューティが増加しても、減小してもＶoutは減小し、デューティ＝１００±５０（％）でＶout＝０になる。図１７は(3)式による入力波形デューティとＢＰＦ出力の関係図である。
【０００８】
光デジタル通信において、ビットレートが数Gbps以上で、伝送距離が数十〜数百Kmになると、図１９に示すように、立ち上がり、立ち下がりの光波長変動に起因する伝送後の波形デューティ変動が発生する。尚、図１９において、▲１▼は１００％よりデューティが増加した場合の伝送波形、▲２▼は１００％より減小した場合の伝送波形である。
以上のように、光受信器にはデューティが変動した波形が入力されるため、タイミング抽出部のバンドパスフィルタＢＰＦのクロック信号振幅が減小し（クロック成分が減小し）、クロック品質の劣化、例えば、ジッタの増加、クロック信号の歯抜け等が発生し、識別部でデータを正しく再生できない問題がある。
【０００９】
したがって本発明の目的は、デューティが変動したデータ波形が入力されても、デューティを改善し、しかる後、クロックを抽出することにより品質の良いクロック信号を抽出できるようにすることである。
本発明の別の目的は、クロック品質の劣化を防止して正しくデータを再生して出力できるようにすることである。
【００１０】
【課題を解決するための手段】
上記課題は本発明によれば、光ファイバ伝送路により伝送された 10Gbps 以上のビットレートを有する光信号を電気信号に変換し、データ信号を出力する受光素子と、該データ信号を入力する、高域カットオフ周波数が該データ信号のビットレート fo （ Gbps ）に対して約 0.4fo （ GHz ）である第１のフィルタと、該フィルタの出力データ信号より該 fo （ GHz ）のクロック信号を抽出するタイミング抽出部と、該データ信号を入力し、該クロック信号に基づき符号データを復元する識別器とを備えた光受信器により達成され。データのビットレートに対して高域カットオフ周波数が十分低いフィルタを設け、該フィルタにデータを入力するとデューティが改善されるため、タイミング抽出部より品質のよいクロック信号が得られる。
また、上記課題は本発明によれば、前記識別器の前段に、該データ信号を入力する、高域カットオフ周波数が約 0.8fo （ GHz ）である第２のフィルタを備えた光受信器により達成され。
【００１２】
又、上記課題は、本発明によれば、第１のフィルタと該タイミング抽出部との間に配置され、スライスレベルが可変であるスライスアンプと、該スライスアンプの出力と該タイミング抽出部より出力される該クロック信号の論理積を演算するアンドゲートと、該アンドゲート出力の平均値を出力する平均値回路とを備え、該スライスレベルは、該平均値回路による平均値に基づき制御される光受信器により達成される。スライスアンプ出力の平均値（デューティ）に基づいてスライスレベルをフィードバック制御することにより、出力データ信号のデューティを最適値（例えば１００％）となるようにでき、より品質のよいクロック信号を発生できる。
また、スライスアンプ出力とタイミング抽出部より出力される抽出クロック信号の論理積を演算し、該論理積の平均値をデューティとすることにより、データ信号の"１"、"０"の数に関係なく正確にデューティを測定することができ、フィードバック制御によるデューティ誤差を少なくできる。
又、上記課題は、本発明によれば、データ信号の識別タイミングを与えるクロック信号をデータ信号より抽出するクロック抽出回路において、データ信号よりクロック信号を抽出するタイミング抽出部と、該タイミング抽出部の前段に設けられた、スライスレベルを可変してデータ信号のデューティを改善するスライスアンプと、該スライスアンプ出力と該タイミング抽出部より出力される抽出クロック信号の論理積を演算するアンドゲートと、該アンドゲート出力の平均値を出力する平均値回路と、該平均値に基づいてスライスレベルを制御してデータ信号のデューティを改善するフィードバック回路とを備えたクロック抽出回路により達成される。
【００１３】
【発明の実施の形態】
（Ａ）データ帯域フィルタを用いた実施例
（ａ）第１実施例
図１はデータ帯域フィルタ（広帯域フィルタ）を用いた本発明の第１実施例の光受信器の構成図であり、１１は光受光素子で光信号を電気信号に変換するもの、１２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、１３はデータのビットレートをｆ0(Gbps)とするとき高域カットオフ周波数ｆcが周波数ｆ0(GHz)より十分低いデータ帯域フィルタ（広帯域フィルタ）、１４は広帯域フィルタ１３より出力されるデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すタイミング抽出部で図１３に示す構成を有するもの、１５はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器である。
【００１４】
広帯域フィルタ１３の高域カットオフ周波数ｆｃをデータビットレートｆ0より十分低くくすると、該広帯域フィルタを通過したデータ信号のデューティを改善することができる。図２は広帯域フィルタ１３のカットオフ周波数ｆcを変えた時の出力波形図であり、入力波形のデューティが７０％で、(1)カットオフ周波数ｆｃ＝ｆ0、(2) ｆｃ＝0.8ｆ0、(3) ｆｃ＝0.6ｆ0、(4) ｆｃ＝0.4ｆ0の場合における各出力波形を示している。図２より明らかなように、フィルタの帯域を絞る程、デューティは補償（改善）されるが、振幅方向の干渉が増える（振幅が減小する）。そこで、広帯域フィルタ１３のカットオフ周波数ｆｃを0.4ｆ0とする。
【００１５】
光ファイバを通って送られて来た光信号を光受光素子１１により電気信号に変換し、等化増幅回路１２で等化増幅を行い、識別部１５と広帯域フィルタ１３に入力する。広帯域フィルタ１３に入力したデータ信号はデューティを改善されてタイミング抽出部１４に入力し、タイミング抽出部１４はデューティが改善されたデータ信号を用いてクロック信号ＣＬＫを取り出して識別器１５をトリガーする。識別器１５はクロック信号ＣＬＫの立ち上がり時点で等化波形が”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。
このように、デューティを改善してデータ信号をタイミング抽出部１４に入力するから、タイミング抽出部より品質のよいクロック信号が得られる。
【００１６】
（ｂ）変形例
図３は第１実施例の光受信器の変形例であり、図１の第１実施例と同一部分には同一符号を付している。第１実施例と異なる点は、識別器１５の前段に第２の広帯域フィルタ１６を設けた点である。この広帯域フィルタ１６のフィルタ帯域は、データ干渉と雑音カット量の兼ね合いで決定され、通常、高域カットオフ周波数ｆｃを0.8ｆ0とする。
このように、識別器１５の前段にも広帯域フィルタ１６を設けたから、識別器に入力するデータ信号のデューティを改善できる。このため、データとクロックの立ち上がりを正しく同期させることができ、識別器は正しくデータを識別して再生することができる。
【００１７】
（Ｂ）スライスアンプを用いた実施例
（ａ）第２実施例
図４はスライスアンプを用いた本発明の第２実施例の光受信器の構成図であり、１１は光受光素子で光信号を電気信号に変換するもの、１２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、２１はスライスレベルを可変してデータ信号のデューティを改善するスライスアンプ、１４はスライスアンプより出力されるデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すタイミング抽出部で図１３に示す構成を有するもの、１５はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器である。
【００１８】
図５（ａ）、（ｂ）に示すように、スライスレベルを可変することによりデータ信号のデューティを可変することができる。例えば、入力データ波形のデューティが７０％のとき、スライスレベルをピークレベルの２０％とすることによりデューティを約９０％に改善できる。そこで、入力するデータ波形のデューティを測定し、例えばデューティ９０％にするスライスレベルを求め、該スライスレベルをスライスアンプ２１に設定する。
【００１９】
光ファイバを通って送られて来た光信号を光受光素子１１により電気信号に変換し、等化増幅回路１２で等化増幅を行い、識別部１５とスライスアンプ２１に入力する。スライスアンプ２１は設定されているスライスレベルで入力データ信号をスライスし、データ信号のデューティを改善してタイミング抽出部１４に入力する。タイミング抽出部１４はデューティが改善されたデータ信号を用いてクロック信号ＣＬＫを取り出して識別器１５をトリガーする。識別器１５はクロック信号ＣＬＫの立ち上がり時点で等化波形が”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。
このように、デューティを改善してデータ信号をタイミング抽出部１４に入力するから、タイミング抽出部より品質のよいクロック信号が得られる。
【００２０】
（ｂ）第１変形例
以上では、予め入力データ信号のデューティを測定してスライスレベルをスライスアンプに設定した場合であるが、等化増幅器の等化出力の平均値を求め、該平均値より入力データ信号のデューティを測定し、該デューティに基づいてスライスレベルを設定するように構成することもできる。このようにすれば、自動的にデューティに応じたスライスレベルを設定することができる。
なお、データ信号はスクランブル処理により、その"１"の数と"０"の数が等しくなっている。従って、データ信号の平均値はデューティに比例する。すなわち、平均値はデータ信号のデューティ情報を含んでいる。
【００２１】
（ｃ）第２変形例
図６は第２実施例の別の変形例であり、図４の第２実施例と同一部分には同一符号を付している。第２実施例と異なる点は、スライスアンプ２１の前段に広帯域フィルタ１３を設けた点である。
スライスアンプ２１の前段に広帯域フィルタ１３を設けると、図７に示すようにスライスレベルに対するデューティ補償量を大きくすることができる。
【００２２】
（Ｃ）スライスレベルをフィードバック制御する実施例
（ａ）第３実施例
図８はスライスレベルをフィードバック制御する第３実施例の構成図であり、１１は光受光素子で光信号を電気信号に変換するもの、１２は光受光素子から出力される例えば10Gbpsのデータ信号を等化増幅する等化増幅回路、２１はスライスレベルを可変してデータ信号のデューティを改善するスライスアンプ、１４はスライスアンプより出力されるデータ信号からそのビットレートと同じ周波数のクロック信号を取り出すタイミング抽出部で図１３に示す構成を有するもの、１５はタイミング抽出部から出力されるクロック信号を用いてデータ信号を識別する識別器、３１はスライスアンプ出力の平均値を出力する積分回路等の平均値回路、３２は平均値に基づいてスライスレベルを制御してデータ信号のデューティを１００％に改善するフィードバック回路である。
【００２３】
データ信号はスクランブル処理により、その"１"の数と"０"の数が等しくなっている。このため、データ信号の平均値はデューティに比例する。そこで、平均値値回路３１でスライスアンプ２１から出力されるデータ信号の平均値を求め、該平均値すなわちデューティがより大きくなるようにフィードバック回路３２でスライスアンプ２１のスライスレベルを制御する。このフィードバック制御により、スライスアンプ２１から出力されるデータ信号のデューティが改善されて １００％に近づく。
この結果、タイミング抽出部１４はデューティが改善されたデータ信号を用いてクロック信号ＣＬＫを取り出して識別器１５に入力する。識別器１５は入力されたクロック信号ＣＬＫの立ち上がり時点で等化波形が”０”であるか”１”であるか判定して元の符号パルス（データ）を復元して出力する。
このように、デューティを改善してデータ信号をタイミング抽出部１４に入力するから、タイミング抽出部より品質のよいクロック信号が得られる。
【００２４】
（ｂ）変形例
図９は第３実施例の変形例であり、図８の第３実施例と同一部分には同一符号を付している。第３実施例と異なる点は、スライスアンプ２１の前段に広帯域フィルタ３３を設けた点である。
スライスアンプ２１の前段に広帯域フィルタ３３を設けると、図７に示すようにスライスレベルに対するデューティ補償量を大きくすることができ、このため、ループ利得を大きくとれ、出力波形のデューティ誤差を小さくできる。
【００２５】
（ｃ）抽出クロック用いたデューティ検出回路
図８の第３実施例では、スライスアンプ出力の平均値を求めてデューティとした。しかし、スライスアンプ出力の平均値からではデータ信号の”１”，”０”の数が異なると精度よくデューティを検出できない。
図１０はデューティ検出精度を向上することができる抽出クロック用いたデューティ検出回路の構成図であり、２１はスライスアンプ、１４はタイミング抽出部、３２はフィードバックアンプ、４１はデューティ検出回路である。デューティ検出回路４１において、４１ａはスライスアンプ２１から出力されるデータ信号ＤＡＴＡとタイミング抽出部１４から出力されるクロック信号ＣＬＫの論理積を演算するアンドゲート、４１ｂはアンドゲートの２つの入力信号ＤＡＴＡ，ＣＬＫの位相が一致するようにクロック信号ＣＬＫを遅延する遅延回路、４１ｃはアンドゲートから出力する信号ＡＧＯのレベルを平均化して出力する平均値検出回路で、例えば積分器である。
【００２６】
図１１はデューティが１００％の場合と１００％以下の場合におけるデータ信号ＤＡＴＡ、クロック信号ＣＬＫ、アンドゲートの出力信号ＡＧＯの波形図であり、デューティが小さくなる程、平均値検出部４１ｃから出力される平均レベルが小さくなる。
このデューティ検出回路によれば、データ信号の”１”、”０”の数が等しくなくても正しくデューティを検出でき、したがって、フィードバック制御によるデューティ誤差を小さくできる。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００２７】
【発明の効果】
以上本発明によれば、データのビットレートに対して高域カットオフ周波数が十分低いフィルタをタイミング抽出部の前段に設け、該フィルタにデータを入力してデータ信号のデューティを改善するようにしたから、タイミング抽出部より品質のよいクロック信号を発生することができ、データ識別精度を向上することができる。
【００２８】
また、本発明によれば、データ信号よりクロック信号を抽出するタイミング抽出部の前段に、スライスレベルを可変してデータ信号のデューティを改善するスライスアンプを設け、データ信号を該スライスアンプを介してタイミング抽出部に入力するようにしたから、タイミング抽出部より品質のよいクロック信号を発生することができ、データ識別精度を向上することができる。
また、本発明によれば、スライスアンプの前段にデータのビットレートに対して高域カットオフ周波数が十分低いフィルタを設けることにより、スライスレベルに対するデューティ補償量を大きくでき、より良くデューティを改善することができる。
【００２９】
また、本発明によれば、スライスアンプ出力の平均値に基づいてスライスレベルをフィードバック制御するようにしたから、出力データ信号のデューティを自動的に最適値にすることができ、より品質のよいクロック信号を発生することができる。
また、本発明によれば、スライスアンプ出力とタイミング抽出部より出力される抽出クロック信号の論理積を演算し、該論理積の平均値をデューティとすることにより、データ信号の”１”、”０”の数が等しくなくても正しくデューティを検出でき、フィードバック制御によるデューティ誤差を小さくすることができる。
【００３０】
また、本発明によれば、フィードバック制御によりスライスレベルが制御されるスライスアンプの前段にデータのビットレートに対して高域カットオフ周波数が十分低いフィルタを設けることにより、スライスレベルに対するデューティ補償量を大きくすることができ、このため、ループ利得を大きくとれ、出力波形のデューティ誤差を小さくすこことができる。
【図面の簡単な説明】
【図１】データ帯域フィルタを用いた実施例（第１実施例）の光受信器である。
【図２】データ帯域フィルタと出力波形の関係説明図である。
【図３】第１実施例の変形例である。
【図４】スライスアンプを用いた実施例（第２実施例）の光受信器である。
【図５】スライスレベルとスライスアンプ出力波形のデューティとの関係説明図である。
【図６】第２実施例の変形例である。
【図７】帯域フィルタのカットオフ周波数を変えた時のスライスレベルとスライスアンプ出力波形のデューティとの関係説明図である。
【図８】スライスレベルをフィードバック制御する実施例（第３実施例）である。
【図９】第３実施例の変形例である。
【図１０】抽出クロックを用いたデューティ検出回路である。
【図１１】抽出クロックを用いたデューティ検出回路のタイムチャートである。
【図１２】光受信器のブロック図である。
【図１３】タイミング抽出部のブロック図である。
【図１４】ＢＰＦのｆ特性図である。
【図１５】タイミング抽出部のタイムチャートである。
【図１６】デューティ説明図である。
【図１７】入力波形デューティとバンドパスフィルタ出力の関係図である。
【図１８】タイミング抽出部のタイムチャート（デューティ変動時）である。
【図１９】伝送後の光波形図である。
【符号の説明】
１１・・光受光素子
１２・・等化増幅回路
１３・・広帯域フィルタ
１４・・タイミング抽出部
１５・・識別器
２１・・スライスアンプ
Claims (5)
- 光ファイバ伝送路により伝送された10Gbps以上のビットレートを有する光信号を電気信号に変換し、データ信号を出力する受光素子と、
該データ信号を入力する、高域カットオフ周波数が該データ信号のビットレートfo（Gbps）に対して約0.4fo（GHz）である第１のフィルタと、
該フィルタの出力データ信号より該fo（GHz）のクロック信号を抽出するタイミング抽出部と、
該データ信号を入力し、該クロック信号に基づき符号データを復元する識別器と、
該第１のフィルタと該タイミング抽出部との間に配置され、スライスレベルが可変であるスライスアンプと、
該スライスアンプの出力と該タイミング抽出部より出力される該クロック信号の論理積を演算するアンドゲートと、
該アンドゲート出力の平均値を出力する平均値回路を備え、
前記スライスレベルを、該平均値回路による平均値に基づき制御することを特徴とする光受信器。 - 請求項１記載の光受信器であって、該識別器の前段に、該データ信号が入力する、高域カットオフ周波数が約0.8fo（GHz）である第２のフィルタを備えたことを特徴とする光受信器。
- データ信号の識別タイミングを与えるクロック信号をデータ信号より抽出するクロック抽出回路において、
データ信号よりクロック信号を抽出するタイミング抽出部と、
該タイミング抽出部の前段に設けられた、スライスレベルを可変してデータ信号のデューティを改善するスライスアンプと、
該スライスアンプ出力と該タイミング抽出部より出力される抽出クロック信号の論理積を演算するアンドゲートと、
該アンドゲート出力の平均値を出力する平均値回路と、
該平均値に基づいてスライスレベルを制御してデータ信号のデューティを改善するフィードバック回路と、
を備えたことを特徴とするクロック抽出回路。 - 請求項３記載のクロック抽出回路であって、前記スライスアンプの前段にデータのビットレートに対して高域カットオフ周波数が十分低い第１のフィルタを設け、データ信号を該フィルタを介してスライスアンプに入力することを特徴とするクロック抽出回路。
- 請求項４記載のクロック抽出回路であって、該第１のフィルタの高域カットオフ周波数が、該データ信号のビットレートfo（Gbps）に対して約0.4fo（GHz）であることを特徴とするクロック抽出回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28363497A JP3863265B2 (ja) | 1997-10-16 | 1997-10-16 | 光受信器およびクロック抽出回路 |
| US09/041,777 US6188738B1 (en) | 1997-10-16 | 1998-03-13 | Clock extraction circuit |
| EP98106183A EP0910192A3 (en) | 1997-10-16 | 1998-04-03 | Clock extraction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28363497A JP3863265B2 (ja) | 1997-10-16 | 1997-10-16 | 光受信器およびクロック抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122231A JPH11122231A (ja) | 1999-04-30 |
| JP3863265B2 true JP3863265B2 (ja) | 2006-12-27 |
Family
ID=17668066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28363497A Expired - Fee Related JP3863265B2 (ja) | 1997-10-16 | 1997-10-16 | 光受信器およびクロック抽出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6188738B1 (ja) |
| EP (1) | EP0910192A3 (ja) |
| JP (1) | JP3863265B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199027B2 (ja) * | 1998-05-11 | 2001-08-13 | 日本電気株式会社 | デューティ測定回路、データ識別システム、データ信号再生システム、デューティ測定方法、データ識別方法、及びデータ信号再生方法 |
| JP3347667B2 (ja) * | 1998-05-20 | 2002-11-20 | 沖電気工業株式会社 | マンチェスタ符号化データ復号化装置 |
| KR100369658B1 (ko) * | 2000-09-05 | 2003-01-30 | 삼성전자 주식회사 | 광 수신기의 전송 속도 조절 장치 및 그 방법 |
| US8188878B2 (en) | 2000-11-15 | 2012-05-29 | Federal Law Enforcement Development Services, Inc. | LED light communication system |
| JP3652995B2 (ja) * | 2001-03-16 | 2005-05-25 | 日本電気株式会社 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
| US7157277B2 (en) | 2001-11-28 | 2007-01-02 | Neose Technologies, Inc. | Factor VIII remodeling and glycoconjugation of Factor VIII |
| US8008252B2 (en) | 2001-10-10 | 2011-08-30 | Novo Nordisk A/S | Factor VII: remodeling and glycoconjugation of Factor VII |
| US7473680B2 (en) * | 2001-11-28 | 2009-01-06 | Neose Technologies, Inc. | Remodeling and glycoconjugation of peptides |
| US20030128639A1 (en) * | 2001-12-18 | 2003-07-10 | Matsushita Elec. Ind. Co. Ltd. | Optical disc device |
| US6990143B2 (en) * | 2002-04-25 | 2006-01-24 | Broadcom, Corp. | 50% duty-cycle clock generator |
| JP2004015112A (ja) * | 2002-06-03 | 2004-01-15 | Mitsubishi Electric Corp | クロック抽出回路 |
| DE60336555D1 (de) * | 2002-06-21 | 2011-05-12 | Novo Nordisk Healthcare Ag | Pegylierte glykoformen von faktor vii |
| KR100475091B1 (ko) * | 2002-08-30 | 2005-03-10 | 삼성전자주식회사 | 광디스크 시스템에서의 데이터 슬라이서 및 그 방법 |
| US8791070B2 (en) | 2003-04-09 | 2014-07-29 | Novo Nordisk A/S | Glycopegylated factor IX |
| US20050073918A1 (en) * | 2003-10-01 | 2005-04-07 | Ryoichi Ishikawa | Optical disc apparatus and tracking control method and program for the optical disc apparatus |
| US20060040856A1 (en) | 2003-12-03 | 2006-02-23 | Neose Technologies, Inc. | Glycopegylated factor IX |
| EP2975135A1 (en) | 2005-05-25 | 2016-01-20 | Novo Nordisk A/S | Glycopegylated factor IX |
| JP4731511B2 (ja) * | 2007-03-12 | 2011-07-27 | 日本電信電話株式会社 | クロック・データ再生方法および回路 |
| US8149978B2 (en) * | 2007-03-12 | 2012-04-03 | Nippon Telegraph And Telephone Corporation | Clock/data recovery circuit |
| US9455783B2 (en) | 2013-05-06 | 2016-09-27 | Federal Law Enforcement Development Services, Inc. | Network security and variable pulse wave form with continuous communication |
| US9258864B2 (en) | 2007-05-24 | 2016-02-09 | Federal Law Enforcement Development Services, Inc. | LED light control and management system |
| US9100124B2 (en) | 2007-05-24 | 2015-08-04 | Federal Law Enforcement Development Services, Inc. | LED Light Fixture |
| US9294198B2 (en) | 2007-05-24 | 2016-03-22 | Federal Law Enforcement Development Services, Inc. | Pulsed light communication key |
| US20080317475A1 (en) * | 2007-05-24 | 2008-12-25 | Federal Law Enforcement Development Services, Inc. | Led light interior room and building communication system |
| US11265082B2 (en) | 2007-05-24 | 2022-03-01 | Federal Law Enforcement Development Services, Inc. | LED light control assembly and system |
| US9414458B2 (en) | 2007-05-24 | 2016-08-09 | Federal Law Enforcement Development Services, Inc. | LED light control assembly and system |
| US9493499B2 (en) | 2007-06-12 | 2016-11-15 | Novo Nordisk A/S | Process for the production of purified cytidinemonophosphate-sialic acid-polyalkylene oxide (CMP-SA-PEG) as modified nucleotide sugars via anion exchange chromatography |
| US7974169B1 (en) | 2008-04-29 | 2011-07-05 | Marvell International Ltd. | Wobble channel clocking |
| US8890773B1 (en) | 2009-04-01 | 2014-11-18 | Federal Law Enforcement Development Services, Inc. | Visible light transceiver glasses |
| US9265112B2 (en) | 2013-03-13 | 2016-02-16 | Federal Law Enforcement Development Services, Inc. | LED light control and management system |
| JP5960938B1 (ja) * | 2013-04-19 | 2016-08-02 | フィリップス ライティング ホールディング ビー ヴィ | 自己クロック符号化光信号からのタイミングの回復 |
| US20150198941A1 (en) | 2014-01-15 | 2015-07-16 | John C. Pederson | Cyber Life Electronic Networking and Commerce Operating Exchange |
| US20170048953A1 (en) | 2015-08-11 | 2017-02-16 | Federal Law Enforcement Development Services, Inc. | Programmable switch and system |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4019048A (en) * | 1976-03-22 | 1977-04-19 | Bell Telephone Laboratories, Incorporated | Regenerator for an optical transmission system |
| US4078159A (en) * | 1976-10-18 | 1978-03-07 | Gte Automatic Electric Laboratories Incorporated | Modified duobinary repeatered span line |
| US4078157A (en) * | 1976-10-18 | 1978-03-07 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for regenerating a modified duobinary signal |
| GB8429921D0 (en) * | 1984-11-27 | 1985-01-03 | British Telecomm | Flexible regenerator |
| LU86638A1 (de) * | 1986-03-14 | 1987-04-02 | Siemens Ag | Schaltungsanordnung zur zeitregeneration von breitband-digitalsignalen |
| US4805197A (en) * | 1986-12-18 | 1989-02-14 | Lecroy Corporation | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal |
| JPS63229931A (ja) | 1987-03-19 | 1988-09-26 | Matsushita Electric Ind Co Ltd | タイミングクロツク抽出回路 |
| US4888790A (en) * | 1987-10-14 | 1989-12-19 | National Semiconductor Corp. | Timing recovery system using bipolar-pattern center estimator |
| GB2212680B (en) * | 1987-11-18 | 1992-05-20 | Stc Plc | Telecommunications repeater incorporating a phase modulator circuit |
| JPH01284036A (ja) * | 1988-05-10 | 1989-11-15 | Nec Corp | タイミング抽出回路 |
| JPH0268523A (ja) | 1988-09-02 | 1990-03-08 | Sharp Corp | 液晶表示装置 |
| JPH02244842A (ja) * | 1989-03-16 | 1990-09-28 | Fujitsu Ltd | 位相可変回路 |
| JPH0831847B2 (ja) * | 1991-10-09 | 1996-03-27 | 株式会社ネットワークサプライ | ディジタル信号中継伝送装置 |
| US5383046A (en) * | 1992-05-29 | 1995-01-17 | Fujitsu Limited | Supervisory and control signal transmitting system for use in optically amplifying repeaters system |
| US5412697A (en) * | 1993-01-14 | 1995-05-02 | Apple Computer, Inc. | Delay line separator for data bus |
| JP2871443B2 (ja) | 1994-02-04 | 1999-03-17 | 日本電気株式会社 | インタフェース回路 |
| JPH07307764A (ja) * | 1994-03-18 | 1995-11-21 | Fujitsu Ltd | 光並列受信装置に用いられるデータ識別回路、光並列受信装置、光並列伝送装置及び光伝送ファイバの端末構造 |
| JP3551393B2 (ja) * | 1995-03-20 | 2004-08-04 | 富士通株式会社 | 識別回路 |
| JPH09261211A (ja) * | 1996-03-21 | 1997-10-03 | Kokusai Electric Co Ltd | ビット同期方式 |
-
1997
- 1997-10-16 JP JP28363497A patent/JP3863265B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-13 US US09/041,777 patent/US6188738B1/en not_active Expired - Fee Related
- 1998-04-03 EP EP98106183A patent/EP0910192A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US6188738B1 (en) | 2001-02-13 |
| JPH11122231A (ja) | 1999-04-30 |
| EP0910192A3 (en) | 2001-10-04 |
| EP0910192A2 (en) | 1999-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863265B2 (ja) | 光受信器およびクロック抽出回路 | |
| US6850581B2 (en) | Timing circuit | |
| US6684033B1 (en) | Bit rate detection circuit and algorithm for optical networks | |
| US20150103961A1 (en) | Digital frequency band detector for clock and data recovery | |
| JP2671595B2 (ja) | 復調装置 | |
| US20070242741A1 (en) | One-sample-per-bit decision feedback equalizer (DFE) clock and data recovery | |
| KR100337097B1 (ko) | 타이밍수단을포함하는전송시스템및수신기 | |
| JP3526852B2 (ja) | 識別閾値設定回路及び直流レベルシフト回路 | |
| US7162162B2 (en) | Method and apparatus of clock recovery using optical filters | |
| JPS5899047A (ja) | 受信装置 | |
| JPS62219840A (ja) | Ｓａｗフイルタの位相トリミングを用いたクロツク信号回復とデ−タ再タイミングの装置および方法 | |
| US8571095B2 (en) | Equalization filter and distortion compensating method | |
| JPH08274721A (ja) | 光伝送方法および光伝送装置 | |
| US6816684B2 (en) | Method of generating a clock signal of exact phase from an optical input signal and optical receiver therefor | |
| JPH02196546A (ja) | 光通信方法および装置 | |
| US4207528A (en) | Timing-phase control system for duobinary transmission | |
| JPH11331096A (ja) | 光信号受信器及び光信号受信方法 | |
| BE1007528A3 (nl) | Transmissiesysteem met verbeterde egalisator. | |
| JP2962219B2 (ja) | 光受信器 | |
| US20060061402A1 (en) | Apparatus for extracting optical clock using filters and amplifier and method for the same | |
| KR102129285B1 (ko) | 이원 상관기와 구간합 궤환을 이용하여 반송파 주파수 오프셋 추정 및 패킷 검출을 동시에 수행하는 방법 및 그 수신 장치 | |
| JP4144083B2 (ja) | クロック抽出回路 | |
| JPS6022683Y2 (ja) | 自動等化回路 | |
| JP2005268848A (ja) | ジッタ測定器用クロック再生器 | |
| KR0142765B1 (ko) | 디지탈 자기기록재생시스템의 자동등화장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |