CN114866075A - 时脉门控同步电路及其时脉门控同步方法 - Google Patents

时脉门控同步电路及其时脉门控同步方法 Download PDF

Info

Publication number
CN114866075A
CN114866075A CN202210004536.5A CN202210004536A CN114866075A CN 114866075 A CN114866075 A CN 114866075A CN 202210004536 A CN202210004536 A CN 202210004536A CN 114866075 A CN114866075 A CN 114866075A
Authority
CN
China
Prior art keywords
clock
signal
circuit
control signal
gating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210004536.5A
Other languages
English (en)
Inventor
蓝永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN114866075A publication Critical patent/CN114866075A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种时脉门控同步电路及其时脉门控同步方法，时脉门控同步电路，包括：一同步电路，用以执行一同步操作将一第一时脉领域的一第一控制信号转换为一第二时脉领域的一第二控制信号，将所述第二控制信号传送至一电子电路，并进行所述第一控制信号及所述第二控制信号的互斥或运算以产生一第一信号；以及一时脉门控电路，用以依据所述第一信号对来自所述第二时脉领域的一时脉产生器的时脉信号进行时脉门控以产生一门控时脉信号，并将所述门控时脉信号传送至所述电子电路及所述同步电路。所述同步电路所执行的所述同步操作是由所述门控时脉信号所控制。本发明可进一步降低时脉门控同步电路的功耗，并且可避免控制信号的跨时脉领域的问题。

Description

时脉门控同步电路及其时脉门控同步方法
技术领域
本发明有关于同步电路，特别是有关于一种时脉门控同步电路及其时脉门控同步方法。
背景技术
在低功耗设计的集成电路中，在集成电路需要省电的情境下，利用时脉门控(clock gating)技术以停止提供至D型正反器的时脉信号是常见的实现方式。然而，若在传统的跨时脉领域同步电路中加入时脉门控的设计，往往会使隔离时脉门控元件(ICG cell)也面临到跨时脉领域的问题。若要处理上述跨时脉领域的问题，则会导致同步电路的设计变得相当复杂，且会使得同步电路的逻辑门数量(gate count)增加而增加集成电路的成本。
发明内容
有鉴于此，本发明提供一种时脉门控同步电路及其时脉门控同步方法以解决上述问题。
本发明提供一种时脉门控同步电路。时脉门控同步电路包括：一同步电路，用以执行一同步操作将一第一时脉领域的一第一控制信号转换为一第二时脉领域的一第二控制信号，将所述第二控制信号传送至一电子电路，并判断所述第一控制信号及所述第二控制信号是否相同以产生一第一信号；以及一时脉门控电路，用以依据所述第一信号对来自所述第二时脉领域的一时脉产生器的时脉信号进行时脉门控以产生一门控时脉信号，并将所述门控时脉信号传送至所述电子电路及所述同步电路。所述同步电路所执行的所述同步操作是由所述门控时脉信号所控制。
在一些实施例中，所述同步电路包括：一第一D型正反器、一第二D型正反器、及一互斥或门，其中所述第一控制信号是经过所述第一D型正反器及所述第二D型正反器2以产生所述第二控制信号，且所述第一控制信号及所述第二控制信号是输入至所述互斥或门以产生所述第一信号。
在一些实施例中，其中所述时脉门控电路包括：一第三D型正反器、一第四D型正反器、一多工器、一第一或门、一隔离时脉门控元件、一第五D型正反器及一第二或门，其中所述第一信号是经过所述第三D型正反器及所述第四D型正反器以产生一第二信号，且所述第一信号及所述第二信号是输入至所述多工器，所述多工器是由一时脉致能信号所控制以产生一切换信号，其中所述切换信号及来自所述电子电路的一运作信号是输入至所述第一或门以产生一时脉门控致能信号，其中所述隔离时脉门控元件是依据所述时脉门控致能信号以对所述时脉信号进行时脉门控以产生所述门控时脉信号，且所述时脉门控致能信号是输入至所述第五D型正反器以产生一第三信号，其中所述时脉门控致能信号及所述第三信号是输入所述第二或门以产生所述时脉致能信号，其用于控制所述时脉产生器以输出所述时脉信号。
在一些实施例中，响应于所述第二控制信号的逻辑状态改变，所述电子电路开始执行工作，其中在所述电子电路的工作期间，所述电子电路所输出的所述运作信号是处于高逻辑状态，其中响应于所述电子电路的工作执行完毕，所述电子电路所输出的所述运作信号是处于低逻辑状态。
在一些实施例中，所述时脉门控同步电路还包括：一第二同步电路，用以执行一第二同步操作将所述第一时脉领域的一第三控制信号转换为所述第二时脉领域的一第四控制信号，将所述第四控制信号传送至所述电子电路，并进行所述第三控制信号及所述第四控制信号的互斥或运算以产生一第四信号。
在一些实施例中，所述同步电路及所述第二同步电路是通过一第三或门以耦接至所述时脉门控电路，且所述第一信号及所述第四信号是输入至所述第三或门以产生一第五信号，且所述时脉门控电路是依据所述第五信号对所述时脉信号进行时脉门控以产生所述门控时脉信号。
在一些实施例中，当所述时脉产生器已关闭所述时脉信号，所述时脉门控电路是以非同步方式以设定所述时脉致能信号为高逻辑状态以控制所述时脉产生器开启所述时脉信号。
本发明还提供一种时脉门控同步方法，用于一时脉门控同步电路，所述时脉门控同步电路包括一同步电路及一时脉门控电路。所述方法包括：利用所述同步电路执行一同步操作将一第一时脉领域的一第一控制信号转换为一第二时脉领域的一第二控制信号，并将所述第二控制信号传送至一电子电路；利用所述同步电路判断所述第一控制信号及所述第二控制信号是否相同以产生一第一信号；利用所述时脉门控电路依据所述第一信号对来自所述第二时脉领域的一时脉产生器的时脉信号进行时脉门控以产生一门控时脉信号；以及利用所述时脉门控电路将所述门控时脉信号传送至所述电子电路及所述同步电路，其中所述同步电路所执行的所述同步操作是由所述门控时脉信号所控制。
本发明提供一种时脉门控同步电路及时脉门控同步方法，其可利用适当的电路设计以让时脉门控电路所输出的门控时脉信号以控制同步电路中的D型正反器的同步操作，故可进一步降低时脉门控同步电路的功耗，并且可避免控制信号的跨时脉领域的问题。
附图说明
图1为依据本发明一实施例中的时脉门控同步电路的方块图。
图2为依据本发明图1实施例中的时脉门控同步电路的运作的波形图。
图3为依据本发明图1实施例中的时脉门控同步电路的运作的波形图。
图4为依据本发明另一实施例中的时脉门控同步电路的方块图。
图5为依据本发明一实施例中的时脉门控同步方法的流程图。
附图标号说明：
100：时脉门控同步电路
110：同步电路
112：互斥或门
120：时脉门控电路
130：多工器
132：隔离时脉门控元件
136、138、434：或门
140：电子电路
150：时脉产生器
170：虚线
180：区域
400：时脉门控同步电路
410-1、410-2、410-3：同步电路
420：时脉门控电路
440：电子电路
450：时脉产生器
0、1：输入端
DFF1-DFF5：D型正反器
CLK_B：时脉信号
CTRL_A、CTRL_B：控制信号
CTRL_A1、CTRL_A2、CTRL_A3：控制信号
CTRL_B1、CTRL_B2、CTRL_B3：控制信号
DI3、DI3-1、DI3-2、DI3-3、DQ4、DQ5：信号
running：运作信号
CTRL_TOG：切换信号
CLK：时脉输入端
D：数据端
Q：输出端
SET：设定端
CTRL、CTRL1、CTRL2、CTRL3：控制端
RUNNING：输出端
CLK_EN：时脉致能信号
ICG_EN：时脉门控致能信号
ICG_OUT：门控时脉信号
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
必须了解的是，使用于本说明书中的"包含"、"包括"等词，用以表示存在特定的技术特征、数值、方法步骤、作业处理、元件以及/或组件，但并不排除可加上更多的技术特征、数值、方法步骤、作业处理、元件、组件，或以上的任意组合。
图1为依据本发明一实施例中的时脉门控同步电路的方块图。
如图1所示，时脉门控同步电路100是接收第一时脉领域的控制信号CTRL_A、第二时脉领域的时脉信号CLK_B以及电子电路140所产生的运作信号running以将第一时脉领域的控制信号CTRL_A转换为第二时脉领域的控制信号CTRL_B，并输出门控时脉信号ICG_OUT至电子电路140。控制信号CTRL_A例如是由第一时脉领域的时脉信号CLK_A所控制，且电子电路140是依据第二时脉领域的时脉信号CLK_B进行操作，其中时脉信号CLK_A与时脉信号CLK_B的频率及/或相位不同。电子电路140可视为操作于第二时脉领域的电子电路的统称，并不限定于一个电子电路。举例来说，在虚线170的右侧的区域180是属于第二时脉领域。
时脉门控同步电路100包括同步电路110、D型正反器DFF3及DFF4、多工器130、隔离时脉门控元件(isolation clock gating cell)132、或门(OR gate)136及138。
在一实施例中，为了便于说明，同步电路110包括D型正反器(D flip flop)DFF1及DFF2、以及互斥或门(XOR gate)112。D型正反器DFF1及DFF2的时脉输入端CLK是由门控时脉信号ICG_OUT(注：属于第二时脉领域)所控制。控制信号CTRL_A是输入至D型正反器DFF1的数据端D，D型正反器DFF1的输出端Q是连接至D型正反器DFF2的数据端D。在第一时脉领域的控制信号CTRL_A经过D型正反器DFF1及DFF2后，可转换为第二时脉领域的控制信号CTRL_B，且控制信号CTRL_B是直接输入至电子电路140的控制端CTRL。需注意的是，同步电路110执行同步操作并不限定于使用两个D型正反器，亦可利用本发明领域中的其他的同步电路所实现。
互斥或门112的两个输入端分别为控制信号CTRL_A及CTRL_B，意即分别为同步电路110的输入信号及输出信号。当控制信号CTRL_A及CTRL_B的逻辑电平相同时(例如同为1、或同为0)，则互斥或门112的输出信号DI3的逻辑电平为0。当控制信号CTRL_A及CTRL_B的逻辑电平不同时(其中一者为1且另一者为0)，则互斥或门112所输出的信号DI3的逻辑电平为1。信号DI3则输入至D型正反器数据端D、以及多工器130的输入端0。需注意的是，互斥或门112的用以判断控制信号CTRL_A及CTRL_B是否相同以产生信号DI3。本发明的同步电路110并不限定于利用互斥或门112以进行上述判断，亦可利用本发明领域中的其他具有相同功能的电路或逻辑门所实现。
D型正反器DFF3及DFF4的时脉输入端CLK是由第二时脉领域的时脉信号CLK_B所控制。D型正反器DFF3的输出端Q是连接至D型正反器DFF4的数据端D。D型正反器DFF4的输出端Q所产生的信号DQ4则输入至多工器130的输入端1。需特别说明的是，D型正反器DFF3及DFF4亦可构成另一同步电路以执行信号DI3的同步操作。D型正反器DFF3及DFF4所执行的同步操作亦可利用本发明领域中的其他的同步电路所实现。
多工器130的控制端为时脉致能信号CLK_EN，且多工器130的输出切换信号CTRL_TOG。或门136的两个输入端则接收切换信号CTRL_TOG及来自电子电路140的运作信号running以产生时脉门控致能信号ICG_EN。
隔离时脉门控元件132的两个输入端的接收时脉信号CLK_B及时脉门控致能信号ICG_EN，并且产生门控时脉信号ICG_OUT，其中门控时脉信号ICG_OUT的提供至D型正反器DFF1及DFF2的时脉输入端CLK、以及电子电路140的时脉输入端CLK。在一些实施例中，隔离时脉门控元件132可以用与门(AND gate)所实现。在另一些实施例中，隔离时脉门控元件132可用D型正反器接收时脉门控致能信号ICG_EN，且D型正反器的输出端可与时脉信号CLK_B输入至一与门以产生门控时脉信号ICG_OUT。需注意的是，隔离时脉门控元件132并不限定于上述两种实施方式，且本领域技术人员可依据实际设计需求而选用适合的隔离时脉门控元件132。
时脉门控致能信号ICG_EN是输入至或门138的一输入端、以及D型正反器DFF5的数据端D及设定端SET。D型正反器DFF5是输出端的第三信号则连接至或门138的另一输入端。或门138是输出时脉致能信号CLK_EN。
响应于控制信号CTRL_B的逻辑状态改变(例如由0变成1)后，电子电路140则会开始执行工作。在电子电路140执行工作的期间，电子电路140在输出端RUNNING所输出的运作信号running会处于高逻辑状态。当电子电路140的工作执行完毕后，电子电路140在输出端RUNNING所输出的运作信号running会处于低逻辑状态。
图2为依据本发明图1实施例中的时脉门控同步电路的运作的波形图。
在第一情境中，同步事件是发生于时脉信号CLK_B被关闭的期间，例如时脉门控同步电路100在此时是处于省电状态。假设时脉门控同步电路100一开始处于省电状态且时脉致能信号CLK_EN是处于低逻辑状态(例如0)，此时，时脉产生器150会停止输出时脉信号CLK_B(例如维持在低逻辑状态或高逻辑状态)，故门控时脉信号ICG_OUT会维持在低逻辑状态或高逻辑状态。当在第一时脉领域的控制信号CTRL_A是逻辑状态改变时(例如由0变成1)，因为同步电路110中的D型正反器DFF1及DFF2所接收到的门控时脉信号ICG_OUT并未切换，故此时同步电路110并无法将第一时脉领域的控制信号CTRL_A同步转换至第二时脉领域的控制信号CTRL_B。因此，在控制信号CTRL_A是逻辑状态改变的期间，控制信号CTRL_A及CTRL_B的逻辑状态会不同，故互斥或门112所输出的信号DI3会处于高逻辑状态(例如1)。
此外，因为时脉致能信号CLK_EN处于低逻辑状态，故多工器130会选择输入端0的信号DI3进行输出，即信号CTRL_TOG此时为高逻辑状态。因此，或门136所产生的时脉门控致能信号ICG_EN为高逻辑状态，且时脉门控致能信号ICG_EN经过或门138以非同步的方式将时脉致能信号CLK_EN设定为高逻辑状态以控制时脉产生器150输出时脉信号CLK_B，故对于电子电路140来说并不会有跨时脉领域的问题。响应于时脉致能信号CLK_EN为高逻辑状态，多工器130则会选择输入端1的信号DQ4以作为输出信号CTRL_TOG。因此，从图2中可看出信号CTRL_TOG一开始从低逻辑状态转换至高逻辑状态后，会在高逻辑状态维持相当短的时间即被切换至低逻辑状态。
需注意的是，在第一情境的初始状态中，时脉信号CLK_B并未开启，故对于电子电路140而言，并不需考虑有跨时脉领域的问题。在第二时脉领域的控制信号CTRL_B的逻辑状态改变(例如由0变成1)后，电子电路140则会在下一个时脉信号CLK_B的正缘开始执行工作。在电子电路140执行工作的期间，电子电路140在输出端RUNNING所输出的运作信号running会处于高逻辑状态。当电子电路140的工作执行完毕后，电子电路140在输出端RUNNING所输出的运作信号running会处于低逻辑状态。因为，信号CTRL_TOG此时已处于低逻辑状态，故当运作信号running从高逻辑状态改变为低逻辑状态时，或门136所输出的时脉门控致能信号ICG_EN则同样会从高逻辑状态改变为低逻辑状态。
响应于时脉门控致能信号ICG_EN从高逻辑状态改变为低逻辑状态，在时脉信号CLK_B的下一个周期，隔离时脉门控元件132所输出门控时脉信号ICG_OUT则会维持在低逻辑状态。此外，响应于时脉门控致能信号ICG_EN从高逻辑状态改变为低逻辑状态，D型正反器DFF5的输出端Q会在时脉信号CLK_B的下一个负缘时从高逻辑状态转换为低逻辑状态，进而避免产生干扰(glitch)以防止时脉门控同步电路100在工作状态及省电状态之间快速切换。此时，或门138所输出的时脉致能信号CLK_EN则会从高逻辑状态转换为低逻辑状态，进而关闭时脉产生器150所输出的时脉信号CLK_B。
图3为依据本发明图1实施例中的时脉门控同步电路的运作的波形图。
在第二情境中，同步事件是发生于时脉信号CLK_B被开启的期间，例如时脉门控同步电路100在此时是处于工作状态。假设时脉门控同步电路100一开始处于工作状态且时脉致能信号CLK_EN是处于高逻辑状态(例如1)，此时，时脉产生器150会正常输出时脉信号CLK_B。当在第一时脉领域的控制信号CTRL_A是逻辑状态改变时(例如由0变成1)，因为隔离时脉门控元件132是正常输出门控时脉信号ICG_OUT，故同步电路110中的D型正反器DFF1及DFF2可将控制信号CTRL_A同步转换至第二时脉领域的控制信号CTRL_B。
因为同步电路110将控制信号CTRL_A转换至控制信号CTRL_B需要两个时脉周期，故互斥或门112所输出的信号DI3会先处于低逻辑状态，且当控制信号CTRL_A及CTRL_B的逻辑状态不同时，互斥或门112所输出的信号DI3会处于高逻辑状态。经过两个时脉周期后，同步电路110已成功将第一时脉领域的控制信号CTRL_A转换为第二时脉领域的控制信号CTRL_B，此时，控制信号CTRL_A及CTRL_B的逻辑状态相同，故互斥或门112所输出的信号DI3会再切换至低逻辑状态。
需注意的是，因为时脉致能信号CLK_EN是维持在高逻辑状态，故多工器130会选择来自输入端1的信号DQ4作为输出信号CTRL_TOG。如图3所示，信号DQ4在高逻辑状态维持一个时脉周期后即切换为低逻辑状态，故信号CTRL_TOG亦在高逻辑状态维持至少一个时脉周期后即切换为低逻辑状态。需注意的是在高逻辑状态维持的时脉周期数量可随着不同架构的同步电路或不同的同步时间点而改变。
当信号CTRL_TOG在高逻辑状态且运作信号running同样为高逻辑状态时，或门136所输出的时脉门控致能信号ICG_EN同样为高逻辑状态，故可控制隔离时脉门控元件132将时脉信号CLK_B输出为门控时脉信号ICG_OUT。
当信号CTRL_TOG切换至低逻辑状态时，因为电子电路140仍然处于工作状态，故电子电路140所产生的运作信号running同样维持在高逻辑状态。因此，或门136所输出的时脉门控致能信号ICG_EN同样为高逻辑状态，故可控制隔离时脉门控元件132将时脉信号CLK_B输出为门控时脉信号ICG_OUT。
当电子电路140的工作执行完毕后，电子电路140在输出端RUNNING所输出的运作信号running会处于低逻辑状态。因为，信号CTRL_TOG此时已处于低逻辑状态，故当运作信号running从高逻辑状态改变为低逻辑状态时，或门136所输出的时脉门控致能信号ICG_EN则同样会从高逻辑状态改变为低逻辑状态。
响应于时脉门控致能信号ICG_EN从高逻辑状态改变为低逻辑状态，在时脉信号CLK_B的下一个周期，隔离时脉门控元件132所输出门控时脉信号ICG_OUT则会维持在低逻辑状态。此外，响应于时脉门控致能信号ICG_EN从高逻辑状态改变为低逻辑状态，D型正反器DFF5的输出端Q会在时脉信号CLK_B的下一个负缘时从高逻辑状态转换为低逻辑状态，进而避免产生干扰(glitch)以防止时脉门控同步电路100在工作状态及省电状态之间快速切换。此时，或门138所输出的时脉致能信号CLK_EN则会从高逻辑状态转换为低逻辑状态，进而关闭时脉产生器150所输出的时脉信号CLK_B。
图4为依据本发明另一实施例中的时脉门控同步电路的方块图。请同时参考图1及图4。
图4的时脉门控同步电路400是类似于图1的时脉门控同步电路100，其差别在于时脉门控同步电路400包括多个同步电路410-1、410-2及410-3，其中同步电路410-1、410-2及410-3均与图1中的同步电路110相同，且时脉门控电路420与图1中的时脉门控电路120相同。因为电子电路440可能具有不同的控制信号，为了便于说明，电子电路440可包括多个控制端CTRL1、CTRL2及CTRL3。
举例来说，同步电路410-1、410-2及410-3会分别接收到来自第一时脉领域的控制信号CTRL_A1、CTRL_A2及CTRL_A3，并依据类似图1实施例的方式将在第一时脉领域的控制信号CTRL_A1、CTRL_A2及CTRL_A3分别转换为在第二时脉领域的控制信号CTRL_B1、CTRL_B2及CTRL_B3，其分别输入至电子电路440的控制端CTRL1、CTRL2及CTRL3。
需特别注意的是，同步电路410-1、410-2及410-3是通过或门434而耦接至时脉门控电路420。举例来说，同步电路410-1中的互斥或门会对控制信号CTRL_A1及CTRL_B1进行运算(意即判断控制信号CTRL_A1及CTRL_B1是否相同)以产生信号DI3-1，同步电路410-2中的互斥或门会对控制信号CTRL_A2及CTRL_B2进行运算以产生信号DI3-2，同步电路410-3中的互斥或门会对控制信号CTRL_A3及CTRL_B3进行运算以产生信号DI3-3。类似于图1的实施例，在同步电路410-1、410-2及410-3中的互斥或门亦可用其他具有相同功能的电路或逻辑门所实现。信号DI3-1、DI3-2及DI3-3是输入至或门434以产生信号DI3。信号DI3输入至时脉门控电路420后的操作可参考图1实施例中的时脉门控电路120的细节，故于此不再赘述。
在一些实施例中，同步电路410-1、410-2及410-3会分别接收到来自第一时脉领域的控制信号CTRL_A1、来自第三时脉领域的控制信号CTRL_C1、及来自第一时脉领域的控制信号CTRL_A3。此时，同步电路410-1、410-2及410-3均可依据类似图1及图4实施例的方式将在控制信号CTRL_A1、CTRL_C1及CTRL_A3分别转换为在第二时脉领域的控制信号CTRL_B1、CTRL_B2及CTRL_B3，其分别输入至电子电路440的控制端CTRL1、CTRL2及CTRL3。换言之，同步电路410-1、410-2及410-3可分别接收来自不同时脉领域的控制信号，并将不同时脉领域的控制信号均转换为第二时脉领域的控制信号。此外，同步电路410-1、410-2及410-3中的各个D型正反器也是由时脉门控电路420所产生的门控时脉信号所控制。
图5为依据本发明一实施例中的时脉门控同步方法的流程图。
在步骤S510，利用同步电路110执行一同步操作将一第一时脉领域的一第一控制信号转换为一第二时脉领域的一第二控制信号，并将第二控制信号传送至一电子电路140。举例来说，第一时脉信号(例如CLK_A)与第二时脉信号(例如CLK_B)的频率及/或相位不同。电子电路140可视为操作于第二时脉领域的电子电路的统称，并不限定于一个电子电路。
在步骤S520，利用同步电路110判断第一控制信号及第二控制信号是否相同以产生一第一信号。举例来说，同步电路110包括互斥或门112以对第一控制信号(例如CTRL_A)及第二控制信号(例如CTRL_B)进行上述判断。需注意的是，本发明的同步电路110并不限定于利用互斥或门112以进行上述判断，亦可利用本发明领域中的其他具有相同功能的电路或逻辑门所实现。
在步骤S530，利用时脉门控电路120依据第一信号对来自第二时脉领域之一时脉产生器150的时脉信号进行时脉门控以产生一门控时脉信号。举例来说，时脉门控电路包括：第三D型正反器DFF3、第四D型正反器DFF4、多工器130、或门136、隔离时脉门控元件132、第五D型正反器DFF5、及或门138。第一信号是经过第三D型正反器DFF3及第四D型正反器DFF4以产生一第二信号，且第一信号及第二信号是输入至多工器130，多工器130是由一时脉致能信号CLK_EN所控制以产生一切换信号CTRL_TOG。切换信号CTRL_TOG及来自电子电路140的一运作信号running是输入至或门136以产生一时脉门控致能信号ICG_EN。隔离时脉门控元件132是依据时脉门控致能信号ICG_EN以对时脉信号CLK_B进行时脉门控以产生门控时脉信号ICG_OUT。时脉门控致能信号ICG_EN是输入至第五D型正反器DFF5以产生第三信号DQ5，其中时脉门控致能信号ICG_EN及第三信号DQ5是输入或门138以产生时脉致能信号CLK_EN，其用于控制时脉产生器150以输出时脉信号CLK_B。
在步骤S540，利用时脉门控电路120将门控时脉信号传送至电子电路140及同步电路110，其中同步电路110所执行的同步操作是由门控时脉信号ICG_OUT所控制。举例来说，同步电路110中的第一D型正反器DFF1及第二D型正反器DFF2的时脉输入端均是由门控时脉信号ICG_OUT所控制。因此，同步电路110中是第一D型正反器DFF1及第二D型正反器DFF2也可以有时脉门控的功能而使同步电路110达到低功耗设计。
综上所述，本发明提供一种时脉门控同步电路及时脉门控同步方法，其可利用适当的电路设计以让时脉门控电路所输出的门控时脉信号以控制同步电路中的D型正反器的同步操作，故可进一步降低时脉门控同步电路的功耗，并且可避免控制信号的跨时脉领域的问题。
于权利要求中使用如“第一”、“第二”、“第三”等词是用来修饰权利要求中的元件，并非用来表示之间具有优先权顺序，先行关系，或者是一个元件先于另一个元件，或者是执行方法步骤时的时间先后顺序，仅用来区别具有相同名字的元件。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定范围为准。

Claims (10)

1.一种时脉门控同步电路，其特征在于，包括：
一同步电路，用以执行一同步操作将一第一时脉领域的一第一控制信号转换为一第二时脉领域的一第二控制信号，将所述第二控制信号传送至一电子电路，并判断所述第一控制信号及所述第二控制信号是否相同以产生一第一信号；
以及一时脉门控电路，用以依据所述第一信号对来自所述第二时脉领域的一时脉产生器的时脉信号进行时脉门控以产生一门控时脉信号，并将所述门控时脉信号传送至所述电子电路及所述同步电路；
其中所述同步电路所执行的所述同步操作是由所述门控时脉信号所控制。
2.如权利要求1所述的时脉门控同步电路，其特征在于，所述同步电路包括：一第一D型正反器、一第二D型正反器、及一互斥或门，其中所述第一控制信号是经过所述第一D型正反器及所述第二D型正反器以产生所述第二控制信号，且所述第一控制信号及所述第二控制信号是输入至所述互斥或门以产生所述第一信号。
3.如权利要求1所述的时脉门控同步电路，其特征在于，所述时脉门控电路包括：一第三D型正反器、一第四D型正反器、一多工器、一第一或门、一隔离时脉门控元件、一第五D型正反器及一第二或门；
其中所述第一信号是经过所述第三D型正反器及所述第四D型正反器以产生一第二信号，且所述第一信号及所述第二信号是输入至所述多工器，所述多工器是由一时脉致能信号所控制以产生一切换信号；
其中所述切换信号及来自所述电子电路的一运作信号是输入至所述第一或门以产生一时脉门控致能信号；
其中所述隔离时脉门控元件是依据所述时脉门控致能信号以对所述时脉信号进行时脉门控以产生所述门控时脉信号，且所述时脉门控致能信号是输入至所述第五D型正反器以产生一第三信号；
其中所述时脉门控致能信号及所述第三信号是输入所述第二或门以产生所述时脉致能信号，其用于控制所述时脉产生器以输出所述时脉信号。
4.如权利要求3所述的时脉门控同步电路，其特征在于，响应于所述第二控制信号的逻辑状态改变，所述电子电路开始执行工作；
其中在所述电子电路的工作期间，所述电子电路所输出的所述运作信号是处于高逻辑状态；
其中响应于所述电子电路的工作执行完毕，所述电子电路所输出的所述运作信号是处于低逻辑状态。
5.如权利要求1所述的时脉门控同步电路，其特征在于，还包括：一第二同步电路，用以执行一第二同步操作将所述第一时脉领域的一第三控制信号转换为所述第二时脉领域的一第四控制信号，将所述第四控制信号传送至所述电子电路，并进行所述第三控制信号及所述第四控制信号的互斥或运算以产生一第四信号。
6.如权利要求3所述的时脉门控同步电路，其特征在于，当所述时脉产生器已关闭所述时脉信号，所述时脉门控电路是以非同步方式以设定所述时脉致能信号为高逻辑状态以控制所述时脉产生器开启所述时脉信号。
7.一种时脉门控同步方法，其特征在于，用于一时脉门控同步电路，所述时脉门控同步电路包括一同步电路及一时脉门控电路，所述方法包括：
利用所述同步电路执行一同步操作将一第一时脉领域的一第一控制信号转换为一第二时脉领域的一第二控制信号，并将所述第二控制信号传送至一电子电路；
利用所述同步电路判断所述第一控制信号及所述第二控制信号是否相同以产生一第一信号；
利用所述时脉门控电路依据所述第一信号对来自所述第二时脉领域的一时脉产生器的时脉信号进行时脉门控以产生一门控时脉信号；
以及利用所述时脉门控电路将所述门控时脉信号传送至所述电子电路及所述同步电路，其中所述同步电路所执行的所述同步操作是由所述门控时脉信号所控制。
8.如权利要求7所述的时脉门控同步方法，其特征在于，响应于所述第二控制信号的逻辑状态改变，所述电子电路开始执行工作；
其中在所述电子电路开始工作的期间，所述电子电路所输出的一运作信号是处于高逻辑状态；
其中响应于所述电子电路的工作执行完毕，所述电子电路所输出的所述运作信号是处于低逻辑状态。
9.如权利要求7所述的时脉门控同步方法，其特征在于，其中所述时脉门控同步电路还包括一第二同步电路，且所述方法还包括：
利用所述第二同步电路执行一第二同步操作将所述第一时脉领域的一第三控制信号转换为所述第二时脉领域的一第四控制信号，将所述第四控制信号传送至所述电子电路，并进行所述第三控制信号及所述第四控制信号的互斥或运算以产生一第四信号。
10.如权利要求9所述的时脉门控同步方法，其特征在于，其中所述同步电路及所述第二同步电路是通过一第三或门以耦接至所述时脉门控电路，且所述第一信号及所述第四信号是输入至所述第三或门以产生一第五信号，且所述方法还包括：
利用所述时脉门控电路依据所述第五信号对所述时脉信号进行时脉门控以产生所述门控时脉信号。
CN202210004536.5A 2021-02-04 2022-01-04 时脉门控同步电路及其时脉门控同步方法 Pending CN114866075A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110104308A TWI771898B (zh) 2021-02-04 2021-02-04 時脈閘控同步電路及其時脈閘控同步方法
TW110104308 2021-02-04

Publications (1)

Publication Number Publication Date
CN114866075A true CN114866075A (zh) 2022-08-05

Family

ID=82611693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210004536.5A Pending CN114866075A (zh) 2021-02-04 2022-01-04 时脉门控同步电路及其时脉门控同步方法

Country Status (3)

Country Link
US (1) US11558055B2 (zh)
CN (1) CN114866075A (zh)
TW (1) TWI771898B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022156708A (ja) * 2021-03-31 2022-10-14 ラピステクノロジー株式会社 クロック同期回路、半導体装置、及びクロック同期方法
US11681324B2 (en) * 2021-10-01 2023-06-20 Achronix Semiconductor Corporation Synchronous reset deassertion circuit
TWI789114B (zh) * 2021-11-12 2023-01-01 新唐科技股份有限公司 時脈濾波裝置、時脈濾波器與脈波產生器
CN117254791A (zh) * 2023-09-12 2023-12-19 广州市粤港澳大湾区前沿创新技术研究院 一种时钟门控实现方法及门控时钟电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7007186B1 (en) * 2002-02-11 2006-02-28 Adaptec Corporation Systems and methods for synchronizing a signal across multiple clock domains in an integrated circuit
US7944241B1 (en) * 2010-01-29 2011-05-17 Stmicroelectronics Pvt. Ltd. Circuit for glitchless switching between asynchronous clocks
CN106802709B (zh) * 2016-11-28 2019-08-16 珠海格力电器股份有限公司 低功耗电路及其控制方法
US10163486B1 (en) * 2017-08-31 2018-12-25 Micron Technology, Inc. Command signal clock gating
FR3090917B1 (fr) * 2018-12-24 2021-12-10 Dolphin Design Dispositif synchrone muni d’un circuit de garde de marge
US11543849B2 (en) * 2019-04-22 2023-01-03 Samsung Electronics Co., Ltd. Integrated clock gater latch structures with adjustable output reset
US10840917B1 (en) * 2019-12-09 2020-11-17 Bae Systems Information And Electronic Systems Integration Inc. Clock alignment system having a dual-loop delay-locked loop

Also Published As

Publication number Publication date
TWI771898B (zh) 2022-07-21
TW202232357A (zh) 2022-08-16
US11558055B2 (en) 2023-01-17
US20220247411A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
CN114866075A (zh) 时脉门控同步电路及其时脉门控同步方法
US5623223A (en) Glitchless clock switching circuit
US5315181A (en) Circuit for synchronous, glitch-free clock switching
US6927604B2 (en) Clock signal selector circuit with reduced probability of erroneous output due to metastability
CN101592975B (zh) 一种时钟切换电路
US6563349B2 (en) Multiplexor generating a glitch free output when selecting from multiple clock signals
CN103546125B (zh) 一种多选一无毛刺时钟切换电路
EP1451666A2 (en) Glitch free clock selection switch
US6265930B1 (en) Glitch free clock multiplexer circuit
CN107562163B (zh) 一种具有稳定复位控制的数字逻辑电路
CN101593221B (zh) 一种防止异域时钟动态切换毛刺的方法和电路
US8698526B2 (en) Clock supply apparatus
JPH0795013A (ja) エッジトリガ型フリップフロップ
US7400178B2 (en) Data output clock selection circuit for quad-data rate interface
CN114371876A (zh) 一种寄存器的配置电路以及一种集成电路芯片
US6982573B2 (en) Switchable clock source
CN207720115U (zh) 一种有利于降低***功耗的fpga计数器单元
US6774681B2 (en) Switchable clock source
CN207720100U (zh) 一种cpld双边沿触发器电路
EP1263139A2 (en) Glitch-free multiplexer
CN113504809B (zh) 一种多路时钟的动态切换方法、装置及***
CN114039581B (zh) 一种时钟切换电路
US6400188B1 (en) Test mode clock multiplication
US20220263498A1 (en) Circuit and electronic device
KR100473384B1 (ko) 클럭 스위치 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination