CN101572290B - 柱状纳米加热电极的制备方法 - Google Patents

柱状纳米加热电极的制备方法 Download PDF

Info

Publication number
CN101572290B
CN101572290B CN2009100524063A CN200910052406A CN101572290B CN 101572290 B CN101572290 B CN 101572290B CN 2009100524063 A CN2009100524063 A CN 2009100524063A CN 200910052406 A CN200910052406 A CN 200910052406A CN 101572290 B CN101572290 B CN 101572290B
Authority
CN
China
Prior art keywords
heating electrode
photoresist
nanometer heating
columnar nanometer
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100524063A
Other languages
English (en)
Other versions
CN101572290A (zh
Inventor
冯高明
宋志棠
刘波
封松林
万旭东
吴关平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2009100524063A priority Critical patent/CN101572290B/zh
Publication of CN101572290A publication Critical patent/CN101572290A/zh
Application granted granted Critical
Publication of CN101572290B publication Critical patent/CN101572290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种柱状纳米加热电极的制备方法，首先在衬底上沉积一层厚度为100nm～300nm的TiN薄膜，利用亚微米CMOS标准工艺曝光技术在TiN薄膜上形成直径为200nm～300nm的光刻胶图形，接着利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm左右，利用等离子刻蚀的技术刻蚀TiN薄膜，最后清洗光刻胶得到40nm～100nm的柱状纳米加热电极。本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。

Description

柱状纳米加热电极的制备方法
技术领域
本发明涉及一种用于相变存储器的柱状纳米加热电极的制备方法，具体的说是一种在亚微米CMOS标准工艺曝光技术基础上，通过利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小，制备出100nm以下的柱状纳米加热电极的方法。
背景技术
基于硫系半导体合金材料的相变存储器(C-RAM，Chalcogenide randomaccess memory)具有驱动电压低，功耗小，读写速度快，存储密度高，与CMOS标准工艺兼容性好，非挥发性等突出特点，成为世界各大公司、研究机构的关注的焦点。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代SRAM、DRAM、FLASH等当今主流产品而成为下一代非挥发性半导体存储器。目前国际上主要的半导体公司都在致力于相变存储器的研究开发，主要研究单位有Ovonyx、Intel、Samsung、ST Micron、Hitachi、AMD等，其中以Samsung最具代表性，他们于2006年利用90nm工艺线成功研制出512M相变存储器。
要想实现相变存储器的产业化，相变存储器就必须往高速、高密度、低压、低功耗方向发展，以取代现有的存储技术。而相变存储器最核心的部分就是相变材料发生相变、实现存储功能的区域，也就是与加热电极接触的面积大小，因为其直接决定相变存储器的驱动电压、功耗以及集成度。另一方面，数十年来微电子工艺按照摩尔定律迅速发展，国际上许多大公司在研发45nm、32nm等CMOS工艺线，其制作流程越来越复杂，制造成本也越来越高。
本发明就是针对如何避免直接使用100nm以下曝光技术和降低成本，为制备出直径100nm以下的柱状纳米加热电极提出了一种实用的新方法。
发明内容
本发明要解决的技术问题在于提供柱状纳米加热电极的制备方法用于降低制造成本及相变存储器的操作电流和功耗。
为解决上述技术问题，本发明采用如下主要工艺步骤：柱状纳米加热电极的制备方法，其特征在于，该方法具体包括以下步骤：
(a)在衬底上沉积一层薄膜；
(b)在步骤(a)获得的结构上利用亚微米CMOS标准工艺曝光技术制备出直径为200nm～300nm的光刻胶图形；
(c)利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，刻蚀功率为500W～1000W，刻蚀气压为10mTorr～100mTorr，O2流量为500sccm～2000sccm，刻蚀速率约为500nm/min～800nm/min；
(d)利用等离子刻蚀的技术刻蚀薄膜形成柱状纳米加热电极；
(e)最后清洗光刻胶，得到柱状纳米加热电极。
作为本发明的优选方式之一，步骤(a)中薄膜的材料为Ti N、W、Ti、TiN/SiO2、TiN/SiNx中的一种。
作为本发明的优选方式之一，步骤(c)中利用反应离子刻蚀技术中O2气体修整光刻胶掩膜的图形，将光刻胶图形尺寸缩小到直径为50nm。
作为本发明的优选方式之一，所述衬底的材料为Al、Cu、Ti、TiN、W、Ta、TaN中的一种。
本发明提供了柱状纳米加热电极的制备方法，在亚微米(0.13um，0.18um，0.25um等)CMOS标准工艺曝光技术基础上，通过休整光刻胶掩膜的方法，制备出直径为40nm～100nm的纳米柱状加热电极。从而避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗，为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础。本发明不仅适用于制备相变存储器的小尺寸纳米加热电极，同样适用于制备其他电子器件特别是纳电子器件所需的纳米电极，具有很大的应用价值。
附图说明
图1本发明中衬底上沉积一层TiN的剖面结构示意图。
图2本发明中在亚微米CMOS标准工艺曝光技术基础上，形成直径为200nm～300nm的光刻胶掩膜示意图。
图3本发明中利用反应离子刻蚀方法休整光刻胶降直径缩小到40nm～100nm的剖面结构示意图。
图4本发明中利用反应离子刻蚀方法刻蚀形成TiN电极后的剖面结构示意图。
图5本发明中清洗光刻胶后得到纳米电极的剖面结构示意图。
图6本发明中利用所得纳米柱状加热电极制备的单元器件结构剖面示意图。
其中，1-衬底；2-TiN；3-光刻胶；4-相变材料；5-上电极。
具体实施方式
下面结合附图通过参考几个非限定性的具体实施例详细的本发明。
柱状纳米加热电极的制备方法，该方法具体包括以下步骤：
(a)在衬底上沉积一层薄膜；
(b)在步骤(a)获得的结构上利用亚微米CMOS标准工艺曝光技术制备出直径为200nm～300nm的光刻胶图形；
(c)利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，刻蚀功率为500W～1000W，刻蚀气压为10mTorr～100mTorr，O2流量为500sccm～2000sccm，刻蚀速率约为500nm/min～800nm/min；
(d)利用等离子刻蚀的技术刻蚀薄膜形成柱状纳米加热电极；
(e)最后清洗光刻胶，得到柱状纳米加热电极。
下面通过参考几个非限定性的具体实施例详细的本发明。
实施例1：
(1)在衬底上沉积一层TiN薄膜；
(2)在步骤(a)获得的结构上利用0.18微米工艺曝光技术制备出直径为200nm～300nm左右的光刻胶图形；
(3)利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm；优选的为50nm。
(4)利用等离子刻蚀的技术刻蚀TiN形成柱状纳米加热电极；
(5)最后清洗光刻胶，得到TiN柱状纳米加热电极的形貌。
(6)在上述直径为40nm～100nm的柱状纳米加热电极上制备相变材料、绝缘材料和上电极材料，通过剥离或刻蚀的方法形成相变存储器单元器件。
实施例2：
将(1)中的TiN换成Ti、W等金属材料，利用相似的工艺条件也可以得到50nm左右的柱状纳米加热电极。
实施例3：
将(1)中的底电极材料为金属电极或者金属电极和过渡层的组合，过渡层材料是指提高加热效率的金属性材料，如：TiW，Ta2O5，TiO2，GeWN，GeSi等，过渡层主要是为了减少相变存储器的热耗散，或者提高电极的加热效率。
实施例4：
将(1)中TiN换成TiN/SiO2、TiN/SiNx等结构，利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，刻蚀形成电极形貌，湿法清洗去除SiO2、SiNx等材料，得到柱状纳米加热电极的形貌。
实施例5
将(1)中TiN换成TiN/SiO2、TiN/SiNx等结构，利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，此时去除光刻胶，SiO2、SiNx等材料起到硬掩膜的作用，刻蚀形成电极形貌，湿法清洗去除硬掩膜，得到纳米柱状电极形貌。
本发明涉及一种用于相变存储器的柱状纳米加热电极的制备方法，具体的说是一种在亚微米CMOS标准工艺曝光技术基础上，通过利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，制备出100nm以下的柱状纳米加热电极。从而避免了直接使用100nm以下曝光技术的困难，降低了制造成本。更重要的是减小了加热电极与相变材料的接触面积，提高了加热电流，降低了相变存储器的功耗，为相变存储器往高速、高密度、低压、低功耗方向发展奠定了基础。属于微电子学纳米材料的制备工艺。
上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (4)

1.柱状纳米加热电极的制备方法，其特征在于，该方法具体包括以下步骤：
(a)在衬底上沉积一层薄膜；
(b)在步骤(a)获得的结构上利用亚微米CMOS标准工艺曝光技术制备出直径为200nm～300nm的光刻胶图形；
(c)利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到直径为40nm～100nm，刻蚀功率为500W～1000W，刻蚀气压为10mTorr～100mTorr，O2流量为500sccm～2000sccm，刻蚀速率约为500nm/min～800nm/min；
(d)利用等离子刻蚀的技术刻蚀薄膜形成柱状纳米加热电极；
(e)最后清洗光刻胶，得到柱状纳米加热电极。
2.如权利要求1所述的柱状纳米加热电极的制备方法，其特征在于：步骤(a)中薄膜的材料为TiN、W、Ti、TiN/SiO2、TiN/SiNx中的一种。
3.如权利要求2所述的柱状纳米加热电极的制备方法，其特征在于：步骤(c)中利用反应离子刻蚀技术中O2气体修整光刻胶掩膜的图形，将光刻胶图形尺寸缩小到直径为40nm～100nm。
4.如权利要求1所述的柱状纳米加热电极的制备方法，其特征在于：所述衬底的材料为Al、Cu、Ti、TiN、W、Ta、TaN金属导电材料中的一种。
CN2009100524063A 2009-06-02 2009-06-02 柱状纳米加热电极的制备方法 Active CN101572290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100524063A CN101572290B (zh) 2009-06-02 2009-06-02 柱状纳米加热电极的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100524063A CN101572290B (zh) 2009-06-02 2009-06-02 柱状纳米加热电极的制备方法

Publications (2)

Publication Number Publication Date
CN101572290A CN101572290A (zh) 2009-11-04
CN101572290B true CN101572290B (zh) 2010-09-08

Family

ID=41231578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100524063A Active CN101572290B (zh) 2009-06-02 2009-06-02 柱状纳米加热电极的制备方法

Country Status (1)

Country Link
CN (1) CN101572290B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403455A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 制作相变存储器元件的方法
CN105098069B (zh) * 2015-07-07 2017-09-19 江苏时代全芯存储科技有限公司 相变化记忆体的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700421A (zh) * 2004-05-21 2005-11-23 中国科学院微电子研究所 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法
CN1870314A (zh) * 2006-06-23 2006-11-29 中国科学院上海微***与信息技术研究所 减小相变存储器加热电极面积的方法
EP1734593A2 (en) * 2005-06-16 2006-12-20 Infineon Tehnologies AG Phase change memory cell defined by imprint lithography
CN101436570A (zh) * 2008-12-11 2009-05-20 中国科学院上海微***与信息技术研究所 相变存储器的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700421A (zh) * 2004-05-21 2005-11-23 中国科学院微电子研究所 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法
EP1734593A2 (en) * 2005-06-16 2006-12-20 Infineon Tehnologies AG Phase change memory cell defined by imprint lithography
CN1870314A (zh) * 2006-06-23 2006-11-29 中国科学院上海微***与信息技术研究所 减小相变存储器加热电极面积的方法
CN101436570A (zh) * 2008-12-11 2009-05-20 中国科学院上海微***与信息技术研究所 相变存储器的制备方法

Also Published As

Publication number Publication date
CN101572290A (zh) 2009-11-04

Similar Documents

Publication Publication Date Title
CN100530739C (zh) 相变材料呈环形的相变存储器器件单元及制备方法
JP2007053326A (ja) 位相変化メモリの改良方法及び構造
CN101567420B (zh) 相变存储器加热电极的制备方法
CN101826598B (zh) 一种多态有机阻变存储器及制备方法
CN103606624B (zh) 一种具有异质侧壁结构加热电极的相变存储器及其制备方法
CN104347800B (zh) 一种相变存储器选通管及其存储单元
CN102332530A (zh) 具有侧壁加热电极与相变材料的存储器单元及制备方法
CN101572290B (zh) 柱状纳米加热电极的制备方法
CN102569650A (zh) 一种小尺寸阻变存储器及其制备方法
CN101488555A (zh) 一种低功耗相变存储器的制备方法
CN101789492B (zh) 一种平面相变存储器的制备方法
CN101587905B (zh) 一种相变纳米晶体管单元器件及其制作方法
CN103904214A (zh) 一种二维相变存储器单元结构及其制造方法
CN101546728A (zh) 一种纳米级柱状相变存储器单元阵列的制备方法
CN101494196B (zh) 低压低功耗、高密度相变存储器单元阵列的制备方法
CN102487123B (zh) 一种纳米尺度非挥发性阻变存储器单元及其制备方法
CN101504969B (zh) 相变存储器的制备方法
US11735476B2 (en) Semiconductor structure and fabrication method thereof
CN101567421A (zh) 柱状相变材料纳米阵列及其制备方法
CN102637823B (zh) 低功耗相变存储器用限制型电极结构及制备方法
CN111524892A (zh) 三维铁电随机存储器的制备方法及三维铁电随机存储器
CN102916128B (zh) 一种氧化钨基电阻型存储器的制备方法
CN104393170B (zh) 一种三维高密度电阻转变存储器的制备方法
Xia Memristor device engineering and CMOS integration for reconfigurable logic applications
Fu et al. A lithography-independent and fully confined fabrication process of phase-change materials in metal electrode nanogap with 16-μA threshold current and 80-mV SET voltage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant