CN105098069B - 相变化记忆体的制备方法 - Google Patents

相变化记忆体的制备方法 Download PDF

Info

Publication number
CN105098069B
CN105098069B CN201510394649.0A CN201510394649A CN105098069B CN 105098069 B CN105098069 B CN 105098069B CN 201510394649 A CN201510394649 A CN 201510394649A CN 105098069 B CN105098069 B CN 105098069B
Authority
CN
China
Prior art keywords
layer
cover curtain
heating material
phase
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510394649.0A
Other languages
English (en)
Other versions
CN105098069A (zh
Inventor
苏水金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Times Full Core Storage Technology Co ltd
Being Advanced Memory Taiwan Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Original Assignee
British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Jiangsu Advanced Memory Technology Co Ltd
Jiangsu Advanced Memory Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd, Jiangsu Advanced Memory Technology Co Ltd, Jiangsu Advanced Memory Semiconductor Co Ltd filed Critical British Vigin Islands Manufacturer Epoch Quan Xin Science And Technology Ltd
Priority to CN201510394649.0A priority Critical patent/CN105098069B/zh
Publication of CN105098069A publication Critical patent/CN105098069A/zh
Application granted granted Critical
Publication of CN105098069B publication Critical patent/CN105098069B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一种相变化记忆体的制备方法,包含下列步骤。先形成一加热材料层于一介电层上,接着形成一第一罩幕层于加热材料层上,之后再形成一第二罩幕层于第一罩幕层上。然后图案化加热材料层、第一罩幕层与第二罩幕层,以暴露第一罩幕层的一侧面,并自第一罩幕层的侧面处移除部分第一罩幕层,以暴露部分加热材料层。在移除第二罩幕层后,以第一罩幕层为遮罩,移除暴露的部分加热材料层以形成一加热器。

Description

相变化记忆体的制备方法
技术领域
本发明是有关一种相变化记忆体的制备方法。
背景技术
电子产品(例如:手机、平板电脑以及数字相机)常具有储存数据的记忆体元件。已知记忆体元件可透过记忆体单元上的储存节点储存信息。其中,相变化记忆体利用记忆体元件的电阻状态(例如高阻值与低阻值)来储存信息。记忆体元件可具有一可在不同相态(例如:晶相与非晶相)之间转换的材料。不同相态使得记忆体单元具有不同电阻值的电阻状态,以用于表示储存数据的不同数值。
相变化记忆体单元在操作时,可施加电流使得记忆体元件的温度提升以改变材料的相态。已知相变化记忆体元件的加热器与其耦接的记忆体元件具有较大的接触面积,此将增加表面孔洞的缺陷,且升温及降温的速度也较慢(高阻值与低阻值之间的转换不够迅速),相对所需的电流量也较大。然而,传统的技术在制造小接触面积的加热器的制程需具精确的对准机制,此将使制程繁复与难以控制,相对提升相变化记忆体的成本。因此,业界亟需一种新颖且有效率的制程以制备相变化记忆体。
发明内容
本发明的一方面是提供一种相变化记忆体的制备方法,包含下列步骤。先形成一加热材料层于一介电层上,接着形成一第一罩幕层于加热材料层上,之后再形成一第二罩幕层于第一罩幕层上。然后图案化加热材料层、第一罩幕层与第二罩幕层,以暴露第一罩幕层的一侧面,并自第一罩幕层的侧面处移除部分第一罩幕层,以暴露部分加热材料层。在移除第二罩幕层后,以第一罩幕层为遮罩,移除暴露的部分加热材料层以形成一加热器。
根据本发明一或多个实施方式,相变化记忆体的制备方法还包含下列步骤。在形成加热器后移除第一罩幕层,并形成一绝缘层覆盖加热器。之后平坦化绝缘层以暴露加热器,更形成一相变化层于加热器上。
根据本发明一或多个实施方式,是以一湿蚀刻制程自第一罩幕层的侧面处移除部分第一罩幕层。
根据本发明一或多个实施方式,湿蚀刻制程更移除部分的第二罩幕层与部分的加热材料层,且第一罩幕层的移除速率大于第二罩幕层与加热材料层的移除速率。
根据本发明一或多个实施方式,在形成加热材料层于介电层上前,还包含形成一阻障层于介电层上。
根据本发明一或多个实施方式,是以一干蚀刻制程移除暴露的部分加热材料层以形成加热器,且干蚀刻制程停止于阻障层。
本发明的一方面是提供一种相变化记忆体的制备方法,包含下列步骤。先形成一加热材料层于一介电层上,接着形成一罩幕层于加热材料层上。然后图案化加热材料层与罩幕层,以暴露加热材料层的一侧面,并自加热材料层的侧面处移除部分加热材料层,以以形成一加热器。
根据本发明一或多个实施方式,相变化记忆体的制备方法还包含下列步骤。在形成加热器后移除罩幕层,并形成一绝缘层覆盖加热器。之后平坦化绝缘层以暴露加热器,更形成一相变化层于加热器上。
根据本发明一或多个实施方式,是以一湿蚀刻制程自加热材料层的侧面处移除部分加热材料层。
根据本发明一或多个实施方式,其中湿蚀刻制程更移除部分的罩幕层,且加热材料层的移除速率大于罩幕层的移除速率。
附图说明
为让本发明的上述和其他目的、特征、优点与实施方式能更明显易懂,所附附图的详细说明如下:
图1A至图1H绘示本发明部分实施方式中,一种相变化记忆体在制程各个阶段的剖面图;
图2A至图2G绘示本发明其他部分实施方式中,一种相变化记忆体在制程各个阶段的剖面图;以及
图3绘示本发明其他部分实施方式中,图1H的相变化记忆体的立体示意图。
具体实施方式
以下将以附图揭露本发明的多个实施方式,为明确说明起见,许多实务上的细节将在以下叙述中一并说明。然而,应了解到,这些实务上的细节不应用以限制本发明。也就是说,在本发明部分实施方式中,这些实务上的细节是非必要的。此外,为简化附图起见,一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
请先参阅图1A至图1H,图1A至图1H绘示本发明部分实施方式中,一种相变化记忆体在制程各个阶段的剖面图。请先参照图1A。图1A绘示形成一加热材料层150于一介电层130上、形成一第一罩幕层160于加热材料层150上、以及形成一第二罩幕层170于第一罩幕层160上的步骤。值得注意的是,此处所述的介电层130是位于一基板110上,且基板110中具有一主动元件120。在本实施方式中,主动元件120为晶体管(transistor),其包含源极122、漏极124与栅极126,源极122与漏极124是位于基板110的掺杂区中,而栅极126设置于基板110上并位于源极122与漏极124之间。在本发明的部分实施方式中,基板110的材质包含硅或其他半导体元素,如锗或III-V族元素,但不以此为限。
具体而言,可使用任何合适的方式沉积氧化物或氮化物于基板110上,以形成覆盖基板110与主动元件120的介电层130。之后可使用微影蚀刻方式图案化介电层130,以形成一穿孔贯穿介电层130并暴露主动元件120。导电材料(例如:金属)则填充至此穿孔中以形成连接至主动元件120的导电接触135。在本实施方式中,主动元件120为晶体管,而导电接触135是连接至主动元件120的漏极124。在形成导电接触135后,更形成一下电极140于穿孔中的导电接触135上。在本发明的部分实施方式中,下电极140的材质可包含钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、氮化铝钛(TiAlN)、氮化铝钽(TaAlN)。
在形成前述的介电层130、导电接触135与下电极140后,可先平坦化介电层130的表面,之后依序形成加热材料层150、第一罩幕层160以及第二罩幕层170至介电层130上。值得注意的是,在本实施方式中是先形成一阻障层145于介电层130上后,再依序形成加热材料层150、第一罩幕层160以及第二罩幕层170。阻障层145的材质具有较低的热传导性,其可提升制备的相变化记忆体的电性。再者,阻障层145作为蚀刻终止层以保护其下的下电极140与导电接触135,其将于后详述。在本发明的部分实施方式中,阻障层145的材质可包含氮化钽。但在其他实施方式中亦可省略阻障层145而不影响本发明的精神。在本发明的部分实施方式中,可使用任何合适的方式形成加热材料层150、第一罩幕层160以及第二罩幕层170,例如:化学气相沉积、物理气相沉积及/或原子层沉积。
接着请参阅图1B。图1B绘示图案化加热材料层150、第一罩幕层160以及第二罩幕层170的步骤,以暴露第一罩幕层160的一侧面162。可例如先将光阻层(未绘示)旋转涂布至第二罩幕层170上,接着以曝光方式将光罩(未绘示)的图案转移至光阻层,以暴露第二罩幕层170的上表面。最后使用干蚀刻或湿蚀刻制程移除部分的加热材料层150、第一罩幕层160以及第二罩幕层170,而完成图案化加热材料层150、第一罩幕层160与第二罩幕层170的步骤。值得注意的是,在此步骤中会同时移除部分的阻障层145。图案化后的阻障层145、加热材料层150、第一罩幕层160与第二罩幕层170大致位于下电极140的上方,且阻障层145更连接下电极140。此外,图案化制程更暴露第一硬罩幕层160的侧面162。
请继续参阅图1C。图1C绘示自第一罩幕层160的侧面162处移除部分第一罩幕层160,以暴露部分加热材料层150的步骤。在此步骤中,是使用一湿蚀刻制程对第一罩幕层160暴露的侧面162进行侧向蚀刻,且第二罩幕层170更保护第一罩幕层160的上表面在湿蚀刻制程中不受侵蚀。值得注意的是,湿蚀刻制程会同时移除部分的第二罩幕层170与部分的加热材料层150,因此需选用合适的蚀刻液以令使第一罩幕层160的移除速率大于第二罩幕层170与加热材料层150的移除速率。换句话说,选用的蚀刻液对第一罩幕层160具有较高的蚀刻选择性。在本发明的一实施方式中,加热材料层150的材质为氮化钛,第一罩幕层160的材质为多晶硅,而第二罩幕层170的材质为氮化硅。此时可选用对多晶硅具有较高蚀刻选择性的四甲基氢氧化铵(tetramethylammonium hydroxide,TMAH)溶液、氨水(NH4OH)、及/或其他合适的蚀刻液移除第一罩幕层160。
如图1C所示,湿蚀刻制程将第一罩幕层160的截面宽度减少至W1,以暴露其下的部分加热材料层150。由于此截面宽度W1将决定后续形成的加热器的宽度,因此可调控各种参数,例如:蚀刻时间、蚀刻液浓度及/或蚀刻液种类以控制截面宽度W1的大小。需特别说明的是,第一罩幕层160在蚀刻前大致具有矩形状的轮廓,但其于侧向蚀刻后矩形状轮廓的边角将逐渐被移除,形成圆柱状或椭圆柱状的第一罩幕层160,且此截面宽度W1即为圆柱状第一罩幕层160的直径,或为椭圆柱状第一罩幕层160的长轴或短轴。
接着请参阅图1D。图1D绘示移除第二罩幕层170的步骤。在此步骤中,可使用任何合适的溶剂以剥除第二罩幕层170,以只余留具有截面宽度W1的第一硬罩幕层160于加热材料层150上。在本发明的部分实施方式中,第二罩幕层170的材质为氮化硅,此时可使用磷酸及/或氟酸剥除第二罩幕层170。
继续参阅图1E。图1E绘示移除暴露的部分加热材料层150以形成一加热器152的步骤。如前所述,侧向蚀刻后的第一硬罩幕层160并未完全覆盖加热材料层150,而将部分的加热材料层150暴露出来。在此步骤中,可使用一干蚀刻制程移除加热材料层150的暴露部分,此时第一硬罩幕160作为遮罩以保护其下的加热材料层150于干蚀刻制程中不被移除,而形成一加热器152。因是使用第一硬罩幕160作为遮罩以定义加热器152的尺寸,加热器152的截面宽度W2大致同于第一硬罩幕160的截面宽度W1。如前所述,第一罩幕层160为圆柱状或椭圆柱状,因此以其作为遮罩形成的加热器152亦同样为圆柱状或椭圆柱状。借此,不需经过繁复的制程即可制备得加热器152,并可通过前述的湿蚀刻制程调控第一罩幕层160的截面宽度W1,以使加热器152具有大致相同的截面宽度W2。值得注意的是,干蚀刻制程停止于阻障层145,其做为蚀刻终止层以保护其下的下电极140与导电接触135不受侵蚀,而提升了制程的可靠度。此外,在形成加热器152后,即可使用任何合适的溶剂移除第一罩幕层160。在本发明的部分实施方式中,第一罩幕层160的材质为多晶硅,此时可使用四甲基氢氧化铵溶液及/或氨水剥除第一罩幕层160。
在本发明的部分实施方式中,干蚀刻制程使用的蚀刻气体可包含六氟化硫、氦气、四氟化碳、三氟甲烷、溴化氢、氯气、氧气、氮气、或其组合,但本发明不以此为限。
接着请参阅图1F。图1F绘示形成一绝缘层180覆盖加热器152的步骤。在此步骤中,可以化学气相沉积、物理气相沉积及/或原子层沉积方式形成覆盖加热器152与介电层130的绝缘层180,且此绝缘层180亦覆盖阻障层145。如图1F所示,形成的绝缘层180的上表面并非平坦,因此更平坦化绝缘层180。可例如以化学机械研磨法(chemical mechanicalpolishing,CMP)研磨绝缘层180的上表面,并停止于加热器152的上表面以暴露加热器152,而形成如图1G所示的结构。在本发明的部分实施方式中,绝缘层180的材质包含氧化硅、氮化硅、氮氧化硅、及/或其组合。
接着请参阅图1H。图1H绘示形成一相变化层190于加热器152上,以及形成一上电极195于相变化层190上的步骤。在此步骤中,相变化层190形成于加热器152上并直接接触加热器152。具体而言,主动元件120产生的电流通过导电接触135、下电极140、阻障层145与加热器,并自加热器152与相变化层190之间的接触面处进入相变化层190中,由于欧姆加热(ohmic heating)的缘故将相变化层190加热及/或冷却,进而使其于结晶相与非结晶相间转换。值得注意的是,若加热器152与相变化层190间的接触面积越小,即可允许更高的每单位面积电流(current density),使得加热效率显着提升。换句话说,短暂强劲的电脉冲通过加热器152并产生高单位面积电流,其可加速相变化层190的加热与冷却,并提升相态间的转换速度。借此可得知当加热器152的截面宽度W2越小时,其与相变化层190间的接触面积相对减少,而使制备的相变化记忆体具有较高的效率。因此,在前述的湿蚀刻制程中可控制蚀刻时间、蚀刻液浓度及/或蚀刻液种类以使第一罩幕层160具有较小的截面宽度W1,且此第一罩幕层160在干蚀刻制程中作为遮罩以定义加热器152的截面宽度W2。如前所述,截面宽度W1大致与截面宽度W2相同,因此制备得的加热器152同样可具有较小的截面宽度W2以提升相变化记忆体的效率。在形成相变化层190后,更形成一上电极195于相变化层190上并接触相变化层190以形成相变化记忆体100,并可利用微影蚀刻方式界定相变化层190与上电极195的图案。
在本发明的部分实施方式中,相变化层190可包含一或多种相变化材料,例如:锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-doped Ge2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)或铟掺杂碲化锑(In-doped Sb2Te)。在本发明的部分实施方式中,上电极195的材质可包含钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、氮化铝钛(TiAlN)、氮化铝钽(TaAlN),且上电极195的材质可相同或不同于下电极140。
请继续参阅图2A至图2G,图2A至图2G绘示本发明其他部分实施方式中,一种相变化记忆体在制程各个阶段的剖面图。请先参照图2A。图2A绘示形成一加热材料层250于一介电层130上以及形成一罩幕层270于加热材料层250上的步骤。图2A绘示的基板110、主动元件120的源极122、漏极124与栅极126、介电层130、导电接触135与下电极140大致类似于图1A,于此不再赘述。
值得注意的是,在本实施方式中是先形成一阻障层245于介电层130上后,再依序形成加热材料层250与罩幕层270。阻障层245的材质具有较低的热传导性,其可提升制备的相变化记忆体的电性。再者,阻障层245作为蚀刻终止层以保护其下的下电极140与导电接触135。在本发明的部分实施方式中,阻障层245的材质可包含氮化钽。但在其他实施方式中亦可省略阻障层245而不影响本发明的精神。在本发明的部分实施方式中,可使用任何合适的方式形成加热材料层250以及罩幕层270,例如:化学气相沉积、物理气相沉积及/或原子层沉积。
接着请参阅图2B。图2B绘示图案化加热材料层250以及第二罩幕层270的步骤,以暴露加热材料层250的一侧面251。可例如先将光阻层(未绘示)旋转涂布至罩幕层270上,接着以曝光方式将光罩(未绘示)的图案转移至光阻层,以暴露罩幕层270的上表面。最后使用干蚀刻或湿蚀刻制程移除部分的加热材料层250以及罩幕层270,而完成图案化加热材料层250与罩幕层270的步骤。值得注意的是,在此步骤中会同时移除部分的阻障层245。图案化后的阻障层245、加热材料层250与罩幕层270大致位于下电极140的上方,且阻障层245更连接下电极140。此外,图案化制程更暴露加热材料层250的侧面251。
请继续参阅图2C。图2C绘示自加热材料层250的侧面251处移除部分加热材料层250,以形成一加热器252的步骤。在此步骤中,是使用一湿蚀刻制程对加热材料层250暴露的侧面251进行侧向蚀刻,且罩幕层270更保护加热材料层250的上表面在湿蚀刻制程中不受侵蚀。值得注意的是,湿蚀刻制程会同时移除部分的罩幕层270,因此需选用合适的蚀刻液以令使加热材料层250的移除速率大于罩幕层270的移除速率。换句话说,选用的蚀刻液对加热材料层250具有较高的蚀刻选择性。在本发明的一实施方式中,加热材料层250的材质为氮化钛,而罩幕层270的材质为氮化硅。此时可选用对氮化钛具有较高蚀刻选择性的四甲硝酸/过氧化氢溶液、硫酸/过氧化氢溶液、及/或其他合适的蚀刻液移除加热材料层250。
如图2C所示,湿蚀刻制程减少加热材料层250的宽度,而形成截面宽度W3的加热器252。由于截面宽度W3将决定后续形成的相变化层的相转换速率,因此可调控各种参数,例如:蚀刻时间、蚀刻液浓度及/或蚀刻液种类以控制截面宽度W3的大小。需特别说明的是,加热材料层250在蚀刻前大致具有矩形状的轮廓,但其于侧向蚀刻后矩形状轮廓的边角将逐渐被移除,形成圆柱状或椭圆柱状的加热器252,且此截面宽度W3即为圆柱状加热器252的直径,或为椭圆柱状加热器252的长轴或短轴。
接着请参阅图2D。图2D绘示移除罩幕层270的步骤。在此步骤中,可使用任何合适的溶剂以剥除罩幕层270,以只余留具有截面宽度W3的加热器252于介电层130上。在本发明的部分实施方式中,罩幕层270的材质为氮化硅,此时可使用磷酸及/或氟酸剥除罩幕层270。
接着请参阅图2E。图2E绘示形成一绝缘层280覆盖加热器252的步骤。在此步骤中,可以化学气相沉积、物理气相沉积及/或原子层沉积方式形成覆盖加热器252与介电层130的绝缘层280,且此绝缘层280亦覆盖阻障层245。如图2E所示,形成的绝缘层280的上表面并非平坦,因此更平坦化绝缘层280。可例如以化学机械研磨法研磨绝缘层280的上表面,并停止于加热器252的上表面以暴露加热器252,而形成如图2F所示的结构。在本发明的部分实施方式中,绝缘层280的材质包含氧化硅、氮化硅、氮氧化硅、及/或其组合。
接着请参阅图2G。图2G绘示形成一相变化层290于加热器252上,以及形成一上电极295于相变化层290上的步骤。在此步骤中,相变化层290形成于加热器252上并直接接触加热器252。如前所述,若加热器252与相变化层290间的接触面积越小,即可允许更高的每单位面积电流(current density),使得加热效率显着提升。借此可得知当加热器252的截面宽度W3越小时,其与相变化层290间的接触面积相对减少,而使制备的相变化记忆体具有较高的效率。因此,在前述的湿蚀刻制程中可控制蚀刻时间、蚀刻液浓度及/或蚀刻液种类以侧向蚀刻加热材料层250,而制备得具有较小截面宽度W3的加热器252。在形成相变化层290后,更形成一上电极295于相变化层290上并接触相变化层290以形成相变化记忆体200,并可利用微影蚀刻方式界定相变化层290与上电极295的图案。
在本发明的部分实施方式中,相变化层290可包含一或多种相变化材料,例如:锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5,GST)、氮掺杂锗锑碲(nitrogen-doped Ge2Sb2Te5)、碲化锑(Sb2Te)、锗化锑(GeSb)或铟掺杂碲化锑(In-doped Sb2Te)。在本发明的部分实施方式中,上电极195的材质可包含钛(Ti)、氮化钛(TiN)、氮化钽(TaN)、氮化铝钛(TiAlN)、氮化铝钽(TaAlN),且上电极295的材质可相同或不同于下电极140。
接着请参阅图3,图3为图1H的相变化记忆体100的立体示意图。为清楚说明,在图3中基板110、主动元件120、介电层130与导电接触135皆已省略。具体而言,当主动元件120提供电流至下电极140时,电流会依序沿着下电极140、阻障层145、加热器152、相变化层190到达上电极192。若加热器152与相变化层190间的接触面积越小,即可允许越高的电流密度,而提升加热器152的加热效率。以本实施方式圆柱状的加热器152为例,若圆柱状的截面宽度W2越小,则其与相变化层190间的接触面积即相对缩小。如前所述,可调控各种参数,例如:蚀刻时间、蚀刻液浓度及/或蚀刻液种类以控制截面宽度W2的大小,以得到预定尺寸的加热器152。相较于先前技术,本发明提供更为简单与有效率的制程以得到较小尺寸的加热器152,而不需经过繁复且耗时的对准机制。在本发明的其他实施方式中,加热器152的形状并不限于圆柱状、椭圆柱状,其亦可呈波浪状或其他合适的形状,而不超出本发明的范畴。
虽然本发明已以实施方式揭露如上,然其并非用以限定本发明,任何熟悉此技艺者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (6)

1.一种相变化记忆体的制备方法,其特征在于,包含:
形成一加热材料层于一介电层上;
形成一第一罩幕层于该加热材料层上;
形成一第二罩幕层于该第一罩幕层上;
图案化该加热材料层、该第一罩幕层与该第二罩幕层,以暴露该第一罩幕层的一侧面;
自该第一罩幕层的该侧面处移除部分该第一罩幕层,以暴露部分该加热材料层;
移除该第二罩幕层;以及
以该第一罩幕层为遮罩,移除暴露的部分该加热材料层以形成一加热器。
2.根据权利要求1所述的相变化记忆体的制备方法,其特征在于,还包含:
移除该第一罩幕层;
形成一绝缘层覆盖该加热器;
平坦化该绝缘层以暴露该加热器;以及
形成一相变化层于该加热器上。
3.根据权利要求1所述的相变化记忆体的制备方法,其特征在于,是以一湿蚀刻制程自该第一罩幕层的该侧面处移除部分该第一罩幕层。
4.根据权利要求3所述的相变化记忆体的制备方法,其特征在于,该湿蚀刻制程移除部分的该第二罩幕层与部分的该加热材料层,且该第一罩幕层的移除速率大于该第二罩幕层与该加热材料层的移除速率。
5.根据权利要求1所述的相变化记忆体的制备方法,其特征在于,在形成该加热材料层于该介电层上前,还包含:
形成一阻障层于该介电层上。
6.根据权利要求5所述的相变化记忆体的制备方法,其特征在于,是以一干蚀刻制程移除暴露的部分该加热材料层以形成该加热器,且该干蚀刻制程停止于该阻障层。
CN201510394649.0A 2015-07-07 2015-07-07 相变化记忆体的制备方法 Active CN105098069B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510394649.0A CN105098069B (zh) 2015-07-07 2015-07-07 相变化记忆体的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510394649.0A CN105098069B (zh) 2015-07-07 2015-07-07 相变化记忆体的制备方法

Publications (2)

Publication Number Publication Date
CN105098069A CN105098069A (zh) 2015-11-25
CN105098069B true CN105098069B (zh) 2017-09-19

Family

ID=54578063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510394649.0A Active CN105098069B (zh) 2015-07-07 2015-07-07 相变化记忆体的制备方法

Country Status (1)

Country Link
CN (1) CN105098069B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567420A (zh) * 2009-06-02 2009-10-28 中国科学院上海微***与信息技术研究所 相变存储器加热电极的制备方法
CN101572290A (zh) * 2009-06-02 2009-11-04 中国科学院上海微***与信息技术研究所 柱状纳米加热电极的制备方法
CN102347442A (zh) * 2010-07-29 2012-02-08 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器件结构的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015002283A (ja) * 2013-06-17 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567420A (zh) * 2009-06-02 2009-10-28 中国科学院上海微***与信息技术研究所 相变存储器加热电极的制备方法
CN101572290A (zh) * 2009-06-02 2009-11-04 中国科学院上海微***与信息技术研究所 柱状纳米加热电极的制备方法
CN102347442A (zh) * 2010-07-29 2012-02-08 中芯国际集成电路制造(上海)有限公司 一种制作相变存储器件结构的方法

Also Published As

Publication number Publication date
CN105098069A (zh) 2015-11-25

Similar Documents

Publication Publication Date Title
JP7284728B2 (ja) クロスポイントメモリおよびその製造方法
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
TWI355045B (en) Side wall active pin memory and manufacturing meth
TWI691021B (zh) 半導體裝置及其製造方法
US7799702B1 (en) Method of manufacturing nonvolatile memory device
US10862031B2 (en) Method to effectively suppress heat dissipation in PCRAM devices
US20140367630A1 (en) Semiconductor device and method for manufacturing same
CN109888096B (zh) 存储单元及其制造方法、以及存储装置
CN105098070B (zh) 相变化记忆体的制备方法
CN105098069B (zh) 相变化记忆体的制备方法
CN105428525B (zh) 相变化记忆体及其制造方法
CN105336851B (zh) 相变化记忆体结构的制造方法
US9525132B1 (en) Method for fabricating phase change memory device
CN104810473B (zh) 电阻式存储器及其制造方法
US20200136043A1 (en) Structure and Method to Form Phase Change Memory Cell with Self-Align Top Electrode Contact
CN105428533B (zh) 相变化记忆体的制造方法
CN108172684B (zh) 相变化记忆体及其制造方法
CN105405969B (zh) 相变化记忆体结构的制造方法
JP2011216768A (ja) 半導体装置およびその製造方法
CN105609632B (zh) 相变化记忆体及其制造方法
KR101178835B1 (ko) 상변환 기억 소자의 제조방법
CN105489757B (zh) 相变化记忆体结构与其制造方法
US20230105007A1 (en) Artificial intelligence (ai) devices with improved thermal stability and scaling behavior
TWI836533B (zh) 橋接單元相變化記憶體
US20230122498A1 (en) Phase change memory cell having pillar bottom electrode with improved thermal insulation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170627

Address after: No. 188 East Huaihe Road, Huaiyin District, Jiangsu, Huaian

Applicant after: Jiangsu times all core storage technology Co.,Ltd.

Applicant after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Applicant after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 315195 Zhejiang city of Ningbo province Yinzhou Industrial Park (New Yinzhou District Jiang Shan Zhen Zhang Yu Cun)

Applicant before: NINGBO ADVANCED MEMORY TECHNOLOGY Corp.

Applicant before: BEING ADVANCED MEMORY TAIWAN LIMITED

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Co-patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Co-patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 188 Huaihe East Road, Huaiyin District, Huaian City, Jiangsu Province

Co-patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: Jiangsu times all core storage technology Co.,Ltd.

Co-patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing

Patentee after: Beijing times full core storage technology Co.,Ltd.

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: BEING ADVANCED MEMORY TAIWAN LIMITED

Address before: 223001 No. 601, Changjiang East Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: JIANGSU ADVANCED MEMORY TECHNOLOGY Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

CP03 Change of name, title or address
TR01 Transfer of patent right

Effective date of registration: 20220408

Address after: No. 601, Changjiang East Road, Huaiyin District, Huaian, Jiangsu

Patentee after: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee after: Beijing times full core storage technology Co.,Ltd.

Address before: Room 802, unit 4, floor 8, building 2, yard 9, FengHao East Road, Haidian District, Beijing 100094

Patentee before: Beijing times full core storage technology Co.,Ltd.

Patentee before: JIANGSU ADVANCED MEMORY SEMICONDUCTOR Co.,Ltd.

Patentee before: BEING ADVANCED MEMORY TAIWAN LIMITED

TR01 Transfer of patent right