CN1700421A - 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法 - Google Patents

一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法 Download PDF

Info

Publication number
CN1700421A
CN1700421A CN 200410047532 CN200410047532A CN1700421A CN 1700421 A CN1700421 A CN 1700421A CN 200410047532 CN200410047532 CN 200410047532 CN 200410047532 A CN200410047532 A CN 200410047532A CN 1700421 A CN1700421 A CN 1700421A
Authority
CN
China
Prior art keywords
glue
etching
formation method
flow
nanometer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410047532
Other languages
English (en)
Other versions
CN100342497C (zh
Inventor
徐秋霞
钱鹤
刘明
赵玉印
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CNB2004100475327A priority Critical patent/CN100342497C/zh
Publication of CN1700421A publication Critical patent/CN1700421A/zh
Application granted granted Critical
Publication of CN100342497C publication Critical patent/CN100342497C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法,其主要步骤如下:(1)在超薄栅介质上淀积多晶硅,然后淀积TEOS SiO2薄膜;(2)光刻栅图形;(3)胶的灰化;(4)氟化和烘烤;(5)反应离子腐蚀TEOS SiO2;(6)去胶清洗;(7)湿法化学腐蚀TEOS SiO2,达到需要线宽止。本发明可制备15-50纳米线宽的多晶硅栅刻蚀掩膜图形。

Description

一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法
技术领域
本发明属于超深亚微米半导体器件的工艺方法,具体地说涉及一种15-50纳米线宽多晶硅栅刻蚀掩膜图形的形成方法。
背景技术
晶体管特征的减小,可以带来集成电路密度和性能上的提高以及分摊在单元功能上成本的下降。因此自集成电路诞生之日起,半导体产业的竞争就始终聚焦在加工尺寸的微细化上。2010年大生产的特征尺寸(物理栅长)为18纳米。器件尺寸降到亚50纳米已接近Scaling down的极限,将面临严峻的技术挑战,主要表现在器件的某些参量,如阈值电压和电源电压的不可等比例缩小造成的困难(如严重的短沟道效应,过大的关态漏电流,Ion减少,总功耗过大)和基础工艺的限制:如光刻、超薄栅介质、超浅结、低阻互连等都逼近了工艺技术的极限,面临着难以逾越的壁垒。特别是光刻工艺。现有先进的光刻工艺技术如248纳米波长的深紫外曝光技术,配合移相掩膜和光学临近效应修正,可加工出180-130纳米线宽图形,利用最高水平的193纳米波长的准分子激光曝光技术,可加工出130-100纳米图形,但设备***极为复杂,成本昂贵。普遍认为100纳米特征线宽是光学光刻的极限。目前,国际上下一代曝光技术研究主要有极紫外光刻、电子束投影光刻、X射线投影光刻和离子束投影光刻等。这些技术的设备昂贵,离大生产实用化还有相当距离。究竟哪一种技术能取代光学光刻,还无定论。目前即使采用最有希望的电子束曝光也只能达到100纳米左右的线宽水平,还达不到亚50纳米线宽。
发明内容
本发明的目的在于提供一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法,该方法可以形成的线宽为15-50纳米。
本发明是一种又经济、又实用能达到亚50纳米甚至亚20纳米线宽刻蚀掩膜图形的有效方法。该方法不需要大型的十分昂贵的专用设备,方法可靠、稳定、重复,容易实现,而且能达到目前其它设备和方法还不能达到的20纳米级微细加工水平。
本发明是把光学曝光或电子束曝光获得的90-250纳米线宽的胶图形转换成15-50纳米多晶硅栅刻蚀的掩膜图形的方法。该方法的具体步骤为:
步骤1:在超薄栅介质上淀积多晶硅膜,然后淀积正硅酸乙酯热分解SiO2(TEOS SiO2)薄膜;
步骤2:光刻形成胶栅图形;
步骤3:胶的灰化;
步骤4:氟化和烘烤;
步骤5:反应离子刻蚀TEOS SiO2
步骤6:去胶和清洗;
步骤7:湿法化学腐蚀,达到要求线宽止。
其中步骤1在完成局部场氧化隔离后,形成栅介质膜厚度为1.2-5纳米,其上淀积100-300纳米多晶硅膜,炉温620℃,硅烷(SiH4),然后采用在720℃下TEOS热分解,再淀积厚度为50-100纳米的TEOS SiO2薄膜。
其中步骤2光刻形成胶图形,包括光学曝光,如波长为248纳米或193纳米准分子激光曝光和电子束曝光等,显影后,栅胶图形的线宽范围90-250纳米。
其中步骤3胶的灰化是利用在射频电场中氧等离子体对胶进行各向同性的刻蚀,达到进一步缩小胶图形线宽的目的。射频功率30-100瓦,工作压力200-800mτ,反应气体氧气(O2),流量20-80sccm,稀释气体氦气(He),流量30-120sccm,电极间距1-2厘米,电极温度30-40℃,刻蚀时间根据要去掉的胶厚度确定。
其中步骤4氟化和烘烤是采用反应气体与胶表面反应形成一层硬壳,提高了胶的软化温度,使胶在后烘过程中不变形,是提高图形保真度的一种方法。射频功率30-100瓦,工作压力200-800mτ,反应气体CF4,流量30-80sccm,稀释气体氦气(He),流量50-150sccm,电极间距1-2厘米,电极温度30-40℃。后烘温度125-135℃,35-45分,从90℃逐步缓慢升温至125-135℃,恒温35-45分钟后,再缓慢降温止90℃,取出冷却到室温,以减少温差过大造成的应力引起细胶条的扭曲。
其中步骤5反应离子刻蚀TEOS SiO2是利用各向异性刻蚀的反应离子刻蚀方法刻蚀掉不需要的TEOS SiO2,只留下胶掩膜图形下的TEOSSiO2。射频功率200-400瓦,反应气体为四氟化碳氟里昂-14(CF4)/三氟甲烷(CHF3)/氩气(Ar),CF4流量6-30sccm,CHF3流量20-150sccm,Ar流量150-350sccm,工作压力100-300mτ,电极间距1-2厘米,电极温度0℃。
其中步骤6去胶和清洗是利用湿法化学去胶,然后清洗,以进行下一步的湿法化学腐蚀。去胶是于120℃,用“去胶3#”液去胶10分钟后,用同一溶液清洗,然后用1#液于60℃清洗5分钟,再冲水10遍,热N2中甩干即可。
本发明所述的3#液为H2SO4∶H2O2=4-6∶1。
本发明所述的1#液为NH4OH∶H2O2∶H2O=0.7-0.9∶1∶4-6。
其中步骤7湿法化学腐蚀TEOS SiO2是利用湿法化学腐蚀的各向同性,均匀地从上面和两侧腐蚀掉TEOS SiO2,纵向的腐蚀减薄了TEOS SiO2膜的厚度,横向腐蚀减小了线宽。腐蚀时间根据要求去掉的TEOS SiO2的厚度决定。为便于控制,腐蚀速率慢一些为宜。腐蚀液为氢氟酸(HF浓度为40%)/异丙醇(IPA)/H2O=0.4-0.6%∶0.01-0.04%∶1,腐蚀温度为室温。
从以上所述的方法中可以看出,本发明的核心技术是灰化技术和硬掩膜修整技术的结合。
其中灰化技术是通过氧原子与光刻胶在等离子体中发生反应达到各向同性地刻蚀光刻胶的目的,从而进一步缩小胶图形线宽。氧分子在射频电场中被分解成原子氧(O),光刻胶的基本成分是碳氢聚合物,氧原子与光刻胶反应生成挥发性的一氧化碳、二氧化碳、和水等主要生成物。这些生成物被真空***抽走。
硬掩膜修整技术是利用各向异性刻蚀的反应离子刻蚀方法刻蚀掉不需要的TEOS SiO2,只留下灰化后的胶掩膜图形下的TEOS SiO2,即胶掩膜图形被精确地复制成TEOS SiO2硬掩膜图形。去胶和清洗后,对TEOSSiO2硬掩膜进行各向同性的湿法化学腐蚀,均匀地从上面和两侧腐蚀掉TEOS SiO2,纵向的腐蚀减薄了TEOS SiO2膜的厚度,横向腐蚀减小了TEOS SiO2硬掩膜图形的线宽。从而实现了硬掩膜修整。腐蚀时间根据要求的线宽,也就是要去掉的TEOS SiO2的厚度决定。
附图说明
图1为本发明曝光后的结构示意图。
图2为本发明灰化工艺后胶栅图形的扫描电子显微镜照片。
图3为本发明掩膜修整工艺后的TEOS SiO2栅掩膜图形的扫描电子显微镜照片。
图4为应用本发明制备的栅长27纳米CMOS器件的高分辨率透射电子显微镜的剖面照片。
具体实施方式
实施例1
步骤1:在等效氧化层厚(EOT)为1.4纳米的超薄栅介质膜上生长200纳米多晶硅膜,然后在720℃下淀积75纳米正硅酸乙酯热分解SiO2膜。
步骤2:用SAL 601负胶,电子束直写光刻形成100-110纳米胶图形。图1给出了曝光后的结构示意图。
步骤3:进行胶的灰化,射频功率60瓦,反应气体O2 40sccm,稀释气体He 60sccm,工作压力450mτ,电极距离1.5厘米,电极温度35℃。刻蚀速率约75-80纳米/分,控制胶线宽50-55纳米。图2给出了灰化工艺后胶栅图形的SEM照片,灰化后的线宽为54.9纳米。
步骤4:氟化和烘烤,射频功率40瓦,CF4 100sccm,He 60sccm,工作压力500mτ,氟化时间40秒;氟化后置入90℃的烘箱,用30分钟升至130℃,恒温40分钟后,从130℃降至90℃取出,降温时间不少于40分钟。
步骤5:反应离子刻蚀TEOS SiO2,射频功率300瓦,CHF3/CF4/Ar=50sccm/10sccm/250sccm,工作压力200mτ,终点触发止,无过刻。
步骤6:湿法化学去胶,120℃,3#液去胶10分钟,3#液清洗10分钟,然后于60℃,用1#液清洗5分钟,去离子水冲洗10遍,热N2中甩干即可。3#液为H2SO4∶H2O2=5∶1;1#液为NH4OH∶H2O2∶H2O=0.8∶1∶5。
步骤7:湿化学腐蚀TEOS SiO2,腐蚀液配比HF(HF浓度为40%)/IPA/H2O=0.5%/0.02%/1,腐蚀速率约0.3纳米/秒,控制TEOS SiO2掩膜图形线宽20纳米级水平。图3给出了经掩膜修整工艺后的TEOS SiO2掩膜图形,线宽为21.3纳米。
图4给出了应用本发明研制成功的栅长27纳米CMOS器件的高分辨率透射电子显微镜的剖面照片。器件特性优良。

Claims (8)

1.一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法,形成的线宽为15-50纳米,其主要步骤为:
步骤1:在超薄栅介质上淀积多晶硅膜,然后淀积正硅酸乙酯热分解SiO2薄膜;
步骤2:用准分子激光或电子束曝光,光刻形成胶栅图形;
步骤3:胶的灰化,用氧等离子体对胶进行各向同性的刻蚀,射频功率30-100瓦,工作压力200-800mτ,反应气体氧气,流量20-80sccm,稀释气体氦气,流量30-120sccm,电极间距1-2厘米,电极温度30-40℃;
步骤4:用CF4气体氟化和烘烤;
步骤5:各向异性地反应离子刻蚀正硅酸乙酯热分解SiO2薄膜;
步骤6:用湿法化学去胶和清洗;于120℃,用体积比为H2SO4∶H2O2=4-6∶1的溶液去胶,时间10分钟;同一溶液清洗;于60℃用体积比为NH4OH∶H2O2∶H2O=0.7-0.9∶1∶4-6的溶液清洗5分钟;热N2气氛中甩干;
步骤7:室温下湿法化学腐蚀,腐蚀液为40%的氢氟酸/异丙醇/H2O=0.4-0.6%∶0.01-0.04%∶1,达到要求线宽止。
2.根据权利要求1所述的形成方法,其特征在于,其中步骤1中的栅介质厚度为1.2-5纳米,多晶硅膜厚为100-300纳米,TEOS SiO2膜厚50-100纳米。
3.根据权利要求1所述的形成方法,其特征在于,其中步骤2中使用的准分子激光波长为248或193纳米,用准分子激光专用胶;电子束曝光用电子束胶;显影后,形成胶的栅图形,线宽范围90-250纳米。
4.根据权利要求1所述的形成方法,其特征在于,其中步骤3的刻蚀时间根据胶厚度确定。
5.根据权利要求1所述的形成方法,其特征在于,其中步骤4中的射频功率30瓦-100瓦,CF4流量30-80sccm,工作压力200-800mτ,稀释气体氦气,流量50-150sccm,电极间距1-2厘米,电极温度30-40℃;烘烤温度125-135℃,烘烤时间35-45分钟。
6.根据权利要求1所述的形成方法,其特征在于,其中步骤5中采用的刻蚀气体为四氟化碳氟里昂-14/三氟甲烷/氩气,CF4流量6-30sccm,CHF3流量20-150sccm,Ar流量150-360sccm,工作压力100-300mτ,射频功率200-400瓦,电极间距1-2厘米,电极温度0℃。
7.根据权利要求1所述的形成方法,其特征在于,其中步骤6中的清洗还包括去离子水冲洗,热N2气氛中甩干。
8.根据权利要求1所述的形成方法,其特征在于,其中步骤7中的腐蚀时间根据需要去掉的厚度和腐蚀速率决定。
CNB2004100475327A 2004-05-21 2004-05-21 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法 Expired - Fee Related CN100342497C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100475327A CN100342497C (zh) 2004-05-21 2004-05-21 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100475327A CN100342497C (zh) 2004-05-21 2004-05-21 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法

Publications (2)

Publication Number Publication Date
CN1700421A true CN1700421A (zh) 2005-11-23
CN100342497C CN100342497C (zh) 2007-10-10

Family

ID=35476383

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100475327A Expired - Fee Related CN100342497C (zh) 2004-05-21 2004-05-21 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法

Country Status (1)

Country Link
CN (1) CN100342497C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100408970C (zh) * 2006-06-30 2008-08-06 西安交通大学 一种纳米多台阶高度样板的制备方法
CN101197262B (zh) * 2006-12-04 2010-06-09 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
CN101572290B (zh) * 2009-06-02 2010-09-08 中国科学院上海微***与信息技术研究所 柱状纳米加热电极的制备方法
CN101554991B (zh) * 2009-05-11 2012-01-18 北京大学 一种多样性纳米结构的加工方法
CN102543713A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种氧化硅栅极补偿隔离区刻蚀的方法
CN102618936A (zh) * 2012-03-21 2012-08-01 北京通美晶体技术有限公司 砷化镓表面化学腐蚀方法和化学腐蚀液
CN101767772B (zh) * 2010-01-29 2012-10-03 北京大学 一种在硅材料中形成纳米间隙的方法
CN107526190A (zh) * 2016-06-22 2017-12-29 信利(惠州)智能显示有限公司 一种ltps的制备工艺
CN110581170A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 具有Г型栅的GaN基MIS-HEMT器件及制备方法
CN112436038A (zh) * 2020-11-23 2021-03-02 安徽熙泰智能科技有限公司 一种硅基Micro OLED微显示器件新型像素定义层及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001054184A1 (en) * 2000-01-19 2001-07-26 Philips Semiconductors, Inc. Method for removing residues with reduced etching of oxide
CN1191391C (zh) * 2000-12-19 2005-03-02 中国科学院微电子中心 70纳米多晶硅栅刻蚀-氟化+反应离子刻蚀方法
US6534418B1 (en) * 2001-04-30 2003-03-18 Advanced Micro Devices, Inc. Use of silicon containing imaging layer to define sub-resolution gate structures
US6828205B2 (en) * 2002-02-07 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd Method using wet etching to trim a critical dimension

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100408970C (zh) * 2006-06-30 2008-08-06 西安交通大学 一种纳米多台阶高度样板的制备方法
CN101197262B (zh) * 2006-12-04 2010-06-09 中芯国际集成电路制造(上海)有限公司 栅极的制造方法
CN101554991B (zh) * 2009-05-11 2012-01-18 北京大学 一种多样性纳米结构的加工方法
CN101572290B (zh) * 2009-06-02 2010-09-08 中国科学院上海微***与信息技术研究所 柱状纳米加热电极的制备方法
CN101767772B (zh) * 2010-01-29 2012-10-03 北京大学 一种在硅材料中形成纳米间隙的方法
CN102543713A (zh) * 2012-02-28 2012-07-04 上海华力微电子有限公司 一种氧化硅栅极补偿隔离区刻蚀的方法
CN102543713B (zh) * 2012-02-28 2014-05-28 上海华力微电子有限公司 一种氧化硅栅极补偿隔离区刻蚀的方法
CN102618936A (zh) * 2012-03-21 2012-08-01 北京通美晶体技术有限公司 砷化镓表面化学腐蚀方法和化学腐蚀液
CN102618936B (zh) * 2012-03-21 2015-01-14 北京通美晶体技术有限公司 砷化镓表面化学腐蚀方法和化学腐蚀液
CN107526190A (zh) * 2016-06-22 2017-12-29 信利(惠州)智能显示有限公司 一种ltps的制备工艺
CN110581170A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 具有Г型栅的GaN基MIS-HEMT器件及制备方法
WO2021027242A1 (zh) * 2019-08-13 2021-02-18 中山市华南理工大学现代产业技术研究院 具有Г型栅的 GaN 基 MIS-HEMT 器件及制备方法
CN112436038A (zh) * 2020-11-23 2021-03-02 安徽熙泰智能科技有限公司 一种硅基Micro OLED微显示器件新型像素定义层及其制备方法

Also Published As

Publication number Publication date
CN100342497C (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
US6924191B2 (en) Method for fabricating a gate structure of a field effect transistor
CN100334693C (zh) 15-50纳米线宽多晶硅栅的刻蚀方法
TWI326896B (en) Amorphous carbon etch stop layer for contact hole etch process
CN100342497C (zh) 一种纳米线宽多晶硅栅刻蚀掩膜图形的形成方法
TWI460787B (zh) 在蝕刻層上圖型化特徵部之方法
US20040018738A1 (en) Method for fabricating a notch gate structure of a field effect transistor
KR20120104441A (ko) 결정질 실리콘 기판의 표면 준비를 포함하는 광기전력 전지의 제조 방법
CN100524782C (zh) 一种具有金属硅化物纳米结构的材料及其制作方法
TW200411766A (en) Method for fabricating an ultra shallow junction of a field effect transistor
CN109690735B (zh) 用于高纵横比结构的剥离方法
TW200836260A (en) De-fluoridation process
CN102931073B (zh) 一种半导体器件的制作方法
EP0940846A1 (en) Method for stripping ion implanted photoresist layer
CN106935635B (zh) 半导体结构的形成方法
TWI652368B (zh) 去除晶片上的二氧化矽的方法及積體電路製造製程
TWI234881B (en) Phosphoric acid free process for polysilicon gate definition
CN106486365B (zh) 半导体器件的形成方法
CN104078366A (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN102446724B (zh) 一种制作栅极的方法
JP3575240B2 (ja) 半導体装置の製造方法
JPH07169754A (ja) 半導体装置のエッチング損傷を減少させるための方法
JP3160961B2 (ja) ドライエッチング方法
CN101572217A (zh) 刻蚀后的灰化方法及刻蚀结构的形成方法
CN101017781A (zh) 异质结双极晶体管t型发射极金属图形制作方法的改进
JP2001015504A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130329

Owner name: INST OF MICROELECTRONICS, C. A. S

Effective date: 20130329

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20130329

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) Corp.

Patentee after: Institute of Microelectronics of the Chinese Academy of Sciences

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071010

Termination date: 20180521

CF01 Termination of patent right due to non-payment of annual fee