CN102403455A - 制作相变存储器元件的方法 - Google Patents

制作相变存储器元件的方法 Download PDF

Info

Publication number
CN102403455A
CN102403455A CN2010102880953A CN201010288095A CN102403455A CN 102403455 A CN102403455 A CN 102403455A CN 2010102880953 A CN2010102880953 A CN 2010102880953A CN 201010288095 A CN201010288095 A CN 201010288095A CN 102403455 A CN102403455 A CN 102403455A
Authority
CN
China
Prior art keywords
layer
photoresist pattern
organic antireflection
phase change
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102880953A
Other languages
English (en)
Inventor
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010102880953A priority Critical patent/CN102403455A/zh
Publication of CN102403455A publication Critical patent/CN102403455A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种制作相变存储器元件的方法，包括：提供前端器件结构，前端器件结构包括底部电极，底部电极暴露在前端器件结构的表面；在前端器件结构上依次形成有机抗反射层、光刻胶图案，其中，光刻胶图案位于底部电极的正上方；对光刻胶图案和有机抗反射层进行刻蚀，以缩小光刻胶图案和有机抗反射层的线宽；在前端器件结构的表面上未被剩余的光刻胶图案和有机抗反射层覆盖的区域形成绝缘层；去除剩余的光刻胶图案和有机抗反射层，以形成开口；在绝缘层上形成第二介电层和相变层，相变层位于底部电极的正上方，并填充开口；以及在第二介电层和相变层上形成第三介电层和顶部电极，顶部电极位于相变层上对准底部电极的位置。

Description

制作相变存储器元件的方法
技术领域
本发明涉及半导体制造工艺，特别涉及一种制作相变存储器元件的方法。
背景技术
相变材料(例如Ge-Sb-Te相变材料)通过电脉冲引起的局部发热而将其相态转变为晶态和非晶态，相变存储器就是利用这一特性存储二进制信息的半导体器件。相变存储器是基于电阻的存储器，通过相变材料在晶态和非晶态间的转换而相应呈现低阻和高阻的电阻特性来达到存储二进制信息的目的。在相变存储器中，存储二进制信息的存储单元包括相变层和电极。
图1是现有技术的相变存储器元件的截面图。如图1所示，相变存储器元件100包括底部电极101、相变层102和顶部电极103。不同强度的电流流经相变层102，通过电流流过相变层102所产生的热效应将相变材料由晶态(SET态)转变为非晶态(RESET态)，即可以对相变材料进行复位(RESET)操作。而将相变材料由非晶态转变为晶态的操作相应称为置位(SET)。当进行SET操作时，需要施加一个长且强度中等的电压或电流脉冲，使相变材料的温度升高到结晶温度以上、熔化温度以下，并保持一定的时间(一般大于50ns)，使相变材料由非晶态转化为晶态，由高阻变为低阻。当进行RESET操作时，需要施加一个短而强的电流脉冲，将电能转变成热能，使相变材料的温度升高到熔化温度以上，经快速冷却就可以实现相变材料的由晶态向非晶态的转化，即由低阻变为高阻，从而实现基于电阻的存储器功能。
在相变存储器元件中，相变层从晶态到非晶态的转变过程需要较高的温度。一般情况下，通过底部电极对相变层进行加热，顶部电极仅仅起到互连的作用，因此，底部电极对相变层的加热效果的好坏直接影响到相变存储器元件的读写速率。为了获得良好的加热效果，相变存储器元件一般采用较大的驱动电流，其写操作电流要达到1mA左右，但是驱动电流不能无限制地上升，大驱动电流会造成***驱动电路以及逻辑器件的小尺寸化困难。还有一种提高加热效果的方法是，缩小底部电极与相变层的接触面积，提高接触电阻。然而现有工艺中，底部电极的形成过程主要是先在层间介电层中形成孔，然后填充金属。通常刻蚀形成孔的顶部宽度都大于底部宽度，导致所形成的底部电极呈倒喇叭状，因此难以进一步缩小底部电极与相变层之间的接触面积。另外，由于光刻机曝光极限的限制，仅由光刻无法定义出满足工艺要求的底部电极。
因此，需要一种方法，通过减小底部电极与相变层之间的接触面积，来提高底部电极对相变层的加热效率，从而提高相变存储器元件的读写速度。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明提供了一种制作相变存储器元件的方法，包括：a)提供前端器件结构，所述前端器件结构包括底部电极，所述底部电极暴露在所述前端器件结构的表面；b)在所述前端器件结构上依次形成有机抗反射层、光刻胶图案，其中，所述光刻胶图案位于所述底部电极的正上方；c)对所述光刻胶图案和所述有机抗反射层进行刻蚀，以缩小所述光刻胶图案和所述有机抗反射层的线宽；d)在所述前端器件结构的表面上未被剩余的所述光刻胶图案和所述有机抗反射层覆盖的区域形成绝缘层；e)去除剩余的所述光刻胶图案和所述有机抗反射层，以形成开口；f)在所述绝缘层上形成第二介电层和相变层，其中，所述第二介电层包围所述相变层的四周，所述相变层位于所述底部电极的正上方，并填充所述开口；以及g)在所述第二介电层和所述相变层上形成第三介电层和顶部电极，其中，所述第三介电层包围所述顶部电极的四周，所述顶部电极位于所述相变层上对准所述底部电极的位置。
优选地，c)步骤中，所述刻蚀包括各向异性刻蚀和各向同性刻蚀。
优选地，所述各向异性刻蚀过程中通入Cl2、HBr、CF4、O2中的至少两种气体，或者N2和H2的混合气体，并且偏压功率为100-500W。
优选地，所述各向同性刻蚀过程中通入O2或Cl2，并且偏压功率为0-50W。
优选地，所述各向同性刻蚀过程中还通入HBr和CH2F2。
优选地，剩余的所述光刻胶图案和所述有机抗反射层的线宽为5-40nm。
优选地，所述绝缘层是通过选择性沉积法形成的。
优选地，所述选择性沉积法为化学液相沉积。
优选地，所述绝缘层的材料是氧化硅。
优选地，所述有机抗反射层的厚度为30-100nm。
优选地，所述绝缘层的厚度小于或等于所述有机抗反射层的厚度。
优选地，在e)步骤与f)步骤之间，还包括对形成有所述绝缘层的前端器件结构进行清洗的步骤。
优选地，剩余的所述光刻胶图案和所述有机抗反射层采用灰化的方式去除。
根据发明的方法，能够有效减小底部电极与相变层之间的接触面积，提高底部电极对相变层的加热效率，从而提高相变存储器元件的读写速度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1是现有技术的相变存储器元件的截面图；
图2A-2F是根据本发明一个实施例制作相变存储器元件的方法流程中各步骤的截面图；
图3是根据本发明一个实施例制作相变存储器元件的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何来制作相变存储器元件的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图2A-2F是根据本发明一个实施例制作相变存储器元件的方法流程中各步骤的截面图。
如图2A所示，提供前端器件结构200。首先，提供形成有栅极、源极、漏极以及层间介质层等结构的基底201，为简化起见，所述结构在图中均未示出。其中，层间介质层的材料可以选择为低k(介电常数)材料。层间介质层中具有至少一个露出上表面的由导电材料做成的导电插销，例如钨插销。然后，在基底201的表面上形成第一介电层202和底部电极202a，其中底部电极202a暴露在前端器件结构200的表面，且位于导电插销的正上方。第一介电层202的材料可以是氧化物，例如氧化硅，形成方式可以是化学气相沉积法(CVD)等。底部电极202a的材料可以是掺杂多晶硅、W、TiN或TiAlN，还可以是其它硅化物材料，该硅化物材料可以是包含Ag、Au、Al、Cu、Cr、Co、Ni、Ti、Sb、V、Mo、Ta、Nb、Ru、W、Pt、Pd、Zn和Mg中的至少一种的硅化物，优选为WSi。形成底部电极202a的方法可以为先在第一介电层202中定义出底部电极图案的开口，然后将底部电极材料填充到所述开口中。基底201、底部电极202a和第一介电层202共同构成前端器件结构200。
如图2B所示，在前端器件结构200上形成厚度为30-100nm的有机抗反射层203。在有机抗反射层203上形成光刻胶层，然后经曝光、显影等工艺形成光刻胶图案204。其中，光刻胶图案204位于底部电极202a的正上方。经曝光、显影等工艺定义的光刻胶图案204的线宽(D)通常为50-100nm。
如图2C所示，对光刻胶图案204和有机抗反射层203进行刻蚀，以缩小光刻胶图案204和有机抗反射层203的线宽。所述刻蚀包括各向异性刻蚀和各向同性刻蚀，具体地，所述刻蚀包括对有机抗反射层203的各向异性刻蚀和各向同性刻蚀，以及对光刻胶图案204的各向同性刻蚀。下面将具体描述所述刻蚀的步骤。
根据本发明一个实施方式，所述刻蚀过程包括：以光刻胶图案204为掩膜，对有机抗反射层203进行各向异性刻蚀，以将光刻胶图案204转移至有机抗反射层203；对光刻胶图案204和有机抗反射层203进行各向同性刻蚀，以缩小光刻胶图案204和有机抗反射层203的线宽至d。
根据本发明另一个实施方式，所述刻蚀过程包括：对光刻胶图案204进行各向同性刻蚀，以缩小光刻胶图案204的线宽至d；以线宽为d的光刻胶图案204为掩膜，对有机抗反射层203进行各向异性刻蚀，以将线宽为d的光刻胶图案204转移至有机抗反射层203。
上述刻蚀均可以采用干法刻蚀。
对于有机抗反射层203的各向异性刻蚀，可以通入Cl2、HBr、CF4、O2中的至少两种气体，或者N2和H2的混合气体，偏压功率为100-500W。根据本发明一个实施方式，各向异性刻蚀的气体包含HBr和CF4，HBr的流速为50-100sccm，CF4的流速为20-80sccm。其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1cm3/min)的流量。
对于光刻胶图案204和/或有机抗反射层203的各向同性刻蚀，可以采用O2或Cl2。此外，各向同性刻蚀的气体还可以包含HBr和CH2F2。偏压功率为0-50W，优选为0W。根据本发明一个实施方式，各向同性刻蚀的气体包含O2、CH2F2和HBr。其中，O2的流速为10-100sccm，HBr的流速为0-80sccm，CH2F2的流速为10-20sccm。
另外，各向同性刻蚀和各向异性刻蚀的气体中还可以包含惰性气体，以起到保持腔内压力和稀释等作用。经过上述工艺处理后，剩余的光刻胶图案204和有机抗反射层203的线宽(d)为5-40nm。
如图2D所示，在前端器件结构200的表面上未被剩余的光刻胶图案204和有机抗反射层203覆盖的区域形成绝缘层205。形成绝缘层205的方法为选择性沉积法，即对于前端器件结构200来说，仅在未被剩余的光刻胶图案204和有机抗反射层203覆盖的区域形成绝缘层205，而不在剩余的光刻胶图案204上形成绝缘层。所述选择性沉积法例如是化学液相沉积等。绝缘层205的材料可以是氧化硅。绝缘层205的厚度需小于或等于有机抗反射层203的厚度。
如图2E所示，去除剩余的光刻胶图案204和有机抗反射层203，以形成开口210。剩余的光刻胶图案204和有机抗反射层203可以采用灰化等方式去除。然后，可选地，对形成有绝缘层205的前端器件结构200进行清洗，以去除开口210内及绝缘层205表面上的残留物。
如图2F所示，在绝缘层205的表面上形成第二介电层206和相变层206a。第二介电层206包围相变层206a的四周。相变层206a位于底部电极202a的正上方，并且相变层206a填充开口210。接着，在第二介电层206和相变层206a上形成第三介电层207和顶部电极207a。第三介电层207包围顶部电极207a的四周。顶部电极207a位于相变层206a上对准底部电极202a的位置，从而完成相变存储器元件的制作。
根据本发明的实施方式制作的相变存储器元件，通过在相变层和底部电极之间形成具有开口的绝缘层，来缩小了相变层和底部电极的接触面积，从而提高了两者的接触电阻。当通过底部电极对相变层进行加热时，获得良好的加热效果，因此，提高了相变存储器的读写速度，而且两者的接触面积可以通过工艺进行调整，简单方便，易于生产制造。
如图3所示，为根据本发明实施例的制作相变存储器元件的工艺流程图。在步骤301中，提供前端器件结构，所述前端器件结构包括第一介电层和底部电极，底部电极暴露在前端器件结构的表面。在步骤302中，在前端器件结构上依次形成有机抗反射层和光刻胶图案，其中，光刻胶图案位于底部电极的正上方。在步骤303中，对光刻胶图案和有机抗反射层进行刻蚀，以缩小光刻胶图案和有机抗反射层的线宽。所述刻蚀包括对有机抗反射层的各向异性刻蚀和各向同性刻蚀。在步骤304中，在前端器件结构表面上未被剩余的光刻胶图案和有机抗反射层覆盖的区域形成绝缘层。在步骤305中，去除剩余的光刻胶图案和有机抗反射层，以形成开口。在步骤306中，在绝缘层上形成第二介电层和相变层。第二介电层包围相变层的四周，相变层位于底部电极的正上方，并且相变层填充开口。在第二介电层和相变层上形成第三介电层和顶部电极。第三介电层包围顶部电极的四周，顶部电极位于相变层上对准底部电极的位置。完成相变存储器元件的制作。
根据如上所述的实施例制造的相变存储器元件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式动态随机存取存储器)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (13)

1.一种制作相变存储器元件的方法，包括：
a)提供前端器件结构，所述前端器件结构包括底部电极，所述底部电极暴露在所述前端器件结构的表面；
b)在所述前端器件结构上依次形成有机抗反射层、光刻胶图案，其中，所述光刻胶图案位于所述底部电极的正上方；
c)对所述光刻胶图案和所述有机抗反射层进行刻蚀，以缩小所述光刻胶图案和所述有机抗反射层的线宽；
d)在所述前端器件结构的表面上未被剩余的所述光刻胶图案和所述有机抗反射层覆盖的区域形成绝缘层；
e)去除剩余的所述光刻胶图案和所述有机抗反射层，以形成开口；
f)在所述绝缘层上形成第二介电层和相变层，其中，所述第二介电层包围所述相变层的四周，所述相变层位于所述底部电极的正上方，并填充所述开口；以及
g)在所述第二介电层和所述相变层上形成第三介电层和顶部电极，其中，所述第三介电层包围所述顶部电极的四周，所述顶部电极位于所述相变层上对准所述底部电极的位置。
2.如权利要求1所述的方法，其特征在于，c)步骤中，所述刻蚀包括各向异性刻蚀和各向同性刻蚀。
3.如权利要求2所述的方法，其特征在于，所述各向异性刻蚀过程中通入Cl2、HBr、CF4、O2中的至少两种气体，或者N2和H2的混合气体，并且偏压功率为100-500W。
4.如权利要求2所述的方法，其特征在于，所述各向同性刻蚀过程中通入O2或Cl2，并且偏压功率为0-50W。
5.如权利要求4所述的方法，其特征在于，所述各向同性刻蚀过程中还通入HBr和CH2F2。
6.如权利要求1所述的方法，其特征在于，剩余的所述光刻胶图案和所述有机抗反射层的线宽为5-40nm。
7.如权利要求1所述的方法，其特征在于，所述绝缘层是通过选择性沉积法形成的。
8.如权利要求7所述的方法，其特征在于，所述选择性沉积法为化学液相沉积。
9.如权利要求1所述的方法，其特征在于，所述绝缘层的材料是氧化硅。
10.如权利要求1所述的方法，其特征在于，所述有机抗反射层的厚度为30-100nm。
11.如权利要求1所述的方法，其特征在于，所述绝缘层的厚度小于或等于所述有机抗反射层的厚度。
12.如权利要求1所述的方法，其特征在于，在e)步骤与f)步骤之间，还包括对形成有所述绝缘层的前端器件结构进行清洗的步骤。
13.如权利要求1所述的方法，其特征在于，剩余的所述光刻胶图案和所述有机抗反射层采用灰化的方式去除。
CN2010102880953A 2010-09-17 2010-09-17 制作相变存储器元件的方法 Pending CN102403455A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102880953A CN102403455A (zh) 2010-09-17 2010-09-17 制作相变存储器元件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102880953A CN102403455A (zh) 2010-09-17 2010-09-17 制作相变存储器元件的方法

Publications (1)

Publication Number Publication Date
CN102403455A true CN102403455A (zh) 2012-04-04

Family

ID=45885445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102880953A Pending CN102403455A (zh) 2010-09-17 2010-09-17 制作相变存储器元件的方法

Country Status (1)

Country Link
CN (1) CN102403455A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728340A (zh) * 2004-07-29 2006-02-01 应用材料有限公司 用于制造场效应晶体管门极结构的工艺整合的组合工具和方法
US20080131994A1 (en) * 2006-12-01 2008-06-05 Heon Yong Chang Method for manufacturing phase change memory device which can stably form an interface between a lower electrode and a phase change layer
US20090261313A1 (en) * 2008-04-22 2009-10-22 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
CN101572290A (zh) * 2009-06-02 2009-11-04 中国科学院上海微***与信息技术研究所 柱状纳米加热电极的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728340A (zh) * 2004-07-29 2006-02-01 应用材料有限公司 用于制造场效应晶体管门极结构的工艺整合的组合工具和方法
US20080131994A1 (en) * 2006-12-01 2008-06-05 Heon Yong Chang Method for manufacturing phase change memory device which can stably form an interface between a lower electrode and a phase change layer
US20090261313A1 (en) * 2008-04-22 2009-10-22 Macronix International Co., Ltd. Memory cell having a buried phase change region and method for fabricating the same
CN101572290A (zh) * 2009-06-02 2009-11-04 中国科学院上海微***与信息技术研究所 柱状纳米加热电极的制备方法

Similar Documents

Publication Publication Date Title
KR100808365B1 (ko) 상 변화 메모리 셀 내에 상 변화층 형성
US8933536B2 (en) Polysilicon pillar bipolar transistor with self-aligned memory element
US8440535B2 (en) Forming a phase change memory with an ovonic threshold switch
US7439536B2 (en) Phase change memory cell with tubular heater and manufacturing method thereof
US7317201B2 (en) Method of producing a microelectronic electrode structure, and microelectronic electrode structure
US7566646B2 (en) Three dimensional programmable device and method for fabricating the same
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
TWI427773B (zh) 具有上下側壁接觸之相變化記憶胞
US8030635B2 (en) Polysilicon plug bipolar transistor for phase change memory
US20070158698A1 (en) Process for manufacturing a phase change selection device with reduced current leakage, and phase change selection device, in particular for phase change memory devices
US20070279974A1 (en) Forming heaters for phase change memories with select devices
TW201005936A (en) Fully self-aligned pore-type memory cell having diode access device
JP2008078663A (ja) 互いに異なる相変化物質を備えたメモリセルを有する相変化メモリ素子、それに関連した方法及びシステム
JP2006190941A (ja) 相変化メモリおよびその製造方法
US9425395B2 (en) Method of fabricating a variable resistance memory device
TW201104872A (en) Variable and reversible resistive element, non-volatile memory device and methods for operating and manufacturing the non-volatile memory device
CN101483185B (zh) 存储器单元和存储器阵列
CN102347442A (zh) 一种制作相变存储器件结构的方法
CN102403454A (zh) 一种制作相变存储器元件的方法
US20090161406A1 (en) Non-volatile memory and method for fabricating the same
TW200913152A (en) Phase change memory array and fabrications thereof
CN102386324A (zh) 一种制作相变存储器元件的方法
CN102376881B (zh) 用于制作相变随机存取存储器存储单元的方法
CN102386323A (zh) 一种相变存储器元件及其制作方法
CN102403455A (zh) 制作相变存储器元件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130107

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120404