CN101546728A - 一种纳米级柱状相变存储器单元阵列的制备方法 - Google Patents
一种纳米级柱状相变存储器单元阵列的制备方法 Download PDFInfo
- Publication number
- CN101546728A CN101546728A CN200910050396A CN200910050396A CN101546728A CN 101546728 A CN101546728 A CN 101546728A CN 200910050396 A CN200910050396 A CN 200910050396A CN 200910050396 A CN200910050396 A CN 200910050396A CN 101546728 A CN101546728 A CN 101546728A
- Authority
- CN
- China
- Prior art keywords
- phase change
- change memory
- memory cell
- cell array
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种纳米级柱状相变存储器单元阵列的制备方法，包括：在底电极材料衬底上沉积一层金属薄膜；利用亚微米CMOS标准工艺曝光技术，制备出光刻胶图形；利用反应离子刻蚀技术中O2气体，对光刻胶的形貌进行修整，将光刻胶直径调整到50nm左右；再用等离子刻蚀的技术刻蚀金属薄膜和相变材料的复合结构形成柱状结构；清洗光刻胶，即得纳米柱状电极形貌；沉积一层绝缘材料覆盖住上述结构，然后用化学机械抛光的方法抛平表面，停留在金属薄膜上；再沉积上电极材料，通过刻蚀的方法形成上电极图形，即得纳米级柱状相变存储器单元阵列。该方法不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。
Description
技术领域
本发明属电子存储材料纳米阵列的制备领域，特别是涉及一种纳米级柱状相变存储器单元阵列的制备方法。
背景技术
基于硫系半导体合金材料的相变存储器(C-RAM，Chalcogenide random access memory)具有驱动电压低，功耗小，读写速度快，存储密度高，与CMOS标准工艺兼容性好，非挥发性等突出特点，成为世界各大公司、研究机构的关注的焦点。自2003年起，国际半导体工业协会一直认为相变存储器最有可能取代SRAM、DRAM、FLASH等当今主流产品而成为下一代非挥发性半导体存储器。目前国际上主要的半导体公司都在致力于相变存储器的研究开发，主要研究单位有Ovonyx、Intel、Samsung、ST Micron、Hitachi、AMD等，其中以Sansung最具代表性，他们于2006年利用90nm工艺线成功研制出512M相变存储器。
要想实现相变存储器的产业化，相变存储器就必须往高速、高密度、低压、低功耗方向发展，以取代现有的存储技术。而相变存储器最核心的部分就是相变材料发生相变、实现存储功能的区域，也就是与加热电极接触的面积大小，因为其直接决定相变存储器的驱动电压、功耗以及集成度。另一方面，数十年来微电子工艺按照摩尔定律迅速发展，国际上许多大公司在研发45nm、32nm等CMOS工艺线，其制作流程越来越复杂，制造成本也越来越高。本发明就是针对如何避免直接使用100nm以下曝光技术和降低成本，为制备出直径100nm以下的柱状相变材料，以及制备新型的纳米相变存储器阵列提出了一种实用的新方法。
发明内容
本发明所要解决的技术问题是提供一种纳米级柱状相变存储器单元阵列的制备方法，该方法不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗。
本发明的一种纳米级柱状相变存储器单元阵列的制备方法，包括：
(1)首先在底电极材料衬底上沉积一层厚度为200～400nm金属薄膜；
(2)在步骤(1)获得的结构上利用亚微米CMOS标准工艺曝光技术，制备出直径为200nm～300nm的光刻胶图形；
(3)利用反应离子刻蚀技术中O2气体，对光刻胶的形貌进行修整，将光刻胶直径调整到45nm～55nm；
(4)利用等离子刻蚀的技术刻蚀金属薄膜和相变材料的复合结构形成柱状电极结构；
(5)最后清洗光刻胶，即得直径50nm的纳米柱状电极形貌；
(6)在上述直径50nm以下的柱状纳米阵列上沉积一层绝缘材料覆盖住(5)所得结构，然后用化学机械抛光的方法抛平表面，停留在金属薄膜上；
(7)在上述结构上沉积电极材料，通过刻蚀的方法形成上电极图形，即得纳米级柱状相变存储器单元阵列。
步骤(1)中所述的金属薄膜分上下两层，下层为厚度100～300nm的相变合金材料，即GeSbTe合金系，SbTe合金系，GeTe合金系，GeSb合金系，SiSbTe合金系，SiTe合金系，SiSb合金系或者以上系列相变材料通过掺杂N，O，Si，Sn，In形成的合金；上层为厚度100nm的金属材料，即TiN、Ti、、或W；
步骤(2)中所述的亚微米范围为0.13um～0.25um；
步骤(6)中所述的绝缘材料为SiO2、SiNx或Al2O3；
步骤(1)和(7)中所述的电极材料为Ti、TiN、W、Al或Cu；
步骤(3)中的刻蚀的方法修整光刻胶掩膜图形，最终决定了纳米柱状相变材料的直径；
步骤(4)中的反应离子刻蚀的方法形成柱状相变材料，有利于侧墙光滑度和垂直度好的纳米柱状相变材料。
本发明利用亚微米(0.13um，0.18um，0.25um等)CMOS标准工艺曝光技术基础上，通过休整光刻胶掩膜的方法，制备出50nm左右的纳米柱状相变材料，从而减小了相变操作单元的面积，降低了相变存储器的功耗。
有益效果
(1)本发明不仅避免了直接使用100nm以下曝光技术的困难，降低了制造成本，更重要的是降低了相变存储器的操作电流和功耗，为相变存储器的高速、高密度、低压、低功耗发展方向奠定了基础；
(2)该纳米级柱状相变存储器单元不仅适用于制备相变存储器的相变材料纳米阵列，同样适用于制备其他电子器件特别是纳电子器件所需的纳米尺度的材料薄膜，具有很大的应用价值。
附图说明
图1为底电极材料衬底上沉积一层GST/TiN的剖面结构示意图(其中，电极衬底1，GST2，TiN3，光刻胶4，绝缘材料5，上电极6)
图2在亚微米(0.13um，0.18um，0.25um等)CMOS标准工艺曝光技术基础上，形成200nm左右的光刻胶掩膜示意图；
图3利用反应离子刻蚀方法休整光刻胶达到50nm左右的剖面结构示意图；
图4利用反应离子刻蚀方法刻蚀形成GST/TiN电极后的剖面结构示意图；
图5清洗光刻胶后得到柱状相变材料纳米阵列的剖面结构示意图；
图6利用所得柱状相变材料纳米阵列制备的完整的单元器件结构剖面示意图。
具体实施方式
下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。
实施例1
(1)首先在底电极材料衬底上沉积一层150nm/100nm的GST/TiN薄膜；
(2)在步骤(1)获得的结构上利用0.18微米工艺曝光技术制备出200nm～300nm左右的光刻胶图形；
(3)利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到50nm左右；
(4)利用等离子刻蚀的技术刻蚀GST/TiN形成柱状相变材料纳米阵列；
(5)最后清洗光刻胶，得到GST/TiN柱状相变材料纳米阵列形貌；
(6)在上述直径在50nm以下的柱状纳米阵列上沉积一层绝缘材料覆盖住(5)所得结构，然后用化学机械抛光的方法抛平表面，停留在TiN上；
(7)沉积上电极材料TiN，通过刻蚀的方法形成上电极图形，这样就制备出完整的相变存储器单元器件。
实施例1
(1)首先在底电极材料衬底上沉积一层300nm/100nm的SiSbTe/W薄膜；
(2)在步骤(1)获得的结构上利用0.25微米工艺曝光技术制备出200nm～300nm左右的光刻胶图形；
(3)利用反应离子刻蚀技术中O2气体修整光刻胶的形貌，将光刻胶图形尺寸缩小到50nm左右；
(4)利用等离子刻蚀的技术刻蚀SiSbTe/W形成柱状相变材料纳米阵列；
(5)最后清洗光刻胶，得到SiSbTe/W柱状相变材料纳米阵列形貌；
(6)在上述直径在50nm以下的柱状纳米阵列上沉积一层绝缘材料Al2O3覆盖住(5)所得结构，然后用化学机械抛光的方法抛平表面，停留在W上；
(7)沉积上电极材料W，通过刻蚀的方法形成上电极图形，这样就制备出完整的相变存储器单元器件。
实施例2
将实施例1步骤(1)中的TiN换成Ti等金属材料，利用相同的工艺条件也可以得到50nm左右的柱状纳米电极。
实施例3
将实施例1步骤(1)中的GST换成其他相变材料也可，如GeSbTe合金系，SbTe合金系，GeTe合金系，GeSb合金系，SiTe合金系，SiSb合金系，或者以上系列相变材料通过掺杂N，O，Si等形成的合金。
实施例4
将实施例1步骤(6)中的绝缘材料SiO2换成其他体系，如SiNx。
实施例5
将实施例1步骤(6)中的上电极材料可以是Ti、Al、Cu等起到导电作用的金属材料。
Claims (7)
1.一种纳米级柱状相变存储器单元阵列的制备方法，包括：
(1)首先在底电极材料衬底上沉积一层厚度为200～400nm金属薄膜；
(2)在步骤(1)获得的结构上利用亚微米CMOS标准工艺曝光技术，制备出直径为200nm～300nm的光刻胶图形；
(3)利用反应离子刻蚀技术中O2气体，对光刻胶的形貌进行修整，将光刻胶直径调整到45nm～55nm；
(4)利用等离子刻蚀的技术刻蚀金属薄膜和相变材料复合结构形成柱状电极结构；
(5)清洗光刻胶，即得直径50nm的纳米柱状电极形貌；
(6)在上述直径50nm以下的柱状纳米阵列上沉积一层绝缘材料覆盖住(5)所得结构，然后用化学机械抛光的方法抛平表面，停留在金属薄膜上；
(7)在上述结构上沉积上电极材料，通过刻蚀的方法形成上电极图形，即得纳米级柱状相变存储器单元阵列。
2.根据权利要求1所述的一种纳米级柱状相变存储器单元阵列的制备方法，其特征在于：步骤(1)中所述的金属薄膜分上下两层，下层为厚度100～300nm的相变合金材料，即GeSbTe合金系，SbTe合金系，GeTe合金系，GeSb合金系，SiSbTe合金系，SiTe合金系，SiSb合金系或者以上系列相变材料通过掺杂N，O，Si，Sn，In形成的合金；上层为厚度100nm的金属材料，即TiN、Ti、、或W。
3.根据权利要求1所述的一种纳米级柱状相变存储器单元阵列的制备方法，其特征在于：步骤(2)中所述的亚微米范围为0.13um～0.25um。
4.根据权利要求1所述的一种纳米级柱状相变存储器单元阵列的制备方法，其特征在于：步骤(6)中所述的绝缘材料为SiO2、SiNx或Al2O3。
5.根据权利要求1所述的一种纳米级柱状相变存储器单元阵列的制备方法，其特征在于：步骤(1)和(7)中所述的电极材料为Ti、TiN、W、Al或Cu。
6.根据权利要求1所述的一种纳米级柱状相变存储器单元阵列的制备方法，其特征在于：步骤(3)中的刻蚀的方法修整光刻胶掩膜图形，最终决定了纳米柱状相变材料的直径。
7.根据权利要求1所述的一种纳米级柱状相变存储器单元阵列的制备方法，其特征在于：步骤(4)中的反应离子刻蚀的方法形成柱状相变材料，有利于侧墙光滑度和垂直度好的纳米柱状相变材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910050396A CN101546728A (zh) | 2009-04-30 | 2009-04-30 | 一种纳米级柱状相变存储器单元阵列的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910050396A CN101546728A (zh) | 2009-04-30 | 2009-04-30 | 一种纳米级柱状相变存储器单元阵列的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101546728A true CN101546728A (zh) | 2009-09-30 |
Family
ID=41193760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910050396A Pending CN101546728A (zh) | 2009-04-30 | 2009-04-30 | 一种纳米级柱状相变存储器单元阵列的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101546728A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098934A (zh) * | 2016-07-05 | 2016-11-09 | 同济大学 | 一种掺氧GeSb纳米相变薄膜及其制备方法和应用 |
| CN110989301A (zh) * | 2019-12-02 | 2020-04-10 | 苏州科技大学 | 基于干式显影和金属掺杂Sb2Te光刻胶的光刻方法 |
| CN113097058A (zh) * | 2021-06-09 | 2021-07-09 | 晶芯成(北京)科技有限公司 | 半导体器件及其制备方法 |
| CN118226581A (zh) * | 2024-05-21 | 2024-06-21 | 中山大学 | 一种硫系相变材料异质集成波导器件的制备方法 |
-
2009
- 2009-04-30 CN CN200910050396A patent/CN101546728A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098934A (zh) * | 2016-07-05 | 2016-11-09 | 同济大学 | 一种掺氧GeSb纳米相变薄膜及其制备方法和应用 |
| CN106098934B (zh) * | 2016-07-05 | 2019-05-14 | 同济大学 | 一种掺氧GeSb纳米相变薄膜及其制备方法和应用 |
| CN110989301A (zh) * | 2019-12-02 | 2020-04-10 | 苏州科技大学 | 基于干式显影和金属掺杂Sb2Te光刻胶的光刻方法 |
| CN110989301B (zh) * | 2019-12-02 | 2023-05-12 | 苏州科技大学 | 基于干式显影和金属掺杂Sb2Te光刻胶的光刻方法 |
| CN113097058A (zh) * | 2021-06-09 | 2021-07-09 | 晶芯成(北京)科技有限公司 | 半导体器件及其制备方法 |
| CN118226581A (zh) * | 2024-05-21 | 2024-06-21 | 中山大学 | 一种硫系相变材料异质集成波导器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101567420B (zh) | 相变存储器加热电极的制备方法 | |
| CN100461484C (zh) | 相变存储器存储单元及其制备方法 | |
| CN101267017B (zh) | 一种管状相变存储器单元结构及制作方法 | |
| CN100530739C (zh) | 相变材料呈环形的相变存储器器件单元及制备方法 | |
| CN101335328B (zh) | 一种相变存储器器件单元结构及其制作方法 | |
| CN100517743C (zh) | 一种抗辐照高可靠的相变存储器器件单元及其制作方法 | |
| CN101546728A (zh) | 一种纳米级柱状相变存储器单元阵列的制备方法 | |
| CN102810636A (zh) | 具有类超晶格结构的相变存储单元及其制备方法 | |
| CN105514268A (zh) | 一种高开关比阻变存储器及其制备方法 | |
| CN104347800B (zh) | 一种相变存储器选通管及其存储单元 | |
| CN103904214B (zh) | 一种二维相变存储器单元结构及其制造方法 | |
| CN101689603A (zh) | 电子元件及其制造方法 | |
| CN101818294A (zh) | 纳米复合相变材料、制备方法及其优选方法 | |
| CN100442566C (zh) | 一种相变化存储器及其制造方法 | |
| CN101572290B (zh) | 柱状纳米加热电极的制备方法 | |
| CN101494196B (zh) | 低压低功耗、高密度相变存储器单元阵列的制备方法 | |
| CN100397561C (zh) | 一种纳米相变存储器器件单元的制备方法 | |
| CN101567421A (zh) | 柱状相变材料纳米阵列及其制备方法 | |
| CN101150089A (zh) | 单壁碳纳米管器件集成方法 | |
| CN102487123B (zh) | 一种纳米尺度非挥发性阻变存储器单元及其制备方法 | |
| CN101483220A (zh) | 制备相变存储器的方法 | |
| CN115955843A (zh) | 一种三维相变存储器及其制备方法 | |
| CN101789492A (zh) | 一种平面相变存储器的制备方法 | |
| CN203871379U (zh) | 一种相变存储器加热电极及相变存储器 | |
| CN111524892A (zh) | 三维铁电随机存储器的制备方法及三维铁电随机存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20090930 |