CN101558487A - 制造复合材料晶片的方法及相应的复合材料晶片 - Google Patents

制造复合材料晶片的方法及相应的复合材料晶片 Download PDF

Info

Publication number
CN101558487A
CN101558487A CNA2008800011140A CN200880001114A CN101558487A CN 101558487 A CN101558487 A CN 101558487A CN A2008800011140 A CNA2008800011140 A CN A2008800011140A CN 200880001114 A CN200880001114 A CN 200880001114A CN 101558487 A CN101558487 A CN 101558487A
Authority
CN
China
Prior art keywords
donor substrate
wafer
specifically
composite wafer
initial donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800011140A
Other languages
English (en)
Other versions
CN101558487B (zh
Inventor
帕特里克·雷诺
奥列格·科农丘克
米夏埃尔·司廷科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101558487A publication Critical patent/CN101558487A/zh
Application granted granted Critical
Publication of CN101558487B publication Critical patent/CN101558487B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/8305—Miscellaneous [e.g., treated surfaces, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种制造复合材料晶片的方法，具体地说是制造绝缘体上硅型的晶片的方法，所述方法包括以下步骤：提供初始施主衬底，在所述初始施主衬底上形成绝缘层，在所述初始施主衬底中形成预定***区，将所述初始施主衬底粘接到操作衬底上，以及在所述预定***区剥离所述施主衬底，由此将所述初始施主衬底的一层转移到所述操作衬底上，以形成复合材料晶片。为了能够更多次再使用施主衬底，本发明提出在低于950℃，具体地说是低于900℃，优选是在850℃或更低的温度下执行热处理步骤以形成绝缘层。本发明还涉及根据本发明方法制造的绝缘体上硅型的晶片。

Description

制造复合材料晶片的方法及相应的复合材料晶片
技术领域
本发明涉及用于制造复合材料晶片、具体地说是绝缘体上硅(SOI：silicon on insulator)型的晶片的方法，该方法包括以下步骤：a)提供初始施主衬底(donor substrate)，b)在所述初始施主衬底之上形成绝缘层，c)在所述初始施主衬底中形成预定***区(splitting area)，d)将所述初始施主衬底粘贴到操作衬底(handle substrate)上，以及e)在所述预定***区处剥离所述施主衬底，由此将所述初始施主衬底的一层转移到所述操作衬底上，以形成复合材料晶片。本发明还涉及复合材料晶片，具体地说是根据上述方法制作的绝缘体上硅型的晶片。
背景技术
随着能够实现更小的尺寸，复合材料晶片，具体地说是绝缘体上硅(SOI)型的晶片，在现代半导体器件中起着确保更高速度的决定性作用的半导体衬底。然而，制作这样的复合材料晶片的工艺必须满足至少两项基本要求。首先，在分层的结构中需要满足基本上在晶片整个表面上良好的结晶质量，第二是需要在不招致过量成本的情况下进行制作。
满足上述要求的一种方式是所谓的智能剥离TM(Smart-CutTM)型制作工艺，在该工艺中来自施主衬底的层被转移到操作衬底上。这是通过接合该两个衬底并且在预先在初始施主衬底上形成的预定***区处剥离施主衬底来实现的。该预定***区是事先通过将氢或稀有气体离子之类的原子粒种(atomic species)植入到施主衬底中而形成的。该途径的优点是可以多次再使用逐制作轮次地转移出层的施主衬底。然而，所转移的层的结晶质量会逐轮次地下降。因此，提出了多种措施来克服该问题。
JP10114176提出额外的工艺步骤，比如抛光施主衬底以消除晶片边缘的表面台阶。该台阶是在将层转移到操作衬底上之后出现的。随后，在后续制作轮次中将施主衬底的剩余部分再次用作为新的施主衬底之前，进行二次抛光步骤。US 2003/029957则提出，在抛光之前对回收的施主晶片进行额外的热处理步骤。然而，尽管通过额外的工艺步骤可以实现晶体质量的改进，但是再使用的次数仍然较少而不太令人满意。
US 6211041不涉及施主衬底的再使用，而是公开了一种从最开始就提供具有低氧含量的硅衬底从而防止产生晶体缺陷的途径。然而，就像另两种方法那样，在制造氧含量更少的硅衬底之前需要特殊的额外步骤，此外，施主衬底的可能的再使用次数还是不令人满意。
发明内容
鉴于上述问题和不令人满意的克服该问题的已知措施，本发明的目标是提供一种用于制造复合材料晶片的方法，该方法使得所使用的施主衬底的再使用次数能够增加，同时，使得在不需要额外处理步骤的情况下能够制作高质量的复合材料晶片。
该目标通过根据权利要求1的特征的用于制造复合材料晶片的方法实现。已经惊奇地发现，涉及施主衬底的可能再使用次数的决定性步骤是在初始施主衬底上形成绝缘层的步骤。如已经在上面提到的，复合材料晶片的制作工艺中的关键要求是以合理的成本实现优异的结构。因此，在超过1000℃的高温上进行绝缘层的形成(通常为热处理)，因为在高温下可以实现氧化速率的提高，从而提高生产率。在氧化速率太高的情况下，温度仅受控制晶片厚度和表面均匀度的难度的限制。因此，热处理的典型上限被设置为大约1100℃。通过选择这样的高温，绝缘层在约15分钟到1小时内形成。目前，根据本发明，在低于950℃，具体地说是低于900℃，并且优选地在850℃或更低温度下的较低温度下执行该热处理，这样，不仅可以在数量更多的循环轮次中保持较高的转移层结晶质量，而且如现有技术中所提出的额外步骤也变得不太必要。使用本发明的方法，回收期间消除智能剥离技术所固有的表面台阶的表面抛光步骤就足够了。
优选地，本方法可以反复进行至少三次，优选地为五到十次，其中，所述初始施主衬底的剩余部分被再次用作为随后的制造轮次中的初始施主衬底。由于各制造轮次中用于形成绝缘层的热处理步骤的积累，必须预料到结晶质量会随着轮次逐渐降低。具体来说，相信反复进行的氧化步骤会促使导致结晶质量缺陷的氧沉淀物和氧核的形成。因此，即使在第一制作轮次中，使用新的施主衬底，可以在约1000℃的通常温度下执行实现绝缘层的热处理步骤，也不会严重影响转移层的结晶质量，但在随后轮次中不是这样，具体来说，从第三轮次开始，已知现有技术工艺中需要特别地对施主衬底的剩余部分进行再处理来保持转移层的结晶质量足够高。因此，通过在反复进行制作工艺至少三次，具体来说五到十次的情况下应用低温方式，可以保持较高结晶质量，而无需冗长的额外处理步骤来修复施主衬底的剩余部分。
因为可能使用还能够被循环利用至少三次的结晶质量降低的施主衬底，所以低温方式还能够使初始的新施主晶片的制作变得容易。这是因为低温氧化处理使结晶质量降低更少。对于大直径的晶片，具体地说是对于具有300mm或更大直径的硅晶片来说，尤其是这样，对于这种晶片，要获得能够实现至少三次循环利用步骤需要的结晶质量更复杂并且代价更高。
根据优选实施方式，转移层可以具有
Figure A20088000111400061
或更小的厚度。典型地，转移层在
Figure A20088000111400062
和
Figure A20088000111400063
之间，具体地说为
Figure A20088000111400064
或更小。转移之后，转移层变薄到
Figure A20088000111400065
或更小，以形成最终器件层。已经观察到，从用于形成绝缘层的一个热处理工艺到另一热处理工艺，缺陷在增长。结果，这导致缺陷尺寸与器件层的厚度相当。因此，具体地说是对于或更小的薄器件层来说，重要的是将形成绝缘层的热处理步骤的温度精心选择为足够的低，从而即使对于薄转移层，施主衬底也可以被再使用多次，优选地5-10次。
根据一种变型，转移层为厚层，例如在如抛光和退火的步骤之后具有
Figure A20088000111400067
到
Figure A20088000111400068
的厚度。然后，通过外延沉积进一步加厚该修整后的层。例如，可能制造由厚度为
Figure A20088000111400069
的二氧化硅上的厚度为
Figure A200880001114000610
的硅器件层形成的“厚”SOI衬底。在这种情况下，保持氧沉淀物或沉淀核之类的结晶缺陷尽可能小也很重要，因为修整后的层中存在太大缺陷可能导致在进一步沉积的外延层中形成堆垛层错(stacking fault)之类的缺陷。这些缺陷还会在修整步骤期间生长。通过保持转移层中结晶缺陷较小，进一步沉积的层可以覆盖并掩埋这些缺陷，并且减小它们在最终器件层中的不利影响。
有利的是，新的初始施主衬底在第一制造轮次之前的填隙氧浓度可以小于25旧ppma(old ppma)，具体地说是小于16旧ppma。将初始氧浓度限制到最小进一步减少了缺陷的出现。
优选的，这样来执行所述热处理，在使用所述初始施主衬底及其随后的剩余部分的各制造轮次中，使得所述转移层的HF缺陷密度小于0.1个缺陷/cm2，具体地说是小于0.05个缺陷/cm2。在将复合材料晶片浸入HF溶液后出现HF缺陷，所述HF缺陷会慢慢挤走在所述转移层上或者所述转移层中自然形成的氧化层。事实上，HF将在所述转移层中在结晶缺陷处形成孔洞。取决于尺寸不同，孔洞可能通过所述转移层向下延伸到下面掩埋的绝缘层。因为这些HF缺陷限制了复合材料晶片的使用，因此必需控制它们的浓度。取决于所接受的这些HF缺陷的水平，可以相应地通过选择和控制对应的绝缘层生长温度而调整形成绝缘层的热处理步骤，从而可以实现期望的缺陷密度，例如小于0.1个缺陷/cm2，或者还甚至小于0.05个缺陷/cm2。
根据优选的实施方式，可以随着制造轮次以更高的温度形成所述绝缘层。如上面已经提及的，使用更高的温度具有更高生长率的优点。已经惊奇地发现，缺陷尺寸的增长率随着轮次而下降，因此在想要提高生产率的情况下，有可能逐轮次或者至少对最后一个或两个轮次提高热处理步骤的温度。
有利的是，初始施主衬底可以是硅晶片而绝缘层可以是二氧化硅层。特别是对于这样的材料选择，在形成绝缘层的热处理步骤期间温度的影响对于最终产品质量是至关重要的。
优选地，绝缘层的厚度可以为至少
Figure A20088000111400071
具体地说，为约
Figure A20088000111400072
因为随着绝缘层形成工艺步骤期间温度的降低，可以控制结晶质量，因此现在有可能提供厚的绝缘层，并且使用同一施主衬底，甚至第三、第五或第十轮次之后仍然使所述转移层的结晶质量保持在适当的水平。
本发明另外还涉及根据权利要求10的特征的复合材料晶片。因为可以针对HF缺陷控制基础的制作工艺，因此可以利用HF缺陷密度小于0.1个缺陷/cm2，具体地说是小于0.05个缺陷/cm2的回收施主衬底来提供复合材料晶片。
本发明还涉及在执行如上所述的方法时获得的再使用的施主衬底。
附图说明
通过本说明书，参照附图，将更加清楚地理解本发明的具体实施方式，其中：
图1例示了用于制造复合材料晶片的本发明方法的一个实施方式，以及
图2例示了根据本发明方法制造的复合材料晶片的示例与比较例相比较的表面的HF缺陷图。
具体实施方式
图1例示了制造复合材料晶片的本发明方法的一个实施方式。将针对绝缘体上硅(SOI)型复合材料晶片来描述本方法。然而，这种材料的选择仅表示一种可能的实现，本发明方法仍然可应用于其他类型的复合材料晶片。
根据权利要求I的步骤a)，本发明方法的步骤1是提供初始施主衬底1，在本实施方式中为硅晶片。根据权利要求1的步骤b)，步骤II例示了在硅晶片1上形成绝缘层3的步骤。根据本实施方式，绝缘层3是在氧化条件下通过热处理形成的二氧化硅层(SiO2)。
在对应于权利要求1的步骤c)的步骤III中，在预先确定的剂量和能量条件下穿过绝缘层3植入原子粒种5，具体来说，氢或稀有气体(如氦)离子，以在施主衬底1内形成预定***区7。如可以看到的，该预定***区与衬底1的主表面8基本平行。最后，使用一种粒种进行植入还伴随有不同粒种的第二植入，其中，第一粒种可以是氦，而第二粒种是氢。
步骤IV是提供操作衬底9，例如硅晶片。
在随后的步骤V中，对应于权利要求1的步骤d)，施主衬底1与其绝缘层3一同被接合到操作衬底9上。这样来进行接合，使得绝缘层3被夹在施主衬底1和操作衬底9之间。
然后，进行剥离处理，在所述剥离处理期间在预定***区7处发生剥离，从而形成绝缘体上硅晶片11。剥离处理优选地为热处理，由于所述热处理，发生剥离。步骤VI例示了包括操作衬底、绝缘层3和源于施主衬底1的转移层13的绝缘体上硅晶片11。如步骤VII中所示，施主衬底1的剩余部分15可以随后被再次用作为步骤I中的新施主衬底1。在再使用之前，施主衬底1的剩余部分15经受特定数目的循环利用步骤，如现有技术已知的，这些循环利用步骤通常为抛光和/或清洗。
一旦被转移，可以对转移层13进行处理，以使其厚度减小为最终期望的厚度并改善其表面粗糙度。例如，该修整操作包括退火步骤。
在现有技术中，在没有将氧化沉淀物去除或减小到可容忍水平的额外步骤的情况下，不可能再使用施主衬底。对于制造厚度大于缺陷尺寸的厚器件层，再使用是可能的，但是再使用仅限于2次或3次，超过2次或3次则会在最终的SOI产品，特别是在具有大直径(具体地说是直径为300mm或更大)的晶片中观察到太多缺陷，对于大直径晶片，获得足够结晶质量以能够循环利用施主晶片至少3次很难并且成本很高。
已经惊奇地发现，关于改善上述情形的决定性步骤是步骤II，即在施主衬底1上形成绝缘层3的步骤。为了将SOI晶片生产的生产率保持在令人满意的高水平并能够实现足够厚的绝缘层3，在接近或超过1000℃的温度下执行形成绝缘层3的热处理步骤。目前，根据本发明，在低于950℃，具体地说是低于900℃，优选地在850℃或更低温度下执行该步骤，结果与常规方法相比较，观察到HF缺陷的降低，然而，负面影响是增加了层形成时间。当SOI晶片11被浸入腐蚀掉自然生长的二氧化硅层并在氧沉淀物的位置处产生孔洞的HF溶液中时，发生HF缺陷。然而，一个施主衬底1目前可以被再使用至少三次，具体来说为五到十次。此外，不需要如现有技术的进一步的氧沉淀物减少或消除步骤。这平衡了所述较长的层形成时间的负面影响。
本发明的成果，即现在能够执行复合材料晶片制造工艺，使得可以限制导致HF缺陷的氧化沉淀物的负面影响，带来可以提供厚度更小的转移层13的进一步的优点。具体来说，甚至能够利用第三、第五甚至第十次被再使用的施主衬底1来制备转移层13，在减薄之后该转移层13形成厚度小于1000nm的器件层。由于相同的原因，还可能提供具有大厚度的绝缘层3，而不在转移层中形成会致使SOI晶片11不可用的大量缺陷。具体来说，可以生长具有至少
Figure A20088000111400101
的厚度，具体地说是约为
Figure A20088000111400102
的厚度的绝缘层3。
在根据本发明的上述实施方式中，在各轮次中优选地在相同温度下执行形成绝缘层3的热处理步骤。然而，根据一种变型，还可以在各制造轮次中调整温度，具体来说，逐轮次地升高温度，因为观察到氧沉淀物的尺寸增长率逐轮次地降低。
使用上述本发明的方法，制备了多个SOI晶片示例，并且将HF缺陷密度与根据现有技术工艺制作的晶片(比较例)进行比较。在图2中例示了该比较的结果。
根据本发明的示例是使用具有16旧ppma填隙氧浓度的施主晶片来制作的，并且在850℃下氧化以形成厚的二氧化硅层。利用氢或氦氢混合物以约1016到5×1016原子/cm2的剂量在约10-100keV的能量下执行离子植入。然后，硅施主晶片被接合到操作衬底上并被加热到约500℃的温度约两小时，以在通过植入的氢或氦粒种形成的预定***区处分开施主-操作复合物。取决于植入能量，转移层13具有约
Figure A20088000111400104
到的厚度。随后，施主衬底15的剩余部分被抛光以消除智能剥离型工艺中固有的边缘台阶并使表面变平。
然后，所描述的步骤被反复进行6次并得到SOI晶片，由此，对第七SOI晶片11进行减薄处理以获得厚度为
Figure A20088000111400106
的转移层13。以相同的方式制备第二示例，使转移层13的厚度为
Figure A20088000111400107
并且以相同方式制备第三示例，但是将转移层13变薄成厚度为
Figure A20088000111400111
之后，对这三个示例进行HF缺陷测量。
以相同方式制作比较例，唯一不同在于在1000℃下执行二氧化硅层形成处理。
图2例示了HF处理后获得的结果。图2例示了转移层的表面，如所能看到的，对于在低温(850℃)形成氧化层的SOI晶片的HF缺陷有明显改善。
甚至对于非常薄的最终器件层来说，本发明方法也使得能够反复使用施主衬底，具体来说，使得能够使用施主衬底至少三次，更具体地说五到十次。于是再使用的次数仅受再使用施主衬底的剩余厚度限制，所述剩余厚度当然还应该足够保证施主衬底的机械稳定性。

Claims (11)

1.一种制造复合材料晶片的方法，具体地说是制造绝缘体上硅型的晶片的方法，所述方法包括以下步骤：
a)提供初始施主衬底(1)，
b)在所述初始施主衬底(1)上形成绝缘层(3)，
c)在所述初始施主衬底(1)中形成预定***区，
d)将所述初始施主衬底粘接到操作衬底(9)上，以及
e)在所述预定***区(7)处剥离所述施主衬底(1)，由此将所述初始施主衬底(1)的一层(13)转移到所述操作衬底(9)上，以形成复合材料晶片，其特征在于
通过在低于950℃，具体地说是低于900℃，优选是在850℃或更低的温度下执行热处理而形成所述绝缘层(3)。
2.根据权利要求1所述的制造复合材料晶片的方法，其中所述方法反复进行至少三次，优选的是五到十次，并且
其中将所述初始施主衬底(1)的剩余部分(15)再次用作为后续制造轮次中的初始施主衬底(1)。
3.根据权利要求1或2所述的制造复合材料晶片的方法，其中所述转移层(15)具有1000
Figure A2008800011140002C1
或更薄的厚度。
4.根据权利要求1-3中任何一项所述的制造复合材料晶片的方法，其中在执行修整步骤之后，具体地说是在执行抛光和退火之后，所述转移层通过外延沉积进一步加厚，具体地说是达到6000的层厚度。
5.根据权利要求1-4中任何一项所述的制造复合材料晶片的方法，其中第一制造轮次之前新的初始施主衬底的填隙氧浓度小于25旧ppma，具体地说是小于16旧ppma。
6.根据权利要求1-5中任何一项所述的制造复合材料晶片的方法，其中这样来执行所述热处理，在使用所述初始施主衬底(1)及其随后的剩余部分(15)的各制造轮次中，使得所述转移层的HF缺陷密度小于0.1个缺陷/cm2，具体地说是小于0.05个缺陷/cm2。
7.根据权利要求1-6中任何一项所述的制造复合材料晶片的方法，其中逐制造轮次地提高形成所述绝缘层(3)的温度。
8.根据权利要求1-7中任何一项所述的制造复合材料晶片的方法，其中所述初始施主衬底(1)是硅晶片，所述绝缘层(3)是二氧化硅层。
9.根据权利要求1-8中任何一项所述的制造复合材料晶片的方法，其中所述绝缘层(3)的厚度为至少1000
Figure A2008800011140003C1
具体地说是约1450
Figure A2008800011140003C2
10.一种根据权利要求1-9中任何一项所述的方法制造的复合材料晶片，具体地说是绝缘体上硅型晶片，其中在所述转移层中HF缺陷密度小于0.1个缺陷/cm2，具体地说是小于0.05个缺陷/cm2。
11.一种在根据权利要求2所述的方法中获得的再使用的施主衬底。
CN2008800011140A 2007-01-24 2008-01-16 制造复合材料晶片的方法 Active CN101558487B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20070290094 EP1950803B1 (en) 2007-01-24 2007-01-24 Method for manufacturing silicon on Insulator wafers and corresponding wafer
EP07290094.7 2007-01-24
PCT/IB2008/000131 WO2008090439A1 (en) 2007-01-24 2008-01-16 Method for manufacturing compound material wafers and corresponding compound material wafer

Publications (2)

Publication Number Publication Date
CN101558487A true CN101558487A (zh) 2009-10-14
CN101558487B CN101558487B (zh) 2012-05-30

Family

ID=38157805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800011140A Active CN101558487B (zh) 2007-01-24 2008-01-16 制造复合材料晶片的方法

Country Status (7)

Country Link
US (1) US7736994B2 (zh)
EP (2) EP1950803B1 (zh)
JP (1) JP4817342B2 (zh)
KR (1) KR101302426B1 (zh)
CN (1) CN101558487B (zh)
AT (1) ATE518241T1 (zh)
WO (1) WO2008090439A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5438986B2 (ja) * 2008-02-19 2014-03-12 株式会社半導体エネルギー研究所 光電変換装置の製造方法
EP2510552A4 (en) 2009-12-09 2014-11-05 Solexel Inc HIGHLY EFFICIENT PHOTOVOLTAIC BACK CONTACT STRUCTURES FOR SOLAR CELLS AND METHOD OF MANUFACTURING THEM BY USING SEMICONDUCTOR WAFERS
KR20140015247A (ko) 2010-08-05 2014-02-06 솔렉셀, 인크. 태양전지용 백플레인 보강 및 상호연결부
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
AU2013222069A1 (en) * 2012-02-26 2014-10-16 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
FR3076069B1 (fr) * 2017-12-22 2021-11-26 Commissariat Energie Atomique Procede de transfert d'une couche utile
FR3076070B1 (fr) * 2017-12-22 2019-12-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de transfert d'une couche utile
DE102018221582A1 (de) 2018-12-13 2020-06-18 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe und Halbleiterscheibe

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10114176A (ja) 1996-10-11 1998-05-06 Kunio Kuramochi 図示式野球スコアブック
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6448152B1 (en) * 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6737337B1 (en) * 2001-04-27 2004-05-18 Advanced Micro Devices, Inc. Method of preventing dopant depletion in surface semiconductor layer of semiconductor-on-insulator (SOI) device
US20030029957A1 (en) 2001-08-13 2003-02-13 Smith Ronald D. System and method for manufacturing an ignition coil
JP2003068744A (ja) * 2001-08-30 2003-03-07 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US7153757B2 (en) * 2002-08-29 2006-12-26 Analog Devices, Inc. Method for direct bonding two silicon wafers for minimising interfacial oxide and stresses at the bond interface, and an SOI structure
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
FR2855909B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7625808B2 (en) * 2003-09-01 2009-12-01 Sumco Corporation Method for manufacturing bonded wafer
EP1973155B1 (en) * 2004-11-19 2011-07-06 S.O.I. TEC Silicon Method for fabricating a germanium on insulator (GeOI) type wafer
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
US20070117350A1 (en) * 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor

Also Published As

Publication number Publication date
US7736994B2 (en) 2010-06-15
ATE518241T1 (de) 2011-08-15
KR101302426B1 (ko) 2013-09-10
CN101558487B (zh) 2012-05-30
WO2008090439A1 (en) 2008-07-31
EP1950803A1 (en) 2008-07-30
JP2010517286A (ja) 2010-05-20
EP2264755A2 (en) 2010-12-22
EP2264755A3 (en) 2011-11-23
JP4817342B2 (ja) 2011-11-16
KR20090108689A (ko) 2009-10-16
US20080176380A1 (en) 2008-07-24
EP1950803B1 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
CN101558487B (zh) 制造复合材料晶片的方法
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
JP2007251129A6 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP7408893B2 (ja) ダイヤモンド又はイリジウム材料の単結晶層を製造するための方法、及びダイヤモンド又はイリジウム材料の単結晶層をエピタキシャル成長させるための基板
US7572331B2 (en) Method of manufacturing a wafer
KR102640296B1 (ko) AlN 재질의 단결정 층을 제조하는 방법 및 AlN 재질의 단결정 층의 에피택셜 성장을 위한 기판
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
USRE41841E1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JP7355289B2 (ja) Ｌｎｏ材料の単結晶層を生成するための方法、及びｌｎｏ材料の単結晶層をエピタキシャル成長させるための基板
US11877514B2 (en) Method for producing a crystalline layer of PZT material by transferring a seed layer of SrTiO3 to a silicon carrier substrate and epitaxially growing the crystalline layer of PZT, and substrate for epitaxial growth of a crystalline layer of PZT

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.