CN101553932A - 集成无闭锁绝缘栅极双极晶体管 - Google Patents

集成无闭锁绝缘栅极双极晶体管 Download PDF

Info

Publication number
CN101553932A
CN101553932A CNA2007800435783A CN200780043578A CN101553932A CN 101553932 A CN101553932 A CN 101553932A CN A2007800435783 A CNA2007800435783 A CN A2007800435783A CN 200780043578 A CN200780043578 A CN 200780043578A CN 101553932 A CN101553932 A CN 101553932A
Authority
CN
China
Prior art keywords
region
conductivity type
anode
layer
cathodic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800435783A
Other languages
English (en)
Other versions
CN101553932B (zh
Inventor
蔡军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN101553932A publication Critical patent/CN101553932A/zh
Application granted granted Critical
Publication of CN101553932B publication Critical patent/CN101553932B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种横向绝缘栅极双极晶体管(LIGBT)包含半导体衬底和所述半导体衬底中的阳极区。所述衬底中的第一导电型的阴极区与所述阳极区横向间隔开，且所述衬底中的第二导电型的阴极区位于所述第一导电型的所述阴极区附近且位于其与所述阳极区相对的一侧上。所述半导体衬底中的漂移区在所述阳极区与所述第一导电型的所述阴极区之间延伸。绝缘栅极操作地耦合到所述第一导电型的所述阴极区，且位于所述第一导电型的所述阴极区的与所述阳极区相对的一侧上。绝缘间隔物上覆于所述第二导电型的所述阴极区上。所述绝缘间隔物和所述第二导电型的所述阴极区的横向尺寸大体相等且大体小于所述第一导电型的所述阴极区的横向尺寸。

Description

集成无闭锁绝缘栅极双极晶体管
技术领域
本发明大体涉及半导体装置，且更明确地说涉及一种集成无闭锁绝缘栅极双极晶体管。
背景技术
绝缘栅极双极晶体管(IGBT)是双极晶体管与金属氧化物半导体场效应晶体管(MOSFET)的集成组合，且已由于其出众的接通状态特性、合理的切换速度和优良安全操作区域而在商业上变得成功。典型的横向IGBT具有横向位于阳极与阴极之间的栅极。(见例如，发明人阿德勒(Adler)等人1990年10月16日颁布的第4,963,951号美国专利；发明人薇莳(Watabe)1997年8月5日颁布的第5,654,561号美国专利；发明人恩朵(Endo)等人1999年2月9日颁布的第5,869,850号美国专利)。发明人凯姆卡(Khemka)等人2003年3月4日颁布的第6,528,849号美国专利关注于揭示一种超级结双栅极横向DMOSFET装置。
超级结双扩散金属氧化物半导体(DMOS)装置是合乎需要的，因为其克服了对高切断状态击穿电压和低接通状态电阻的一个尺寸硅装置限制。在超级结装置中，耗尽区形成于n和p柱中以用于高装置击穿电压。n柱(针对n沟道MOSFET)的相对较高掺杂浓度可减小装置接通状态电阳。然而，因为p柱占据装置漂移区域的显著比例，所以其对减小MOSFETS中接通状态下的装置电阻不起作用。将需要具有经设计使得p柱对减小接通状态装置电阻(Ron)起作用的超级结装置。
横向IGBT(LIGBT)由于其优良的装置特性而成为针对功率集成电路(PIC)应用的普遍使用的功率装置。然而，导致栅极控制的损失的装置闭锁可能由于IGBT结构中存在寄生半导体开关元件(n+阴极/p-主体/n-漂移/p+阳极)而在高电流下发生。因此需要制造几乎无闭锁的IGBT。
因此，需要一种具有减小的接通状态电阻的横向IGBT装置，且所述装置的寄生npn在正常操作中从不接通，且因此所述横向IGBT装置有效地是无闭锁的。
发明内容
根据本发明，提供对所述需要的满足以及对上文论述的问题的解决方案。
根据本发明的一特征，提供一种横向绝缘栅极双极晶体管(LIGBT)装置，其包括：
半导体衬底；
所述半导体衬底中的阳极区；
所述衬底中的第导电型的阴极区，其与所述阳极区横向间隔；
所述衬底中的第二导电型的阴极区，其位于所述第一导电型的所述阴极区附近且位于其与所述阳极区相对的一侧上；
所述半导体衬底中的漂移区，其在所述阳极区与所述第一导电型的所述阴极区之间；
绝缘栅极，其可操作地耦合到所述第一导电型的所述阴极区，且位于所述第一导电型的所述阴极区的与所述阳极区相对的一侧上；以及
绝缘间隔物，其上覆于所述第二导电型的所述阴极区上；
其中所述绝缘间隔物和所述第二导电型的所述阴极区的横向尺寸大体相等。
根据本发明的另一特征，提供一种横向绝缘栅极双极晶体管(LIGBT)装置，其包括：
p衬底；
形成在所述p衬底上的n区；
形成在所述n区中的p主体区；
阳极区；
p+阴极区，其形成在所述p主体区中，与所述阳极区横向间隔；
n+阴极区，其形成在所述p主体区中，位于所述p+阴极区附近且位于其与所述阳极区相对的一侧上；
导电层，其形成在所述p+阴极区上且耦合到所述n+阴极区；
漂移区，其形成在所述p衬底上，在所述阳极区与所述p+阴极区之间；
绝缘栅极，其可操作地耦合到所述p+阴极区，且位于所述p+阴极区的与所述阳极区相对的一侧上；以及
绝缘间隔物，其上覆于所述n+阴极区上；
其中所述绝缘间隔物和所述n+阴极区的横向尺寸大体相等且大体小于所述p+阴极区的所述横向尺寸。
根据本发明的又一特征，提供一种通过以下操作来制造横向绝缘栅极双极晶体管(LIGBT)装置的工艺：
在半导体衬底的有源区中形成阳极区；
在所述有源区中形成与所述阳极区横向间隔的第一导电型的阴极区；
在所述有源区中形成第二导电型的阴极区，其位于所述第一导电型的所述阴极区附近且位于其与所述阳极区相对的一侧上；
在所述有源区中在所述阳极区与所述第一导电型的所述阴极区之间形成漂移区；
形成绝缘栅极，其可操作地耦合到所述第一导电型的所述阴极区，且位于所述第一导电型的所述阴极区的与所述阳极区相对的一侧上；以及
形成绝缘间隔物，其上覆于所述第二导电型的所述阴极区上；
其中所述绝缘间隔物和所述第二导电型的所述阴极区的横向尺寸大体相等。
附图说明
从结合附图作出的以下更详细描述内容中将更好地理解上文提及的和其它的特征、特性、优点以及总体上的本发明，附图中：
图1A是展示本发明的一实施例的透视图解视图；
图1B是展示本发明的另一实施例的透视图解视图；
图1C是展示本发明的另一实施例的透视图解视图；
图2是展示图1的实施例的一部分的截面图解视图；
图3和图4是展示图1的实施例的一部分的相应横截面侧部和顶部图解视图；
图5A、图5B、图5C和图5D是展示图1的实施例的替代阳极区设计的相应透视图解视图；
图6是本发明的另一实施例的透视图解视图；
图7是展示三个LIGBT装置和一LDMOS装置的正向导电特性的图形视图；
图8是展示图8的装置的反向偏压特性的图形视图；
图9是展示本发明的正向导电特性的图形视图；
图10A、图10B、图11A、图11B、图12A、图12B、图13A、图13B、图14A和图14B是可用于阐释本发明的操作的空穴向量和电子向量的图形视图；以及
图15A、图15B和图15C是展示图1所示的n+阴极间隔物的形成的截面图解视图。
将了解，出于清楚的目的且在认为适当之处，在各图中已重复参考数字以指示对应特征。并且，图中各个物体的相对大小在一些情况下已失真以更加清楚地展示本发明。
具体实施方式
现参看图1，展示根据本发明的LIGBT装置的实施例10。如图所示，LIGBT装置10包含p衬底12，所述衬底12的顶部上具有可选氧化物层14。LIGBT装置10还包含掩埋n阱区16、n-外延区18、p主体20、p-阱22、p+阴极层24、n+阴极间隔物26、栅极28、栅极氧化物30、氧化物间隔物32、阴极硅化物层34、栅极端子36、阴极端子38、超级结漂移区40、n阱区42、p+阳极44、阳极硅化物层46，以及阳极端子48。如图1A中可见，栅极28偏移于阴极34与阳极46之间的区。如下文更详细阐释，偏置栅极连同n+阴极间隔物26和p区20、22、24，以及氧化物间隔物32下方的微小n+阴极间隔物26大大减小LIGBT装置10的闭锁敏感性。
图1B是展示本发明的另一实施例50的透视图解视图，其中超级结漂移区40已用常规RESURF漂移区52代替，所述常规RESURF漂移区52由掩埋n阱16和n-外延区18的一部分组成。
图1C是展示本发明的另一实施例60的透视图解视图，其中掩埋n阱区16已用掩埋p阱区17代替，所述掩埋p阱区17可使n柱容易在装置切断状态中耗尽以用于较高装置击穿电压，但p区20、22下方的n-外延18中具有更多拥挤电流，从而与图1A相比引发稍许更高的接通状态电阻。
图2是图1A的左上角的放大视图，其用以更好地展示偏置栅极28、硅化物阴极34、p主体20、p-阱22、p+阴极层24和n+阴极间隔物26连同第一和第二金属层60。在接通状态下，p主体20和p-阱22的存在促进由p+阴极层24收集空穴，使得空穴将较不倾向于流经n+阴极26的区域(这否则可能导致装置闭锁)。n+阴极间隔物26下方的耗尽区也可使空穴流动离开所述区，并减小在n+阴极26下方流动的空穴的数目。所有这些允许在到达n+阴极26之前由p+阴极24通过p主体20和p-阱22有效地收集空穴。借此，在LIGBT装置10的正常操作期间有效防止装置10的闭锁。
为了进一步改进闭锁特性，使n+阴极间隔物26的宽度最小化。优选地，n+阴极区26的横向尺寸大体小于p+阴极层24的横向尺寸。在形成n+阴极区的常规工艺中，宽度受光刻术能力限制。如下文相对于图15A、图15B和图15C所论述，氧化物间隔物32用作硬掩膜以界定n+阴极间隔物26的宽度。
如图3和图4中图解展示，超级结漂移区40可分别由一个或一个以上交错的p和n柱48和50形成，所述交错的p和n柱48和50由p-掩埋层56分离为两个垂直部分52和54。在图1A所示的实施例中，上部部分52具有p顶部层58，且下部部分54具有氧化物14的底部层。交错的p和n柱48、50分别在顶部部分52和底部部分54中形成多个堆叠结场效应晶体管(JFET)60、62。
当正电压相对于p+阴极层24施加到p+阳极46时LIGBT装置10处于正向导电操作模式中时，当施加到栅极28的电压高于装置阈值电压时，以及当阳极电压相对于阴极电压高于一个二极管压降时。在这些情况下，p+阳极44pn结将空穴注入到超级结漂移区40的n-柱50和p-柱48中。这些空穴中的一些将与从n柱区50中的装置沟道流入的电子重新组合，并调制n柱区50中的导电性以减小LIGBT装置10的n柱电阻。所述空穴中的一些将流经p柱48，其促使p柱48也对减小LIGBT装置10接通状态期间的装置电阻起作用。几乎所有空穴将从超级结漂移区40(从n柱50和p柱48两者)流动到p主体20和p-阱22，且被p+阴极层24收集而不流经n+阴极间隔物26的区域。因此，在装置10的正常操作中，空穴不会导致装置10闭锁。
当LIGBT装置10反向偏压时，LIGBT装置10如同常规超级结装置那样操作。在超级结漂移区40中，耗尽开始于n柱50和p柱48的阴极和阳极末端处的横向pn结处。所有n柱和p柱可被完全耗尽以实现高装置击穿电压。
图5A、图5B、图5C和图5D展示可选阳极区设计。图5A展示图1的实施例中使用的设计，且包含p+阳极44、n-阱区42、导电硅化物层46和阳极端子48。图5B展示阳极设计，其包含交错的n+阳极区段66和p+阳极区段68。图5C展示转化为硅化物的肖特基阳极(其也可成区段)，其包含硅化物层46和n-型层70。图5D展示与图5B相同的阳极区，只是n+区段74具有比p+区段72大的横截面面积。
图5A的阳极设计产生四个阳极区设计中最多的空穴注入。空穴注入调制超级结漂移区40的导电性且提供最低接通状态电阻。图5B的阳极设计分别具有拥有相等横截面面积的n+和p+区66和68，且提供比图5A的阳极设计更快的切换和更高的击穿电压。图5C的阳极设计提供比图5A的阳极设计更快的切换。图5D的阳极区(其中n+区段74的面积比p+区段72的面积大50％)具有比图5C的阳极区设计更快的切换。
图6展示具有SOI衬底14的深沟槽隔离设计80，和提供最佳隔离但较昂贵的深沟槽隔离82。替代衬底设计是具有p掩埋阱和p+槽隔离的p-衬底。后一设计提供较不完美隔离但更为经济。
图7是展示具有类似掺杂分布和70μm的漂移长度的三个LIGBT装置和一LDMOS装置的模拟正向导电特性的模拟图形视图。曲线90展示根据本发明具有n+阴极间隔物的偏置栅极LIGBT的电流-电压正向导电特性；曲线92展示具有1.5μm n+阴极的偏置栅极的电流-电压正向导电特性；曲线94展示常规LIGBT的电流-电压正向导电特性；且曲线96展示常规LDMOS的电流-电压正向导电特性。LDMOS(曲线96)与LIGBT装置相比具有低得多的电流处理能力，但没有闭锁。这是由于LDMOS漂移区中缺乏导电性调制，且装置中缺乏寄生半导体开关元件结构。
应注意，常规LIGBT(曲线94)的静态闭锁电流密度和具有1.5μm的n+阴极长度的偏置栅极LIGBT(曲线92)分别近似为3e-4A/μm和超过7e-4A/μm。然而，更重要的是，实际上根据本发明具有n+阴极间隔物的偏置栅极LIGBT(曲线90)中不发生闭锁，即使当正向电流密度大于1.7e3A/μm(其超过对于600V-700V装置的Si限度)时也如此。因此，本发明的具有n+阴极间隔物的偏置栅极LIGBT具有非常高的电流处理能力且还实际上无闭锁。
图8展示图7中所示的装置的所模拟反向偏压特性。在具有类似掺杂分布和相同的70μm漂移长度的情况下，图7中测试的三个LIGBT的所模拟击穿电压近似为640V，与770V的LDMOS击穿电压相比约低130V。这是由于LIGBT装置中存在寄生pnp，当阳极电压非常高时，其可容易地引发泄漏。可通过优化n-缓冲层(位于p+阳极区域中)以减小寄生pnp电流放大系数来增加LIGBT装置的击穿电压。然而，这需要与工艺成本折衷，因为多需要一个缓冲掩膜层。
图9展示具有扩展的电流密度和电压范围的本发明的所模拟正向导电特性。如图所示，尽管正向电流密度大于2.8e-3A/μm(其超过对于600V-700V装置的Si限度)，也不发生闭锁。因此，本发明的具有n+阴极间隔物的偏置栅极LIGBT具有非常高的电流处理能力且还实际上无闭锁。
图10A、图10B到图14A、图14B是展示可用于阐释本发明的对闭锁的数值分析的较接近阴极和栅极区域的所模拟图形视图。图10A、图11A和图12A分别展示在2e-4A/μm、5e-4A/μm和1e-3A/μm的电流下本发明的LIGBT的阴极区中的空穴向量。将注意到，即使在1e-3A/μm的电流下也未在n+阴极间隔物处发现空穴向量，此意味着n+阴极/p阱二极管未接通，结果是不发生闭锁。图10B、图11B和图12B分别展示在2e-4A/μm、5e-4A/μm和1e-3A/μm的电流下的电子向量。
图13A和图13B展示在2e-4A/μm的电流下常规LIGBT结构中的相应空穴和电子向量。未在n+阴极区域中发现空穴向量，此意味着在所述电流下n+阴极/p-阱二极管未接通且不发生闭锁。图14A和图14B展示在5e-4A/μm的电流下常规LIGBT结构中的相应空穴和电子向量。空穴到n+阴极的注入在5e-4A/μm的电流下较明显，此意味着n+阴极/p-阱二极管确实接通且发生闭锁。
图15A、图15B和图15C展示可用于形成LIGBT装置10、50和60的阴极区的工艺步骤。图15A中展示其中扩散有p-阱100的n-外延层18。p主体104和浅n+106植入区形成为与n-外延层18中的栅极多晶硅28自对准。在图15B中，p-阱100、p主体104和n+植入区106已扩散出以分别形成p-阱22、p主体20和n+层110。在氧化物层108沉积和经沉积的氧化物被各向异性蚀刻之后，留下侧壁氧化物32，如图5C所示。使用侧壁氧化物32和场氧化物102作为掩膜，形成p+阴极层24，从而留下n+层110在栅极28下方的部分，以及侧壁氧化物32在图1A、图1B、图1C、图2和图6所示的n+阴极间隔物26的位置处。p+阴极层24的一部分转化为硅化物层34。在优选实施例中，n+阴极间隔物26的宽度约为0.05到0.3μm。
尽管已具体参看本发明的某些优选实施例详细描述了本发明，但将了解，可在本发明的精神和范围内实现变化和修改。

Claims (27)

1.一种横向绝缘栅极双极晶体管(LIGBT)装置，其包括：
半导体衬底；
所述半导体衬底中的阳极区；
所述衬底中的第一导电型的阴极区，其与所述阳极区横向间隔开；
所述衬底中的第二导电型的阴极区，其位于所述第一导电型的所述阴极区附近且位于其与所述阳极区相对的一侧上；
所述半导体衬底中的漂移区，其在所述阳极区与所述第一导电型的所述阴极区之间；
绝缘栅极，其操作地耦合到所述第一导电型的所述阴极区，且位于所述第一导电型的所述阴极区的与所述阳极区相对的一侧上；以及
绝缘间隔物，其上覆于所述第二导电型的所述阴极区上；
其中所述绝缘间隔物和所述第二导电型的所述阴极区的横向尺寸大体相等且大体小于所述第一导电型的所述阴极区的横向尺寸。
2.根据权利要求1所述的装置，其中所述第一导电型是p型，且所述第二导电型是n型。
3.根据权利要求1所述的装置，其中所述第二导电型的所述阴极区的所述横向尺寸大体小于所述第一导电型的所述阴极的所述横向尺寸。
4.根据权利要求1所述的装置，其中所述阳极区包含所述第一导电型的阳极。
5.根据权利要求1所述的装置，其中所述阳极区包含所述第一导电型以及所述第二导电型的交错区段。
6.根据权利要求1所述的装置，其中所述阳极区包含肖特基阳极。
7.根据权利要求6所述的装置，其中所述肖特基阳极包含硅化物层以及第一和第二导电型中的一者的层。
8.根据权利要求1所述的装置，其中所述漂移区是超级结漂移区。
9.根据权利要求8所述的装置，其中所述超级结漂移区是单一JFET(结场效应晶体管)、两个堆叠JFET或多个JFET中的一者。
10.根据权利要求8所述的装置，其中所述超级结漂移区包含第一导电型的第一和第二层、所述第一与第二层中间的第三层，所述第三层包含在所述阳极区与阴极区之间延伸的所述第一导电型以及所述第二导电型的交替交错柱。
11.根据权利要求8所述的装置，其中所述超级结漂移区包含第一导电型的第一、第二和第三层、所述第一与第二层中间的第四层，所述第四层包含在所述阳极区与所述阴极区之间延伸的所述第一导电型以及第二导电型的交替交错柱；且其中所述漂移区包含所述第二与第三层中间的第五层，所述第五层包含在所述阳极区与所述阴极区之间延伸的所述第一导电型以及第二导电型的交替交错柱。
12.一种横向绝缘栅极双极晶体管(LIGBT)装置，其包括：
p衬底；
形成在所述p衬底上的n区；
形成在所述n区中的p主体区；
阳极区；
p+阴极区，其形成在所述p主体区中，与所述阳极区横向间隔开；
n+阴极区，其形成在所述p主体区中，位于所述p+阴极区附近且位于其与所述阳极区相对的一侧上，；
导电层，其形成在所述p+阴极区上且耦合到所述n+阴极区；
漂移区，其形成在所述p衬底上，在所述阳极区与所述p+阴极区之间；
绝缘栅极，其操作地耦合到所述p+阴极区，且位于所述p+阴极区的与所述阳极区相对的一侧上；以及
绝缘间隔物，其上覆于所述n+阴极区上；
其中所述绝缘间隔物和所述n+阴极区的横向尺寸大体相等且大体小于所述p+阴极区的横向尺寸。
13.根据权利要求12所述的装置，其中所述阳极区包含p阳极。
14.根据权利要求12所述的装置，其中所述阳极区包含交错的p和n区段。
15.根据权利要求12所述的装置，其中所述阳极区包含肖特基阳极。
16.根据权利要求15所述的装置，其中所述肖特基阳极包含硅化物层和n层。
17.根据权利要求12所述的装置，其中所述漂移区是超级结漂移区。
18.根据权利要求17所述的装置，其中所述超级结漂移区是单一JFET(结场效应晶体管)、两个堆叠JFET或多个JFET中的一者。
19.根据权利要求17所述的装置，其中所述超级结漂移区包含第一导电型的第一和第二层、所述第一与第二层中间的第三层，所述第三层包含在所述阳极区与阴极区之间延伸的所述第一导电型以及所述第二导电型的交替交错柱。
20.根据权利要求17所述的装置，其中所述超级结漂移区包含第一导电型的第一、第二和第三层、所述第一与第二层中间的第四层，所述第四层包含在所述阳极区与所述阴极区之间延伸的所述第一导电型以及第二导电型的交替交错柱；且其中所述漂移区包含所述第二与第三层中间的第五层，所述第五层包含在所述阳极区与所述阴极区之间延伸的所述第一导电型以及第二导电型的交替交错柱。
21.根据权利要求1所述的装置，其中所述装置具有深沟槽隔离设计。
22.根据权利要求1所述的装置，其中所述装置包含RESURF漂移区设计。
23.根据权利要求1所述的装置，其中所述装置包含掩埋p阱区设计。
24.根据权利要求12所述的装置，其中所述装置具有深沟槽隔离设计。
25.根据权利要求12所述的装置，其中所述装置包含RESURF漂移区设计。
26.根据权利要求12所述的装置，其中所述装置包含掩埋p阱区设计。
27.一种用于制造横向绝缘栅极双极晶体管(LIGBT)装置的方法，其包括以下步骤：
在半导体衬底的有源区中形成阳极区；
在所述有源区中形成与所述阳极区横向间隔开的第一导电型的阴极区；
在所述有源区中形成位于所述第一导电型的所述阴极区附近且位于其与所述阳极区相对的一侧上的第二导电型的阴极区；
在所述有源区中在所述阳极区与所述第一导电型的所述阴极区之间形成漂移区；
形成操作地耦合到所述第一导电型的所述阴极区且位于所述第一导电型的所述阴极区的与所述阳极区相对的一侧上的绝缘栅极；以及
形成上覆于所述第二导电型的所述阴极区上的绝缘间隔物。
CN2007800435783A 2006-11-30 2007-11-27 集成无闭锁绝缘栅极双极晶体管 Expired - Fee Related CN101553932B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/564,948 US7531888B2 (en) 2006-11-30 2006-11-30 Integrated latch-up free insulated gate bipolar transistor
US11/564,948 2006-11-30
PCT/US2007/085561 WO2008067269A1 (en) 2006-11-30 2007-11-27 Integrated latch-up free insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
CN101553932A true CN101553932A (zh) 2009-10-07
CN101553932B CN101553932B (zh) 2012-03-07

Family

ID=39468264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800435783A Expired - Fee Related CN101553932B (zh) 2006-11-30 2007-11-27 集成无闭锁绝缘栅极双极晶体管

Country Status (5)

Country Link
US (2) US7531888B2 (zh)
KR (1) KR101225225B1 (zh)
CN (1) CN101553932B (zh)
TW (1) TWI483395B (zh)
WO (1) WO2008067269A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916730A (zh) * 2010-07-22 2010-12-15 中国科学院上海微***与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法
CN101969074A (zh) * 2010-10-28 2011-02-09 电子科技大学 一种高压ldmos器件
CN101771073B (zh) * 2010-01-15 2011-10-05 电子科技大学 一种高速横向soi绝缘栅双极性晶体管
CN103137679A (zh) * 2011-11-21 2013-06-05 上海华虹Nec电子有限公司 绝缘栅双极型晶体管器件结构及其制作方法
CN107342321A (zh) * 2017-08-31 2017-11-10 电子科技大学 一种具有可控集电极槽的soi ligbt
CN116169159A (zh) * 2021-11-24 2023-05-26 苏州华太电子技术股份有限公司 一种超级结绝缘栅双极型晶体管结构及其制作方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1746661A1 (en) * 2005-07-22 2007-01-24 ABB Technology AG Power semiconductor device
US7531888B2 (en) * 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor
JP5272410B2 (ja) * 2008-01-11 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
CN101521203B (zh) * 2009-04-07 2010-08-04 电子科技大学 一种半导体横向器件和高压器件
WO2010121309A1 (en) * 2009-04-21 2010-10-28 Petar Branko Atanackovic Optoelectronic device with lateral pin or pin junction
US8384184B2 (en) * 2010-09-15 2013-02-26 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor device
KR101196316B1 (ko) * 2011-01-14 2012-11-01 주식회사 동부하이텍 접합형 전계 효과 트랜지스터 및 제조방법
CN102169831B (zh) * 2011-03-10 2013-01-02 杭州电子科技大学 具有p埋层的横向沟道SOI LIGBT器件单元的制作方法
US8513083B2 (en) * 2011-08-26 2013-08-20 Globalfoundries Inc. Methods of forming an anode and a cathode of a substrate diode by performing angled ion implantation processes
US8492835B1 (en) 2012-01-20 2013-07-23 United Microelectronics Corporation High voltage MOSFET device
US8890144B2 (en) 2012-03-08 2014-11-18 United Microelectronics Corp. High voltage semiconductor device
US10529866B2 (en) 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
CN104733533B (zh) * 2015-03-13 2018-02-27 西安电子科技大学 N型埋层覆盖型超结横向双扩散金属氧化物半导体场效应管
US10186573B2 (en) * 2015-09-14 2019-01-22 Maxpower Semiconductor, Inc. Lateral power MOSFET with non-horizontal RESURF structure
CN106920842B (zh) * 2017-05-11 2023-03-28 电子科技大学 一种具有载流子存储层的槽型soi ligbt
CN107482058B (zh) * 2017-09-25 2023-03-31 电子科技大学 一种具有载流子存储层的薄soi ligbt器件
SE542311C2 (en) * 2018-03-16 2020-04-07 Klas Haakan Eklund Med Firma K Eklund Innovation A semiconductor device comprising a low voltage insulated gate field effect transistor connected in series with a high voltage field effect transistor
FR3091021B1 (fr) * 2018-12-20 2021-01-08 St Microelectronics Tours Sas Thyristor vertical
TWI804736B (zh) * 2020-03-25 2023-06-11 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963951A (en) 1985-11-29 1990-10-16 General Electric Company Lateral insulated gate bipolar transistors with improved latch-up immunity
US5168333A (en) 1987-02-26 1992-12-01 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide semiconductor field effect transistor
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9306895D0 (en) 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
JPH08227999A (ja) 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
JP3300578B2 (ja) * 1995-03-14 2002-07-08 株式会社東芝 絶縁ゲート型電力用半導体装置およびその駆動方法
JPH08330601A (ja) * 1995-03-30 1996-12-13 Toshiba Corp 半導体装置およびその製造方法
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
SE513284C2 (sv) * 1996-07-26 2000-08-14 Ericsson Telefon Ab L M Halvledarkomponent med linjär ström-till-spänningskarasterik
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US5869850A (en) 1996-12-13 1999-02-09 Kabushiki Kaishia Toshiba Lateral insulated gate bipolar transistor
JP2000223705A (ja) 1999-01-29 2000-08-11 Nissan Motor Co Ltd 半導体装置
US6191453B1 (en) 1999-12-13 2001-02-20 Philips Electronics North America Corporation Lateral insulated-gate bipolar transistor (LIGBT) device in silicon-on-insulator (SOI) technology
JP4534303B2 (ja) * 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
US6528849B1 (en) 2000-08-31 2003-03-04 Motorola, Inc. Dual-gate resurf superjunction lateral DMOSFET
JP4764987B2 (ja) 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
US6768171B2 (en) 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
EP1363332B1 (en) 2001-02-21 2016-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
JP3824310B2 (ja) 2002-01-18 2006-09-20 ローム株式会社 二重拡散型ｍｏｓｆｅｔおよびこれを用いた半導体装置
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
US6777746B2 (en) 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
US6750524B2 (en) 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices
JP2004047967A (ja) 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
US7023050B2 (en) * 2003-07-11 2006-04-04 Salama C Andre T Super junction / resurf LDMOST (SJR-LDMOST)
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
US7355224B2 (en) 2006-06-16 2008-04-08 Fairchild Semiconductor Corporation High voltage LDMOS
US7531888B2 (en) 2006-11-30 2009-05-12 Fairchild Semiconductor Corporation Integrated latch-up free insulated gate bipolar transistor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101771073B (zh) * 2010-01-15 2011-10-05 电子科技大学 一种高速横向soi绝缘栅双极性晶体管
CN101916730A (zh) * 2010-07-22 2010-12-15 中国科学院上海微***与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法
CN101916730B (zh) * 2010-07-22 2012-07-11 中国科学院上海微***与信息技术研究所 一种具有线性缓冲层的soi超结ldmos制作方法
CN101969074A (zh) * 2010-10-28 2011-02-09 电子科技大学 一种高压ldmos器件
CN101969074B (zh) * 2010-10-28 2012-07-04 电子科技大学 一种高压ldmos器件
US8598658B2 (en) 2010-10-28 2013-12-03 University Of Electronic Science And Technology Of China High voltage LDMOS device
CN103137679A (zh) * 2011-11-21 2013-06-05 上海华虹Nec电子有限公司 绝缘栅双极型晶体管器件结构及其制作方法
CN103137679B (zh) * 2011-11-21 2016-10-26 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管器件结构及其制作方法
CN107342321A (zh) * 2017-08-31 2017-11-10 电子科技大学 一种具有可控集电极槽的soi ligbt
CN107342321B (zh) * 2017-08-31 2023-03-31 电子科技大学 一种具有可控集电极槽的soi ligbt
CN116169159A (zh) * 2021-11-24 2023-05-26 苏州华太电子技术股份有限公司 一种超级结绝缘栅双极型晶体管结构及其制作方法
CN116169159B (zh) * 2021-11-24 2023-11-21 苏州华太电子技术股份有限公司 一种超级结绝缘栅双极型晶体管结构及其制作方法

Also Published As

Publication number Publication date
WO2008067269A1 (en) 2008-06-05
TWI483395B (zh) 2015-05-01
US20090309132A1 (en) 2009-12-17
KR101225225B1 (ko) 2013-01-22
US8053858B2 (en) 2011-11-08
TW200843102A (en) 2008-11-01
US7531888B2 (en) 2009-05-12
KR20090083424A (ko) 2009-08-03
US20080128744A1 (en) 2008-06-05
CN101553932B (zh) 2012-03-07

Similar Documents

Publication Publication Date Title
CN101553932B (zh) 集成无闭锁绝缘栅极双极晶体管
US7755138B2 (en) Semiconductor device
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
US6512268B1 (en) Super-junction semiconductor device
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
US20150187877A1 (en) Power semiconductor device
CN110416294B (zh) 一种高耐压低损耗超结功率器件
KR20000029577A (ko) 선형전류-전압특성을가지는반도체부품
US20120126317A1 (en) Accufet with integrated clamping circuit
JPH10178174A (ja) 半導体装置及びそれを使った電力変換装置
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
US11316021B2 (en) High density power device with selectively shielded recessed field plate
US20150171198A1 (en) Power semiconductor device
JP3522887B2 (ja) 高耐圧半導体素子
KR102470681B1 (ko) 실리콘 카바이드 기반의 래터럴 전력 반도체 장치 및 그 제조 방법
CN101777584A (zh) p沟道横向双扩散金属氧化物半导体器件
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
Kanechika et al. A concept of SOI RESURF lateral devices with striped trench electrodes
US20180108774A1 (en) Semiconductor Device and Method for Manufacturing Same
CN109192777B (zh) 一种深槽半超结结构功率器件及制造方法
CN111276537A (zh) 一种具有多晶硅耐压层的逆导型rc-ligbt器件
KR20150076717A (ko) 전력 반도체 소자
CN114649407B (zh) 一种igbt器件结构
CN117293191B (zh) 一种版图结构、半导体器件和其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Arizona, USA

Patentee after: FAIRCHILD SEMICONDUCTOR Corp.

Address before: Maine

Patentee before: FAIRCHILD SEMICONDUCTOR Corp.

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120307

Termination date: 20211127

CF01 Termination of patent right due to non-payment of annual fee