CN101543144B - 识别标志以及电路基板的制造方法 - Google Patents

识别标志以及电路基板的制造方法 Download PDF

Info

Publication number
CN101543144B
CN101543144B CN200880000335.6A CN200880000335A CN101543144B CN 101543144 B CN101543144 B CN 101543144B CN 200880000335 A CN200880000335 A CN 200880000335A CN 101543144 B CN101543144 B CN 101543144B
Authority
CN
China
Prior art keywords
hole
packing material
prepreg
distinguishing mark
filled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880000335.6A
Other languages
English (en)
Other versions
CN101543144A (zh
Inventor
竹中敏昭
平石幸弘
冈本孝雄
马田督也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101543144A publication Critical patent/CN101543144A/zh
Application granted granted Critical
Publication of CN101543144B publication Critical patent/CN101543144B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981Metallised walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0242Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1136Conversion of insulating material into conductive material, e.g. by pyrolysis
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种电路基板的制造方法,在正反面贴附有脱模薄膜(2a、2b)的半固化片(1)上,形成产品用通孔(3)、层压识别标志用通孔(7a、7b)、以及X射线识别标志用通孔(8a、8b),遮住层压识别标志用通孔(7a、7b),并将导电膏(4)填充到产品用通孔(3)以及X射线识别标志用通孔(8a、8b)中之后,将脱模薄膜(2a、2b)剥离,从而制造电路基板,因为并未在层压识别标志用通孔(7a、7b)中填充导电膏(4),所以可容易地获得层压精度高的识别标志,从而可获得层压精度高、密度高且质量优异的电路形成基板。

Description

识别标志以及电路基板的制造方法
技术领域
本发明涉及在制造用于各种电子设备的电路基板时所使用的识别标志,且本发明涉及使用了上述识别标志的电路基板的制造方法。 
背景技术
近年来,随着电子设备趋向于小型化、高密度化,搭载电子零件的电路基板也从现有的单面基板发展到采用双面、多层基板,并已开发出能够在基板上集成更多的电路以及零件的高密度基板。 
特别是随着多层基板的高密度化,电路图案变得细微,人们需要更多层的电路图案和更薄的基板。 
在此种电路基板中,必须新开发利用导电膏并经由内部导通孔来将多层的电路图案之间加以连接的连接方法、以及可靠性高的结构。 
以下,以专利文献1所揭示的制造方法为示例,对现有的利用导电膏实现内部导通孔连接的4层基板的制造方法加以说明。 
首先,对作为多层基板的核心基板的双面基板的制造方法、与导电膏的填充方法加以说明,其中上述多层基板是利用导电膏来通过内部导通孔来连接的。 
图10A~图10H是表示现有的双面基板的制造方法的步骤的剖面图。图10A所示的基板材料是由半固化片21以及脱模薄膜22a、22b构成的已经层压过的半固化片。 
可使用由复合材料形成的基材来作为半固化片21,此复合材料例如是使热固性环氧树脂含浸于无纺布的全芳香族聚酰胺纤维或玻璃纤维布而成的。在半固化片21的正反面上贴附有具有脱模层部的塑料薄膜,例如由聚对苯二甲酸乙二醇酯等形成的脱模薄膜22a、22b。 
作为将脱模薄膜22a、22b粘接到半固化片21上的方法,已提出了使用层压装置,通过使半固化片21的树脂成分熔融而连续地将脱模薄膜22a、22b粘接于上述半固化片21的方法。
其次,如图10B所示,利用激光加工法等来形成通孔23。此时,通过激光加工法来形成用于层间连接的产品用通孔23,同时形成制造时所使用的识别标志用通孔27a、27b。 
接着,如图10C所示,将导电膏24填充到产品用通孔23以及识别标志用通孔27a、27b中。 
导电膏24是为了赋予导电性而在环氧树脂等热固性树脂中混和着铜等的金属粒子而成的。对于填充方法而言,可采用利用了刮板26的印刷法等众所周知的技术。 
其次,如图10D所示,将脱模薄膜22a、22b剥离。脱模薄膜22a、22b仅仅是通过使半固化片21表面上的树脂部分稍微熔融来进行粘接,因此可以容易地被剥离。 
图11是脱模薄膜剥离后的通孔的剖面图,如图11所示,在将脱模薄膜22a、22b剥离之后导电膏24成为如下突出形状,即突出的部分相当于脱模薄膜22a、22b的厚度。 
接着,如图10E所示,将铜等的金属箔25a、25b配置在半固化片21的正反面。然后,通过热压来对半固化片21与所述金属箔25a、25b进行加热加压,由此如图10F所示,使它们成型并固化,从而使半固化片21与金属箔25a、25b贴附,并且使导电膏24压紧。由此,通过设置在预定位置的通孔23中所填充的导电膏24,对正反面的金属箔25a、25b进行电连接。 
其次,使用X射线透过金属箔25a、25b,对形成在半固化片21上的识别标志用通孔27a、27b进行检测,如图10G所示,使用钻孔器等在识别标志用通孔27a、27b的中心处形成曝光用通孔29a、29b。 
接着,对曝光用通孔29a、29b与曝光薄膜进行定位(未图示),并利用感光显像法等来形成预定的抗蚀图案。然后,使用二氯化铜等的化学药液来选择性地进行蚀刻,如图10H所示,可获得包括电路图案32a、32b与层压下一层时的层压用识别图案33a、33b的双面基板30。 
接着,对4层基板的制造方法加以说明。 
首先如图12A所示,准备以上述方式制得的形成着内层导体电路(形成在作为内层电路基板上的电路图案)32a、32b与层压下一层时的识别图 案33a、33b的双面基板30、以及使用图10A~图10D的制造方法而制得的两张半固化片21a、21b。在两张半固化片21a、21b中具备产品用通孔23与识别标志用通孔27a、27b,使用印刷法将导电膏24填充到上述通孔中。产品用通孔23形成在与双面基板30上的电路图案32a、32b的预定位置相向的部分。识别标志用通孔27a、27b形成在与双面基板30上的层压识别用图案33a、33b的位置相向的部分。 
接着如图12B所示,首先,利用相机来对半固化片21b的识别标志用通孔27a、27b进行检测,并进行图像处理,以求出所填充的导电膏24的孔径的重心。根据此结果,在X、Y、θ方向上移动半固化片21b,将半固化片21b定位到预定位置,并配置到金属箔25b上。然后,利用相机,对形成在与半固化片21b相向的部分的双面基板30上的层压识别用图案33a、33b进行检测,并进行图像处理以求出重心。根据此结果,在X、Y、θ方向上移动双面基板30,使此双面基板30对准半固化片21b的识别标志用通孔27a、27b,并将此双面基板30配置到半固化片21b上。 
接着,如图12C所示,利用相机,对与形成在双面基板30上的识别图案33a、33b相向的部分上所形成的半固化片21a的识别标志用通孔27a、27b进行检测,并进行图像处理,以求出所填充的导电膏24的孔径的重心。然后,在X、Y、θ方向上移动半固化片21a,使此半固化片21a对准双面基板30的识别用图案33a、33b,并将此半固化片21a配置到双面基板30上。 
再者,利用电荷耦合器件(Charge Coupled Device,CCD)等的相机,对上述的识别标志用通孔27a、27b以及层压识别用图案33a、33b进行检测,采用此种检测方法的理由可列举:装置成本较低,装置的结构简单且较为流行,而且生产率高等。 
接着,如图12D所示,将金属箔25a、25b分别配置到半固化片21a、21b的表面上,通过热压来对金属箔25a、25b与半固化片21a、21b进行加热加压,由此使它们成型并固化,从而使半固化片21a、21b与金属箔25a、25b贴附。由此,将导电膏24压紧,正反面的金属箔25a、25b通过设置在预定位置的通孔23中所填充的导电膏24,与内层的双面基板30的电路图案32a、32b电连接。 
其次,利用X射线透过金属箔25a、25b,对形成在半固化片21a、21b 中的识别标志用通孔27a、27b进行检测,如图12E所示,使用钻孔器等在识别标志用通孔27a、27b的重心处形成曝光用通孔29a、29b。 
接着,如图12F所示,对曝光用通孔29a、29b与曝光薄膜进行定位(未图示),利用感光显像法等来形成预定的抗蚀图案。然后,使用二氯化铜等的化学药液来进行选择性蚀刻,形成外层的电路图案32a、32b,由此获得4层基板40。 
但是,在如上述的电路基板的制造方法中,当使用激光加工在半固化片上形成识别标志时,会产生识别错误或重心偏移,对于要求定位精度的电路基板是不利的,其中上述半固化片在正反面上贴附着脱模薄膜。 
使用表示通孔加工后的半固化片21的剖面与平面的对应关系的图13对上述情况进行说明。具体而言,构成半固化片的树脂成分、芳族聚酸胺纤维或玻璃纤维织物,与作为脱模薄膜的基材的聚对苯二甲酸乙二醇酯等塑料类物质的加工能量不同。因此,例如当照射激光偏斜时,如图13所示,有时会在入射侧(半固化片的21表面)的脱模薄膜22a相对于激光的射出侧(半固化片21的背面)已变形的状态下,对通孔23进行加工。即,入射侧的通孔23a的孔径变得大于射出侧的通孔23的孔径。 
如果将导电膏24填充到已以所述方式变形了的通孔23中,那么如图14所示,入射侧的导电膏24孔径的重心37a会偏离射出侧的导电24的重心37b。 
然后,当利用相机,并使用透射光以及反射光来对半固化片21上的识别用标志进行检测时,选择入射侧的孔径。另一方面,当在热压之后,利用X射线透过金属箔25a、25b来对识别标志用通孔23进行检测时,选择导电膏24浓度高的射出侧的孔径。因此,在两个步骤之间产生了识别标志用通孔23的偏移。 
图15是表示现有例中的其他识别标志的示例的俯视图。最近,如图15所示,已提出了由多个通孔构成的识别标志27,即使识别标志27的一部分已缺失,识别标志27的重心变成异常标志38,也可以利用其他识别标志27来获得重心。但是,当在上述半固化片21上对识别标志27进行加工时,如果激光偏斜,那么同一方向上的入射侧与射出侧的导电膏24的孔径会不同,与形成单一通孔的情况相同地会产生重心偏移。
因此,为了消除此种制造方法中的识别标志的重心偏移,人们需要如下的识别标志、与使用此识别标志的电路基板的制造方法,上述识别标志不会受到因激光偏斜而产生的入射侧、射出侧的导电膏孔径的差异的影响。 
专利文献1:日本专利特开平6-268345号公报 
发明内容
本发明的识别标志设置在半固化片上的至少两处以上,且由填充有导电性填充材料的通孔、与未填充所述导电性填充材料且在通孔壁面上形成有变质层的通孔或在通孔壁面上残留有导电性填充材料的通孔所构成。 
由此,具有在制造时不会因激光的偏斜而使识别标志的重心偏移,可获得层压精度高的多层基板的效果。 
而且,本发明的电路基板的制造方法包括:在半固化片的正反面上贴附脱模薄膜的步骤;在上述半固化片上形成多个用于层间连接的通孔以及识别标志用通孔的步骤;将导电性填充材料填充到用于层间连接的通孔以及多个识别标志用通孔中的一部分通孔的步骤;以及将脱模薄膜从半固化片剥离的步骤,在形成未填充导电性填充材料的通孔时通过照射激光而在壁面上形成变质层。 
由此,可以容易地获得层压精度高的识别标志,其结果,从而能够提供一种内层基板与半固化片的一致性优异、利用导电性填充材料那样的层间连接方法实现的电连接稳定、且高质量、高密度的电路基板。 
附图说明
图1A是表示本发明的一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1B是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1C是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1D是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1E是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1F是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1G是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图1H是表示同一实施方式中的电路基板的制造方法的步骤的剖面图。 
图2是表示同一实施方式中的识别标志的位置的平面图。 
图3A是表示同一实施方式中的识别用通孔的加工方法的平面图。 
图3B是表示同一实施方式中的识别用通孔的加工方法的剖面图。 
图4是表示同一实施方式中的识别标志的平面图。 
图5是表示同一实施方式中的通孔加工后的剖面以及平面的对应关系的图。 
图6A是在同一实施方式中的通孔中填充导电膏后的剖面图。 
图6B是同一实施方式中的未在通孔中填充导电膏的通孔的剖面图。 
图7是同一实施方式中的使用了导电膏的其他通孔的剖面图。 
图8A是表示同一实施方式中的多层电路基板的制造方法的步骤的剖面图。 
图8B是表示同一实施方式中的多层电路基板的制造方法的步骤的剖面图。 
图8C是表示同一实施方式中的多层电路基板的制造方法的步骤的剖面图。 
图8D是表示同一实施方式中的多层电路基板的制造方法的步骤的剖面图。 
图8E是表示同一实施方式中的多层电路基板的制造方法的步骤的剖面图。 
图8F是表示同一实施方式中的多层电路基板的制造方法的步骤的剖面图。 
图9A是表示同一实施方式中的填充多层电路基板的制造方法中所使用的导电膏之前的识别标志的重心的剖面图。 
图9B是表示同一实施方式中的填充多层电路基板的制造方法中所使用的导电膏之后的识别标志的重心的剖面图。 
图10A是表示现有例中的双面电路基板的制造方法的步骤的剖面图。 
图10B是表示同一双面电路基板的制造方法的步骤的剖面图。 
图10C是表示同一双面电路基板的制造方法的步骤的剖面图。 
图10D是表示同一双面电路基板的制造方法的步骤的剖面图。 
图10E是表示同一双面电路基板的制造方法的步骤的剖面图。 
图10F是表示同一双面电路基板的制造方法的步骤的剖面图。 
图10G是表示同一双面电路基板的制造方法的步骤的剖面图。
图10H是表示同一双面电路基板的制造方法的步骤的剖面图。 
图11是将现有例中的脱模薄膜剥离之后的通孔的剖面图。 
图12A是表示现有例中的多层电路基板的制造方法的步骤的剖面图。 
图12B是表示同一多层电路基板的制造方法的步骤的剖面图。 
图12C是表示同一多层电路基板的制造方法的步骤的剖面图。 
图12D是表示同一多层电路基板的制造方法的步骤的剖面图。 
图12E是表示同一多层电路基板的制造方法的步骤的剖面图。 
图12F是表示同一多层电路基板的制造方法的步骤的剖面图。 
图13是表示现有例中的通孔加工后的剖面以及平面的对应关系的图。 
图14是表示现有例中的识别标志的剖面图。 
图15是表示现有例中的另一个识别标志的平面图。 
附图标记说明 
1、1a、1b    半固化片 
2a、2b       脱模薄膜 
3、3a        通孔 
4            导电膏 
5a、5b       金属箔 
6            刮板 
7、7a、7b    层压识别标志用通孔 
8a、8b       X射线识别标志用通孔 
9a、9b       曝光用通孔 
10           双面基板 
11           掩模 
12a、12b     电路图案 
13a、13b     层压识别用图案 
14a、14b     X射线识别用图案 
15           导电膏填充区域 
16           激光 
17、17a、17b 重心 
18           变质层
20                4层基板 
具体实施方式
本发明的识别标志设置在半固化片上的至少两处以上,且由填充有导电性填充材料的通孔、与未填充导电性填充材料的通孔或在通孔壁面上残留有导电性填充材料的通孔所构成。由此,具有在制造时不会因激光的偏斜而使识别标志的重心偏移,可以获得层压精度高的多层基板的效果。 
此外,未填充导电性填充材料的通孔或在通孔壁面上残留有导电性填充材料的通孔,设置在填充有导电性填充材料的通孔的外侧,例如设置在半固化片的端缘侧。由此,当将导电性填充材料填充到用于层间连接的通孔中时,容易遮住未填充导电性填充材料的通孔。而且,可以在不影响到用于层间连接的通孔的质量的情况下,形成在通孔壁面上残留有导电性填充材料的通孔。并且,容易通过相机,使用透射光以及反射光来对未填充导电性填充材料的通孔、或在通孔壁面上残留有导电性填充材料的通孔进行检测。因此,在制造时不会因激光的偏斜而使识别标志的重心偏移,可获得层压精度高的多层基板。 
而且,在通孔的加工壁上形成有变质层。由此通孔的轮廓变得清晰,可以容易地被检测出。 
而且,未填充导电性填充材料的通孔或在通孔壁面上残留有导电性填充材料的通孔的孔径,大于填充有导电性填充材料的通孔的孔径。由此,可以防止因加工粉末或灰尘堵塞通孔等而引起通孔的重心偏移。 
而且,未填充导电性填充材料的通孔、在通孔壁面上残留有导电性填充材料的通孔、及填充有导电性填充材料的通孔中的至少一种通孔,是由多个通孔所构成的。由此,即使通孔的加工位置精度降低,也可以根据多个通孔的重心位置来得到,从而可以提高层压精度。 
而且,在通孔壁面上残留有导电性填充材料的通孔是通过激光加工而形成的,变质层是半固化片中的树脂成分经碳化而形成的。由此,可以高效地形成变质层。 
而且,未填充导电性填充材料的通孔或在通孔壁面上残留有导电性填充材料的通孔,是通过多次照射激光而形成的。由此,可以在不使生产率降低的情况下,高效地形成上述通孔。
此外,本发明的电路基板的制造方法包括:在半固化片的正反面上贴附脱模薄膜的步骤;在上述半固化片上形成用于层间连接的通孔以及多个识别标志用通孔的步骤;将导电性填充材料填充到用于层间连接的通孔以及多个识别标志用通孔中的一部分通孔的步骤;以及将脱模薄膜从半固化片剥离的步骤。 
由此,可以容易地获得层压精度高的识别标志,其结构,从而能够提供一种内层基板与半固化片的一致性优异、利用导电性填充材料的层间连接方法实现的电连接稳定、且高质量、高密度的电路基板。 
而且,本发明的电路基板的制造方法包括:在半固化片的正反面上贴附脱模薄膜的步骤;在上述半固化片上形成用于层间连接的通孔以及多个识别标志用通孔的步骤;将导电性填充材料填充到用于层间连接的通孔以及多个识别标志用通孔中的步骤;以及将脱模薄膜从半固化片剥离的步骤;将导电性填充材料填充到多个识别标志用通孔中的步骤包括下述步骤:导电性填充材料从一部分通孔中掉落,导电性填充材料仅残存在通孔壁面上。 
由此,可以容易地获得层压精度高的识别标志,而且因为在填充导电性填充材料时,无须遮住一部分通孔,所以可以提高生产率,进而可以提高半固化片等基板材料的有效面积的比率。 
此外,导电性填充材料掉落的那一部分通孔的孔径,大于其他通孔的孔径。由此,所填充的导电性填充材料会从通孔中掉落,导电性填充材料仅残留在通孔壁面上,从而能够使通孔的轮廓变得清晰。 
而且,本发明的电路基板的制造方法包括:准备具有用于层间连接的通孔及识别标志的半固化片的步骤,此用于层间连接的通孔是通过上述的将脱模薄膜从半固化片剥离的步骤而制得且填充有所述导电性填充材料,且此识别标志由填充有导电性填充材料的通孔、以及未填充导电性填充材料的通孔或在通孔壁面上残留有导电性填充材料的通孔所构成;准备具有电路图案以及层压识别用图案的内层基板与金属箔的步骤;对半固化片上的识别标志中的填充有导电性填充材料的通孔、以及未填充导电性填充材料的通孔或在通孔壁面上残留有导电性填充材料的通孔、以及内层基板的层压识别用图案进行检测并进行定位,将所述半固化片配置到内层基板上的步骤;将金属箔大致定位并配置到半固化片上之后,通过热压来进行加 热加压的步骤;以及对识别标志中的填充有导电性填充材料的通孔进行检测,形成曝光用通孔的步骤。由此,具有可获得层压精度高的多层电路基板的效果。 
而且,利用相机进行检测并进行图像处理,以此来对上述半固化片的识别标志与内层基板上的层压识别用图案进行检测与定位。 
由此,即使在已偏斜的状态下对半固化片上的识别标志进行加工,因透射光的图像是通孔的孔径最小的部分,所以不会受到激光偏斜的影响。其结果,可以容易地利用透射光来准确地对半固化片上的识别标志用通孔以及内层基板的层压识别用图案进行正确的检测。此外,图像处理以及定位操作快,生产率高。 
而且,对识别标志中的填充有导电性填充材料的通孔进行检测,形成曝光用通孔的步骤,是以如下方式进行的,即利用X射线来对通孔进行检测,并在通孔的重心进行钻孔加工。 
由此,可对重心进行检测而不会受到填充在入射侧的导电性填充材料的影响,从而能够形成位置精度高的曝光用通孔,其中在上述入射侧,半固化片上的识别标志在已偏斜的形状下受到加工。 
如上所述,具体而言在本发明中,设置如下的两个识别标志,一个识别标志是在将内层的基板定位并层压到内层电路基板以及半固化片上时所使用的识别标志,另一个识别标志是在热压之后透过金属箔而受到X射线的检测的识别标志,利用未填充导电性填充材料的通孔、或在内壁上形成有导电性填充材料的通孔来形成设置在半固化片上的层压时的识别标志,且利用填充有导电性填充材料的通孔来形成受到X射线的检测的识别标志。 
因此,根据本发明,能够改善内层电路基板与将要定位并层压到内层电路基板的正反面上的半固化片的定位精度,并能够容易地实施高精细的电路基板的制造方法。 
以下,一面参照附图,一面对本发明的实施方式中的识别标志以及电路基板的制造方法加以详细说明。 
(实施方式) 
在本实施方式中,使用导电膏作为导电性填充材料。首先,对作为多 层基板中的内层基板的双面电路基板的制造方法加以说明,其中上述多层基板是利用导电膏来进行内部导通孔连接的。 
图1A~图1H是表示本发明的一实施方式中的电路基板的制造方法的步骤的剖面图。图1A~图1H也是本发明的电路基板的制造方法的工序剖面图。 
首先如图1A所示,使用层压装置,将脱模薄膜2a、2b贴附到半固化片1的正反面上。 
半固化片1使用由复合材料形成的基材,此复合材料例如是使热固性环氧树脂含浸于无纺布的全芳香族聚酰胺纤维或玻璃纤维布而成的。使用层压装置来在半固化片1的正反面上粘接形成有脱模层部的塑料薄膜,例如由聚对苯二甲酸乙二醇酯等形成的脱模薄膜2a、2b。 
其次,如图1B所示,利用激光加工法等来形成作为内部导通孔的通孔3。此时,在形成产品用(即用于层间连接)通孔3的同时,利用激光加工法形成未填充下述导电膏4的层压识别标志用通孔7a、7b,以及用于热压后的位置识别的填充有导电膏4的X射线识别标志用通孔8a、8b。 
图2是表示本实施方式中的识别标志的位置的平面图。在本实施方式中,如图2所示,在下述导电膏4的填充区域15内,形成有孔径约为150μm的X射线识别标志用通孔8a、8b,在导电膏4的填充区域15的外侧,即在从中心观察时作为外侧的半固化片1的端缘侧,形成有孔径约为300μm的层压识别标志用通孔7a、7b。 
图3A以及图3B是表示本实施方式中的识别用通孔的加工方法的平面图以及剖面图。在本实施方式中,为了防止生成加工粉末或灰尘,在进行激光加工时多次照射激光16,并使激光16的孔径以图3A的方式重叠,以此方式对层压识别标志用通孔7a、7b进行加工,使孔径约为300μm。如图3B所示,在层压识别标志用通孔7a、7b的加工壁上形成有变质层18,此变质层18是利用激光16的热量来使半固化片1中的树脂成分碳化而成的。此处,通过多次照射上述激光16来使层压识别标志用通孔7a、7b的孔径为300μm,但此孔径也可以与产品用通孔3或X射线识别标志用通孔8a、8b的孔径相同。 
图4是表示本实施方式中的识别标志的平面图。在本实施方式中,层 压识别标志用通孔7a、7b以及X射线识别标志用通孔8a、8b分别设为1个通孔,但如图4所示,也可由多个通孔7、8来形成识别标志,可任意地设定通孔7、8的个数。 
而且,当制作4层时的半固化片1时,层压识别标志用通孔7a、7b以及X射线识别标志用通孔8a、8b是必需的。但是,在双面基板的情况下,因为使金属箔5a、5b大致定位并配置在半固化片1的正反面,所以也可以仅形成X射线识别标志用通孔8a、8b。 
图5是表示本实施方式中的通孔加工后的剖面以及平面的对应关系的图。在激光加工时激光产生偏斜的情况下,如图5所示,偏斜部分的激光的能量较小,因此,通孔3a形成在作为激光入射侧的半固化片1的上侧脱模薄膜2a处。但是,半固化片1并未被上述通孔3a贯穿而是成为一部分受到加工的状态。因此,上侧脱模薄膜2a的通孔3a的孔径大于半固化片1的孔径,并且形成偏斜的状态。另一方面,作为激光射出侧的半固化片1的下侧脱模薄膜2b侧,仅供能量大的部分的激光通过而形成通孔3,因此,此通孔3在未偏斜的状态下受到加工。 
接着,如图1C所示,使用众所周知的印刷法,将导电膏4填充到产品用通孔3以及X射线识别标志用通孔8a、8b,此通孔8a、8b是构成识别标志用通孔的一部分。在利用掩模11覆盖层压识别标志用通孔7a、7b的状态下,利用刮板6填充导电膏4,由此,能够阻止导电膏4侵入到层压识别标志用通孔7a、7b中。因此,能够不将导电膏4填充到层压识别标志用通孔7a、7b中,而是将导电膏4填充到未被板框覆盖的X射线识别标志8a、8b中。 
填充到通孔3中的导电膏4,与贴附在半固化片1的正反面上的铜等的金属箔5a、5b电连接。导电膏4是为了赋予导电性而在环氧树脂等热固性树脂中混和铜等的金属粒子而成的。 
其次,如图1D所示,将脱模薄膜2a、2b剥离。在将脱模薄膜2a、2b剥离之后,导电膏4成为如下的突出形状,即突出的部分相当于脱模薄膜2a、2b的厚度。 
图6A是在本实施方式中的通孔中填充导电膏后的剖面图,图6B是同一未填充导电膏的通孔的剖面图。上侧脱模薄膜2a的加工面是在进行激光 加工时,孔径大幅地偏斜的状态下加工的。因此,在进行激光加工后填充入导电膏4的产品用通孔3及X射线识别标志用通孔8a、8b成为如图6A的状态。即,由于激光发生偏斜的部分的能量,作为激光入射侧的半固化片1表面上所出现的导电膏4的孔径变大。另一方面,半固化片1的下侧脱模薄膜2b侧的导电膏4的孔径变小,此下侧脱模薄膜2b侧作为激光偏斜的影响较小的射出侧。因此形成如下状态,即表面的导电膏4的重心17a与背面的导电膏4的重心17b偏离。 
另一方面,未填充导电膏4的层压识别标志用通孔7a、7b如图6B所示,在作为激光入射侧的半固化片1的上侧会观察到轻微熔融的痕迹,但在利用透射光进行观察时,未穿通的半固化片1的熔融痕迹部分的影响不会显现出来,上述通孔7a、7b均为具有中心17的通孔的形状(圆形)。 
图7是本实施方式中的使用导电膏的另一个通孔的剖面图。在本实施方式中,直接使用由激光加工而形成的通孔来作为层压识别标志7a、7b。但是,如图7所示,当填充导电膏4时,导电膏4会残留在层压识别标志用通孔7a、7b周边与通孔壁面上,由此,通孔的轮廓变得清晰。而且,当利用激光加工来形成变质层18时,通孔的轮廓也会变得清晰。 
为了使导电膏4仅残留在图7所示的部位,在填充区域内,设置具有容易使导电膏4掉落的孔径的层压识别标志用通孔7a、7b。由此,即使与其他的产品用通孔3或X射线识别标志用通孔8a、8b同时地填充导电膏4,层压识别标志用通孔7a、7b中的导电膏4也会掉落,从而可获得图7所示的层压识别标志用通孔7a、7b。如果通孔孔径超过半固化片1厚度的1.5倍,那么容易使导电膏4掉落,孔径越大就越容易使上述导电膏4掉落。因此,可根据将要使用的导电膏4及填充方法等来设定通孔孔径。再者,在将导电膏填充到层压识别标志用通孔7a、7b中之后,放置规定时间,由此,能够使导电膏仅残存在通孔壁面上。 
其次,如图1E所示,使用半固化片1的层压识别标志用通孔7a、7b,将铜等的金属箔5a、5b配置到正反面上。当制作作为内层基板的双面基板时,对金属箔5a、5b加以大致定位即可,因此,定位精度要求不高,可使用填充有导电膏4的X射线识别标志用通孔8a、8b。 
接着,如图1F所示,之后,通过热压机加热加压,成型并固化,以使 半固化片1与金属箔5a、5b粘接,并且使导电膏4压紧。由此,正反面的金属箔5a、5b与设置在预定位置的产品用通孔3中所填充的导电膏4电连接。 
其次,利用X射线检测器,透过金属箔5a、5b来对形成在半固化片1上的X射线识别标志用通孔8a、8b进行检测。然后,如图1G所示,使用钻孔器等,在X射线识别标志用通孔8a、8b的重心处形成曝光用通孔9a、9b。在X射线识别标志用通孔8a、8b的重心处,因受到半固化片1的受激光偏斜的影响而在偏斜状态下加工的入射侧的导电膏4的孔径较大,但导电膏4的厚度会相应减少,减少的厚度等于脱模薄膜2a的厚度,且浓度降低。因此,选择在激光射出侧的导电膏4的孔径的重心,上述激光射出侧的导电膏4的浓度高且导电膏4的孔径小。 
接着,如图1H所示,对曝光用通孔9a、9b与曝光薄膜进行定位(未图示),并利用感光显像法等来形成预定的抗蚀图案。然后,使用二氯化铜等的化学药液来进行选择性蚀刻,形成电路图案12a、12b、4层用的层压识别用图案13a、13b、以及X射线识别用图案14a、14b,由此,可获得用作内层基板的双面基板10。此处,仅在双面基板的表面上形成层压识别用图案13a、13b与X射线识别用图案14a、14b,但也可根据检测方法而将上述图案设置在背面侧。 
再者,在本发明中,未填充导电性填充材料的通孔、在通孔壁面上残留有导电性填充材料的通孔、及填充有导电性填充材料的通孔中的至少一种通孔,可由多个通孔所构成。 
其次,对本发明的4层基板的制造方法加以说明。图8A~图8F是本发明的4层基板的制造工序剖面图。 
首先如图8A所示,准备以上述方式制得的包括内层导体电路12a、12b与层压下一层时的识别图案13a、13b的双面基板10、以及使用图1A~图1D的制造方法而制得的两张半固化片1a、1b。在两张半固化片1a、1b上,在双面基板10的电路图案12a、12b的预定位置上形成填充有导电膏4的产品用通孔3。而且,在与X射线识别用图案14a、14b的位置相向的部分上形成填充有导电膏4的X射线识别标志用通孔8a、8b。并且,在与层压识别用图案13a、13b的位置相向的部分上形成未填充导电膏4的层压识别 标志用通孔7a、7b。 
接着如图8B所示,利用相机并以透射光来对半固化片1b的未填充导电膏4的层压识别标志用通孔7a、7b进行检测,进行图像处理以求出重心,在X、Y、θ方向上移动半固化片1b,将此半固化片1b定位到预定位置,接着将此半固化片1b配置到金属箔5b上。然后,利用相机,从上方对形成在与半固化片1b相向的部分的双面基板10上表面的层压识别用图案13a、13b进行检测,并进行图像处理以求出重心,在X、Y、θ方向上移动双面基板10,使此双面基板10对准半固化片1b的层压识别标志用通孔7a、7b,并将此双面基板10配置到半固化片1b上。 
在未填充导电膏4的层压识别标志用通孔7a、7b的加工壁上形成有变质层,通孔的轮廓变得更加清晰,可稳定地对层压识别标志用通孔进行检测,在所制作的1000张样品中,未出现误识别。 
在本实施方式中,利用相机,从上方对双面基板10上表面的层压识别用图案13a、13b进行检测,但也可利用相机,从下方对双面基板10下表面的层压识别用图案13a、13b进行检测。 
并且,如图8C所示,求出半固化片1a的层压识别标志用通孔7a、7b的重心,此层压识别标志用通孔7a、7b形成在与双面基板10上所形成的层压识别用图案13a、13b相向的部分上,且未填充导电膏4。然后,在X、Y、θ方向上移动半固化片1a,使此半固化片1a对准双面基板10的层压识别用图案13a、13b,将此半固化片1a配置到双面基板10上。 
其次,如图8D所示,将金属箔5a配置到半固化片1a上,通过热压机进行加热加压,成型固化以使半固化片1a与金属箔5a、5b贴附,并且使导电膏4压紧。由此,正反面的金属箔5a、5b通过设置在预定位置的通孔3中所填充的导电膏4,与双面基板10的电路图案12a、12b电连接。 
接着,使用X射线透过金属箔5a、5b,对形成在半固化片1a、1b上的X射线识别标志用通孔8a、8b进行检测,如图8E所示,使用钻孔器等,在X射线识别标志用通孔8a、8b的重心处形成曝光用通孔9a、9b。 
接着,如图8F所示,对曝光用通孔9a、9b与曝光薄膜进行定位(未图示),并利用感光显像法等来形成预定的抗蚀图案,使用二氯化铜等的化学药液来进行选择性蚀刻而形成电路图案12a、12b,由此可获得4层基板20。 
图9A以及图9B是表示本实施方式中的多层电路基板的制造方法中所使用的导电膏填充前、以及导电膏填充后的识别标志的重心的剖面。如图9A所示,利用未填充导电膏4的通孔7a、7b来形成层压识别标志,由此,即使在激光偏斜的状态下对层压识别标志用通孔7a、7b进行加工,透射光的图像是通孔中孔径最小的部分,因此不会受到激光偏斜的影响。因此,入射侧与射出侧的重心不会偏移,此重心偏移现象在现有的填充导电膏4来形成识别标志时成为问题。 
而且,热压后所使用的X射线识别标志用通孔8a、8b形成在层压识别标志附近,由此,可以防止对于层压识别标志的位置精度的降低。并且,如图9A、图9B所示,求出的层压识别标志用通孔7a、7b的重心17a、与受到X射线检测的X射线识别标志用通孔8a、8b的重心17b在通孔的同一位置,因此,,也能够改善在进行层压时和利用X射线来进行检测时的重心偏移。 
而且,因为并未在层压识别标志用通孔7a、7b中填充导电膏4,所以当通孔孔径变小时,灰尘或半固化片的树脂粉等容易留在通孔中。因此,当使用相机利用透射光来进行检测时,孔径变小,且重心位置发生偏移,从而存在定位精度降低的情况。因此,优选将层压识别标志用通孔7a、7b的孔径设为容易使灰尘或半固化片的树脂粉掉落的孔径。 
因此,在本实施方式中,半固化片的厚度设为100μm,而通孔孔径设为约300μm。但是,可根据半固化片的特性或激光加工法来设定通孔孔径。而且,在激光加工时,多次对层压识别标志用通孔照射激光,将激光直径加以重叠对一个通孔进行加工,半固化片中的树脂成分因激光加工的热量而碳化等的变质层得以形成,因此,容易检测出层压识别标志的轮廓。 
而且,在本实施方式中,已对4层基板的制造方法进行了说明,但进一步将已完成的基板20作为内层基板,将本发明所制得的半固化片1a、1b与金属箔5a、5b加以定位并配置到上述内层基板的正反面上,重复热压以及形成电路的过程,由此可获得任意的多层基板。 
而且,本实施方式的结构为,在电路基板10的正反面上配置半固化片1a、1b与金属箔5a、5b,但在半固化片1a、1b的正反面上配置电路基板10,也可以获得本发明的效果。 
此外,对使用导电膏作为层间连接方法的结构进行了说明,但作为导电膏,除了可使用在包含固化剂的热固性树脂中混和铜粉等的导电性粒子而成的物质之外,还可使用多种组成,例如对导电性粒子及热压时可以排出到基板材料中的适当粘度的高分子材料、或者溶剂等进行混和而成的物质等。 
工业利用可能性 
如上所述,内层基板与半固化片的一致性优异,能够稳定且高质量地利用导电膏那样的层间连接材来实现电连接,因此,本发明对于电路基板的制造方法等是有用的。

Claims (10)

1.一种识别标志,其特征在于:
其设置在半固化片上的至少两处,且由填充有导电性填充材料的通孔、以及未填充所述导电性填充材料且在通孔壁面上形成有变质层的通孔或未填充所述导电性填充材料且在通孔壁面上残留有所述导电性填充材料的通孔所构成,所述变质层是半固化片中的树脂成分经碳化而成的。
2.根据权利要求1所述的识别标志,其特征在于:
从中心观察,在所述填充有导电性填充材料的通孔的外侧,设置有所述在通孔壁面上形成有变质层的通孔、或所述在通孔壁面上残留有所述导电性填充材料的通孔。
3.根据权利要求1所述的识别标志,其特征在于:
所述在通孔壁面上形成有变质层的通孔或所述在通孔壁面上残留有所述导电性填充材料的通孔的孔径,大于所述填充有所述导电性填充材料的通孔的孔径。
4.根据权利要求1所述的识别标志,其特征在于:
所述在通孔壁面上形成有变质层的通孔、所述在通孔壁面上残留有所述导电性填充材料的通孔、及所述填充有所述导电性填充材料的通孔中的至少一种所述通孔,是由多个通孔所构成的。
5.根据权利要求1所述的识别标志,其特征在于:
所述碳化是利用激光加工的热量而进行的。
6.根据权利要求3所述的识别标志,其特征在于:
所述在通孔壁面上形成有变质层的通孔或所述在通孔壁面上残留有所述导电性填充材料的通孔,是通过多次照射激光而形成。
7.一种电路基板的制造方法,其特征在于:包括:
在半固化片的正反面上贴附脱模薄膜的步骤;在正反面上贴附有所述脱模薄膜的所述半固化片上形成用于层间连接的通孔以及多个识别标志用通孔的步骤;将导电性填充材料填充到所述用于层间连接的通孔以及所述多个识别标志用通孔中的一部分通孔的步骤;以及将所述脱模薄膜从所述半固化片剥离的步骤,所述通孔是通过激光从所述半固化片的入射侧向射出侧的照射而形成的,在形成未填充导电性填充材料的通孔时通过照射激光而在壁面上形成变质层,所述变质层是半固化片中的树脂成分经碳化而成的。
8.一种电路基板的制造方法,其特征在于:包括:
在半固化片的正反面上贴附脱模薄膜的步骤;在正反面上贴附有所述脱模薄膜的所述半固化片上形成用于层间连接的通孔以及多个识别标志用通孔的步骤;将导电性填充材料填充到所述用于层间连接的通孔以及所述多个识别标志用通孔的步骤;以及将所述脱模薄膜从所述半固化片剥离的步骤;将所述导电性填充材料填充到所述多个识别标志用通孔中的步骤包括下述步骤:所述导电性填充材料从一部分所述通孔中掉落,所述导电性填充材料仅残存在通孔壁面上;所述导电性填充材料掉落的那一部分所述通孔的孔径,大于其他所述通孔的孔径。
9.一种电路基板的制造方法,其特征在于:包括:
准备具有下述的用于层间连接的通孔及识别标志的半固化片的步骤,所述用于层间连接的通孔通过权利要求7或权利要求8所述的在所述半固化片上形成用于层间连接的通孔的步骤而制得且填充有所述导电性填充材料,所述识别标志由填充有所述导电性填充材料的通孔、以及未填充所述导电性填充材料的通孔或在通孔壁面上残留有所述导电性填充材料的通孔所构成;准备具有电路图案以及层压识别用图案的内层基板与金属箔的步骤;对所述半固化片上的识别标志中的所述填充有所述导电性填充材料的通孔、以及所述未填充所述导电性填充材料的通孔或所述在通孔壁面上残留有所述导电性填充材料的通孔、以及所述内层基板的层压识别用图案利用相机进行检测并进行图像处理来定位,将所述半固化片配置到所述内层基板上的步骤;将所述金属箔定位并配置到所述半固化片上之后,通过热压半固化片进行加热加压的步骤;以及对所述识别标志中的所述填充有所述导电性填充材料的通孔利用X射线进行检测,形成曝光用通孔的步骤。
10.根据权利要求9所述的电路基板的制造方法,其特征在于:
对所述识别标志中的所述填充有所述导电性填充材料的通孔进行检测,形成所述曝光用通孔的步骤是以如下方式进行的,即在所述通孔的重心进行钻孔加工。
CN200880000335.6A 2007-03-14 2008-03-12 识别标志以及电路基板的制造方法 Expired - Fee Related CN101543144B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007064751 2007-03-14
JP064751/2007 2007-03-14
PCT/JP2008/000537 WO2008111309A1 (ja) 2007-03-14 2008-03-12 認識マークおよび回路基板の製造方法

Publications (2)

Publication Number Publication Date
CN101543144A CN101543144A (zh) 2009-09-23
CN101543144B true CN101543144B (zh) 2012-12-05

Family

ID=39759252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880000335.6A Expired - Fee Related CN101543144B (zh) 2007-03-14 2008-03-12 识别标志以及电路基板的制造方法

Country Status (5)

Country Link
US (1) US20090178839A1 (zh)
JP (2) JP5035249B2 (zh)
CN (1) CN101543144B (zh)
TW (1) TWI412315B (zh)
WO (1) WO2008111309A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155162A1 (ja) * 2010-06-08 2011-12-15 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
CN102036508A (zh) * 2011-01-05 2011-04-27 惠州中京电子科技股份有限公司 多层hdi线路板盲孔开窗工艺
CN102523703A (zh) * 2012-01-06 2012-06-27 汕头超声印制板公司 一种pcb板上背钻孔的制作方法
CN104349610B (zh) * 2013-07-24 2018-03-27 北大方正集团有限公司 印制电路板子板及印制电路板的制造方法和印制电路板
JP6671145B2 (ja) 2015-10-30 2020-03-25 株式会社レーザーシステム 加工樹脂基板の製造方法およびレーザー加工装置
KR102065873B1 (ko) * 2019-02-20 2020-01-13 도시오 오쿠노 전자 디바이스 검사용 컨택트 시트 및 컨택트 시트의 범프 일체형 리드 형성 방법
CN111465218A (zh) * 2020-03-19 2020-07-28 国巨电子(中国)有限公司 一种低温共烧陶瓷及其填孔方法
JP2022047385A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392829A (zh) * 2000-10-11 2003-01-22 松下电器产业株式会社 电路基板的制造方法及电路基板制造用的数据
CN1465213A (zh) * 2001-07-18 2003-12-31 松下电器产业株式会社 电路形成基板及电路形成基板的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61229389A (ja) * 1985-04-03 1986-10-13 イビデン株式会社 セラミツク配線板およびその製造方法
JPH0350890A (ja) * 1989-07-19 1991-03-05 Canon Inc プリント基板のスルホール導体化方法
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
USRE43509E1 (en) * 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US6237218B1 (en) * 1997-01-29 2001-05-29 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing multilayered wiring board and multi-layered wiring board
JP4067604B2 (ja) * 1997-08-20 2008-03-26 松下電器産業株式会社 回路形成基板および回路形成基板の製造方法
JP3938983B2 (ja) * 1997-09-02 2007-06-27 大日本印刷株式会社 多層配線板の製造方法
JP3471616B2 (ja) * 1998-06-19 2003-12-02 松下電器産業株式会社 多層プリント配線板の製造方法
US6518515B2 (en) * 1999-02-10 2003-02-11 Matsushita Electric Industrial Co, Ltd. Printed wiring board, and method and apparatus for manufacturing the same
JP4206545B2 (ja) * 1999-02-12 2009-01-14 パナソニック株式会社 多層プリント配線板の製造方法
JP3715843B2 (ja) * 1999-08-16 2005-11-16 キヤノン株式会社 樹脂封止体の開封装置及びその開封方法
JP2002111204A (ja) * 2000-09-29 2002-04-12 Toppan Printing Co Ltd 多層配線基板の製造方法
JP2002217540A (ja) * 2001-01-17 2002-08-02 Matsushita Electric Ind Co Ltd 多層配線基板の製造方法及びその装置
JP4637389B2 (ja) * 2001-03-23 2011-02-23 京セラ株式会社 多層配線基板の製造方法
JP2003318535A (ja) * 2002-04-18 2003-11-07 Mitsui Chemicals Inc プリント配線板の製造方法
KR100475716B1 (ko) * 2002-08-13 2005-03-10 매그나칩 반도체 유한회사 복합 반도체 장치의 멀티 반도체 기판의 적층 구조 및 그방법
JP2004235243A (ja) * 2003-01-28 2004-08-19 Fujikura Ltd 多層基板用基材、多層基板およびその製造方法
JP4274855B2 (ja) * 2003-06-10 2009-06-10 パナソニック株式会社 プリント基板の製造方法
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
JP2006324378A (ja) * 2005-05-18 2006-11-30 Matsushita Electric Ind Co Ltd 多層プリント配線板およびその製造方法
JP2007207872A (ja) * 2006-01-31 2007-08-16 Nec Electronics Corp 配線基板および半導体装置ならびにそれらの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392829A (zh) * 2000-10-11 2003-01-22 松下电器产业株式会社 电路基板的制造方法及电路基板制造用的数据
CN1465213A (zh) * 2001-07-18 2003-12-31 松下电器产业株式会社 电路形成基板及电路形成基板的制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-217540A 2002.08.02
JP特开平11-87932A 1999.03.30

Also Published As

Publication number Publication date
TWI412315B (zh) 2013-10-11
JPWO2008111309A1 (ja) 2010-06-24
JP5333623B2 (ja) 2013-11-06
US20090178839A1 (en) 2009-07-16
WO2008111309A1 (ja) 2008-09-18
CN101543144A (zh) 2009-09-23
JP2012164999A (ja) 2012-08-30
TW200845863A (en) 2008-11-16
JP5035249B2 (ja) 2012-09-26

Similar Documents

Publication Publication Date Title
CN101543144B (zh) 识别标志以及电路基板的制造方法
CN101543149B (zh) 电路基板及其制造方法
KR101196529B1 (ko) 경연성 기판 및 그 제조 방법
JP5078687B2 (ja) 多層配線基板の製造方法
CN109712894B (zh) 在部件承载件中嵌入具有预连接柱的部件
US11574849B2 (en) Package with embedded electronic component being encapsulated in a pressureless way
JP2006303114A (ja) 多段構成半導体モジュールおよびその製造方法
CN102405692A (zh) 电路基板的控制方法及电路基板
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US20130168148A1 (en) Multilayer printed wiring board and method of manufacturing same
US10743422B2 (en) Embedding a component in a core on conductive foil
TW201251556A (en) Printed circuit board and method for manufacturing the same
CN102119588A (zh) 元器件内置模块的制造方法及元器件内置模块
JP5148334B2 (ja) 多層配線基板の製造方法
KR20080104944A (ko) 포팅 댐을 구비한 프린트 배선판의 제조 방법 및 그 방법에의해 제조된 프린트 배선판
KR101602318B1 (ko) 에이씨에프를 이용한 임베디드 연성회로기판의 제조방법
CN101499448B (zh) 半导体装置及其制造方法
CN106469692B (zh) 半导体加工方法
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
KR100771319B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
KR20070025496A (ko) 인쇄회로기판의 제조방법
CN102573333A (zh) 制造印刷布线板的方法、印刷布线板和电子设备
US20220346229A1 (en) Component Carrier
KR20110002023A (ko) 수지 조성물, 수지 부착 캐리어 재료, 다층 프린트 배선판 및 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20140312