WO2011155162A1 - 多層配線基板および多層配線基板の製造方法 - Google Patents

多層配線基板および多層配線基板の製造方法 Download PDF

Info

Publication number
WO2011155162A1
WO2011155162A1 PCT/JP2011/003106 JP2011003106W WO2011155162A1 WO 2011155162 A1 WO2011155162 A1 WO 2011155162A1 JP 2011003106 W JP2011003106 W JP 2011003106W WO 2011155162 A1 WO2011155162 A1 WO 2011155162A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
electrically insulating
wiring
insulating base
base material
Prior art date
Application number
PCT/JP2011/003106
Other languages
English (en)
French (fr)
Inventor
敏信 金井
齊藤 隆一
東谷 秀樹
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US13/697,774 priority Critical patent/US20130062101A1/en
Priority to JP2012519236A priority patent/JPWO2011155162A1/ja
Priority to CN2011800279599A priority patent/CN102939803A/zh
Publication of WO2011155162A1 publication Critical patent/WO2011155162A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Definitions

  • the present invention relates to a multilayer wiring board formed by connecting wiring circuits of at least two or more layers, and a method of manufacturing the same.
  • a multilayer wiring board manufactured by a process as shown in FIGS. 11A to 11L has been conventionally proposed as a full-layer IVH structure resin multilayer board.
  • FIG. 11A shows an electrically insulating base 1101.
  • protective films 1102 are attached to both sides of the electrically insulating substrate 1101 by laminating on the electrically insulating substrate 1101.
  • a through hole 1103 penetrating all of the electrically insulating base 1101 and the protective film 1102 is formed by a laser or the like.
  • the through holes 1103 are filled with a conductive paste 1104 as a conductor, and the protective film 1102 is peeled off to obtain the state shown in FIG. 11E.
  • the wiring material 1105 is adhered to the electrically insulating base 1101 through the heating and pressing process.
  • the conductive paste 1104 is thermally cured, and electrical connection between the wiring material 1105 and the conductive paste 1104 is realized.
  • the material 1110 is stacked and arranged.
  • the wiring material 1110 is bonded to the electrically insulating base material 1109 through the heating and pressing process.
  • the double-sided wiring board 1107 and the electrically insulating base 1109 are also bonded.
  • the conductive paste 1108 is thermally cured in the same manner as shown in FIG. 11G, and the wiring material 1110 and the double-sided wiring board 1107 contact at high density via the conductive paste, and electrical connection is made. To be realized.
  • a circuit material of the surface layer wiring material 1110 is formed by etching to obtain a four-layer wiring substrate 1112 having the wiring 1111 as shown in FIG. 11K.
  • a four-layer wiring board is shown as a multilayer wiring board, but the number of layers of the wiring board is not limited to four, and the same steps are repeated, and wiring 1113 is shown as an example as shown in FIG. Can be obtained, and can be further multilayered.
  • Patent Documents 1 and 2 are known as prior art documents related to the invention of this application.
  • thermosetting resin of the electrically insulating base 1101 cures and shrinks in the heating and pressing process shown in FIG. 11G to generate internal stress, and in-plane dimensional shrinkage occurs. Do.
  • the multilayer wiring board of the present invention comprises a wiring board for the inner layer having the wiring on both sides, an electrically insulating base material in which the through holes are filled with the conductive paste, and a wiring formed in the outermost layer.
  • the wiring substrate and the electrically insulating base material are alternately stacked, and the wiring of the wiring substrate is disposed embedded in the electrically insulating base material at both ends of the conductive paste.
  • FIG. 1A is a cross-sectional view showing a multilayer wiring board according to Embodiment 1 of the present invention.
  • FIG. 1B is a cross-sectional view showing a multilayer wiring board according to Embodiment 1 of the present invention.
  • FIG. 2A is a process sectional view showing a method of manufacturing a multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2B is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2C is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2D is a process sectional view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2E is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2F is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2G is a process sectional view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2H is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2I is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2J is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 2K is a process sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 3A is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 3B is a view showing a recognition mark of the multilayer wiring board in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3C is a diagram showing a recognition mark of the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 3D is a view showing the recognition mark of the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 3E is a figure which shows the recognition mark of the multilayer wiring board in Embodiment 1 of this invention.
  • FIG. 3F is a view showing a recognition mark of the multilayer wiring board in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3G is a figure which shows the recognition mark of the multilayer wiring board in Embodiment 1 of this invention.
  • FIG. 4A is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 4B is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 4C is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 4D is a plan view showing the method for manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 5A is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 5B is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 5C is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 5D is a cross-sectional view showing the method of manufacturing the multilayer wiring board in the first embodiment of the present invention.
  • FIG. 6A is a view showing a method for confirming the embeddability of the connection electrically insulating base material according to the first embodiment of the present invention.
  • FIG. 6B is a diagram showing an example of an actual inspection coupon according to Embodiment 1 of the present invention.
  • FIG. 6C is a diagram showing an example of a circuit for checking electrical connection in the first embodiment of the present invention.
  • FIG. 7A is a cross-sectional view showing a multilayer wiring board in Embodiment 2 of the present invention.
  • FIG. 7B is a cross-sectional view showing a multilayer wiring board in Embodiment 2 of the present invention.
  • FIG. 8A is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8B is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8C is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8A is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8B is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8D is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8E is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8F is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8G is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8H is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8I is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8J is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8K is a process sectional view showing a method of manufacturing a multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8L is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8M is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 8N is a process sectional view showing the method for manufacturing the multilayer wiring board in the second embodiment of the present invention.
  • FIG. 9A is a cross-sectional view showing a multilayer wiring board in Embodiment 3 of the present invention.
  • FIG. 9B is a cross-sectional view showing a multilayer wiring board in Embodiment 3 of the present invention.
  • FIG. 10A is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10B is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10C is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10D is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10E is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10F is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10G is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10H is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10I is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10J is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10K is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10L is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10M is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10N is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10O is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 10P is a process sectional view showing the method for manufacturing the multilayer wiring board in the third embodiment of the present invention.
  • FIG. 11A is a process sectional view showing a method of manufacturing a conventional multilayer wiring board.
  • FIG. 11A is a process sectional view showing a method of manufacturing a conventional multilayer wiring board.
  • FIG. 11B is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11C is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11D is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11E is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11F is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11G is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11H is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11I is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11J is a process sectional view showing the method of manufacturing the conventional multilayer wiring board.
  • FIG. 11K is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIG. 11L is a process sectional view showing the manufacturing method of the conventional multilayer wiring board.
  • FIGS. 1A, 1 B and 2 A to 2 K show a structure of a multilayer wiring board and a method of manufacturing the multilayer wiring board in the embodiment 1 of the present invention.
  • FIG. 1A a 10-layer wiring board 101 is shown in FIG. 1A as an example of a multilayer wiring board according to the present invention.
  • the 10-layer wiring board 101 shown in FIG. 1A has a structure in which the through holes 102 are filled with the conductive paste 103 in the same manner as in the conventional example to secure the electrical connection between the wirings. Also, the 10-layer wiring board 101 has connection points A where the compressibility of the conductive paste 107 filled in the through holes 106 is enhanced by the wiring 105 formed on the double-sided wiring board 104 on both sides.
  • connection part A of FIG. 1A is expanded and demonstrated in detail to FIG. 1B.
  • the wirings 105 disposed on both sides of the conductive paste 107 at the connection point A are formed in advance on the front and back of the adjacent double-sided wiring board 104 and project from the double-sided wiring board 104. Since the wires 105 are disposed to be embedded in the electrically insulating base material 108 at both ends of the conductive paste 107, the conductive paste 107 is compressed more strongly.
  • the conductive paste 107 can obtain more stable electrical connection, and the diameter of the through hole 106 can be reduced.
  • the double-sided wiring board 104 is formed in one heating and pressurizing step and a circuit forming step, and the variation in positional accuracy of the wiring 105 due to the variation in residual stress is relatively small.
  • the wiring 109 in the outermost layer shown in FIG. 1A is a 10-layer wiring substrate 101 formed in two heating and pressing steps and a circuit forming step, and the variation in residual stress is small. It is superior in position accuracy compared with.
  • the wiring 109 in the outermost layer has small positional variation and is excellent in positional accuracy, the positional accuracy of the wiring 109 can be made closer to the design value.
  • the multilayer wiring board of the present invention when the wiring and the IC chip are mounted on a bare chip or an ACF, etc. through solder bumps, positioning with the IC chip can be easily performed because the positional accuracy of the wiring 109 is good. It is characterized in that it can be implemented and is excellent in mountability.
  • FIGS. 2A to 2K show a method of manufacturing a multilayer wiring board according to the first embodiment of the present invention.
  • FIG. 2A An electrically insulating base material 201 is shown in FIG. 2A, and protective films 202 are attached to both sides of the electrically insulating base material 201 by lamination as shown in FIG. 2B.
  • the electrically insulating base material 201 is a composite material of fiber and resin, and a material obtained by impregnating glass fiber or organic fiber with epoxy resin, polyimide resin, BT resin, PPE resin, PPO resin or the like, polyimide, aramid, PTFE, LCP
  • a material in which a porous film such as an epoxy resin, a polyimide resin, a BT resin, a PPE resin, a PPO resin or the like is impregnated, a material in which an adhesive is formed on both sides of a polyimide, aramid or LCP film can be used.
  • thermosetting material as the resin is advantageous in that the formability is excellent when laminating a multilayer wiring board.
  • the electrically insulating substrate 201 has the feature of being a compressible porous substrate. That is, by compressing in the thickness direction of the electrically insulating base material 201, the dimensions shrink. The degree of the contraction can be adjusted by controlling the pores formed in the electrically insulating base material 201.
  • a paper of fibers such as woven fabric and non-woven fabric may be used to be impregnated with a resin, and pores are also formed simultaneously at the time of impregnation.
  • the pores in the electrically insulating base material 201 can be formed uniformly and efficiently. And a highly compressible insulating substrate can be obtained.
  • the thickness of the electrically insulating base material 201 a material of about 20 to 200 microns can be used by adjusting glass fiber or organic fiber, and the thickness of the material is selected according to the desired plate thickness. .
  • the through-hole 203 which penetrates all of the electrically insulating base material 201 and the protective film 202 is formed with a laser etc.
  • the through holes 203 can be formed by punching, drilling, or laser processing, but if carbon dioxide gas laser or YAG laser is used, small diameter through holes can be formed in a short time, and processing with excellent productivity is realized. it can.
  • a through hole with a diameter of 100 microns in the electrically insulating substrate 201 having a thickness of 80 microns it is possible to form a through hole with a diameter of 100 microns in the electrically insulating substrate 201 having a thickness of 80 microns.
  • a through hole with a diameter of 30 microns can be formed in an electrically insulating substrate with a thickness of 30 microns.
  • the through holes 203 are filled with a conductive paste 204 as a conductor.
  • the conductive paste 204 is composed of metal conductive particles such as copper and silver and a resin component.
  • the use of substantially spherical particles as the conductive particles is more preferable because the paste viscosity can be kept low even when the ratio of the conductive particles in the conductive paste 204 is high.
  • low melting point metals such as tin, to which metals such as silver and bismuth are added, those previously alloyed with tin, and low melting point metals coated on the surface of conductive particles such as copper And the like can be used.
  • the protective film 202 is peeled off to obtain the state shown in FIG. 2E.
  • the conductive paste 204 is secured by the protective film 202 in a filling amount. That is, the conductive paste 204 protrudes from the surface of the electrically insulating base material 201 by the height of the thickness of the protective film 202.
  • the thickness of the protective film 202 is set to about 5 to 25% of the diameter of the through hole 203, the amount of the conductive paste 204 taken to the protective film 202 side when peeling off the protective film 202 can be suppressed. More preferable.
  • a foil-like wiring material 205 is stacked and arranged from both sides.
  • the wiring material 205 is adhered to the electrically insulating base material 201 through the heating and pressing process shown in FIG. 2G.
  • the conductive paste 204 a large amount of resin is present between the conductive particles after filling, and a sufficient electrical connection is not secured.
  • an electrolytic copper foil of 9 microns is used as the wiring material 205, but the thickness is not limited to this. Furthermore, when making a multilayer wiring board thin, an electrolytic copper foil with a carrier of 5 microns thickness or a rolled copper foil of 5 microns can be used.
  • the wiring material 205 is a copper foil having a roughened shape only on the side of the electrically insulating base material 201, and chemical processing such as etching is performed after a heating and pressing step described later to form minute irregularities on the surface You may According to this method, the copper foil can be thinned by uniformly etching the copper foil after the copper foil is attached to the electrically insulating base material, which is advantageous for the miniaturization of the wiring 206.
  • the wiring material 205 is formed into a circuit by etching to complete a double-sided wiring board 207 for the inner layer having the wiring 206.
  • the double-sided wiring board 207 is obtained by performing the heating and pressing process and the circuit forming process once each, and the wiring position variation due to the residual stress is relatively small.
  • the circuit formation method may be formed by a photographic method using a pattern film, it is preferable to form it by a method capable of direct drawing with a semiconductor laser or the like because the wiring accuracy is further improved.
  • the wiring material 208, the electrically insulating base materials for connection 209 and 210, and the double-sided wiring board 207 can be stacked and arranged to obtain the laminated board 213.
  • the electrically insulating substrates for connection 209 and 210 are formed in the same steps as shown in FIGS. 2A to 2E, and the through holes 211 are formed in the electrically insulating substrate 201 to achieve conductivity.
  • the paste 212 is filled.
  • the wiring 206 of the double-sided wiring board 207 has little variation in wiring, and the position dimension of the wiring 206 is measured in advance, and processing position data of the through hole 211 of the electrically insulating base material for connection 209 and 210 based on the result. Correct the Thus, the through hole 211 can be aligned with the wiring 206 with higher accuracy.
  • the electrically insulating base material for connection 209 and 210 is divided into ranks, and the one in which the position of the wiring 206 and the through hole 211 match is selected and used As a result, it is possible to obtain a multilayer wiring board with high matching accuracy between the wiring 206 and the through hole 211 filled with the conductive paste 212.
  • the wiring 206 has a shape protruding from the double-sided wiring substrate 207, and can compress the conductive paste 212 of the electrically insulating base material for connection 210 effectively. As a result, the conductive paste 212 can obtain more stable electrical connection, and the diameter of the through hole 211 can be reduced.
  • At least one end of the wiring 206 may be thickened in order to perform stable electrical connection.
  • connection electrically insulating base material 210 needs to embed a larger volume of wiring than the connection electrically insulating base material 209 here, the ratio of the resin contained in the material can be increased, or the resin It is more preferable to increase the fluidity at high temperatures.
  • the through holes 211 structurally embed the wiring from both sides and provide stronger compression.
  • the electrical connection of the conductive paste 212 can be secured.
  • the diameter of the hole of the electrically insulating base material for connection may be larger than the diameter of the hole provided in the double-sided wiring board.
  • the thickness of the wiring does not have to be the same in each layer, and is thinner according to the function required for each layer, such as thinner when forming a finer wiring and thicker when reinforcing the ground. preferable.
  • the thickness of the wiring may be changed according to the design pattern and the fluidity of the resin to enhance the process stability of the resin molding in the heating and pressurizing process.
  • the double-sided wiring board 207 for which a short between interconnections or a disconnection of the wiring has been confirmed when the wiring is inspected may be changed to a double-sided wiring board 207 where they do not occur. More preferable.
  • the wiring material 208 is bonded to the electrically insulating base material 209 for connection through the heating and pressing process shown in FIG. 2J.
  • the double-sided wiring board 207 and the electrically insulating base material for connection 209 are also bonded.
  • the conductive pastes 212 and 216 are compressed and thermally cured in the same manner as shown in FIG. 2G, and the double-sided wiring board 207 and the double-sided wiring board 207, the double-sided wiring board 207 and the wiring material 208 Are in high density contact via the conductive pastes 212 and 216, and an electrical connection is realized.
  • the surface wiring material 208 is formed into a circuit by etching to obtain a 10-layer wiring board 215 having the wiring 214 as shown in FIG. 2K.
  • the circuit formation method may be formed by a photographic method using a pattern film, it is preferable to form it by a method capable of direct drawing with a semiconductor laser or the like because the wiring accuracy is further improved.
  • the 10-layer wiring board 215 is formed by the two heating and pressurizing steps and the circuit forming step as described above, and the variation in the position of the wiring 214 due to the variation in residual stress is small. It is characterized in that the positional accuracy of the wiring 214 is excellent in comparison.
  • the 10-layer wiring board is described as an example, but the number of wiring layers is not limited to this, and the number of constituent members alternately arranged in FIG. It is possible to realize various numbers of layers such as 8, 10, 12 layers.
  • the wiring board can be manufactured by the two heating and pressurizing steps and the circuit forming step regardless of the number of wiring board layers, and a high multilayer wiring board having a large number of layers.
  • a recognition mark is provided in each layer, these are recognized, alignment is performed between layers, and further temporary positioning is performed. Is preferred.
  • the recognition mark at the time of stacking will be described by taking the stacking and arranging process of the six-layer substrate shown in FIG. 3A as an example.
  • the recognition mark at this time it is desirable that the displacement state of a plurality of layers can be easily grasped and detected in a narrow visual field at the time of stacking.
  • a concentric mark made of a plurality of vias is used as a recognition mark in the electrically insulating base material for connection 310-1.
  • the relative positional relationship of the vias formed in the plurality of layers of connection electrically insulating substrates 310-1, 310-2, and 310-3 can be grasped. It is possible to In addition, the centers of the recognition marks shown in FIGS. 3B, 3D, and 3F are calculated by a method such as image recognition, and arranged in a stacking arrangement step, thereby providing a plurality of electrically insulating substrates for connection. It is possible to realize a highly accurate stacking state.
  • recognition marks with different shapes and sizes of patterns are arranged on double-sided wiring boards 307-1 and 307-2, respectively. Recognize the center of each recognition mark in Fig. 3C and Fig. 3E by a method such as image recognition and align the center coordinates to determine the relative positional relationship of the patterns formed on the double-sided wiring board of multiple layers It is possible to Further, by arranging so that the recognition mark centers in FIGS. 3C and 3E are aligned in the stacking and arranging step, it is possible to realize a highly accurate stacking state for a plurality of double-sided wiring boards.
  • the centers of the recognition marks in FIGS. 3B, 3D, and 3F of the electrically insulating substrates 310-1, 310-2, and 310-3 for connection, and the double-sided wiring board 307-1 It is possible to obtain a multilayer wiring board with high lamination accuracy by performing image recognition in the stacking arrangement of each layer and performing alignment so that the recognition mark centers of FIG. 3C and 3E of FIG. Become. Furthermore, even in the inspection after stacking, the recognition mark of FIG. 3G can be confirmed by a technique such as an X-ray camera, and a plurality of layers can be obtained in a limited narrow view due to the relative positional relationship of the recognition marks of each layer. It is possible to simply detect the misalignment of the layers. Moreover, it is possible to prevent that the order of lamination
  • both vias and patterns are shown as circular examples as recognition marks here, the shape is not limited to a circle, and it goes without saying that similar effects can be obtained with other shapes.
  • the recognition marks of the double-sided wiring board may be provided on both the upper and lower sides. By doing this, it becomes possible to align the wiring of the double-sided wiring board and the via formed in the electrically insulating base material for connection not only on the upper surface of the double-sided wiring board but also on the lower surface.
  • positioning of FIG. 3A recognition by a camera is common, and a reflected light, a transmitted light, and X ray may be utilized depending on the case.
  • alignment can be performed by the recognition mark formed on the upper surface of the double-sided wiring board and the recognition mark formed by a via on the electrically insulating base material for connection.
  • a multilayer wiring board with higher accuracy can be obtained.
  • the camera is disposed not only in the upper part but also in the lower part of the laminate and the via formed in the electrically insulating base material for connection and the lower surface of the double-sided wiring board
  • a method of using a prism or the like and a camera arranged at the top of the laminate it is possible to use a method of using a prism or the like and a camera arranged at the top of the laminate to recognize.
  • a double-sided wiring board is formed by aligning a center on a double-sided wiring board on the basis of the lower surface recognition mark and forming a through hole, and aligning this through hole with a recognition mark formed on the electrically insulating base material for connection. It is also possible to use a method of aligning the lower surface wiring and the via of the electrically insulating base material for connection. By using any of these methods, the matching between the wiring of the double-sided wiring board and the via of the electrically insulating base material for connection is enhanced, and a multilayer wiring board with high positional accuracy can be obtained.
  • connection electrically insulating base material 401 is welded.
  • a part of the laminated plate 410 is heated and pressurized by the heated heat tool 407 to connect the electrically insulating base material 401 for connection. Weld a part.
  • the wiring material 402 and the double-sided wiring board 403 disposed above and below are fixed and positioned.
  • connection electrically insulating base material separated from the heat tool and the double-sided wiring board can not be adhered well.
  • heat from the heat tool 407 is transmitted to the electrically insulating base material for connection 401 and the double-sided wiring board 403 by providing the welding area 409 where the wiring material of the outermost layer is selectively removed as shown in FIG. 4D. It becomes possible to make it easy.
  • connection area immediately below the heat tool 407 is used. It has a through hole 405 in which a conductive paste 404 is filled in the electrically insulating base material 401 and the double-sided wiring board 403, and a wire 406 connected thereto.
  • FIG. 4C shows a welding area cross section 411 which is a cross section after welding of the welding area 409.
  • the area of the welding area 409 is equal to or more than the heat tool 407. It is preferable that the size of Thereby, the heat of the heat tool 407 can be more efficiently transferred to the laminated plate 410.
  • the heat tool 407 is more preferably an installation capable of changing the temperature, pressurizing condition and the like depending on the thickness of the object to be welded.
  • the double-sided wiring board 403 becomes a four-layer wiring board, the same effect can be expected by enhancing the thermal conductivity by performing spot facing processing to partially thin the welded portion.
  • the welding area 409 is provided in a part of the laminated plate 410, and the method of heating and pressurizing this part to temporarily fix is described, but the electrically insulating substrate 401 for connection or the double-sided wiring board 403 It is also possible to temporarily fix by heating and pressing the entire surface. By doing this, it is possible to make the adhesion of the connection electrically insulating base material 401 or the double-sided wiring board 403 after lamination and placement at the time of temporary fixing strong, and a multilayer wiring board with high positional accuracy. It becomes possible to obtain.
  • productivity can be improved by sandwiching the laminated plate between the SUS plates 506 and placing it in multiple stages and heating and pressurizing it. It becomes.
  • productivity-pressing process by laminating
  • the area B where the wiring or via exists in the laminate and the area A where the wiring or via does not exist are clearly different in partial thickness, and the thickness is the area B> It is area A.
  • the laminated plate 505 is described separately in a state before lamination.
  • the laminated plates are alternately stacked as shown in FIG. 5C or the laminated as shown in FIG. 5D so that the pressure is uniformly applied.
  • pressure can be uniformly transmitted to the laminated plates in the heating and pressing process.
  • products do not depend on wiring density and via density as much as possible, and if there are biases in wiring and via density in the product, the product of discarded plate portion or work outside the product It is preferable to provide wiring and vias in the outer part.
  • the multilayer wiring substrate manufactured in FIGS. 2A to 2K adopts a method of collectively heating and pressurizing without sequentially heating and pressurizing each layer. For this reason, even if a void or the like due to insufficient embedding of resin is generated inside the substrate, it is very difficult to distinguish it from the appearance, so it is more preferable to dispose the inspection coupon.
  • FIG. 6A shows a method for confirming the embeddability of the electrically insulating base material for connection.
  • the test coupon placed in an arbitrary work size is irradiated with light 603, and the difference in light transmittance is detected by the detector 604 to evaluate the embeddability of the resin.
  • FIG. 6B shows an example of an actual inspection coupon.
  • the area of the wiring pattern 606 having no pattern in all layers is changed and arranged, and after the heating and pressing, the embeddability is evaluated by the method described above. By this, it is possible to determine how much area the connection electrically insulating substrate 1 layer can be embedded in the wiring.
  • FIG. 6C shows an example of a circuit for inspection. This is from the surface layer by forming a circuit in which the wires 602 are formed in the upper and lower layers of the electrically insulating base material 601 for connection and connected in series with the vias 606 formed in the electrically insulating base material 601 for connection. It is possible to confirm the electrical resistance value.
  • the inspection coupon By forming the inspection coupon, it is possible to measure the resistance value from the surface layer, whereby the via connectivity of the connection electrically insulating base material 601 can be simply evaluated.
  • this method is not limited to the specific layer but may be applied to any layer as long as the layer using the electrically insulating base material for connection 601 is used.
  • circuit of FIG. 6C is merely an example, and in the case of a circuit in which vias are similarly provided in a layer using the electrically insulating base material for connection 601 and these are connected in series, the circuit of FIG. It is not limited to
  • Second Embodiment 7A, 7B and 8A to 8K show a structure of a multilayer wiring board and a method of manufacturing the multilayer wiring board according to the second embodiment of the present invention.
  • FIG. 7A a 10-layer wiring board 701 is shown in FIG. 7A as an example of a multilayer wiring board according to the present invention.
  • FIG. 7A shows a structure in which the conductive paste 703 is filled in the through holes 702 as in the first embodiment to secure the electrical connection between the interconnections, but a four-layer wiring board for the inner layer having high rigidity from both sides.
  • the wiring 705 formed in 704 is characterized in that it has a portion where the compressibility of the conductive paste 707 of the through hole 706 is enhanced.
  • connection location A of FIG. 7A will be described in detail with reference to FIG. 7B.
  • the wires 705 disposed on both sides of the conductive paste 707 are formed in advance on the front and back of the adjacent high rigidity four-layer wiring substrate 704, and project from the four-layer wiring substrate 704. Since the wires 705 are disposed on both ends of the conductive paste 707 so as to be embedded in the electrically insulating base material 708, the conductive paste 707 is compressed more strongly.
  • the four-layer wiring board 704 has high rigidity of a fixed value or more and there is no local variation in rigidity due to the density of the wiring, the conductive paste 707 can be uniformly compressed in the plane.
  • the layer configuration is not limited to this, and six or more layers may be used. If it is a double-sided board with a thickness of 6 layers or more, the effect of uniforming compression can be similarly obtained. As a result, the conductive paste 707 can provide a more stable electrical connection and can reduce the diameter of the through hole 706.
  • the wiring 709 of the outer layer shown in FIG. 7B is a 10-layer wiring board 701 formed in three heating and pressing steps and a circuit forming step, and the variation in the position of the wire 709 due to the variation in residual stress Compared with the conventional example, it has the features of being smaller and having excellent position accuracy.
  • FIGS. 8A to 8N show a method of manufacturing a multilayer wiring board according to the second embodiment.
  • FIG. 8A shows an electrically insulating base 801.
  • a protective film 802 is pasted to the electrically insulating substrate 801 by lamination.
  • the through hole 803 is filled with a conductive paste 804 as a conductor, and the protective film 802 is peeled off to obtain the state shown in FIG. 8E.
  • the state shown in FIG. 8F is obtained.
  • the wiring material 805 is adhered to the electrically insulating base material 801 through a heating and pressing process.
  • the conductive paste 804 is thermally cured, and an electrical connection between the wiring material 805 and the conductive paste 804 is also realized.
  • the wiring material 805 is formed into a circuit by etching, whereby a double-sided wiring substrate 807 having the wiring 806 can be obtained.
  • the wiring material 808, the connection electrically insulating base material 809, and the double-sided wiring board 807 are stacked and arranged.
  • the electrically insulating base material 809 for connection is formed by the same process as shown in FIGS. 8A to 8E, and the through holes 811 are formed in the electrically insulating base material 810 and the conductive paste 812 is formed. It is filled.
  • the wiring material 808 is bonded to the electrically insulating base material through the heating and pressing process in the state shown in FIG. 8J.
  • the double-sided wiring board 807 and the electrically insulating base are also bonded.
  • the conductive paste is thermally cured in the same manner as shown in FIG. 8G, and the wiring material 808 and the double-sided wiring board 807 contact at high density via the conductive paste, and electrical connection is made. Is realized.
  • a circuit material of the surface layer is formed into a circuit by etching to obtain a four-layer wiring board 814 having the wiring 813 as shown in FIG. 8K.
  • the wiring material 815, the connection electrically insulating base material 809, the four-layer wiring board 814, and the connection electrically insulating base material 816 are stacked and arranged.
  • the electrically insulating base material for connection 816 is formed by the same process as shown in FIGS. 8A to 8E, and a through hole 818 is formed in the electrically insulating base material 817, and the conductive paste 819 is formed. Is filled with
  • the wiring 813 of the four-layer wiring board 814 has small wiring variation as described above, and the position dimension of the wiring 813 is measured in advance, and the through hole of the electrically insulating base material 816 for connection is based on the result.
  • the correction of the processing position data 818 makes it possible to align the through hole 818 with the wiring 813 with higher accuracy, as in the first embodiment.
  • the wiring 813 has a shape protruding from the four-layer wiring substrate 814, the wiring 813 is disposed so as to be embedded at both ends of the conductive paste 819 of the connection electrically insulating substrate 816, and the conductive paste 819 is more stable The electrical connection is obtained, and the diameter of the through hole 818 can be reduced.
  • the selection of the material of the conductive paste 819 and the selection of the electrically insulating base material 817 are the same as in Embodiment 1, and thus the description thereof is omitted.
  • the four-layer wiring board is characterized in that the inner layer is provided with the wiring layer and the thickness is increased, so that the rigidity and the variation in rigidity are small compared to the double-sided wiring board.
  • the positional variation of the surface layer surface is larger than that of a double-sided wiring board because it has undergone two heating and pressing steps and a circuit formation step, but smaller than a wiring board of six or more layers according to the configuration shown in the conventional example. .
  • the wiring material 815, the connection electrically insulating base material 809, the four-layer wiring board 814, and the connection electrically insulating base material 816 are bonded.
  • the conductive paste is compressed and thermally cured in the same manner as shown in FIG. 8G, and a four-layer wiring board 814 and a four-layer wiring board 814, a four-layer wiring board 814 and a wiring material 815 Are in high density contact via the conductive paste, and an electrical connection is realized.
  • a circuit material of the surface layer wiring material 815 is formed by etching to obtain a 10-layer wiring board 821 having a wiring 820 as shown in FIG. 8N.
  • the wiring 820 is formed by three heating and pressing steps and a circuit forming step, and is characterized in that the variation of the position of the wiring 820 due to the variation of the residual stress is smaller than that of the conventional example and the position accuracy is excellent. .
  • the number of wiring layers is not limited to this, and the number of constituent members alternately arranged may be changed in FIG. 8L.
  • wiring boards having other numbers of layers may be used. It is more preferable to enhance the process stability of the conductive paste compression for selecting the number of layers depending on the required rigidity.
  • the wiring board can be manufactured by the heating and pressing process and the circuit forming process three times regardless of the number of wiring board layers, and a multilayer wiring board having a large number of layers is formed. In this case, it has the advantage of excellent productivity.
  • FIGS. 9A, 9B, and 10A to 10P show the structure of the multilayer wiring board and the method of manufacturing the multilayer wiring board according to the third embodiment of the present invention.
  • a 10-layer wiring board 901 is shown in FIG. 9A.
  • FIG. 9A shows a structure in which the conductive paste 903 is filled in the through holes 902 as in the first and second embodiments to ensure the electrical connection between the wires, but the electrically insulating base material 904 of the outermost layer is The non-through holes 905 thus formed are filled with filled vias 906 to ensure electrical connection.
  • connection part A of FIG. 9A is expanded and demonstrated in detail to FIG. 9B.
  • the degree of freedom in selection of the material is increased as the outermost layer of the electrically insulating substrate 904, and various substrates can be applied.
  • the non-through holes 905 are stably secured by the plating method, the diameter of the non-through holes 905 can be reduced, and the surface layer wiring can be formed with a high wiring density.
  • 9A and 9B show the structure of the filled via 906 in which the non-through holes 905 are completely filled with the plating as the plating deposition method, but the method is not limited to this, and a conformal via is generally used. It does not matter.
  • the structure shown in the second embodiment is shown in the inner layer portion of the multilayer wiring board, the present invention is not limited to this, and it is possible to apply to the first embodiment as well.
  • FIGS. 10A to 10P show a method of manufacturing a multilayer wiring board according to the third embodiment.
  • a protective film 1002 is pasted to the electrically insulating substrate 1001 by lamination.
  • the through hole 1003 is filled with a conductive paste 1004 as a conductor, and the protective film 1002 is peeled off to obtain the state shown in FIG. 10E.
  • the wiring material 1005 is adhered to the electrically insulating base material 1001 through a heating and pressing process.
  • the conductive paste 1004 is thermally cured, and an electrical connection between the wiring material 1005 and the conductive paste 1004 is also realized.
  • the wiring material 1005 is formed into a circuit by etching to obtain a double-sided wiring substrate 1007 having the wiring 1006.
  • the wiring material 1008, the connection electrically insulating base material 1009, and the double-sided wiring board 1007 are stacked and arranged.
  • the electrically insulating base material for connection 1009 is formed by the same process as shown in FIGS. 10A to 10E, and the through holes 1011 are formed in the electrically insulating base material 1010, and the conductive paste 1012 is formed. It is filled.
  • the wiring material 1008 is adhered to the electrically insulating base material 1010 by passing through a heating and pressing process in the state shown in FIG. 10J.
  • the double-sided wiring board 1007 and the electrically insulating base material 1010 are also bonded.
  • the conductive paste 1012 is thermally cured in the same manner as shown in FIG. 10G, and the wiring material 1008 and the double-sided wiring board 1007 contact at high density via the conductive paste 1012 and electrically The connection is realized.
  • a circuit material of the surface layer wiring material 1008 is formed by etching to obtain a four-layer wiring substrate 1014 having a wiring 1013 as shown in FIG. 10K.
  • the wiring material 1015, the electrically insulating base 1016, the four-layer wiring board 1014, and the electrically insulating base for connection 1017 are stacked and arranged.
  • the electrically insulating base material 1017 for connection is formed by the same process as shown in FIGS. 10A to 10E, and the through holes 1019 are formed in the electrically insulating base material 1018 and the conductive paste 1020 is formed. It is filled.
  • the wiring 1013 has a shape protruding from the four-layer wiring substrate 1014, the wiring 1013 is arranged to be embedded at both ends of the conductive paste 1020 of the connection electrically insulating substrate 1017, and the conductive paste 1020 is more stable. The electrical connection is obtained, and the diameter of the through hole 1019 can be reduced.
  • the position dimension of the wiring 1013 may be measured in advance, and the through hole 1019 may be processed based on the result.
  • the electrically insulating substrate 1016 may use the same material as in Embodiments 1 and 2, but it is more preferable to use a different material from the viewpoint of imparting the stability of the manufacturing process and the functionality.
  • thermosetting resin by setting the flowability of the thermosetting resin to a high specification, sufficient embeddability can be ensured even between wiring of higher density, and the wiring substrate is not dependent on the wiring of the inner layer pattern or the density. Surface smoothness can be obtained.
  • a highly thermally conductive material filled with an inorganic filler such as calcium hydroxide, silica, magnesium oxide or the like at a high density as the electrically insulating base 1016, the heat dissipation in the case of mounting the heat-generating component at a high density Can be realized.
  • the multilayer wiring board according to the present invention is suitable as a board on which semiconductor elements such as high speed LSIs and LEDs are mounted at high density.
  • high-speed high-frequency transmission can be realized by using, as the electrically insulating base material 1016, a material of low ⁇ and low tan ⁇ with good high frequency characteristics such as PPE, PPO, Teflon (registered trademark) and the like.
  • the electrically insulating substrate 1016 is shown without the electrically conductive paste, since the through holes filled with the electrically conductive paste are not disposed in the product area. However, by forming the through holes filled with the conductive paste outside the product area, it is possible to prevent the side slip of the electrically insulating substrate 1016 in the heating and pressing process, and at the same time the electrically insulating substrate for connection. The pressure can be applied more uniformly to 1017.
  • the wiring material 1015, the electrically insulating base material for connection 1016, the four-layer wiring board 1014, and the electrically insulating base material for connection 1017 are bonded by passing through a heating and pressing process.
  • the conductive paste is compressed and thermally cured, as in FIG. 10G, so that the four-layer wiring board 1014 and the four-layer wiring board 1014 have a high density via the conductive paste. Contact and electrical connection are realized.
  • a non-through hole 1021 is formed using a carbon dioxide gas laser or a YAG laser.
  • the non-through holes 1021 may be formed in the wiring material 1015 by etching beforehand by pattern film photography, a semiconductor laser or the like at the locations where the non-through holes 1021 are to be processed.
  • the wiring 1022 immediately below the non-through hole 1021 should be surface-treated to selectively etch the crystal plane of the metal so as to have a high heat absorption. More preferable. In this case, surface treatment may be performed such that metal crystal planes are selectively etched only on one side of the four-layer wiring board.
  • anticorrosion coating of 300 angstroms or less on wiring is compatible with connectivity of conductive paste and high productivity of carbon dioxide gas laser. Is more preferable.
  • a conductive thin film is formed in the non-through hole by electroless plating, and a conductive film 1023 is formed by electroplating as shown in FIG. did.
  • resin residue removal is carried out by using an oxidizing solution such as potassium permanganate or plasma treatment, and electroless plating is carried out by using copper, nickel or the like.
  • conformal plating formed following the wall surface of the non-through hole 1021 or filled via plating in which the non-through hole 1021 is filled with the conductive film 1023 Can.
  • the diameter of the non-through hole 1021 can be processed to about 30 microns, since the wiring 1022 and the conductive film 1023 are metal-bonded, electrical connection is realized even if the diameter of the non-through hole 1021 is small.
  • the wiring on the non-through holes 1021 becomes flat as in the first and second embodiments, and the gas generated from the base material during component mounting It is more preferable because voids in the solder are not generated and connection reliability with the mounted component is improved.
  • the conductive film and the wiring material are simultaneously formed into a circuit by etching to obtain a 10-layer wiring board 1025 having the wiring 1024 shown in FIG. 10P.
  • the wiring 1024 can be formed to the same diameter as the non-through hole 1021 diameter, and the wiring 1024 corresponding to narrow pitch mounting can be realized.
  • the wiring board can be manufactured by the heating and pressing process and the circuit forming process three times regardless of the number of wiring board layers, and a multilayer wiring board having a large number of layers is formed. In this case, it has the advantage of excellent productivity.
  • the present invention eliminates dimensional variations in the process due to residual residual stress, improves the positional accuracy of the outermost layer wiring, and provides a multilayer wiring board with high interlayer connection reliability with high productivity. It can be widely used for a multilayer wiring board and its manufacturing method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

 本発明の多層配線基板は、両面に配線を有する内層用の配線基板と、貫通穴に導電性ペーストが充填された電気絶縁性基材と、最外層に形成された配線とを備える。配線基板と電気絶縁性基材とは交互に積層され、配線基板の配線は導電性ペーストの両端の電気絶縁性基材に埋設され配置されている。

Description

多層配線基板および多層配線基板の製造方法
 本発明は、少なくとも2層以上の配線回路を接続してなる多層配線基板およびその製造方法に関するものである。
 近年、電子機器の小型化、高密度化に伴い産業用にとどまらず民生用の分野においても回路基板の多層化が強く要望されるようになってきた。
 このような配線基板では、複数層の配線回路を層間接続する接続方法および信頼度の高い構造の新規開発が不可欠なものになっているが、導電性ペーストによる層間接続する構成の高密度の多層配線基板の製造方法が提案されている。
 全層IVH構造樹脂多層基板として、図11A~図11Lに示すような工程で製造される多層配線基板が従来から提案されている。
 まず、図11Aに示したのは電気絶縁性基材1101である。
 その電気絶縁性基材1101に図11Bに示したように、電気絶縁性基材1101の両側に保護フィルム1102をラミネート加工によって貼り付ける。
 続いて、図11Cに示すように、電気絶縁性基材1101と保護フィルム1102の全てを貫通する貫通穴1103をレーザー等によって形成する。
 続いて、図11Dに示すように、貫通穴1103に導電体として導電性ペースト1104を充填し、保護フィルム1102を剥離することで図11Eに示す状態を得る。
 この状態で両側から箔状の配線材料1105を積層配置すると図11Fに示した状態になる。
 続いて、図11Gに示すように、加熱加圧工程を経ることで、配線材料1105を電気絶縁性基材1101に接着させる。この加熱加圧工程によって導電性ペースト1104が熱硬化し、配線材料1105と導電性ペースト1104の電気的接続が実現される。
 続いて、図11Hに示すように、配線材料1105をエッチングにより回路形成することで、配線1106を有する両面配線基板1107が得られる。
 続いて、図11Iに示すように、両面配線基板1107の両側に、図11A~図11Eに示したのと同様の工程で形成した導電性ペースト1108が充填された電気絶縁性基材1109と配線材料1110を積層配置させる。
 続いて、図11Jに示す状態で、加熱加圧工程を経ることにより配線材料1110を電気絶縁性基材1109に接着する。このとき、同時に両面配線基板1107と電気絶縁性基材1109も接着する。
 この加熱加圧工程で図11Gに示したのと同様に導電性ペースト1108が熱硬化し、配線材料1110と両面配線基板1107とが導電性ペーストを介して高密度に接触し、電気的接続が実現される。
 次に、表層の配線材料1110をエッチングにより回路形成することで、図11Kに示すような配線1111を有する4層配線基板1112が得られる。ここでは、多層配線基板として4層配線基板の例を示したが、配線基板の層数は4層に限定されるものではなく、同様の工程を繰り返し、図11Lに示すように一例として配線1113を有する10層配線基板1114を得ることができ、更に多層化することができる。
 なお、この出願の発明に関連する先行技術文献資料としては、例えば特許文献1、2が知られている。
 上記の多層配線基板の工程において、図11Gに示す加熱加圧工程で電気絶縁性基材1101の熱硬化性樹脂が硬化収縮することで内部応力が発生し、面内方向での寸法収縮が発生する。
 その後、図11Hの回路形成工程で配線材料1105をエッチングによって一部除去した際に、前述の内部応力が一部解放され、寸法が面内方向に大きくなるが、残留応力としては部分的に残る。そのため、この残留応力は加熱加圧工程と回路形成工程を繰り返すことで、より蓄積される。従って、基板を多層化すればするほど最外層の配線1113の位置ばらつきを発生させるという課題がある。
 一方、この従来の製造方法では、多層配線基板を形成する際に配線層数に応じて加熱加圧工程、配線形成工程を必要回数繰り返す必要があり、生産期間が長くなるという課題があった。
特開2000-13023号公報 特開2004-265890号公報
 本発明の多層配線基板は、両面に配線を有する内層用の配線基板と、貫通穴に導電性ペーストが充填された電気絶縁性基材と、最外層に形成された配線とを備える。配線基板と電気絶縁性基材とは交互に積層され、配線基板の配線は導電性ペーストの両端の電気絶縁性基材に埋設され配置されている。
 このような構成により、残留応力の残存による工程での寸法バラツキを解消し、最外層の配線の位置精度を向上させ、層間の接続信頼性が高い多層配線基板を高い生産性で提供することができる。
図1Aは本発明の実施の形態1における多層配線基板を示す断面図である。 図1Bは本発明の実施の形態1における多層配線基板を示す断面図である。 図2Aは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Bは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Cは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Dは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Eは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Fは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Gは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Hは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Iは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Jは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図2Kは本発明の実施の形態1における多層配線基板の製造方法を示す工程断面図である。 図3Aは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図3Bは本発明の実施の形態1における多層配線基板の認識マークを示す図である。 図3Cは本発明の実施の形態1における多層配線基板の認識マークを示す図である。 図3Dは本発明の実施の形態1における多層配線基板の認識マークを示す図である。 図3Eは本発明の実施の形態1における多層配線基板の認識マークを示す図である。 図3Fは本発明の実施の形態1における多層配線基板の認識マークを示す図である。 図3Gは本発明の実施の形態1における多層配線基板の認識マークを示す図である。 図4Aは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図4Bは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図4Cは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図4Dは本発明の実施の形態1における多層配線基板の製造方法を示す平面図である。 図5Aは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図5Bは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図5Cは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図5Dは本発明の実施の形態1における多層配線基板の製造方法を示す断面図である。 図6Aは本発明の実施の形態1における接続用電気絶縁性基材の埋め込み性を確認するための方法を示す図である。 図6Bは本発明の実施の形態1における実際の検査クーポンの一例を示す図である。 図6Cは本発明の実施の形態1における電気的接続を検査するための回路の一例を示す図である。 図7Aは本発明の実施の形態2における多層配線基板を示す断面図である。 図7Bは本発明の実施の形態2における多層配線基板を示す断面図である。 図8Aは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Bは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Cは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Dは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Eは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Fは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Gは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Hは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Iは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Jは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Kは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Lは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Mは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図8Nは本発明の実施の形態2における多層配線基板の製造方法を示す工程断面図である。 図9Aは本発明の実施の形態3における多層配線基板を示す断面図である。 図9Bは本発明の実施の形態3における多層配線基板を示す断面図である。 図10Aは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Bは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Cは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Dは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Eは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Fは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Gは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Hは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Iは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Jは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Kは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Lは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Mは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Nは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Oは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図10Pは本発明の実施の形態3における多層配線基板の製造方法を示す工程断面図である。 図11Aは従来の多層配線基板の製造方法を示す工程断面図である。 図11Bは従来の多層配線基板の製造方法を示す工程断面図である。 図11Cは従来の多層配線基板の製造方法を示す工程断面図である。 図11Dは従来の多層配線基板の製造方法を示す工程断面図である。 図11Eは従来の多層配線基板の製造方法を示す工程断面図である。 図11Fは従来の多層配線基板の製造方法を示す工程断面図である。 図11Gは従来の多層配線基板の製造方法を示す工程断面図である。 図11Hは従来の多層配線基板の製造方法を示す工程断面図である。 図11Iは従来の多層配線基板の製造方法を示す工程断面図である。 図11Jは従来の多層配線基板の製造方法を示す工程断面図である。 図11Kは従来の多層配線基板の製造方法を示す工程断面図である。 図11Lは従来の多層配線基板の製造方法を示す工程断面図である。
 以下、本発明の実施の形態について図面を参照しながら説明する。
 (実施の形態1)
 図1A、図1B、図2A~図2Kに本発明の実施形の態1における多層配線基板の構造と多層配線基板の製造方法を示す。
 最初に、本発明にかかる多層配線基板の一例として、図1Aに10層配線基板101を示す。
 図1Aに示す10層配線基板101は、従来例と同様に貫通穴102に導電性ペースト103を充填し、配線間の電気的な接続を確保した構造である。また、10層配線基板101は両側の両面配線基板104に形成された配線105によって貫通穴106に充填された導電性ペースト107の圧縮性を高めた接続箇所Aを有する。
 図1Bに図1Aの接続箇所Aを拡大して詳細に説明する。
 接続箇所Aの導電性ペースト107の両側に配置された配線105は、隣接する両面配線基板104の表裏に予め形成されたものであり、両面配線基板104から突出したものである。この配線105が、導電性ペースト107の両端の電気絶縁性基材108に埋設されているように配置されているため、導電性ペースト107をより強く圧縮している。
 これによって導電性ペースト107はより安定した電気的な接続が得られると共に、貫通穴106の小径化が可能となるのである。
 また、両面配線基板104は、1回の加熱加圧工程と回路形成工程にて形成されたものであり、残留応力のバラツキに起因する配線105の位置精度のバラツキは比較的小さい。
 これにより、導電性ペースト107との位置合わせを高精度で行うことができる。
 また、図1Aに示す最外層の配線109は、10層配線基板101が2回の加熱加圧工程と回路形成工程にて形成されたものであり、残留応力のバラツキが少ないために、従来例と比較して位置精度に優れている。
 また、本発明の多層配線基板では、最外層の配線109は位置バラツキが小さく、位置精度に優れているため、配線109の位置精度をより設計値に近づけることができる。
 このことにより、配線に対するソルダーマスクのズレ公差をより少なくすることができる。
 また本発明の多層配線基板は、半田バンプを介して配線とICチップをベアチップ実装やACF等を実装する際に配線109の位置精度が良いために、ICチップとの位置決めを簡便に行うことができ、実装性に優れるという特徴がある。
 次に本発明の実施の形態1における多層配線基板の製造方法を図2A~図2Kに示す。
 図2Aに示したのは、電気絶縁性基材201であり、電気絶縁性基材201の両側に、図2Bに示すように保護フィルム202をラミネート加工によって貼り付ける。
 電気絶縁性基材201は繊維と樹脂の複合材料であり、ガラス繊維や有機繊維にエポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂、PPO樹脂等を含浸した材料や、ポリイミド、アラミド、PTFE、LCPなどの多孔質フィルムにエポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂、PPO樹脂等を含浸した材料、ポリイミド、アラミド、LCPフィルムの両側に接着剤が形成された材料を用いることができる。
 また、樹脂としては熱硬化性の材料を用いる方が多層配線基板を積層していく際に成形性に優れている特長がある。
 さらにより好ましくは、この電気絶縁性基材201は、被圧縮性の多孔質基材である特徴を備えたものである。つまり電気絶縁性基材201の厚み方向に圧縮を加えることで、その寸法が収縮する材料である。この収縮の程度については、電気絶縁性基材201中に形成する空孔を制御することで調整することができる。
 このような電気絶縁性基材201の材料としては、織布・不織布等の繊維のペーパーに樹脂を含浸させたものを用いることができ、含浸の際に空孔も同時に形成されている。
 ペーパーとしてアラミド繊維を主成分とする不織布ペーパーを用い、樹脂としてエポキシを主成分とする熱硬化性樹脂を用いれば、電気絶縁性基材201内の空孔を均一に効率良く形成することができ、被圧縮性の高い絶縁性基材を得ることができる。
 なお、電気絶縁性基材201の厚みとしては、ガラス繊維や有機繊維を調整することで20~200ミクロン程度の材料を用いることができ、所望の板厚に合わせて、材料の厚みを選択する。
 保護フィルム202はPETやPENを主成分とするフィルムを用い、ラミネートによって電気絶縁性基材201の両面に貼り付けるのが簡便で生産性のよい製造方法である。
 続いて、図2Cに示すように電気絶縁性基材201と保護フィルム202の全てを貫通する貫通穴203をレーザー等によって形成する。貫通穴203はパンチ加工、ドリル加工、レーザー加工によって形成することができるが、炭酸ガスレーザーやYAGレーザーを用いれば小径の貫通穴を短時間で形成することができ生産性に優れた加工を実現できる。
 一例として炭酸ガスレーザーを用いた場合には厚さ80ミクロンの電気絶縁性基材201に100ミクロン径の貫通穴を形成できる。また、YAGレーザーの3倍高調波を用いた場合には、厚さ30ミクロンの電気絶縁性基材に30ミクロン径の貫通穴を形成できる。
 続いて、図2Dに示すように、貫通穴203に導電体として導電性ペースト204を充填する。導電性ペースト204は銅、銀等の金属導電性粒子と樹脂成分から構成される。導電性粒子として略球形のものを用いると、導電性ペースト204内の導電性粒子比率が高くなった場合でもペースト粘度を低く抑えることができるためより好ましい。
 なお、導電性ペースト204の金属導電性粒子材料に後で記述する加熱加圧工程にて溶融し、合金接続する導電性粒子を用いることにより、更に電気的な接続信頼性を高めることができる。
 このような導電性粒子としては錫などの低融点金属、それに銀やビスマスなどの金属を添加したもの、錫と予め合金化させたもの、銅などの導電性粒子の表面に低融点金属をコーティングしたものなど用いることができる。
 続いて、保護フィルム202を剥離することで、図2Eに示す状態を得る。
 導電性ペースト204は保護フィルム202によって充填量を確保している。つまり導電性ペースト204は、保護フィルム202の厚み程度の高さ分だけ電気絶縁性基材201の表面より突出した状態となっている。ここで、この保護フィルム202の厚みを貫通穴203の径の5~25%程度に設定すると、保護フィルム202の剥離の際に導電性ペースト204が保護フィルム202側に取られる量を抑制できるためより好ましい。
 続いて、図2Fに示すように、両側から箔状の配線材料205を積層配置する。
 次に図2Gに示す加熱加圧工程を経ることにより、配線材料205を電気絶縁性基材201に接着させる。ここで、この導電性ペースト204は充填後では導電性粒子の間に樹脂が多く存在し、充分な電気的な接続が確保されていない。
 しかしながら、加熱加圧工程で導電性ペースト204に圧縮が加わることで、導電性粒子どうしが密に接触し、電気的な接続を確保すると共に、配線材料205と導電性ペースト204とも高密度に接触し、導電性ペースト204を介して電気的接続が実現される。
 一方、加熱加圧工程で金属導電性粒子が溶融し、合金化する導電性ペーストを使用した場合、加熱加圧工程で金属導電性粒子間や配線材料と導電性粒子間で合金層を形成し、より信頼性の高い電気的な接続が実現される。
 ここで、配線材料205としては9ミクロンの電解銅箔を用いたが、厚みはこれに限定されたものではない。さらに、多層配線基板を薄くする場合には5ミクロン厚みのキャリア付きの電解銅箔や5ミクロンの圧延銅箔を用いることができる。
 また、銅箔の両面に電解めっきにより凸状の粗化形状を銅箔の両面に形成した両面粗化箔を用いる場合には、たこつぼ状の粗化形状を形成できるため密着性に優れる。
 また、配線材料205は電気絶縁性基材201側のみに粗化形状を施した銅箔を用い、後で述べる加熱加圧工程後にエッチング等の化学処理を実施し、表面に微小な凹凸を形成してもよい。この工法にすれば、電気絶縁性基材に銅箔を貼り付けた後に銅箔を均一にエッチングすることで薄くすることができ、配線206の微細化に有利である。
 続いて、図2Hに示すように、配線材料205をエッチングにより、回路形成することで配線206を有した内層用の両面配線基板207が完成する。ここで両面配線基板207は加熱加圧工程と回路形成工程をそれぞれ1回行うことにより得られるものであり、残留応力による配線位置バラツキが比較的小さいものである。なお、回路形成方法はパターンフィルムを使用した写真法で形成しても良いが、半導体レーザー等で直描可能な方式で形成した方が、より配線精度が向上するため好ましい。
 続いて、図2Iにて配線材料208、接続用電気絶縁性基材209、210、両面配線基板207を積層配置し、積層板213を得ることができる。ここで接続用電気絶縁性基材209および210は、図2A~図2Eに示したのと同様の工程で形成したものであり、電気絶縁性基材201に貫通穴211を形成し、導電性ペースト212を充填したものである。両面配線基板207の配線206は配線バラツキが小さいものであり、配線206の位置寸法を予め測長し、その結果に基づいて接続用電気絶縁性基材209、210の貫通穴211の加工位置データを補正する。これにより、より高精度に貫通穴211を配線206に位置合わせをすることができる。
 なお、ここで、配線位置寸法の測定結果に合わせて、接続用電気絶縁性基材209、210をランク分けして、配線206と貫通穴211の位置が合っているものを選別して使用することにより、配線206と導電性ペースト212が充填された貫通穴211との合致精度のよい多層配線基板を得ることが可能となる。
 ここで配線206は両面配線基板207から突出した形状であり、接続用電気絶縁性基材210の導電性ペースト212を効果的に圧縮することができる。これにより、導電性ペースト212はより安定した電気的な接続が得られると共に、貫通穴211の小径化が可能となる。
 なお、安定した電気的な接続を行うために、少なくとも一端の配線206を厚くしても良い。
 また、図2Bで示した保護フィルム202の厚みを接続用電気絶縁性基材に適用する際に、厚くすることで導電性ペースト204をより突出した状態にすることも同様な効果を得ることができる。
 また、更に安定した電気的な接続を行うために、加熱加圧工程にて溶融性を有した導電性粒子を備えた導電性ペーストを用いることがより好ましい。また、ここで接続用電気絶縁性基材210は接続用電気絶縁性基材209に比べて、より大きな体積の配線を埋め込む必要があるため、材料に含まれる樹脂の比率を高めたり、樹脂の高温での流動性を高めることがより好ましい。樹脂の比率や流動性の向上は導電性ペーストへの圧縮という点では接続性を阻害するものであるが、本発明では構造的に貫通穴211が両側から配線を埋設させ、より強い圧縮を付与するために導電性ペースト212の電気的な接続が確保できる。
 なお、配線の埋め込み性を優先して接続用電気絶縁性基材において、樹脂の比率や流動性の向上を行う場合や、接続用電気絶縁性基材の厚みを厚くするような場合においては、貫通穴211の穴径を両面配線基板207に形成された穴径よりも大きくすることで、接続信頼性の高いビアを得ることが可能となる。
 また、上記以外の場合においても、接続用電気絶縁性基材の穴径が両面配線基板内に設けた穴径より大きくなってもよい。
 なお、配線の厚みは各層で同一である必要はなく、より微細な配線を形成する場合には薄く、グランド強化する場合には厚くするなど、各層に求められる機能に応じて選択することがより好ましい。
 また、設計パターンや樹脂の流動性に対応して、配線厚みを変え、加熱加圧工程する樹脂成形のプロセス安定性を高めても構わない。
 なお、ここで完成品の歩留まりを向上させるため、配線を検査した際に配線間のショートや配線の断線を確認した両面配線基板207をそれらが発生していない両面配線基板207に変更することがより好ましい。
 続いて、図2Jに示す加熱加圧工程を経ることにより、配線材料208を接続用電気絶縁性基材209に接着する。
 このとき、同時に両面配線基板207と接続用電気絶縁性基材209も接着する。この加熱加圧工程で、図2Gに示したのと同様に導電性ペースト212および216が圧縮されるとともに熱硬化し、両面配線基板207と両面配線基板207、両面配線基板207と配線材料208とが導電性ペースト212、216を介して高密度に接触し、電気的な接続が実現される。
 続いて、表層の配線材料208をエッチングにより回路形成することで図2Kに示すような配線214を有した10層配線基板215が得られる。
 なお、回路形成方法はパターンフィルムを使用した写真法で形成しても良いが、半導体レーザー等で直描可能な方式で形成した方が、より配線精度が向上するため好ましい。ここで10層配線基板215は、前述のように2回の加熱加圧工程と回路形成工程にて形成されたものであり、残留応力のバラツキによる配線214の位置のバラツキが小さく、従来例と比較して配線214の位置精度に優れているという特徴がある。
 なお、実施の形態1では10層配線基板を例として説明したが、配線層数はこれに限定されるものではなく、図2Iにて交互に積層配置する構成部材の数を変えることで、6、8、10、12層など種々の層数を実現できる。
 また、実施の形態1の製造方法によれば、配線基板層数にかかわらず2回の加熱加圧工程と回路形成工程にて配線基板を製造することができ、層数の多い高多層配線基板を形成する際にはより生産性に優れているという利点がある。
 なお、図2Iに示した積層配置工程における各層の位置合わせの方法としては、各層に認識マークを設け、これらを認識して、層間の位置合わせを行い、更に仮固定することで、位置決めを行うことが好ましい。
 ここで、積層時の認識マークについて図3Aに示した6層基板の積層配置工程を例にとって説明する。この際の認識マークの特徴としては、積層時において、狭い視野の中で、複数層のズレ状態をより簡便に把握、検出できることが望ましい。
 ここで、図3Bに示すように接続用電気絶縁性基材310-1には複数のビアからなる同心円状のマークを認識マークとして使用する。この複数のビアからなる認識マークの中心を画像認識等の手法により認識することで、単独ビアでは加工位置バラツキなどによって十分ではなかった位置精度が、複数のビアを用いることで高精度に位置を割り出すことが可能となる。
 さらに、同心円状のビアの配置や同心円の径を変えることによって、複数層の接続用電気絶縁性基材310-1、310-2、310-3に形成したビアの相対的な位置関係を把握することが可能となる。また、この図3B、図3D、図3Fの認識マークの中心を画像認識等の方法で算出し、積層配置工程で合わせるように配置することで、複数の接続用電気絶縁性基材に対して高精度な積層状態を実現することが可能となる。
 一方で、例えば図3C、図3Eに示すように両面配線基板307-1、307-2上にそれぞれパターンの形状や大きさを変えた認識マークを配置することで、両面配線基板に対しても図3C、図3Eの各認識マークの中心を画像認識等の手法により認識し、中心座標を合わせて位置決めをすることで、複数層の両面配線基板に形成したパターンの相対的な位置関係を把握することが可能となる。また、この図3C、図3Eの認識マーク中心を積層配置工程で合わせるように配置することで、複数の両面配線基板に対して高精度な積層状態を実現することが可能となる。
 さらに、図3Gに示したように接続用電気絶縁性基材310-1,310-2,310-3の図3B、図3D、図3Fの認識マークの中心と、両面配線基板307-1、307-2の図3C、図3Eの認識マーク中心を各層の積層配置の際に画像認識し、これらを合わせ込むように位置合わせを行えば、積層精度の高い多層配線基板を得ることが可能となる。さらに、積層後の検査においても、X線カメラ等の手法により図3Gの認識マークを確認することができ、各層の認識マークの相対的な位置関係から、限られた狭視野の中で複数層の積層ズレ状態を簡便に検出することが可能となる。また、各層に種類の異なる認識マークを用いることで、積層の順序を間違えることを防ぐことが可能である。
 なお、ここでは認識マークとして、ビア、パターンともに円形の例で示したが、形状としては円に限定されるものではなく、他の形状であっても同様の効果が得られることは言うまでもない。また、両面配線基板の認識マークは上下両面に設けてもよいことは言うまでもない。このようにすることで、両面配線基板の上面だけでなく、下面において、両面配線基板の配線と接続用電気絶縁性基材に形成したビアとの位置合わせを行うことが可能となる。
 なお、図3Aの積層配置時のマーク認識方法としては、カメラによる認識が一般的であり、反射光や透過光、場合によってはX線を利用することもできる。また、両面配線基板の上面に形成した認識マークと接続用電気絶縁性基材にビアで形成した認識マークとで位置合わせを行うことができる。ここで、両面配線基板の上面だけでなく下面と接続用電気絶縁性基材の認識マークとで位置合わせを行うことによって、さらに高精度な多層配線基板を得ることができる。
 なお、両面配線基板の下面に設けた認識マークの認識方法としては、積層板の上部だけでなく下部にもカメラを配置し、接続用電気絶縁性基材に形成したビアと両面配線基板の下面の配線で形成した認識マークを読み取るには、プリズム等を使用して積層板の上部に配置したカメラで認識する方法を用いることができる。
 また、両面配線基板に下面認識マーク基準で中心を合わせて貫通穴を形成し、この貫通穴と接続用電気絶縁性基材に形成した認識マークとで位置合わせを行うことにより、両面配線基板の下面配線と接続用電気絶縁性基材のビアとの位置合わせを行う手法を用いることも可能である。これらのいずれかの手法を用いることで、両面配線基板の配線と接続用電気絶縁性基材のビアとの合致性が高まり、位置精度の高い多層配線基板を得ることが可能となる。
 続いて、積層配置した後の仮固定の方法について説明する。
 仮固定を行うことで、複数層の両面配線基板、接続用電気絶縁性基材、配線材料の積層配置を決めた後、動かなくすることで、加熱加圧前のハンドリングによる位置ずれをなくす。
 ここでは一例として、接続用電気絶縁性基材401の一部を溶着させることにより行うという方法がある。具体的には、図4Aに示すように、図2Iの積層配置が完了した後、加熱したヒートツール407によって、積層板410の一部を加熱加圧して、接続用電気絶縁性基材401の一部を溶着させる。これにより、その上下に配置された配線材料402や両面配線基板403と固定し、位置決めを行うものである。
 しかし、多層配線基板になればなるほど、熱容量が大きくなり、ヒートツールから離れた接続用電気絶縁性基材と両面配線基板がうまく接着できないといった問題があった。
 そこで、図4Dに示すような最外層の配線材料が選択的に除去された溶着エリア409を設けることで、接続用電気絶縁性基材401と両面配線基板403にヒートツール407からの熱を伝え易くすることが可能となる。
 溶着エリア409には、接続用電気絶縁性基材401と両面配線基板403にヒートツール407からの熱を伝え易くするために、図4Bに示したように、ヒートツール407の直下にある接続用電気絶縁性基材401と両面配線基板403に導電性ペースト404を充填した貫通穴405とそれに接続している配線406とを有している。
 なお、上記記載の溶着エリア409においては、配線406を形成せずに導電性ペースト404のみで形成した場合においても同様の機能を得ることが可能である。また、図4Cには溶着エリア409の溶着した後の一断面である溶着エリア断面411示した。
 図4Dに示すように、溶着箇所周辺には配線材料402への熱拡散を防止するために配線抜きエリア408を設けることが好ましく、同時に溶着エリア409の面積としてはヒートツール407と同等かそれ以上の大きさであることが好ましい。これによって、ヒートツール407の熱をより効率的に積層板410に伝達することができる。
 なお、このヒートツール407は被溶着物の厚みによって温度、加圧条件等を変更できるような設備であることがより好ましい。
 なお、仮固定の方法として、各層を積層配置後に、一括して溶着にて仮固定を行う方法をもとに説明してきたが、下から順に各層を積層配置する度ごとに、ヒートツール407による接続用電気絶縁性基材401と両面配線基板403との溶着を行うという工法をとることも可能である。こうすることで熱容量は積層板を一括に溶着する場合よりも小さくなり、より精度よく位置決め、仮固定をすることが可能になる。
 さらに、上記に記載したように、ここで上記の溶着エリア409を設けることで、より熱が伝達しやすい構成となり、さらなる積層精度の向上した多層配線基板を得ることができる。
 なお、両面配線基板403が4層配線基板になった場合、溶着箇所に対してザグリ加工を行い部分的に薄くすることで、熱伝導性を高めることによって同様の効果を期待することもできる。
 さらに、上記記載の例では積層板410の一部分に溶着エリア409を設けて、この部分を加熱加圧して仮固定する方法について記したが、接続用電気絶縁性基材401もしくは両面配線基板403の全面を加熱加圧することで仮固定することも可能である。このようにすることで、積層配置後の接続用電気絶縁性基材401もしくは両面配線基板403の、仮固定時における接着を強固なものとすることが可能となり、位置精度の高い多層配線基板を得ることが可能となる。
 なお、ここでは加熱加圧で仮固定する場合について説明をしているが、これらの層間を接着剤によって接着することも可能であることは言うまでもない。
 なお、図2Jの加熱加圧工程において、図5Aに示したようにSUS板506の間に積層配置後の積層板をはさみ、多段積みにして加熱加圧することで、生産性を高めることが可能となる。なお、ここでは積層板を2段積みで加熱加圧工程を行う例になっているが、3段以上の多段積みにすることも可能であることは言うまでもない。
 しかし、加熱加圧工程で積層板を多段積みにした場合、各積層板に均一に圧力がかかりにくくなるという問題がある。
 例えば図5Bに示したように、積層板中に配線やビアが存在している領域Bと、配線やビアが存在していない領域Aとでは明らかに部分的な厚みが異なり厚みは領域B>領域Aとなっている。この状態で加圧すると領域Aには圧力がほとんど伝わらないという問題が生じる。なお、図5Bでは分かりやすいようにあえて積層板505を積層前の状態にばらして記載している。
 上記のように積層板505において、配線密度、ビア密度が大きく異なる場合においては圧力が均一にかかるように、図5Cのように積層板を交互に積み重ねていくことや図5Dのように、積層板をずらして多段積みにすることによって、加熱加圧工程において、積層板に均一に圧力を伝達することが可能となる。
 また、製品としては、できるだけ配線密度やビア密度がかたよることがないようにすることが好ましく、製品内の配線、ビア密度にかたよりがある場合には、製品外の捨て板部分やワークの製品外の部分に配線やビアを設けることが好ましい。
 次に、一括積層によって完成した多層配線基板の表層配線を形成後において、接続用電気絶縁性基材の樹脂の埋め込み性と導電性ペーストの電気的接続性を検査するための検査クーポンについて説明する。
 図2A~図2Kにおいて作製された多層配線基板においては、従来例の図11A~図11Lの作製方法とは異なり、各層毎に逐次加熱加圧することなく、一括で加熱加圧する工法をとる。このため、仮に基板内部に樹脂の埋め込み不足によるボイド等が発生していたとしても、それを外観から判別することが非常に困難であるため、検査クーポンを配置することがより好ましい。
 ここで、図6Aには接続用電気絶縁性基材の埋め込み性を確認するための方法を示す。任意のワークサイズ内に配置した検査クーポンに対して、光603を照射し、光の透過率の違いを検出器604で感知させることによって、樹脂の埋め込み性を評価するものである。
 図6Bには実際の検査クーポンの一例を示した。これは、図6Bは全層にパターンがない配線抜きパターン606の面積を変えて複数個配置し、加熱加圧後に上記記載の方法により、埋め込み性評価を行うものである。これによって、各接続用電気絶縁性基材1層が配線に対して、どれくらいの面積まで埋め込み可能であるかを判別することができる。
 さらに、パターンがない配線抜きパターン606の面積を、実際の製品内の配線抜き面積と合わせることにより、実際の製品内において、十分な埋め込み性が得られているかどうかを判定することができる。
 さらに、上記検査クーポンをワークサイズだけではなく、製品シートサイズ毎に配置することで、埋め込み性を製品毎に確認することができ、より検出感度が高まるので好ましい。
 また、完成した多層配線基板について、十分な樹脂埋め込み性が得られているかを判断するために多層配線基板にリフロー加熱等の熱履歴を与えて、樹脂埋め込み性のレベルを選別するという方法をとることも可能である。
 次に、接続用電気絶縁性基材601の電気的接続を検査するための回路について説明する。
 図6Cには検査するための回路の一例を示した。これは、接続用電気絶縁性基材601の上下層に配線602を形成し、これらを接続用電気絶縁性基材601に形成したビア606と直列で接続する回路を形成することによって、表層から電気抵抗値を確認できるようにしたものである。
 上記検査クーポンを形成することによって、表層から抵抗値を測定することが可能となり、これによって接続用電気絶縁性基材601のビア接続性を簡易的に評価することができる。
 なお、この方法は特定層に限った手法ではなく、接続用電気絶縁性基材601を使用している層であれば、いずれの層においても適用することが可能であることは言うまでもない。
 また、図6Cの回路はほんの一例であって、同様に接続用電気絶縁性基材601を使用した層にビアを設けてあり、それらを直列につないだ回路であれば、特に図6Cの回路に限定されるものではない。
 (実施の形態2)
 図7A、図7B、図8A~図8Kに本発明の実施の形態2における多層配線基板の構造と多層配線基板の製造方法を示す。
 最初に、本発明にかかる多層配線基板の一例として、図7Aに10層配線基板701を示す。
 図7Aは、実施の形態1と同様に貫通穴702に導電性ペースト703が充填され、配線間の電気的な接続を確保した構造であるが、両側から剛性が高い内層用の4層配線基板704に形成された配線705によって貫通穴706の導電性ペースト707の圧縮性を高めた箇所を有するという特徴がある。
 図7Bに図7Aの接続箇所Aを拡大して詳細に説明する。
 導電性ペースト707の両側に配置された配線705は、隣接する剛性の高い4層配線基板704の表裏に予め形成されたものであり、4層配線基板704から突出したものである。この配線705が、導電性ペースト707の両端に電気絶縁性基材708に埋設されているように配置されているため、導電性ペースト707をより強く圧縮しているのである。ここで4層配線基板704は一定値以上の高い剛性を有し、配線の粗密による局所的な剛性バラツキがないため、面内で均一に導電性ペースト707に圧縮をかけることができる。
 ここで剛性を高めた例として4層配線基板を用いて説明しているが、層構成はこれに限定されるものではなく、6層以上を用いても構わない。6層以上の厚みの両面基板であれば同様に圧縮の均一化の効果を得ることができる。これによって導電性ペースト707はより安定した電気的な接続が得られると共に、貫通穴706の小径化が可能となるものである。
 また、図7Bで示す外層の配線709は、10層配線基板701が3回の加熱加圧工程と回路形成工程にて形成されたものであり、残留応力のバラツキによる配線709の位置のバラツキが従来例と比較して小さく、位置精度に優れている特長がある。
 次に実施の形態2における多層配線基板の製造方法を図8A~図8Nに示す。
 まず、図8Aに示したのは電気絶縁性基材801である。
 その電気絶縁性基材801に図8Bに示したように両側に保護フィルム802をラミネート加工によって貼り付ける。
 続いて、図8Cに示すように、電気絶縁性基材801と保護フィルム802の全てを貫通する貫通穴803をレーザー等によって形成する。
 続いて、図8Dに示すように、貫通穴803に導電体として導電性ペースト804を充填し、保護フィルム802を剥離することで、図8Eに示す状態を得る。この状態で両側から箔状の配線材料805を積層配置すると、図8Fに示した状態になる。
 続いて、図8Gに示すように、加熱加圧工程を経ることで配線材料805を電気絶縁性基材801に接着させる。この加熱加圧工程によって、導電性ペースト804が熱硬化し、配線材料805と導電性ペースト804の電気的な接続も実現される。
 次に、図8Hに示すように配線材料805をエッチングにより回路形成することで配線806を有する両面配線基板807が得られる。
 次に図8Iに示す状態で配線材料808、接続用電気絶縁性基材809、両面配線基板807を積層配置する。ここで接続用電気絶縁性基材809は図8A~図8Eに示したのと同様の工程で形成したものであり、電気絶縁性基材810に貫通穴811を形成し、導電性ペースト812を充填したものである。
 引き続き、図8Jに示す状態で加熱加圧工程を経ることにより、配線材料808を電気絶縁性基材に接着する。このとき、同時に両面配線基板807と電気絶縁性基材も接着する。この加熱加圧工程で、図8Gに示したのと同様に導電性ペーストが熱硬化し、配線材料808と両面配線基板807とが導電性ペーストを介して高密度に接触し、電気的な接続が実現される。
 次に、表層の配線材料をエッチングにより回路形成することで、図8Kに示すような配線813を有する4層配線基板814が得られる。
 続いて、図8Lに示す状態で配線材料815、接続用電気絶縁性基材809、4層配線基板814、接続用電気絶縁性基材816を積層配置する。
 ここで接続用電気絶縁性基材816は、図8A~図8Eに示したのと同様の工程で形成したものであり、電気絶縁性基材817に貫通穴818を形成し、導電性ペースト819を充填したものである。
 4層配線基板814の配線813は、前述のように配線バラツキが小さいものであり、配線813の位置寸法を予め測長し、その結果に基づいて、接続用電気絶縁性基材816の貫通穴818の加工位置データを補正することで、より高精度に貫通穴818を配線813に位置合わせをすることができるのは実施の形態1で説明したものと同様である。
 ここで配線813は4層配線基板814から突出した形状であるため、接続用電気絶縁性基材816の導電性ペースト819の両端に埋設されるように配置され、導電性ペースト819はより安定した電気的な接続が得られると共に、貫通穴818の小径化が可能となる。
 なお、導電性ペースト819材料の選択や電気絶縁性基材817の選択については実施の形態1と同様であり、説明を省略する。
 ここで、この4層配線基板は内層に配線層を備えると共に厚みが厚くなることで、両面配線基板に比べて高い剛性と剛性バラツキが少ないことが特徴である。表層面の配線の位置バラツキは2回の加熱加圧工程と回路形成工程を経ているために両面配線基板に比べて大きいが、従来例で示した構成による6層以上の配線基板に比べて小さい。
 続いて、図8Mに示す加熱加圧工程を経ることにより、配線材料815と接続用電気絶縁性基材809と4層配線基板814と接続用電気絶縁性基材816を接着する。この加熱加圧工程で、図8Gに示したのと同様に導電性ペーストが圧縮されるとともに熱硬化し、4層配線基板814と4層配線基板814、4層配線基板814と配線材料815とが導電性ペーストを介して高密度に接触し、電気的な接続が実現される。
 次に、表層の配線材料815をエッチングにより回路形成することで、図8Nに示すような配線820を有する10層配線基板821が得られる。配線820は3回の加熱加圧工程と回路形成工程にて形成されたものであり、残留応力のバラツキによる配線820の位置のバラツキが従来例と比べて小さく、位置精度に優れるという特徴がある。
 なお、実施の形態2では10層配線基板を例として説明したが、配線層数はこれに限定されるものではなく、図8Lにて交互に積層配置する構成部材の数を変更しても良いし、4層配線基板の代わりに、他の層数の配線基板を用いても構わない。必要な剛性に応じて層数を使い分けることについて導電性ペースト圧縮のプロセス安定性を高めることがより好ましい。また、仕上がった多層配線基板の反りを小さくするような構成部材の選択も可能である。剛性の高い構成部材の反りに影響を受けないため、反り方向がキャンセルするような配線基板の組み合わせを選択することはより望ましい。
 また、本発明の製造方法によれば、配線基板層数にかかわらず3回の加熱加圧工程と回路形成工程にて配線基板を製造することができ、層数の多い多層配線基板を形成する際には生産性に優れているという利点がある。
 (実施の形態3)
 図9A、図9B、図10A~図10Pに本発明の実施の形態3における多層配線基板の構造と多層配線基板の製造方法を示す。
 なお、先に述べた実施の形態と重複する部分については、簡略化して説明する。
 最初に、本発明にかかる多層配線基板の一例として、図9Aに10層配線基板901を示す。
 図9Aは、実施の形態1、2と同様に貫通穴902に導電性ペースト903が充填され、配線間の電気的な接続を確保した構造であるが、最外層の電気絶縁性基材904が形成した非貫通穴905にフィルドビア906にて穴埋めし、電気的な接続を確保しているという特徴がある。
 図9Bに図9Aの接続箇所Aを拡大して詳細に説明する。
 このような構成にすることで、最外層の電気絶縁性基材904として材料の選択自由度が増し、種々の基材が適用可能となる。
 非貫通穴905をめっき法で接続を安定して確保するため、非貫通穴905を小径化することができると共に、表層配線を高配線密度に形成することができる。
 なお、電気絶縁性基材904としてガラスクロス等の芯材を用いていない薄手の材料を適用することで、30ミクロン以下の非貫通穴905での電気的な接続も可能となる。
 また、図9A、9Bではめっきの析出方法として、非貫通穴905を完全にめっきで充填したフィルドビア906の構造を示したが、これに限定されるものではなく、一般的にコンフォーマルビアを用いても構わない。ここで多層配線基板の内層部分には、実施の形態2で示した構造を示しているが、これに限定されているものではなく、実施の形態1でも適用することは可能である。
 次に実施の形態3における多層配線基板の製造方法を図10A~図10Pに示す。
 まず、図10Aに示したのは電気絶縁性基材1001である。
 その電気絶縁性基材1001に図10Bに示したように、両側に保護フィルム1002をラミネート加工によって貼り付ける。
 続いて、図10Cに示すように、電気絶縁性基材1001と保護フィルム1002の全てを貫通する貫通穴1003をレーザー等によって形成する。
 続いて、図10Dに示すように、貫通穴1003に導電体として導電性ペースト1004を充填し、保護フィルム1002を剥離することで、図10Eに示す状態を得る。
 この状態で両側から箔状の配線材料1005を積層配置すると図10Fに示した状態になる。
 続いて、図10Gに示すように、加熱加圧工程を経ることで配線材料1005を電気絶縁性基材1001に接着させる。この加熱加圧工程によって、導電性ペースト1004が熱硬化し、配線材料1005と導電性ペースト1004の電気的な接続も実現される。
 次に、図10Hに示すように配線材料1005をエッチングにより回路形成することで配線1006を有する両面配線基板1007が得られる。
 次に図10Iに示す状態で配線材料1008、接続用電気絶縁性基材1009、両面配線基板1007を積層配置する。ここで接続用電気絶縁性基材1009は図10A~図10Eに示したのと同様の工程で形成したものであり、電気絶縁性基材1010に貫通穴1011を形成し、導電性ペースト1012を充填したものである。
 引き続き、図10Jに示す状態で加熱加圧工程を経ることにより、配線材料1008を電気絶縁性基材1010に接着する。このとき、同時に両面配線基板1007と電気絶縁性基材1010も接着する。この加熱加圧工程で図10Gに示したのと同様に導電性ペースト1012が熱硬化し、配線材料1008と両面配線基板1007とが導電性ペースト1012を介して高密度に接触し、電気的な接続が実現される。
 次に、表層の配線材料1008をエッチングにより回路形成することで、図10Kに示すような配線1013を有する4層配線基板1014が得られる。
 続いて、図10Lに示す状態で、配線材料1015、電気絶縁性基材1016、4層配線基板1014、接続用電気絶縁性基材1017を積層配置する。ここで接続用電気絶縁性基材1017は図10A~図10Eに示したのと同様の工程で形成したものであり、電気絶縁性基材1018に貫通穴1019を形成し、導電性ペースト1020を充填したものである。
 ここで配線1013は4層配線基板1014から突出した形状であるため、接続用電気絶縁性基材1017の導電性ペースト1020の両端に埋設されるように配置され、導電性ペースト1020はより安定した電気的な接続が得られると共に、貫通穴1019の小径化が可能となる。
 また、実施の形態1、2で説明した例と同様に配線1013の位置寸法を予め測長し、その結果に基づいて貫通穴1019を加工してもよい。
 電気絶縁性基材1016は実施の形態1および2と同様な材料を用いても良いが、製造プロセスの安定性、機能性を付与の点から異なる材料を用いることがより好ましい。
 一例として、熱硬化性樹脂の流動性を高い仕様とすることで、より密度の高い配線間にも充分な埋め込み性を確保することができると共に、内層パターンの配線や粗密によらず配線基材の表面の平滑性を得ることができる。また、電気絶縁性基材1016として水酸化カルシウム、シリカ、酸化マグネシウムなどの無機フィラーを高密度に充填した高熱伝導性の高い材料を用いることで、発熱部品を高密度に実装する場合の放熱性を実現することができる。
 このように本発明にかかる多層配線基板は、高速LSIやLED等の半導体素子を高密度に実装する基板としては好適である。また、PPE、PPO、テフロン(登録商標)などの高周波特性の良い低ε、低tanδの材料を電気絶縁性基材1016として用いることで、高速高周波伝送を実現できる。
 また、ガラス転移温度の高い材料を用いた場合には、実装温度が高いベアチップ実装に対応した基板を提供できるのである。ここで、電気絶縁性基材1016は製品エリアに導電性ペーストを充填した貫通穴を配置しないため、電気絶縁性基材1016を導電性ペーストのない状態で示している。しかしながら、製品エリア外に導電性ペーストが充填された貫通穴を形成することで、加熱加圧工程での電気絶縁性基材1016の横すべりを防止することができると共に、接続用電気絶縁性基材1017へより均一に圧力を付与することができるのである。
 続いて、図10Mに示す状態で、加熱加圧工程を経ることにより配線材料1015と接続用電気絶縁性基材1016と4層配線基板1014と接続用電気絶縁性基材1017を接着する。
 この加熱加圧工程で図10Gに示したのと同様に、導電性ペーストが圧縮されるとともに熱硬化し、4層配線基板1014と4層配線基板1014とが導電性ペーストを介して高密度に接触し、電気的な接続が実現される。
 次に、図10Nに示すように、配線材料1015上に熱吸収の高くなるような表面処理を実施し、炭酸ガスレーザーやYAGレーザーを用いて非貫通穴1021を形成する。
 なお、配線材料1015に非貫通穴1021が加工される箇所に予めパターンフィルム写真法や半導体レーザー等によりエッチングを実施し、炭酸ガスレーザーやYAGレーザーで非貫通穴1021を形成してもよい。
 なお、非貫通穴1021直下の配線1022は炭酸ガスレーザーの生産性を向上するために、熱吸収性が高くなるように金属の結晶面を選択的にエッチングするような表面処理を実施することがより好ましい。この場合、4層配線基板の片側にのみ、金属の結晶面を選択的にエッチングするような表面処理を行っても良い。
 また、金属の結晶面を選択的にエッチングするような表面処理をすることで、配線上に300オングストローム以下の防錆皮膜を導電性ペーストの接続性と炭酸ガスレーザーの高生産性を両立することはより好ましい。
 なお、配線1022は炭酸ガスレーザーによる溶解を防止するために、非貫通穴1021側のみを厚くすることがより好ましい。
 続いて、非貫通穴1021の加工時に発生した樹脂残渣を除去する工程を経て、無電解めっきにより非貫通穴内に導電薄膜を形成し、図10Oに示すように電気めっきで導電性皮膜1023を形成した。通常、樹脂残渣除去は過マンガン酸カリウムなどの酸化作用のある溶液やプラズマ処理などを行い、無電解めっきは銅やニッケルなどを実施する。
 その後、電気めっきは銅やニッケルなどを実施することが一般的な方法である。
 また、非貫通穴1021への導電性皮膜1023の形成方法として、非貫通穴1021の壁面に追従して形成するコンフォーマルめっきや非貫通穴1021内を導電性皮膜1023で埋めるフィルドビアめっきを用いることができる。
 また、非貫通穴1021径は30ミクロン程度まで加工できるが、配線1022と導電性皮膜1023は金属結合であるため、非貫通穴1021径が小さくても電気的な接続が実現される。
 なお、フィルドビアめっきで非貫通穴1021を導電性皮膜1023で埋めた場合、実施の形態1、2と同様に非貫通穴1021上の配線が平坦になり、部品実装時に基材から発生するガスによる半田中のボイドが発生しなくなり、実装部品との接続信頼性が向上するためより好ましい。
 次に、導電性皮膜と配線材料を同時にエッチングにより回路形成することで図10Pに示す配線1024を有する10層配線基板1025が得られる。なお、配線1024は非貫通穴1021径と同径まで形成可能であり、狭ピッチ実装に対応した配線1024が実現できる。
 なお、実施の形態3では実施の形態2で示した4層配線基板の貼り合わせによる製造方法を用いて説明しているが、実施の形態1で示した両面配線基板を用いても同様な効果が得られるのは言うまでもない。
 また、本発明の製造方法によれば、配線基板層数にかかわらず3回の加熱加圧工程と回路形成工程にて配線基板を製造することができ、層数の多い多層配線基板を形成する際には生産性に優れているという利点がある。
 以上述べたように、本発明は、残留応力の残存による工程での寸法バラツキを解消し最外層の配線の位置精度を向上させ、層間の接続信頼性が高い多層配線基板を高い生産性で提供することができ、多層配線基板及びその製造方法に広く利用可能である。
102,106,203,211,405,702,706,803,811,818,902,1003,1011,1019  貫通穴
103,107,204,212,216,404,504,703,707,804,812,819,903,1004,1012,1020  導電性ペースト
104,207,307-1,307-2,403,807,1007  両面配線基板(配線基板)
105,206,214,406,605,705,709,806,813,820,1006,1013,1022  配線
108,201,309,708,801,810,817,904,1001,1010,1016,1018  電気絶縁性基材
202,802,1002  保護フィルム
205,208,301,402,501,602,805,808,815,1005,1008,1015  配線材料
209,210,310-1,310-2,310-3,401,502,601,809,816,1009,1017  接続用電気絶縁性基材
213,410,505  積層板
407  ヒートツール
409  溶着エリア
506  SUS板
704,714,1014  4層配線基板(配線基板)
905,1021  非貫通穴
1023  導電性皮膜

Claims (18)

  1. 両面に配線を有する内層用の配線基板と、
    貫通穴に導電性ペーストが充填された電気絶縁性基材と、
    最外層に形成された配線とを備え、
    前記配線基板と前記電気絶縁性基材とは交互に積層され、
    前記配線基板の配線は前記導電性ペーストの両端の前記電気絶縁性基材に埋設され配置されていることを特徴とする多層配線基板。
  2. 前記内層用の配線基板は、両面配線基板であることを特徴とする請求項1に記載の多層配線基板。
  3. 前記内層用の配線基板は、4層配線基板であることを特徴とする請求項1に記載の多層配線基板。
  4. 複数の前記内層用の配線基板と複数の前記電気絶縁性基材で構成され、
    複数の前記内層用の配線基板は、剛性が異なることを特徴とする請求項1に記載の多層配線基板。
  5. 複数の前記内層用の配線基板と複数の前記電気絶縁性基材で構成され、
    複数の前記内層用の配線基板は、互いに反り方向が逆になるように積層されていることを特徴とする請求項1に記載の多層配線基板。
  6. 貫通穴に導電性ペーストが充填された接続用電気絶縁性基材と、
    前記接続用電気絶縁性基材の両側に配線を有する配線基板と、
    前記配線基板に積層配置された電気絶縁性基材と、
    最外層に形成された配線とを備え、
    前記電気絶縁性基材は、前記接続用電気絶縁性基材あるいは前記配線基板を構成する材料とは異なる材料であることを特徴とする多層配線基板。
  7. 前記電気絶縁性基材と前記接続用電気絶縁性基材あるいは前記配線基板を構成する材料は一定温度以上で流動性を備える熱硬化性樹脂を含み、
    前記電気絶縁性基材に含有された樹脂の流動性は、前記接続用電気絶縁性基材あるいは前記配線基板を構成する材料に含有された樹脂の流動性よりも高いことを特徴とする請求項6に記載の多層配線基板。
  8. 前記電気絶縁性基材は非貫通孔に導電性皮膜を備え、
    前記導電性皮膜を介して前記配線基板の配線と最外層に形成された配線とが電気的に接続されていることを特徴とする請求項6に記載の多層配線基板。
  9. 配線を有する電気絶縁性基材で構成される配線基板を準備する工程と、
    貫通穴に導電性ペーストを充填された接続用電気絶縁性基材を準備する工程と、
    前記配線基板と前記接続用電気絶縁性基材とを交互にかつ最外層に配線を積層配置し積層板を準備する工程と、
    前記積層板を加熱加圧する工程と、
    前記積層板表層の前記配線材料をエッチングにより回路形成する工程とを備え、
    前記接続用電気絶縁性基材の導電性ペーストの両端に配置された前記配線基板の配線は、前記接続用電気絶縁性基材に埋設されて加熱加圧されることを特徴とする多層配線基板の製造方法。
  10. 配線を有する前記配線基板を準備する工程は、
    前記電気絶縁性基材の両側に保護フィルムをラミネートする工程と、
    前記電気絶縁性基材と前記保護フィルムに貫通穴を形成する工程と、
    前記貫通穴に導電性ペーストを充填する工程と、
    前記保護フィルムを剥離する工程と、
    前記電気絶縁性基材の両側に配線材料を積層配置する工程と、
    それを加熱加圧する工程と、
    前記配線材料をエッチングにより回路形成し配線を有する両面配線基板を得る工程とを含むことを特徴とする請求項9に記載の多層配線基板の製造方法。
  11. 配線を有する前記配線基板を準備する工程は、
    一定値以上の剛性を有する4層以上の配線基板を準備する工程であることを特徴とする
    請求項9に記載の多層配線基板の製造方法。
  12. 前記配線材料をエッチングにより回路形成し配線を有する前記両面配線基板を得る工程は、
    前記両面配線基板の残留応力を除去する工程を含むものであることを特徴とする請求項10に記載の多層配線基板の製造方法。
  13. 前記配線基板を構成する前記電気絶縁性基材と前記接続用電気絶縁性基材は少なくとも樹脂を含み、前記接続用電気絶縁性基材の樹脂の含有比率は、前記電気絶縁性基材の樹脂の含有比率よりも高いことを特徴とする請求項9に記載の多層配線基板の製造方法。
  14. 前記配線基板を構成する前記電気絶縁性基材と前記接続用電気絶縁性基材は一定温度以上で流動性を備える樹脂を含み、前記接続用電気絶縁性基材に含有された樹脂の流動性は、前記電気絶縁性基材に含有された樹脂の流動性よりも高いことを特徴とする請求項9に記載の多層配線基板の製造方法。
  15. 前記配線基板と前記接続用電気絶縁性基材とを交互にかつ最外層に配線材料を積層配置し積層板を準備する工程は、
    前記接続用電気絶縁性基材の一部を前記両面配線基板に溶着させ仮固定する工程を含み、仮固定はヒートツールにより前記積層板に設けられた溶着エリアを加熱加圧することであることを特徴とする請求項9に記載の多層配線基板の製造方法。
  16. 前記溶着エリアは、少なくとも前記接続用電気絶縁性基材に導電性ペーストを充填した貫通穴と
    前記両面配線基板に前記導電性ペーストを充填した貫通穴とで構成されることを特徴とする請求項15に記載の多層配線基板の製造方法。
  17. 前記積層板に設けられた前記溶着エリアは、最外層の配線材料が選択的に除去されていることを特徴とする請求項15に記載の多層配線基板の製造方法。
  18. 前記積層板を加熱加圧する工程は、
    複数の積層板をSUS板を介して多段積みにして加熱加圧する工程を含み、
    前記積層板は互いに反転または半回転あるいは互いにずらした状態で交互に積み重ねられることを特徴とする請求項9に記載の多層配線基板の製造方法。
PCT/JP2011/003106 2010-06-08 2011-06-02 多層配線基板および多層配線基板の製造方法 WO2011155162A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/697,774 US20130062101A1 (en) 2010-06-08 2011-06-02 Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP2012519236A JPWO2011155162A1 (ja) 2010-06-08 2011-06-02 多層配線基板および多層配線基板の製造方法
CN2011800279599A CN102939803A (zh) 2010-06-08 2011-06-02 多层布线基板以及多层布线基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010130719 2010-06-08
JP2010-130719 2010-06-08

Publications (1)

Publication Number Publication Date
WO2011155162A1 true WO2011155162A1 (ja) 2011-12-15

Family

ID=45097781

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/003106 WO2011155162A1 (ja) 2010-06-08 2011-06-02 多層配線基板および多層配線基板の製造方法

Country Status (5)

Country Link
US (1) US20130062101A1 (ja)
JP (1) JPWO2011155162A1 (ja)
CN (1) CN102939803A (ja)
TW (1) TW201223379A (ja)
WO (1) WO2011155162A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10905013B2 (en) 2018-05-29 2021-01-26 Tdk Corporation Printed wiring board and method for manufacturing the same
US11382218B2 (en) 2018-05-29 2022-07-05 Tdk Corporation Printed wiring board and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5931547B2 (ja) 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
US8985468B1 (en) 2012-07-13 2015-03-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Switch using radio frequency identification
CN104663007B (zh) * 2012-09-20 2017-10-24 株式会社可乐丽 电路基板及其制造方法
JP6454283B2 (ja) * 2013-11-27 2019-01-16 東レエンジニアリング株式会社 3次元実装方法および3次元実装装置
US10453787B2 (en) * 2015-05-21 2019-10-22 The Charles Stark Draper Laboratory, Inc. Method and apparatus for forming multi-layered vias in sequentially fabricated circuits
CN107241875B (zh) * 2016-03-28 2019-05-07 上海美维科技有限公司 一种双面埋线印制板的制造方法
DE102018132057B4 (de) * 2018-12-13 2020-09-24 Ilfa Industrieelektronik Und Leiterplattenfertigung Aller Art Gmbh Verfahren zur Überwachung eines Beschichtungsprozesses einer Leiterplatte sowie Leiterplatte zur Durchführung des Verfahrens.
CN112291939B (zh) * 2020-11-09 2022-09-27 上海裕达实业有限公司 基于台阶式的pcb加工技术的质谱仪电路构造方法及***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013023A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
WO2008111309A1 (ja) * 2007-03-14 2008-09-18 Panasonic Corporation 認識マークおよび回路基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311899B2 (ja) * 1995-01-20 2002-08-05 松下電器産業株式会社 回路基板及びその製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
CN1241894A (zh) * 1998-05-14 2000-01-19 松下电器产业株式会社 线路板及其制造方法
JP3431523B2 (ja) * 1998-12-09 2003-07-28 松下電器産業株式会社 回路基板接続材とその製造方法及び回路基板接続材を用いた多層回路基板の製造方法
JP2002368364A (ja) * 2000-06-14 2002-12-20 Matsushita Electric Ind Co Ltd プリント配線基板とその製造方法
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
CN100558222C (zh) * 2005-04-28 2009-11-04 松下电器产业株式会社 多层布线板及其制造方法
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000013023A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
WO2008111309A1 (ja) * 2007-03-14 2008-09-18 Panasonic Corporation 認識マークおよび回路基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10905013B2 (en) 2018-05-29 2021-01-26 Tdk Corporation Printed wiring board and method for manufacturing the same
US11382218B2 (en) 2018-05-29 2022-07-05 Tdk Corporation Printed wiring board and method for manufacturing the same

Also Published As

Publication number Publication date
JPWO2011155162A1 (ja) 2013-08-01
CN102939803A (zh) 2013-02-20
US20130062101A1 (en) 2013-03-14
TW201223379A (en) 2012-06-01

Similar Documents

Publication Publication Date Title
WO2011155162A1 (ja) 多層配線基板および多層配線基板の製造方法
US9226382B2 (en) Printed wiring board
WO2012077288A1 (ja) 多層配線基板および多層配線基板の製造方法
US8024858B2 (en) Method of manufacturing printed wiring board with built-in electronic component
KR20040014394A (ko) 코어 기판, 이것을 사용한 다층 회로 기판
JP5698377B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO1997048260A1 (fr) Plaquette a circuit sur un seul cote pour carte a circuits imprimes multicouche, carte a circuits imprimes multicouche, et procede pour sa production
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
TWI777958B (zh) 多層線路板的製造方法
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP4161604B2 (ja) プリント配線板とその製造方法
KR100895241B1 (ko) 패키지용 기판 제조방법
JPH1154926A (ja) 片面回路基板およびその製造方法
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP2007208229A (ja) 多層配線基板の製造方法
JP2002198652A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
US20230180398A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP3492667B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JPH10335830A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180027959.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11792122

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012519236

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13697774

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11792122

Country of ref document: EP

Kind code of ref document: A1