CN101542726B - 具有硅通孔和侧面焊盘的半导体芯片 - Google Patents

具有硅通孔和侧面焊盘的半导体芯片 Download PDF

Info

Publication number
CN101542726B
CN101542726B CN200880000341.1A CN200880000341A CN101542726B CN 101542726 B CN101542726 B CN 101542726B CN 200880000341 A CN200880000341 A CN 200880000341A CN 101542726 B CN101542726 B CN 101542726B
Authority
CN
China
Prior art keywords
hole
bonding pads
silicon
chip
side bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880000341.1A
Other languages
English (en)
Other versions
CN101542726A (zh
Inventor
史训清
谢斌
仲镇华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN101542726A publication Critical patent/CN101542726A/zh
Application granted granted Critical
Publication of CN101542726B publication Critical patent/CN101542726B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H01L2224/06187—On contiguous sides of the body with specially adapted redistribution layers [RDL]
    • H01L2224/06188—On contiguous sides of the body with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在此披露的本发明涉及可以在诸如闪存产品中使用的多芯片半导体元件封装。在一个示范实施例里，半导体芯片可能包括硅通孔和侧面焊盘。

Description

具有硅通孔和侧面焊盘的半导体芯片
技术领域
在此披露的本发明涉及可以在诸如闪存产品(flash memorydevice)中使用的多芯片半导体设备。背景技术
集成电路已经成为许多电子设备的基本部件。在一些情况下，合并多个集成电路晶片或“芯片”在同一半导体设备里是非常有用的。例如，芯片可以堆叠在另一芯片上，在一些情况下芯片可以通过引线键合(wire-bonding)相互电连接，在另一些情况下芯片可以通过硅通孔(through-silicon-via)相互电连接，其可以完全穿过一个硅晶圆而被电连接。在这种叠层芯片的封装结构中，底部芯片可以提供电连接到基板。基板重新分配信号和电力给叠层芯片。基板还可以电连接到一个印刷电路板，例如，通过焊点以允许半导体设备与外部设备和/或组件进行连接。多芯片半导体设备可以被广泛应用，包括诸如闪存产品之类。发明内容本发明提供具有硅通孔和侧面焊盘的集成电路芯片及制作方法。一种装置，包括：多个半导体芯片，以叠层方式排列，多个芯片包含一个或多个硅通孔以及一个或多个侧面焊盘；和一个侧面基板，其被电连接到一个或多个侧面焊盘；侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面。一种多芯片半导体封装，包括：多个半导体芯片，以叠层方式排列，多个半导体芯片包括一个或多个硅通孔和一个或多个侧面焊盘；一个侧面基板，其被电连接到一个或多个侧面焊盘，侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面；和一个底部基板，经由侧面基板被电连接到一个或多个侧面焊盘，底部基板被电连接到一个或多个硅通孔。一种制作多芯片半导体封装的方法，包括：在一个晶圆的一个或多个半导体芯片上形成硅通孔和侧面焊盘，侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面，通孔被电连接到在硅层上形成的第一集成电路的第一信号，而侧面焊盘被电连接到第一集成电路的第二信号。一种制作多芯片半导体封装的方法，包括：制作一个插接器，其包含与芯片叠层的底部芯片匹配的硅通孔互连；堆叠底部芯片在插接器上；堆叠一个或多个其他芯片在底部芯片上；将一个侧面基板电连接到一个或多个叠层芯片的一个或多个侧面焊盘，侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面；将侧面基板电连接到一个底部基板；和将插接器电连接到底部基板。附图说明
在说明书的结论部分特别指出和清晰说明了本发明主题。但是，通过参考以下结合附图的详细描述，可以理解其结构和/或运行方法，以及目的、特征和/或优势，其中：
图1a是一个多芯片半导体封装示范实施例的俯视图；
图1b是图1a示范半导体封装的截面图；
图2a描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的一个方面；
图2b描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括将晶圆键合到一个支架；
图2c描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括使晶圆变薄；
图2d描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括钻孔(drilling hole)；
图2e描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括形成一个隔离层；
图2f描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括形成一个粘附层；
图2g描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括填充通孔；
图2h描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括形成一个聚合物层；
图2i描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括形成焊料凸点(solder bump)；
图2j描述一种形成半导体晶圆的硅通孔和侧面焊盘的示范技术的另一个方面，包括将晶圆切割(dicing)；
图3是一个包括硅通孔和侧面互连的半导体设备示范实施例的截面图；
图4是一个半导体芯片叠层的示范实施例的截面图；和
图5描述一种形成半导体芯片的硅通孔和侧面焊盘方法的示范实施例的流程图；
图6描述一种组装包括硅通孔和侧面焊盘叠层芯片的示范半导体设备方法的示范实施例的流程图。
参照以下对附图的详细描述，其构成本发明的一部分，其中从头至尾同样的号码是指同样的组件以显示对应或类似的元素。为了便于描述，应该理解，在附图里描述的元素不一定是根据实际尺寸绘制的。例如，依照其它元素，可以放大其中一些元素的尺寸。而且，应该理解，也可以利用其它实施例，并可以作出结构和/或逻辑方面的改变，而没有偏离本发明的范围。也应该注意到，可以使用方向和编号诸如上、下、顶、底等以便于讨论附图，但这并不是旨在限制本发明的应用。所以，以下的详细描述以及由本发明及其等价物定义的本发明范围并不是限制性的。具体实施方式
在以下的详细描述里，将阐述许多具体的细节以便能够全面理解本发明。但是，本领域技术人员将会理解，不需要这些具体细节也可以实施本发明。因此，在此将不会详细描述已知的方法、过程、组件和/或电路。
在说明书里，“一个实施例”是指本实施例描述的一个特别特征、结构或特性包括在本发明至少一个实施例中。因此，在本说明书不同地方出现的“在一个实施例里”不一定是指同一实施例。而且，特别的特征、结构或特性可以在一个或多个实施例里以任何方式进行合并。
如上所述，在一些电子设备里，许多半导体芯片可以以叠层方式进行安排，以便能够提高运行能力并维持相对较少的成本和较小的尺寸。“多芯片”半导体设备可以被广泛应用在电子设备领域。例如，半导体芯片的“叠层”安排在闪存设备内是特别有用的。当然，其它设备也可以充分利用叠层半导体芯片构造以及其它多芯片构造。
堆叠多芯片的一个技术包括引线键合。引线键合可能有一些缺点，如由相对较大的引线轮廓引起的相对较大的尺寸(form factor)，以及在使用引线键合时的较高叠层芯片高度。另一个缺点包括相对较差的电性能，如由相对较长的引线互连而引起的信号延迟。硅通孔技术能够至少部分地避免这些潜在缺点。
如上所述，在实现叠层半导体芯片时，半导体芯片可以利用硅通孔(TSV)从一个芯片传递信号到另一个芯片。如在此使用的，“硅通孔”及其缩写TSV是指包括完全穿过一个硅晶圆、晶片或芯片的任何垂直的电连接。如在此使用的，“晶片”和“芯片”是同义词，可以相互交换使用。通常，“晶片”是指半导体晶圆的矩形片段。
尽管具有TSV的叠层半导体芯片可能具有一些优点，但也存在一些缺点。例如，TSV在提供共用信号到部分叠层的各个半导体芯片时是有用的。共用信号可以包括诸如地址信号和/或数据信号。如在此使用的，“共用信号”是指将在多个叠层芯片中共享的任何信号。在许多实施例里，共用信号可以在所有叠层芯片中共享。因此，TSV从芯片传递共用信号到芯片，信号将到达各个预期芯片。例如，如果叠层芯片形成部分闪存设备，地址信号可能需要配对到各个半导体芯片。在提供这些信号到各个叠层元件TSV可能是相当有效的。另一方面，非共用信号，诸如芯片选择性信号，利用TSV不能被有效进行处理。对非共用信号，若使用TSV可能会显著增加需要的TSV数量，导致相当大的晶片尺寸和成本增加以及失效率。
再者，利用现有的半导体晶圆是有优势的，如专为引线键合实施的那些设计，例如TSV技术。但是，如果使用一些TSV解决方案，而对晶圆设计不作任何改变，由于空间有限可能很难容纳足够的TSV互连用于共用和非共用信号。当然，改变芯片设计可能需要较大的努力和足够的资源。在此所述的一个或多个实施例提供TSV互连，而不需要改变晶圆设计，并能够容纳共用和非共用信号。
在一个实施例里，非共用信号可以通过一个柔性的侧面基板，从半导体芯片上的侧面焊盘被路由到一个基板，如一个包含双马来酰亚胺三嗪(BT)的基板。再者，在此示范实施例里，一个或多个共用信号可以通过一个或多个TSV被路由到基板。如在此使用的，“非共用信号”是指这样一种信号，这种信号要去到的芯片数目少于叠层内的所有芯片数目。在多个实施例里，非共用信号可能只去一个芯片，尽管本发明的范围并不受限于此方面。在存储设备里，非共用信号的例子包括但不限于芯片选择性信号和功率信号。
图1a是一个多芯片半导体封装100示范实施例的俯视图。此例子中的半导体封装100包括一个半导体芯片叠层400，其包含多个离散的半导体晶片，每个半导体晶片放置在另一个半导体晶片的上方。在一个实施例里，至少部分通过多个TSV位置130上的焊接，芯片可以被互相键合在一起，并通过芯片之间的聚合物材料层可以增强物理键合。本示范实施例的半导体芯片叠层400被电连接到基板150。在一个示范实施例里，基板150可以包括双马来酰亚胺三嗪(BT)，尽管本发明的范围并不受限于此方面。
在一个或多个实施例里，半导体芯片叠层400可以通过TSV130被焊接到BT基板150，并可以利用聚合物材料的底部填充来增强物理键合，尽管本发明的范围并不受限于这些方面。
再者，在一个实施例里，半导体芯片叠层400可以包含一个或多个侧面基板140，在此其也可以称为侧面连接器。在一个或多个实施例里，侧面基板可以包含柔性的侧面基板。例如，侧面基板可以包含柔性塑料支座上的一个或多个金属信号线，该柔性塑料支座可以通过粘胶被粘接到一个或多个侧面焊盘，尽管本发明的范围并不受限于这些方面。
图1b是一个多芯片半导体封装100的截面图。此示意图显示具有一些硅通孔130和侧面连接器140的半导体芯片叠层400。此范例的半导体芯片叠层400被安置在BT基板150上，并至少部分地被材料170密封封装。一个实施例里，TSV 130可以将多个共用信号电连接到基板150，而侧面基板140可以将一个或多个非共用信号电连接到BT基板150。在图1a和1b所述的实施例里，多芯片半导体封装100可以包含一个NAND闪存产品，尽管本发明的范围并不受限于此方面。在一个或多个实施例里，不止一种芯片类型可以被合并到芯片叠层内。可以被合并到芯片叠层内的这种芯片类型的例子可以包括但不限于闪存芯片、动态随机存储器(DRAM)芯片、专用集成电路(ASIC)芯片等。
在一个实施例里，侧面基板140包含一对聚合物层，它们围住铜层。在朝向芯片叠层400的侧面基板400的表面，形成有多个键合焊盘，其可以连接到芯片叠层400的芯片上的多个侧面连接器。在一个实施例里，键合焊盘可以包含镍/金表面抛光的铜。键合焊盘可以经由通孔被电连接到侧面基板140的中间金属层。此外，在一个实施例里，夹在两个聚合物层之间的铜层可以不是一个连续层，但可能包含一个结构，将来自芯片叠层400的信号重新分配到侧面基板400较低部分，以便连接信号到BT基板150。当然，这仅是一个侧面基板的示范实施例，本发明的范围并不受限于此方面。
在一个实施例里，半导体芯片叠层400可以通过一种模塑材料170保护起来。在一个示范实施例里，基板150也可以至少部分地保护起来，尽管在其它实施例里，基板150并没有被模塑材料170密封封装。在一个示范实施例里，模塑材料170可以包括环氧聚合物材料，尽管本发明的范围并不受限于此方面。
图2a描述一种形成半导体晶圆200的硅通孔和侧面焊盘的示范技术的一个方面。在以下的图示内，将描述此示范技术的多个方面。本发明的实施例可以包括所有、部分或多个所述的不同方面。此外，有关讨论次序仅是一个示范次序，所以本发明的范围并不受限于此方面。本发明的实施例不受限于在此所述的示范技术。而且，可以使用任何形成硅通孔和侧面焊盘的现有技术或将来开发的技术。再者，在此所述的具体材料仅是用作为范例使用，所以本发明的范围并不受限于在此所述的具体范例。
在图2a所述的例子里，晶圆200可以包括一个输入晶圆，其可能是从诸如Intel
Figure GSB00000285471000071
公司或Samsung公司采购而来的。晶圆200可以包含多个集成电路21O。为了清晰地进行描述，在此例子里描述两个集成电路210。当然，本发明的范围并不受限于此方面。在集成电路210内，可能有多个键合焊盘250，在一个示范实施例里，焊盘可能包含具有镍/金表面的铜。但是，这仅是一个键合焊盘的例子，所以本发明的范围并不受限于此方面。在键合焊盘和集成电路之间有一个重新分配层255来提供互联。
通常，一个晶圆如晶圆200可以被分割成多个独立芯片，在一些情况下，多个芯片可以被堆叠在一起。在实施时，使用引线键合技术来互连叠层芯片，金线可以被键合到一个键合焊盘，同时也被键合到另一个芯片的键合焊盘。与基于引线键合的芯片叠层相比，TSV技术通常有一些优点，包括由于没有引线环(wire loop)而产生的较小尺寸，由于较短互连而产生的较好电性能，其可以降低信号延迟和功率消耗。其它的潜在优点可能包括减轻各种功能芯片类型的集成，以及较低的总体制造成本。
在一个或多个实施例里，为了避免重新设计集成电路和/或晶片来提供足够空间以容纳非共用信号的TSV互连，可以形成侧面连接器用于非共用信号。TSV互连可以用于共用信号，其可以充分利用已经制作在现有晶圆上的键合焊盘。晶圆200，初始是为引线键合芯片叠层应用而设计的，在此例子里，它即是图2b-2j内所述的示范操作的起始点。
在一个实施例里，半导体晶圆200包括一个硅层220。再者，在一个实施例里，在该硅层内支持有集成电路210。本发明的实施例可能包括任何类型的集成电路，包括但不限于存储电路。此外，可以使用任何已知的技术或将来开发的技术，形成集成电路210。如之前所述，在一个或多个实施例里，晶圆200可以包括一个之前已经制作的晶圆，其包括集成电路、重新分配层和键合焊盘。
图2b描述一种形成半导体晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个实施例里，在晶圆上方制作一层聚合物基粘胶240，并且晶圆支架230可以被键合到晶圆200。在一个或多个实施例里，支架230可能包括玻璃。在另一个实施例里，支架230可能包括硅。但是，这些仅是可能用于支架230的示范材料，所以本发明的范围并不受限于此方面。再者，在一个实施例里，聚合物基粘胶240在一个相当低的温度上可以将晶圆200键合到支架230，而晶圆也可以通过使粘胶240受到一个相当高的温度而解除键合。在一个实施例里，粘胶240可能包含一种热塑料聚合物，其在低于大约150℃的温度上可以提供暂时键合。再者，在一个实施例里，在一个大约180℃到210℃范围的温度上，晶圆可以从支架230上解除键合。但是，本发明的范围并不受限于这些方面。
图2c描述一种形成晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个或多个示范实施例里，可以将硅层220变薄。即可以减小硅层220的厚度。尽管本发明的实施例并不受限于减小硅层厚度的任何特别技术，在一个示范实施例里，通过一个机械碾磨工艺(mechanicalgrinding process)可以使硅层变薄。通过减小硅层220的厚度使晶圆200变薄的其它可行技术可能包括但不限于化学机械抛光(chemicalmechanical polishing)、湿蚀刻(wet etching)、和干化学蚀刻(dry chemicaletching)。在一个或多个实施例里，晶圆200在变薄之前，其厚度可能在大约300-400μm的范围，在变薄之后，厚度可能在大约50-1O0μm的范围，尽管本发明的范围并不受限于此方面。
图2d描述一种形成半导体晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个或多个实施例里，有多个通孔260，其深度延伸穿过硅层220以到达集成电路210。在本实施例里，通孔260与先前通孔255的位置大约一致。但是，这些仅是通孔的示范位置，所以本发明的范围并不受限于此方面。
在一个实施例里，在两个集成电路之间大约中间位置上形成有一个部分深孔265。在一个实施例里，部分深孔265的位置可以是一个专为晶圆切割(die saw)而设计的位置。在一个实施例里，部分深孔265的深度小于通孔260的深度。本发明的范围并不受限于部分深孔的任何特别深度。
在一个或多个实施例里，可以使用任何已知的技术或将来开发的技术来形成通孔260和部分深孔265。在一个示范实施例里，可以通过一个深反应离子蚀刻(DRIE)工艺而形成各个孔，包括旋涂一层光刻材料(photoresist material)在晶圆表面上，并曝光和显现光刻材料来确定将被钻孔的区域。在另一个实施例里，可以利用一种激光钻孔方法。但是，这些仅是制作各个孔的示范技术，所以本发明的范围并不受限于这些方面。
图2e描述一种形成半导体晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个或多个实施例里，在晶圆的下面形成一个隔离层225，包括在通孔260的侧壁上和部分深孔265的底部和侧壁上形成隔离层。在一个实施例里，隔离层225可能包含氧化硅(SiO2)，尽管本发明的范围并不受限于此方面，所以其它绝缘材料也是可行的。如在此所述的其它方面，可以利用任何已知技术或将来开发的技术来形成隔离层225。在一个实施例里，隔离层225可能包含通过化学气相沉积(PECVD)而准备的SiO2，其厚度可能大约是0.5μm，尽管本发明的范围并不受限于此方面。
图2f描述一种形成晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个实施例里，在晶圆200的部分底部形成一个粘附层270。如图2f所述，可以在通孔260和部分深孔265内及周围区域的晶圆200的底表面上形成粘附层270。粘附层270可以粘附到隔离层225和种子层(图中未显示)，其可以在形成粘附层之后形成，以提供一个电极给以下所述的电镀工艺。种子层可以包含以下所述的填充操作里使用的相同材料，尽管本发明的范围并不受限于此方面。在一个实施例里，可以使用一种溅射技术(sputtering technique)，来制作粘附层270和种子层，尽管本发明的范围并不受限于此方面。在一个实施例里，粘附层270也可以充当一个隔离层，以避免通孔内铜导体(未在图2f内描述)和暴露的绝缘材料225或硅层220之间的潜在反应。在一个实施例里，粘附层270可能包含厚度大约为0.1到0.2μm的钛钨，尽管本发明的范围并不受限于此方面。
图2g描述一种形成晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个实施例里，填充一种导电材料在通孔260和部分深孔265内。例如，可以填充铜在孔内。在另一个示范实施例里，可以填充多晶硅在孔内。其他可以使用的示范材料包括但不限于金、焊料、钨、导电胶等。但是，这些仅是示范的导电材料，所以本发明的范围并不受限于此方面。在一个或多个实施例里，沉积导电材料的示范技术可能包括但不限于化学电镀(electroless plating)、浸渍电镀(immersion plating)、焊料印制、导电胶印制或配置、以及电解电镀技术。通过沉积导电材料在通孔260内，导电路径从之前制作的通孔235位置上的键合焊盘250直到通孔260位置上的焊盘290，完全延伸穿过硅层220，从而形成TSV。
图2h描述一种形成晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个或多个实施例里，沉积一层聚合物材料层295在晶圆200的下侧。聚合物层295可以提供额外的结构完整性，并可以提供一个表面以便粘接到另一个半导体芯片，例如，如果是使用叠层实施的话。另外，聚合物层295可以确定位置以在充满了的通孔顶部上制作焊盘，以确保焊盘没有接触到另一个焊接点，而导致短路。在一个示范实施例里，聚合物材料295可能包含聚胺(PI)或苯环丁烯(BCB)，尽管本发明的范围并不受限于此方面。再者，在一个实施例里，聚合物层295可以通过旋涂和固化技术(spin coating and curing techniques)而形成，尽管本发明的范围并不受限于此方面。
图2i描述一种形成晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在一个实施例里，沉积焊盘290在与通孔260位置大约一致的区域。在一个或多个实施例里，焊盘290可能包含锡、锡/引线合成材料、锡/铜合成材料、锡/银/铜合成材料、锡/铟合成材料、锡/金合成材料等，尽管本发明的范围并不受限于此方面。形成焊盘290的示范技术可能包括但不限于电镀和/或焊料膏微印(solder paste micro-printing)。如在此所述的其它方面，本发明的实施例并不受限于沉积焊盘的任何特别技术。
图2j描述一种用来形成晶圆200的硅通孔和侧面焊盘的示范技术的另一个方面。在此示范实施例里，在图2a-2j内描述了两个集成电路。当然，其它实施例通常可能包含更大数目的集成电路晶片。但是，在此例子里，两个集成电路旨在描述一种形成侧面焊盘235的技术。在一个实施例里，当晶圆200被切割时，部分深孔265被分割，如在图2j内所述，导电材料280形成一对侧面焊盘235。这一对侧面焊盘的其中一个与一个集成电路相连，而另一个侧面焊盘与另一个集成电路相连。在此实施例里，晶圆切割299将晶圆200分割成两个不同芯片。再者，在一个或多个实施例里，将温度提高到180℃以上，晶圆200可以从支架240解除键合。
在图2j所述的例子里，侧面焊盘235被电连接到TSV。但是，在其它示范实施例里，可以有个别导电路径将侧面焊盘与集成电路连接在一起。例如，聚合物层295可以包括TSV的导电材料，与侧面焊盘相连，但不会提供焊料焊盘，从而侧面焊盘和集成电路之间存在一个绝缘的导电路径。
图3描述一个半导体芯片300的示范实施例的截面图。在一个或多个实施例里，芯片300可以包含一个硅层320。尽管未在图3内显示，半导体设备300可能包含一个在硅层320上形成的集成电路。多个硅通孔340延伸穿过硅层320和聚合物层310。在此实施例里，有多个键合焊盘350在硅层的上表面上。如之前所述，如果晶圆已经是为利用引线键合而设计和制作的，键合焊盘350就已经存在了。如图4所示，键合焊盘350位于TSV 340的顶部，而且在与侧面焊盘330相连的通孔顶部。当然，这些通孔可能是依照以上所述的示范技术形成。应该注意到，这些与侧面焊盘330相连的通孔没有完全延伸穿透聚合物层310，以避免通孔接触到叠层内芯片300下方的一个芯片的键合焊盘。再者，在一个实施例里，焊料焊盘390也可以形成在TSV 340上。注意到，对于TSV 340，有一对焊盘。键合焊盘350已经出现在晶圆上，而焊料焊盘390是依照在此所述的示范技术而形成。
TSV 340可以被连接到集成电路的一个或多个共用信号，而侧面焊盘330可以被连接到与集成电路相连的一个或多个非共用信号。如以下图4所示，多个半导体芯片如芯片300可以被相互堆叠，TSV提供芯片之间的共用信号互连。尽管在此所述的示范实施例提及与TSV相连的共用信号以及与侧面焊盘相连的非共用信号，本发明的范围并不受此限制，所以其它实施例也是可能的，即一个或多个非共用信号可以与TSV相连，而且一个或多个共用信号可以与侧面焊盘相连。
图4描述一个半导体芯片叠层400的示范实施例的截面图。在图4描述的例子里，半导体芯片叠层400包含一个NAND闪存叠层。在一个实施例里，芯片叠层400的芯片可能包含类似的芯片。在一个或多个其它实施例里，芯片叠层400的芯片可能包含不同种类的芯片。在一个示范实施例里，芯片叠层可能包括一个或多个NAND闪存芯片、DRAM芯片和ASIC芯片。当然，这些仅是可以构成一个芯片叠层的芯片类型的例子，本发明的范围并不受限于此方面。再者，在此例子里，描述了四个半导体芯片，尽管本发明的范围并不受限于此方面，其它实施例可以利用任何数目的芯片。
在一个或多个示范实施例里，叠层400的半导体芯片可能包含如图3内描述的类似半导体芯片300的元件，如在一个硅层内形成的集成电路。多个硅通孔延伸穿过多个芯片的硅层和聚合物层。在一个实施例里，多个键合焊盘形成在硅层的上表面上，且如之前所述，键合焊盘大约位于TSV的顶部，也位于与侧面焊盘相连的通孔的顶部上。在此示范实施例里，与侧面焊盘相连的通孔不会完全延伸穿透聚合物层，以避免通孔接触到叠层内当前芯片下方的一个芯片的键合焊盘。如在此所述的其它实施例，TSV可以被连接到集成电路的一个或多个共用信号，而侧面焊盘可以被连接到与集成电路相连的一个或多个非共用信号。再者，在一个或多个实施例里，通过焊料焊盘的连接，第一芯片的键合焊盘可以被电连接到在第一芯片顶部放置的第二芯片。焊料焊盘在以上结合图3描述一个实施例里有描述。在图4的例子里，在芯片叠层400的各个芯片之间，有多个键合焊盘/焊料焊盘连接445。
在本实施例里，半导体芯片叠层安装在插接器430上。插接器430可以包含信号线以便分配信号到TSV或从TSV接收信号。例如，插接器430可能包括共用信号焊盘440，在一个示范施例里，其可以被焊接到基板450，随后可以被焊接到一个印刷电路板(图中未显示)。在图4所述的例子里，来自芯片叠层400的共用信号被连接到插接器430的顶部。在本示范实施例里，插接器430可以重新分配共用信号，而信号还可以被连接到插接器底部的键合焊盘，随后被焊接到基板450。在一个或多个实施例里，插接器430可能包含硅，尽管本发明的范围并不受限于此方面。在一个或多个实施例里，基板450可能包含双马来酰亚胺三嗪(BT)，尽管本发明的范围并不受限于此方面。
如附图4所述，侧面基板410被连接到多个侧面焊盘。如在此所述的其它实施例，侧面焊盘可以与一个或多个非共用信号相连。在本示范实施例里，其中半导体芯片叠层400包含一个NAND闪存叠层，一个或多个非共用信号可能包含芯片选择信号。在一个实施例里，芯片选择信号可以被电连接到基板450。此例子的侧面基板410可以包含非共用信号焊盘420。当然，芯片选择信号仅是一个信号类型的例子，其可以经由侧面焊盘和侧面基板进行传送。在一个或多个示范实施例里，侧面基板410可能包含一个柔性侧面基板。
如之前所述，在一个实施例里，柔性侧面基板可能包含一对聚合物层，其将一层铜夹在中间。但是，这仅是一个侧面基板的示范实施例，所以本发明的范围并不受限于此方面。
图5是一种形成半导体芯片的硅通孔和侧面焊盘方法的示范实施例的流程图。结合附图2a-2j，详细描述了本示范方法的各个方面。在模块510，有至少一个集成电路的晶圆被键合到一个支架上，在模块520，使晶圆变薄。在模块530，蚀刻出通孔，在模块540，形成一个隔离层。在模块550，在至少一部分隔离层上形成一个粘附层。在模块560，填充通孔，在模块570，形成一个聚合物基。在模块580，焊料被电镀在填充的通孔上，在模块590，将晶圆切割。本发明的实施例可以包括模块510-590中的所有、部分和多个模块。此外，模块510-590的次序仅是一个示范次序，本发明的范围并不受限于此方面。
图6是一种组装具有TSV和侧面焊盘的叠层芯片的半导体设备方法的示范实施例的流程图。在模块610，制作一个有TSV互连的插接器，其与最终芯片叠层的底部芯片匹配，在模块620，底部芯片被安装在插接器上。在模块630，如果确定还有其它芯片还要安装在该叠层上，在模块640，将下一个芯片添加到叠层。在模块630，如果确定没有其它芯片，在模块650，一个侧面基板被键合到叠层芯片的侧面焊盘。在模块660，侧面基板被键合到一个底部基板，在模块670，回流焊料以将插接器的焊点固定在底部基板上。当然，本发明的实施例可能包括模块610-670中的所有、部分或多个模块。而且，模块610-670的次序仅是一个示范次序，所以本发明的范围并不受限于此方面。
在此被称为“和/或”可能是指“和”，可能是指“或”，可能是指“排它性的或”，可能是指“其中一个”，可能是指“一些，但不是全部”，可能是指“两者都不是”，和/或可能是指“两者都是”，尽管本发明的范围并不受限于此方面。
在前面的描述里，已经描述了本发明的各个方面。为了便于说明，阐述了具体的号码、***和/或构造以便能够全面地理解本发明。但是，本领域技术人员应该明白，不需要这些具体的细节也可以实施本发明，从而获得本披露的优点。例如，可以忽略和/或简化已知的特征，以便能够清晰地理解本发明。虽然在此描述和/或说明本发明的某些特征，本领域有经验的技术人员将可以做出许多改进、替换、改变和/或等同。所以，将会理解附加的权利要求，其意在包括在本发明精神范围内的所有改进和/或改变。

Claims (30)

1.一种装置，包括：
多个半导体芯片，以叠层方式排列，多个芯片包含一个或多个硅通孔以及一个或多个侧面焊盘；和
一个侧面基板，其被电连接到一个或多个侧面焊盘；
侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面。
2.根据权利要求1所述的装置，一个或多个硅通孔将一个或多个共用信号从多个半导体芯片电连接到一个底部基板。
3.根据权利要求1所述的装置，一个或多个硅通孔将一个或多个共用信号从多个半导体芯片电连接到一个插接器(interposer)，插接器被电连接到一个底部基板。
4.根据权利要求3所述的装置，其中侧面基板被电连接到底部基板。
5.根据权利要求4所述的装置，一个或多个侧面焊盘将一个或多个非共用信号通过侧面基板从多个半导体芯片电连接到底部基板。
6.根据权利要求5所述的装置，其中底部基板包含双马来酰亚胺三嗪(BT)。
7.根据权利要求1所述的装置，其中侧面基板包含一个柔性侧面基板，其包括两层聚合物层，两层聚合物层中间夹有一层导电层。
8.根据权利要求3所述的装置，其中一个或多个共用信号包含一个或多个地址信号和/或数据信号。
9.根据权利要求5所述的装置，其中一个或多个非共用信号包含一个或多个芯片选择信号和/或功率信号。
10.根据权利要求1所述的装置，其中多个半导体芯片包含一个或多个闪存芯片、动态随机存储芯片、和/或专用集成电路芯片。
11.一种多芯片半导体封装，包括：
多个半导体芯片，以叠层方式排列，多个半导体芯片包括一个或多个硅通孔和一个或多个侧面焊盘；
一个侧面基板，其被电连接到一个或多个侧面焊盘，侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面；和
一个底部基板，经由侧面基板被电连接到一个或多个侧面焊盘，底部基板被电连接到一个或多个硅通孔。
12.根据权利要求11所述的多芯片半导体封装，还包括一个安置在多个半导体芯片和底部基板之间的插接器，插接器将一个或多个信号从一个或多个硅通孔电连接到底部基板。
13.根据权利要求11所述的多芯片半导体封装，其中多个半导体芯片包括一个或多个闪存芯片、动态随机存储芯片、和/或专用集成电路芯片。
14.根据权利要求11所述的多芯片半导体封装，一个或多个侧面焊盘将一个或多个非共用信号通过侧面基板从底部基板电连接到一个或多个半导体芯片。
15.根据权利要求11所述的多芯片半导体封装，一个或多个硅通孔将一个或多个共用信号从插接器电连接到多个半导体芯片。
16.根据权利要求11所述的多芯片半导体封装，其中侧面基板包括一个柔性侧面基板，其包括一导电层，该导电层被两个聚合物材料层保护。
17.一种制作半导体封装的方法，包括：
在一个晶圆的一个或多个半导体芯片上形成硅通孔和侧面焊盘，侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面，通孔被电连接到在硅层上形成的第一集成电路的第一信号，而侧面焊盘被电连接到第一集成电路的第二信号。
18.根据权利要求17所述的方法，第一信号包含一个共用信号，而第二信号包含一个非共用信号。
19.根据权利要求18所述的方法，其中共用信号包含一个地址信号，而非共用信号包含一个芯片选择信号。
20.根据权利要求17所述的方法，其中所述的形成硅通孔和侧面焊盘包括：
提供晶圆，其中晶圆包括在硅层上的多个键合焊盘，多个键合焊盘包括与第一集成电路电连接的一个或多个键合焊盘，并包括与在硅层上形成的第二集成电路电连接的一个或多个键合焊盘。
21.根据权利要求20所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：
在硅层上形成一个聚合物基粘胶，聚合物基粘胶至少部分保护键合焊盘；和
将晶圆粘附到一个支架上。
22.根据权利要求21所述的方法，其中所述的形成硅通孔和侧面焊盘还包括使晶圆变薄。
23.根据权利要求22所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：
形成多个通孔，其中多个通孔的位置与多个键合焊盘的位置一致；和
在一个专为晶圆切割而设计的位置上，在第一和第二集成电路之间形成另一个孔，其中所述的另一个孔延伸长度小于整个硅层厚度。
24.根据权利要求23所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：在硅层的底部、在多个通孔的侧壁、以及另一个孔的侧壁和底部上形成一个隔离层。
25.根据权利要求24所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：在多个通孔和另一个孔里形成一个粘附层和一个种子层(seedlayer)。
26.根据权利要求25所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：将一种导电材料填充到通孔和另一个孔。
27.根据权利要求26所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：在晶圆底部形成一个聚合物层，聚合物层至少部分地留出暴露通孔和另一个孔里的导电材料。
28.根据权利要求27所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：在与至少一些通孔位置一致的位置上，形成焊料在导电材料上。
29.根据权利要求28所述的方法，其中所述的形成硅通孔和侧面焊盘还包括：在与另一个孔中央一致的位置上将晶圆切割，从而另一个孔的侧壁形成一对侧面焊盘，其中一个与第一集成电路相连，而另一个与第二集成电路相连。
30.一种制作半导体封装的方法，包括：
制作一个插接器，其包含与芯片叠层的底部芯片匹配的硅通孔互连；
堆叠底部芯片在插接器上；
堆叠一个或多个其他芯片在底部芯片上；
将一个侧面基板电连接到一个或多个叠层芯片的一个或多个侧面焊盘，侧面焊盘为直接形成在半导体晶圆上的由导电材料填充的孔的切割截面；
将侧面基板电连接到一个底部基板；和
将插接器电连接到底部基板。
CN200880000341.1A 2008-11-19 2008-11-19 具有硅通孔和侧面焊盘的半导体芯片 Active CN101542726B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2008/073100 WO2010057339A1 (en) 2008-11-19 2008-11-19 Semiconductor chip with through-silicon-via and sidewall pad

Publications (2)

Publication Number Publication Date
CN101542726A CN101542726A (zh) 2009-09-23
CN101542726B true CN101542726B (zh) 2011-11-30

Family

ID=41124199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880000341.1A Active CN101542726B (zh) 2008-11-19 2008-11-19 具有硅通孔和侧面焊盘的半导体芯片

Country Status (2)

Country Link
CN (1) CN101542726B (zh)
WO (1) WO2010057339A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086754A1 (zh) * 2011-12-12 2013-06-20 清华大学 一种通用封装基板、封装结构和封装方法
CN107994001A (zh) * 2017-11-28 2018-05-04 信利光电股份有限公司 一种芯片封装和终端设备

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2299486B1 (de) * 2009-09-18 2015-02-18 EV Group E. Thallner GmbH Verfahren zum Bonden von Chips auf Wafer
US20110221018A1 (en) * 2010-03-15 2011-09-15 Xunqing Shi Electronic Device Package and Methods of Manufacturing an Electronic Device Package
US20120079176A1 (en) * 2010-06-25 2012-03-29 Biwin Technology Limited Memory device
KR101088825B1 (ko) 2010-07-09 2011-12-01 주식회사 하이닉스반도체 반도체 칩 및 이를 갖는 스택 패키지
CN102044522A (zh) * 2010-07-15 2011-05-04 黄婷婷 多晶片堆迭结构
KR101215644B1 (ko) * 2010-12-01 2012-12-26 에스케이하이닉스 주식회사 반도체 칩, 반도체 패키지 및 반도체 칩 제조방법
CN102270603B (zh) * 2011-08-11 2013-12-04 北京大学 一种硅通孔互连结构的制作方法
CN103887262A (zh) * 2012-12-19 2014-06-25 日月光半导体制造股份有限公司 堆叠式封装件与其制造方法
CN103247570A (zh) * 2013-05-10 2013-08-14 华进半导体封装先导技术研发中心有限公司 一种制作硅通孔的方法及硅通孔互连的制作方法
US9373588B2 (en) 2013-09-24 2016-06-21 Intel Corporation Stacked microelectronic dice embedded in a microelectronic substrate
US20150179557A1 (en) * 2013-12-21 2015-06-25 International Business Machines Corporation Semiconductor chips having heat conductive layer with vias
KR20160006032A (ko) * 2014-07-08 2016-01-18 삼성전자주식회사 칩, 이를 이용하는 칩 적층 패키지 및 그 제조방법
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
CN106653731B (zh) * 2015-10-27 2019-12-31 晟碟信息科技（上海）有限公司 半导体装置中的侧壁桥互连体
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN109755215B (zh) * 2017-11-02 2021-07-27 长鑫存储技术有限公司 半导体封装件及其制造方法
CN107863351B (zh) * 2017-11-21 2019-03-19 长江存储科技有限责任公司 一种高堆叠层数3d nand闪存的制作方法及3d nand闪存
US10784222B2 (en) 2018-10-31 2020-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-bump sidewall protection
WO2020108387A1 (en) * 2018-11-28 2020-06-04 Changxin Memory Technologies, Inc. Semiconductor device, fabrication method thereof, package and fabrication method thereof
CN110010495B (zh) * 2018-12-26 2021-05-28 浙江集迈科微电子有限公司 一种高密度侧壁互联方法
CN110010494B (zh) * 2018-12-26 2021-04-06 浙江集迈科微电子有限公司 一种侧壁带焊盘的***级封装互联结构制作方法
CN110010496B (zh) * 2018-12-26 2023-04-28 浙江集迈科微电子有限公司 一种带高密度侧壁焊盘的***级封装互联结构的制作方法
CN111863791A (zh) * 2020-07-28 2020-10-30 南通通富微电子有限公司 一种半导体封装体和芯片封装体
CN111863641B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种芯片封装方法
CN111952244B (zh) * 2020-08-24 2023-04-07 浙江集迈科微电子有限公司 一种柔性电路板侧壁互联工艺
CN112366194B (zh) * 2020-11-02 2022-04-12 上海燧原智能科技有限公司 一种桥接芯片及半导体封装结构
CN115411005A (zh) 2021-05-26 2022-11-29 长鑫存储技术有限公司 半导体结构和半导体结构的制备方法
CN114664793B (zh) * 2022-05-24 2022-08-16 威海艾迪科电子科技股份有限公司 一种芯片侧面互连封装结构及其制造方法
CN117690898A (zh) * 2022-09-02 2024-03-12 长鑫存储技术有限公司 半导体结构和半导体结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155760A (zh) * 1995-12-15 1997-07-30 国际商业机器公司 外形可控多芯片组件
CN1893063A (zh) * 2005-07-07 2007-01-10 海力士半导体有限公司 堆叠型封装
JP2008135763A (ja) * 2007-12-20 2008-06-12 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100524948B1 (ko) * 2003-02-22 2005-11-01 삼성전자주식회사 칩 크랙이 개선된 멀티 칩 패키지 및 그 제조방법
JP2008263005A (ja) * 2007-04-11 2008-10-30 Toyobo Co Ltd インターポーザ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1155760A (zh) * 1995-12-15 1997-07-30 国际商业机器公司 外形可控多芯片组件
CN1893063A (zh) * 2005-07-07 2007-01-10 海力士半导体有限公司 堆叠型封装
JP2008135763A (ja) * 2007-12-20 2008-06-12 Seiko Epson Corp 半導体モジュール、電子機器および半導体モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013086754A1 (zh) * 2011-12-12 2013-06-20 清华大学 一种通用封装基板、封装结构和封装方法
CN107994001A (zh) * 2017-11-28 2018-05-04 信利光电股份有限公司 一种芯片封装和终端设备

Also Published As

Publication number Publication date
CN101542726A (zh) 2009-09-23
WO2010057339A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
CN101542726B (zh) 具有硅通孔和侧面焊盘的半导体芯片
US11387214B2 (en) Multi-chip modules formed using wafer-level processing of a reconstituted wafer
US8674482B2 (en) Semiconductor chip with through-silicon-via and sidewall pad
US10497616B2 (en) Embedded 3D interposer structure
US11217563B2 (en) Fully interconnected heterogeneous multi-layer reconstructed silicon device
US9461020B2 (en) Semiconductor package including an embedded surface mount device and method of forming the same
US9748216B2 (en) Apparatus and method for a component package
CN101752270B (zh) 堆叠集成电路半导体晶粒的形成方法
TWI714913B (zh) 封裝結構及其製造方法
US8367466B2 (en) Manufacturing stacked semiconductor device
US20120126394A1 (en) Integrated circuit device and method for preparing the same
US9847284B2 (en) Stacked wafer DDR package
CN110335859B (zh) 一种基于tsv的多芯片的封装结构及其制备方法
CN105097760A (zh) 半导体封装件及其制法与承载结构
US11380611B2 (en) Chip-on-wafer structure with chiplet interposer
US12027455B2 (en) Chip-on-wafer structure with Chiplet Interposer
CN107403785B (zh) 电子封装件及其制法
CN108735684B (zh) 多晶片半导体封装体及垂直堆叠的半导体晶片和封装方法
US20120139126A1 (en) Bonding structure of semiconductor package, method for fabricating the same, and stack-type semiconductor package
CN115312496A (zh) 基于后通孔技术的三维半导体集成封装结构及工艺
CN103377990A (zh) 硅通孔结构
US10727207B2 (en) Semiconductor packaging structure and method of forming the same
US10229901B2 (en) Immersion interconnections for semiconductor devices and methods of manufacture thereof
CN221327718U (zh) 半导体封装件
TWI757864B (zh) 封裝結構及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant