CN114664793B - 一种芯片侧面互连封装结构及其制造方法 - Google Patents
一种芯片侧面互连封装结构及其制造方法 Download PDFInfo
- Publication number
- CN114664793B CN114664793B CN202210565813.XA CN202210565813A CN114664793B CN 114664793 B CN114664793 B CN 114664793B CN 202210565813 A CN202210565813 A CN 202210565813A CN 114664793 B CN114664793 B CN 114664793B
- Authority
- CN
- China
- Prior art keywords
- package
- bump
- body portion
- bumps
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000007789 sealing Methods 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 20
- 239000005022 packaging material Substances 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000005496 eutectics Effects 0.000 claims description 4
- 238000000608 laser ablation Methods 0.000 abstract description 2
- 238000000465 moulding Methods 0.000 description 11
- WWTBZEKOSBFBEM-SPWPXUSOSA-N (2s)-2-[[2-benzyl-3-[hydroxy-[(1r)-2-phenyl-1-(phenylmethoxycarbonylamino)ethyl]phosphoryl]propanoyl]amino]-3-(1h-indol-3-yl)propanoic acid Chemical compound N([C@@H](CC=1C2=CC=CC=C2NC=1)C(=O)O)C(=O)C(CP(O)(=O)[C@H](CC=1C=CC=CC=1)NC(=O)OCC=1C=CC=CC=1)CC1=CC=CC=C1 WWTBZEKOSBFBEM-SPWPXUSOSA-N 0.000 description 9
- 229940126208 compound 22 Drugs 0.000 description 8
- TVTJUIAKQFIXCE-HUKYDQBMSA-N 2-amino-9-[(2R,3S,4S,5R)-4-fluoro-3-hydroxy-5-(hydroxymethyl)oxolan-2-yl]-7-prop-2-ynyl-1H-purine-6,8-dione Chemical compound NC=1NC(C=2N(C(N(C=2N=1)[C@@H]1O[C@@H]([C@H]([C@H]1O)F)CO)=O)CC#C)=O TVTJUIAKQFIXCE-HUKYDQBMSA-N 0.000 description 6
- 229940125851 compound 27 Drugs 0.000 description 6
- 239000012778 molding material Substances 0.000 description 5
- 238000010137 moulding (plastic) Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
本发明提供了一种芯片侧面互连封装结构及其制造方法。本发明利用具有侧面露出的凸块的封装体之间进行紧贴，实现凸块的侧向互连，并利用激光进行烧蚀，实现两个封装体之间的直接电互连，以此缩短电连接路径，且能够节约制造成本。同时利用第一塑封材料和第二塑封材料进行六面塑封，保证密封体的可靠性。
Description
技术领域
本发明涉及半导体芯片封装测试领域，具体涉及一种芯片侧面互连封装结构及其制造方法。
背景技术
多芯片组合形成特定功能的模块，以便于组装形成终端设备。多芯片组合的方向可以是利用后道工序形成单一封装体，但是对于不同制造厂商的芯片，其往往可以单独封装形成封装体，为了形成特定功能，需要将不同封装体的进行二次封装，然后进行再布线，其工艺复杂，且芯片间的互连路径冗长。
发明内容
基于解决上述问题，本发明提供了一种芯片侧面互连封装结构的制造方法，其包括以下步骤：
（1）提供第一封装件和第二封装件；其中，所述第一封装件的第一顶面包括第一凸块，所述第一凸块从所述第一封装件的第一侧面露出；所述第二封装件的第二顶面包括第二凸块，所述第二凸块从所述第二封装件的第二侧面露出；
（2）提供一模具，所述模具具有第一表面，所述第一表面上具有一凹槽，在所述凹槽中部分填充第一塑封材料；
（3）利用夹具将所述第一封装件的所述第一侧面和所述第二封装件的所述第二侧面进行贴合形成压合体，其中所述第一顶面与第二顶面共面，所述第一凸块与所述第二凸块的侧面紧贴，并将压合体的底部压入至所述第一塑封材料中；
（4）固化所述第一塑封材料，并移除所述夹具；
（5）激光烧蚀所述第一凸块与所述第二凸块，以使得所述第一凸块和第二凸块共熔在一起实现电互连。
根据本发明的实施例，在步骤（3）中，将压合体的底部压入至所述第一塑封材料中时，所述夹具的端部***所述第一塑封材料中；并且在步骤（4）中，移除所述夹具时，在所述第一塑封材料中形成位于压合体周边的凹陷。
根据本发明的实施例，还包括步骤（6）：在所述第一凸块和第二凸块上形成焊球，所述焊球的顶端高于所述模具的第一表面。
根据本发明的实施例，还包括步骤（7）：在所述凹槽中填充第二塑封材料，所述第二塑封材料的顶面与所述模具的第一表面共面以使得所述焊球从所述第二塑封材料的顶面露出，且所述第二塑封材料填充所述凹陷。
根据本发明的实施例，还包括步骤（8）：固化所述第二塑封材料，并移除所述模具，得到最终的侧面互连封装结构。
根据本发明的实施例，所述第一封装件和第二封装件均包括主体部分和在主体部分上的电互连结构，所述第一封装件的主体部分与所述第二封装件的主体部分厚度不同，所述第一封装件的电互连结构与所述第二封装件的电互连结构厚度相同。
根据本发明的实施例，所述主体部分包括密封层和嵌入在密封层中的芯片，所述电互连结构包括在主体部分上的布线层、在布线层上的多个凸块以及包覆所述多个凸块的钝化层。
本发明还提供了一种芯片侧面互连封装结构，其根据上述的芯片侧面互连封装结构的制造方法形成，具体包括：
第一封装件和第二封装件，其中，所述第一封装件的第一顶面包括第一凸块，所述第一凸块从所述第一封装件的第一侧面露出；所述第二封装件的第二顶面包括第二凸块，所述第二凸块从所述第二封装件的第二侧面露出；所述第一封装件的所述第一侧面和所述第二封装件的所述第二侧面贴合形成压合体，其中所述第一顶面与第二顶面共面，所述第一凸块与所述第二凸块的侧面紧贴，通过激光烧蚀所述第一凸块与所述第二凸块，以使得所述第一凸块和第二凸块共熔在一起实现电互连；
第一塑封材料，密封所述压合体的下半部分；
焊球，接合于所述第一凸块和第二凸块上；
第二塑封材料，密封所述压合体的上半部分，其中所述焊球从所述第二塑封材料的顶面露出。
根据本发明的实施例，所述第一封装件和第二封装件均包括主体部分和在主体部分上的电互连结构，所述第一封装件的主体部分与所述第二封装件的主体部分厚度不同，所述第一封装件的电互连结构与所述第二封装件的电互连结构厚度相同。
根据本发明的实施例，所述主体部分包括密封层和嵌入在密封层中的芯片，所述电互连结构包括在主体部分上的布线层、在布线层上的多个凸块以及包覆所述多个凸块的钝化层。
本发明的优点如下：利用具有侧面露出的凸块的封装体之间进行紧贴，实现凸块的侧向互连，并利用激光进行烧蚀，实现两个封装体之间的直接电互连，以此缩短电连接路径，且能够节约制造成本。同时利用第一塑封材料和第二塑封材料进行六面塑封，保证密封体的可靠性。
附图说明
图1为本发明的封装件未单体化的俯视图；
图2为图1沿A1A2线的剖视图；
图3为本发明的封装件单体化后的剖视图；
图4-7为本发明的芯片侧面互连封装结构的制造方法示意图；
主体部分-10；芯片-11；焊盘-12；密封层-13；布线层14；钝化层-15；凸块-16、17、18；模具-20；凹槽-21；第一塑封材料22；夹具-23；凹坑-24；凹陷-25；焊球-26；第二塑封材料-27。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明的实施例首先参见图1-3，本发明的芯片侧面互连封装结构的制造方法首先包括形成封装体结构，该封装体的结构具体可以参见图3，其包括主体部分10和主体部分10上的电互连结构，其中主体部分包括密封层13和密封层13中的芯片11，芯片11被密封层13至少包覆芯片11的侧面，以使得芯片11的具有焊盘12的有源面被露出。
芯片11和密封层13上被电互连结构覆盖，电互连结构包括在芯片11有源面上延伸的布线层14，该布线层14形成为扇出型结构。该布线层14中的至少一条布线延伸至封装件的侧面边缘，且在该布线上设置有凸块18，该凸块18的侧面与所述封装件的侧面齐平设置。此外，还包括其他凸块16，参见图1和图2，该凸块16形成于其他布线层上，且其侧面被钝化层15完全包裹不外露。其中，凸块16和凸块18的顶部与所述钝化层15共面设置。
封装件的形成可以采用传统的半导体封装方法形成，具体的，可以将多个芯片11以有源面朝上的方式固定于载板上，然后利用塑封材料包裹多个芯片11形成密封层13，并使得所述多个芯片11的有源面在密封层13的上表面露出。接着，在密封层13上沉积一布线层14，所述布线层14包括一布线，该布线从某一芯片的焊盘连接至相邻芯片的焊盘，即该布线跨过芯片之间的切割道C（如图1或2所示）。此外，布线层14还包括其他扇出布线，其他扇出布线不跨越任何切割道。
然后，在布线层14上形成多个凸块16、17，其中凸块17的尺寸较大，其横跨切割道C。其中，多个凸块16、17可以是焊料。最后形成钝化层15，其中，多个凸块16、17侧面被钝化层15包裹。其中，多个凸块16和凸块17的顶部与所述钝化层15共面设置。至此，得到如图1或2的待切割结构。
沿着切割道C切割上述结构，得到单体化的封装件，如图3所示。切割时，使得凸块17被切割为两个部分得到侧面露出的凸块18。
进一步的，为了形成多芯片组合的封装结构，本发明提供了一种芯片侧面互连封装结构的制造方法。首先，通过上述封装件的制造方法形成第一封装件和第二封装件，其中，所述第一封装件的第一顶面包括第一凸块，所述第一凸块从所述第一封装件的第一侧面露出；所述第二封装件的第二顶面包括第二凸块，所述第二凸块从所述第二封装件的第二侧面露出。
所述第一封装件的主体部分与所述第二封装件的主体部分厚度不同，但所述第一封装件的电互连结构与所述第二封装件的电互连结构厚度相同。以此使得第一封装件和第二封装件具有不同厚度。
然后参见图4，提供一模具20，所述模具20具有第一表面，所述第一表面上具有一凹槽21。该模具20可以是不锈钢或陶瓷材料，并且在所述凹槽21的内壁上设置有离型层（未示出）中部分填充第一塑封材料22，该第一塑封材料22可以是热固化树脂材料。该第一塑封材料22的量是可控的，其体积不应当大于所述凹槽21的体积的一半。
接着，利用一夹具23将所述第一封装件的所述第一侧面和所述第二封装件的所述第二侧面进行贴合形成压合体，其中所述第一顶面与第二顶面共面，所述第一凸块与所述第二凸块的侧面紧贴。
将压合体的底部压入至所述第一塑封材料22中压合体与凹槽侧壁之间留有间隙，以使得第一塑封材料22在间隙内流动，以至少塑封压合体的侧面的一部分。同时，所述夹具23的端部***所述第一塑封材料22中。压合体的顶表面略高于模具20的上表面。
进一步的，热固化所述第一塑封材料22，并移除所述夹具23，在所述第一塑封材料22中形成位于压合体周边的凹陷25，参见图5。凹陷25环绕于所述压合体的周围，该凹陷25可以在后续形成第二塑封材料时，增加水汽进入的路径，保证密封可靠性。
利用激光局部烧蚀第一凸块和第二凸块，以使得所述第一凸块和第二凸块共熔在一起实现电互连。该激光烧蚀可以使得第一凸块和第二凸块形成的共熔体上表面形成一凹坑24。该凹坑24可以用于承载焊球26，如图6所示，多个焊球26同时形成在凸块16和凸块18之上。所述焊球26的顶端高于所述模具20的第一表面。
在模具20的凹槽21中填充第二塑封材料27并固化，所述第二塑封材料27包裹所述多个焊球26的下半部分，以使得所述焊球26外露。第二塑封材料27与第一塑封材料22形成六面包封结构，且第二塑封材料27的一部分填于凹陷25内，以保证密封性。第一塑封材料22和第二塑封材料27可以是相同的材料，也可以是不同的材料。
最后，移除模具20，得到最终的芯片侧面互连封装结构，如图7所示，具体包括：
第一封装件和第二封装件，其中，所述第一封装件的第一顶面包括第一凸块，所述第一凸块从所述第一封装件的第一侧面露出；所述第二封装件的第二顶面包括第二凸块，所述第二凸块从所述第二封装件的第二侧面露出；所述第一封装件的所述第一侧面和所述第二封装件的所述第二侧面贴合形成压合体，其中所述第一顶面与第二顶面共面，所述第一凸块与所述第二凸块的侧面紧贴，通过激光烧蚀所述第一凸块与所述第二凸块，以使得所述第一凸块和第二凸块共熔在一起实现电互连；第一塑封材料22，密封所述压合体的下半部分；焊球26，接合于所述第一凸块和第二凸块上；以及第二塑封材料27，密封所述压合体的上半部分，其中所述焊球从所述第二塑封材料27的顶面露出。
其中，所述第一封装件和第二封装件均包括主体部分和在主体部分上的电互连结构，所述第一封装件的主体部分与所述第二封装件的主体部分厚度不同，所述第一封装件的电互连结构与所述第二封装件的电互连结构厚度相同。
其中，所述主体部分包括密封层和嵌入在密封层中的芯片，所述电互连结构包括在主体部分上的布线层、在布线层上的多个凸块以及包覆所述多个凸块的钝化层。
其中，在所述第一塑封材料22中形成有位于压合体周边的凹陷25，所述凹陷25被第二塑封材料27填充。
本发明中使用的表述“示例性实施例”、“示例”等不是指同一实施例，而是被提供来着重描述不同的特定特征。然而，上述示例和示例性实施例不排除他们与其他示例的特征相组合来实现。例如，即使在另一示例中未提供特定示例的描述的情况下，除非另有陈述或与其他示例中的描述相反，否则该描述可被理解为与另一示例相关的解释。
本发明中使用的术语仅用于示出示例，而无意限制本发明。除非上下文中另外清楚地指明，否则单数表述包括复数表述。
虽然以上示出并描述了示例实施例，但对本领域技术人员将明显的是，在不脱离由权利要求限定的本发明的范围的情况下，可做出变型和改变。
Claims (6)
1.一种芯片侧面互连封装结构的制造方法，其特征在于，包括以下步骤：
（1）提供第一封装件和第二封装件；其中，所述第一封装件的第一顶面包括第一凸块，所述第一凸块从所述第一封装件的第一侧面露出；所述第二封装件的第二顶面包括第二凸块，所述第二凸块从所述第二封装件的第二侧面露出；
（2）提供一模具，所述模具具有第一表面，所述第一表面上具有一凹槽，在所述凹槽中部分填充第一塑封材料；
（3）利用夹具将所述第一封装件的所述第一侧面和所述第二封装件的所述第二侧面进行贴合形成压合体，其中所述第一顶面与第二顶面共面，所述第一凸块与所述第二凸块的侧面紧贴，并将压合体的底部压入至所述第一塑封材料中，将压合体的底部压入至所述第一塑封材料中时，所述夹具的端部***所述第一塑封材料中；
（4）固化所述第一塑封材料，并移除所述夹具，移除所述夹具时，在所述第一塑封材料中形成位于压合体周边的凹陷；
（5）激光烧蚀所述第一凸块与所述第二凸块，以使得所述第一凸块和第二凸块共熔在一起实现电互连；
（6）在所述第一凸块和第二凸块上形成焊球，所述焊球的顶端高于所述模具的第一表面；
（7）在所述凹槽中填充第二塑封材料，所述第二塑封材料的顶面与所述模具的第一表面共面以使得所述焊球从所述第二塑封材料的顶面露出，且所述第二塑封材料填充所述凹陷；
（8）固化所述第二塑封材料，并移除所述模具，得到最终的侧面互连封装结构。
2.根据权利要求1所述的芯片侧面互连封装结构的制造方法，其特征在于：所述第一封装件和第二封装件均包括主体部分和在主体部分上的电互连结构，所述第一封装件的主体部分与所述第二封装件的主体部分厚度不同，所述第一封装件的电互连结构与所述第二封装件的电互连结构厚度相同。
3.根据权利要求2所述的芯片侧面互连封装结构的制造方法，其特征在于：所述主体部分包括密封层和嵌入在密封层中的芯片，所述电互连结构包括在主体部分上的布线层、在布线层上的多个凸块以及包覆所述多个凸块的钝化层。
4.一种芯片侧面互连封装结构，其根据权利要求1-3任一项所述的芯片侧面互连封装结构的制造方法形成，其特征在于，该芯片侧面互连封装结构包括：
第一封装件和第二封装件，其中，所述第一封装件的第一顶面包括第一凸块，所述第一凸块从所述第一封装件的第一侧面露出；所述第二封装件的第二顶面包括第二凸块，所述第二凸块从所述第二封装件的第二侧面露出；所述第一封装件的所述第一侧面和所述第二封装件的所述第二侧面贴合形成压合体，其中所述第一顶面与第二顶面共面，所述第一凸块与所述第二凸块的侧面紧贴，通过激光烧蚀所述第一凸块与所述第二凸块，以使得所述第一凸块和第二凸块共熔在一起实现电互连；
第一塑封材料，密封所述压合体的下半部分；
焊球，接合于所述第一凸块和第二凸块上；以及
第二塑封材料，密封所述压合体的上半部分，其中所述焊球从所述第二塑封材料的顶面露出。
5.根据权利要求4所述的芯片侧面互连封装结构，其特征在于：所述第一封装件和第二封装件均包括主体部分和在主体部分上的电互连结构，所述第一封装件的主体部分与所述第二封装件的主体部分厚度不同，所述第一封装件的电互连结构与所述第二封装件的电互连结构厚度相同。
6.根据权利要求5所述的芯片侧面互连封装结构，其特征在于：所述主体部分包括密封层和嵌入在密封层中的芯片，所述电互连结构包括在主体部分上的布线层、在布线层上的多个凸块以及包覆所述多个凸块的钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210565813.XA CN114664793B (zh) | 2022-05-24 | 2022-05-24 | 一种芯片侧面互连封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210565813.XA CN114664793B (zh) | 2022-05-24 | 2022-05-24 | 一种芯片侧面互连封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114664793A CN114664793A (zh) | 2022-06-24 |
| CN114664793B true CN114664793B (zh) | 2022-08-16 |
Family
ID=82036484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210565813.XA Active CN114664793B (zh) | 2022-05-24 | 2022-05-24 | 一种芯片侧面互连封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114664793B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115565893A (zh) * | 2022-12-06 | 2023-01-03 | 深圳宏芯宇电子股份有限公司 | 封装方法、封装设备及塑封元件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159225A (ja) * | 2003-11-28 | 2005-06-16 | Kyoritsu Kagaku Sangyo Kk | 絶縁膜の形成方法および電子装置の製造方法 |
| JP2007207906A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 半導体集積回路および半導体集積回路の製造方法 |
| CN101542726A (zh) * | 2008-11-19 | 2009-09-23 | 香港应用科技研究院有限公司 | 具有硅通孔和侧面焊盘的半导体芯片 |
| TW201830619A (zh) * | 2017-01-03 | 2018-08-16 | 南亞科技股份有限公司 | 半導體封裝及其製造方法 |
| CN109904122A (zh) * | 2017-12-08 | 2019-06-18 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN111863791A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种半导体封装体和芯片封装体 |
| CN113506748A (zh) * | 2021-09-08 | 2021-10-15 | 南通汇丰电子科技有限公司 | 一种半导体堆叠构件及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10290512B2 (en) * | 2017-05-17 | 2019-05-14 | Nanya Technology Corporation | Semiconductor structure having bump on tilting upper corner surface |
| JP6836485B2 (ja) * | 2017-09-15 | 2021-03-03 | 株式会社東芝 | 半導体チップ及びその製造方法、並びに、集積回路装置及びその製造方法 |
-
2022
- 2022-05-24 CN CN202210565813.XA patent/CN114664793B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159225A (ja) * | 2003-11-28 | 2005-06-16 | Kyoritsu Kagaku Sangyo Kk | 絶縁膜の形成方法および電子装置の製造方法 |
| JP2007207906A (ja) * | 2006-01-31 | 2007-08-16 | Toshiba Corp | 半導体集積回路および半導体集積回路の製造方法 |
| CN101542726A (zh) * | 2008-11-19 | 2009-09-23 | 香港应用科技研究院有限公司 | 具有硅通孔和侧面焊盘的半导体芯片 |
| TW201830619A (zh) * | 2017-01-03 | 2018-08-16 | 南亞科技股份有限公司 | 半導體封裝及其製造方法 |
| CN109904122A (zh) * | 2017-12-08 | 2019-06-18 | 矽品精密工业股份有限公司 | 电子封装件及其制法 |
| CN111863791A (zh) * | 2020-07-28 | 2020-10-30 | 南通通富微电子有限公司 | 一种半导体封装体和芯片封装体 |
| CN113506748A (zh) * | 2021-09-08 | 2021-10-15 | 南通汇丰电子科技有限公司 | 一种半导体堆叠构件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114664793A (zh) | 2022-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9640469B2 (en) | Matrix lid heatspreader for flip chip package | |
| US7262490B2 (en) | Semiconductor chip with external connecting terminal | |
| US7405468B2 (en) | Plastic package and method of fabricating the same | |
| US6806560B2 (en) | Semiconductor device and method for fabricating same | |
| CN103117279B (zh) | 形成芯片在晶圆的总成的方法 | |
| TWI540315B (zh) | 壓力感測器及其組裝方法 | |
| US20070164407A1 (en) | Double encapsulated semiconductor package and manufacturing method thereof | |
| US20040227240A1 (en) | Semiconductor component having encapsulated die stack | |
| TW201709361A (zh) | 使用模封互連基板製程之柱頂互連（ｐｔｉ）型態半導體封裝構造及其製造方法 | |
| CN114664793B (zh) | 一种芯片侧面互连封装结构及其制造方法 | |
| KR20140108138A (ko) | 패키징된 반도체 디바이스 | |
| JP2004528729A (ja) | 複数の半導体チップ、および配線ボードを有する樹脂パッケージ、ならびにこの樹脂パッケージを射出成形用金型によって製作する方法 | |
| JP2003249604A (ja) | 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置 | |
| US7122407B2 (en) | Method for fabricating window ball grid array semiconductor package | |
| US9343427B2 (en) | Manufacturing method of semiconductor device and semiconductor device manufactured thereby | |
| US7816775B2 (en) | Multi-die IC package and manufacturing method | |
| US7939381B2 (en) | Method of semiconductor packaging and/or a semiconductor package | |
| TWI394240B (zh) | 免用凸塊之覆晶封裝構造及其中介板 | |
| JP2003508832A (ja) | スマートカードモジュールおよびスマートカードモジュールを含むスマートカード、ならびにスマートカードモジュールを製造するための方法 | |
| CN108281398B (zh) | 半导体封装件及其制造方法 | |
| CN216084877U (zh) | 三维封装结构及半导体器件 | |
| US20060284340A1 (en) | Method for preventing the overflowing of molding compound during fabricating package device | |
| CN210897259U (zh) | 半导体封装体 | |
| CN220208962U (zh) | 一种半导体封装装置 | |
| CN114420658A (zh) | 三维封装结构、半导体器件及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |