CN103247570A - 一种制作硅通孔的方法及硅通孔互连的制作方法 - Google Patents
一种制作硅通孔的方法及硅通孔互连的制作方法 Download PDFInfo
- Publication number
- CN103247570A CN103247570A CN2013101748195A CN201310174819A CN103247570A CN 103247570 A CN103247570 A CN 103247570A CN 2013101748195 A CN2013101748195 A CN 2013101748195A CN 201310174819 A CN201310174819 A CN 201310174819A CN 103247570 A CN103247570 A CN 103247570A
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- silicon
- hole
- lamination
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种制作硅通孔的方法及硅通孔互连的制作方法,首先通过热压方法将多个硅基片叠层键合在一起,在叠层硅基片一侧的表面上制作成型通孔所需的图形并加工成型通孔,之后向通孔内进行金属化填充,金属化填充完成后将多个硅基片进行拆键合处理,完成硅基片的拆分。本发明通过将多层硅基片叠层后同时对其进行通孔加工,一次性可对多层硅基片进行成型通孔,工作效率较高;通过向叠层硅基片的通孔内进行金属化填充,实现多个硅基片同时进行金属化填充的目的,极大的缩短了硅通孔及硅通孔互连的制作时间,同时很大程度的降低了加工生产成本。
Description
技术领域
本发明属于微电子封装技术领域,具体涉及一种制作硅通孔的方法及硅通孔互连的制作方法。
背景技术
随着人们对电子产品的要求向小型化、多功能、环保型等方向的发展,人们努力寻求将电子***越做越小,集成度越来越高,功能越做越多、越来越强。
三维封装技术,是指在不改变封装体尺寸的前提下,在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。而硅穿孔(Through Silicon Via简称TSV,硅通孔)是实现三维封装中的关键技术之一。这归因于硅通孔相对于传统的互连方式可实现全硅封装,与半导体CMOS工艺相兼容,且可等比例增大元器件密度,减小互连延时问题,实现高速互连。
硅基片通孔比较于普通基板的优点在于:1)硅基片通孔孔径远小于印刷电路板通孔孔径;2)硅基片通孔的深宽比远大于印刷电路板通孔的深宽比;3)硅基片通孔的密度远大于印刷电路板通孔的密度。基于以上特点,因此其研究对MEMS和半导体工艺的发展起着极其重要的作用。
传统单片硅基片TSV成孔的制作工艺包括:1)超声波钻孔;2)喷砂法;3)湿法刻蚀;4)干法刻蚀;5)激光刻蚀;6)机械钻孔。
但是,由于采用的工艺都是基于单片硅基片,对最终产品的价格也存在影响,甚至很多工艺仍然存在诸多问题,其中高、深、宽比的通孔制作是一个关键难题。对通孔的可靠性研究仍在继续。对于单片硅基片制作通孔来说,其制作成本高、效率低。
由于这些单片硅基片传统制作工艺的方法存在多种不利因素,对产品的成品率和可靠性以及最终出货价格都造成极大的影响。各种新的工艺方法也逐步被提出和讨论,但是这些方法均是在单片制作工艺基础上进行的,存在制作效率低、成本高等缺点。
因此,鉴于以上问题,有必要提出一种可通过对多层硅基片同时进行成型通孔与进行通孔互连,满足硅通孔高、深、宽比的要求,提高加工生产效率,降低制作成本。
发明内容
有鉴于此,本发明提供了一种可通过对多层硅基片同时进行成型通孔与进行通孔互连,满足硅通孔高、深、宽比的要求,提高加工生产效率,降低制作成本。
根据本发明的目的提出的一种制作硅通孔的方法,具体步骤如下:
(一)、通过热压方法将多个硅基片叠层键合在一起,形成多层硅基片的叠层键合结构即叠层硅基片;
(二)、在叠层硅基片一侧的表面上制作成型通孔所需的图形;
(三)、在图形的基础上垂直所述叠层硅基片表面成型通孔结构;
(四)、对叠层硅基片进行拆键合处理,使得叠层的各硅基片分离;
(五)、对各加工完成的硅基片进行清洗处理,去除硅基片表面的键合物质,得到最终带有通孔的硅基片。
优选的,所述多层硅基片通过聚合物聚酰亚胺、SU8光刻胶、苯并环丁烯或键合胶键合实现。
优选的,所述通孔的成型方式采用机械加工、激光加工、喷砂钻孔或刻蚀中的一种。
优选的,步骤四中叠层硅基片拆键合的方式采用化学溶液溶解聚合物,或采用电火花、线切割、刀片切割方式进行拆分。
一种硅通孔互连的制作方法,具体步骤如下:
(一)、通过热压方法将多个硅基片叠层键合在一起,形成多层硅基片的叠层键合结构即叠层硅基片;
(二)、在叠层硅基片一侧的表面上制作成型通孔所需的图形;
(三)、在图形的基础上垂直所述叠层硅基片表面成型通孔结构;
(四)、在通孔的内侧壁上淀积介质层;
(五)、在介质层的基础上采用物理沉淀或化学沉淀的方式制作粘附层;
(六)、对叠层硅基片的通孔内进行金属化填充;
(七)、对叠层硅基片进行拆键合处理,使得叠层的各硅基片分离;
(八)、对各加工完成的硅基片进行清洗,去除硅基片表面的键合物质,并采用表面平整化抛光的方式将硅基片减薄至所需厚度,得到最终的硅基片。
优选的,所述粘附层材料为Ni、Ta、Ti、Pt、Pd、AlN、TiN中的一种或多种。
优选的,所述叠层硅基片通孔的金属化填充通过电镀、化学镀、物理沉积或液态金属填充的方式实现。
优选的,在步骤四之前还包括对具有通孔结构的叠层硅基片的表面进行清洗的步骤,去除叠层硅基片表面的杂质。
优选的,所述步骤六中金属化填充采用电镀方式进行,在步骤六之前还包括在粘附层的表面淀积种子层的步骤,为电镀方式进行金属化填充做准备。
优选的,在步骤七之前还包括采用化学、机械抛光的方式去除金属化填充后叠层硅基片表面金属的步骤。
与现有技术相比,本发明公开的制作硅通孔的方法及硅通孔互连的制作方法的优点是:通过将多层硅基片叠层后同时对其进行通孔加工,一次可对多层硅基片成型通孔,通过向叠层硅基片的通孔内进行金属化填充,实现同时进行多个硅基片的金属填充的目的,极大的缩短了硅通孔及硅通孔互连的制作时间,提高工作效率,同时很大程度的降低了加工生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明公开的制作硅通孔的方法及硅通孔互连的制作方法中的键合步骤。
图2为本发明公开的制作硅通孔的方法及硅通孔互连的制作方法中的成型通孔步骤。
图3为本发明公开的制作硅通孔的方法中的拆键合步骤。
图4为本发明公开的制作有硅通孔的硅基片成品。
图5为本发明公开的硅通孔互连的制作方法中制作粘附层的步骤。
图6为本发明公开的硅通孔互连的制作方法中金属化填充的步骤。
图7为本发明公开的硅通孔互连的制作方法中拆键合的步骤。
图8为本发明公开硅基片互连成品。
图中的数字或字母所代表的相应部件的名称:
1、硅基片 2、键合层 3、通孔 4、切割道 5、粘附层 6、填充金属
具体实施方式
传统的硅基片通孔采用的加工工艺都是基于单片硅基片,其制作成本高、效率低;且由于这些单片硅基片传统制作工艺的方法存在多种不利因素,对产品的成品率和可靠性以及最终出货价格都造成极大的影响。
本发明针对现有技术中的不足,提供了一种可通过同时对多层硅基片进行成型通孔,满足硅通孔高、深、宽比的要求,提高加工生产效率,降低制作成本。
下面将通过具体实施方式对本发明的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请一并参见图1-图4,图1为本发明公开的制作硅通孔的方法及硅通孔互连的制作方法中的键合步骤。图2为本发明公开的制作硅通孔的方法及硅通孔互连的制作方法中的成型通孔步骤。图3为本发明公开的制作硅通孔的方法中的拆键合步骤。图4为本发明公开的制作有硅通孔的硅基片成品。如图所示,
一种制作硅通孔的方法,具体步骤如下:
(一)、通过热压方法将多个硅基片1叠层键合在一起,形成多层硅基片的叠层键合结构即叠层硅基片;多层硅基片通过聚合物聚酰亚胺形成的键合层2键合实现。其中硅基片为200um的硅。
(二)、在叠层硅基片一侧的表面上制作成型通孔所需的图形,具体采用光刻等方式实现。
(三)、在图形的基础上垂直叠层硅基片表面成型通孔3结构;通孔3的成型方式采用机械加工、激光加工、喷砂钻孔或刻蚀中的一种。
(四)、对叠层硅基片进行拆键合处理,使得叠层的各硅基片分离;拆键合的方式采用化学溶液溶解聚酰亚胺,或采用电火花、线切割、刀片切割方式等进行拆分,形成切割道4,沿切割道4拆分各硅基片。
(五)、对各加工完成的硅基片进行清洗处理,去除硅基片表面的键合物质,得到最终带有通孔的硅基片,以便后续制作互连的工艺。
通孔3的孔径范围为5um-500um,孔径较小。
一种硅通孔互连的制作方法,具体步骤如下:
(一)、通过热压方法将多个硅基片叠层键合在一起,形成多层硅基片的叠层键合结构即叠层硅基片;多层硅基片通过聚合物聚酰亚胺形成的键合层2键合实现。其中硅基片为200um的硅。
(二)、在叠层硅基片一侧的表面上制作成型通孔所需的图形,具体采用光刻等方式实现。
(三)、在图形的基础上垂直叠层硅基片表面成型通孔结构;通孔3的成型方式采用机械加工、激光加工、喷砂钻孔或刻蚀中的一种。
之后,还包括对具有通孔结构的叠层硅基片的表面进行清洗的步骤,使用SC1(NH4+H2O2+H2O)去除叠层硅基片表面的杂质,使得通孔3表面洁净度更适合金属淀积。
(四)、在通孔的内侧壁上淀积介质层(未示出);介质层主要为SiO2。
(五)、在介质层的基础上采用物理沉淀或化学沉淀的方式制作粘附层;粘附层材料为Ni、Ta、Ti、Pt、Pd、AlN、TiN中的一种或多种。如采用200nm的Ti。另外可在粘附层的表面淀积一层1um的Cu作为种子层。淀积种子层的目的是为后续采用电镀方式进行金属化填充做准备。
(六)、对叠层硅基片的通孔内进行金属化填充;金属化填充的填充材料为Cu、Sn、W、Ti、Pt、Pd、Ni或Au。叠层硅基片通孔的金属化填充通过电镀、化学镀、物理沉积或液态金属填充的方式实现。
后将叠层硅基片上表面多余的金属采用化学或机械抛光方式去除。
(七)、对叠层硅基片进行拆键合处理,使得叠层的各硅基片分离;拆键合的方式采用化学溶液溶解聚酰亚胺,或采用电火花、线切割、刀片切割方式等进行拆分,形成切割道4,沿切割道4进行拆分。
(八)、对各加工完成的硅基片进行清洗,去除硅基片表面的键合物质,并采用表面平整化抛光的方式将硅基片减薄至所需厚度。
多层硅基片还可通过SU8光刻胶、苯并环丁烯,临时键合胶或者类似的聚合物键合实现,具体不做限制。
此外,叠层硅基片最多可为10层。
本发明公开了一种制作硅通孔的方法及硅通孔互连的制作方法,通过将多层硅基片叠层后对其进行通孔加工,一次可同时成型多层硅基片,通过向叠层硅基片的通孔内进行金属化填充,实现同时进行多个硅基片的金属填充的目的,极大的缩短了硅通孔及硅通孔互连的制作时间,提高工作效率,同时很大程度的降低了加工生产成本。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种制作硅通孔的方法,其特征在于,具体步骤如下:
(一)、通过热压方法将多个硅基片叠层键合在一起,形成多层硅基片的叠层键合结构即叠层硅基片;
(二)、在叠层硅基片一侧的表面上制作成型通孔所需的图形;
(三)、在图形的基础上垂直所述叠层硅基片表面成型通孔结构;
(四)、对叠层硅基片进行拆键合处理,使得叠层的各硅基片分离;
(五)、对各加工完成的硅基片进行清洗处理,去除硅基片表面的键合物质,得到最终带有通孔的硅基片。
2.如权利要求1所述的制作硅通孔的方法,其特征在于,所述多层硅基片通过聚合物聚酰亚胺、SU8光刻胶、苯并环丁烯或键合胶键合实现。
3.如权利要求1所述的制作硅通孔的方法,其特征在于,所述通孔的成型方式采用机械加工、激光加工、喷砂钻孔或刻蚀中的一种。
4.如权利要求1所述的制作硅通孔的方法,其特征在于,步骤四中叠层硅基片拆键合的方式采用化学溶液溶解聚合物,或采用电火花、线切割、刀片切割方式进行拆分。
5.一种硅通孔互连的制作方法,其特征在于,具体步骤如下:
(一)、通过热压方法将多个硅基片叠层键合在一起,形成多层硅基片的叠层键合结构即叠层硅基片;
(二)、在叠层硅基片一侧的表面上制作成型通孔所需的图形;
(三)、在图形的基础上垂直所述叠层硅基片表面成型通孔结构;
(四)、在通孔的内侧壁上淀积介质层;
(五)、在介质层的基础上采用物理沉淀或化学沉淀的方式制作粘附层;
(六)、对叠层硅基片的通孔内进行金属化填充;
(七)、对叠层硅基片进行拆键合处理,使得叠层的各硅基片分离;
(八)、对各加工完成的硅基片进行清洗,去除硅基片表面的键合物质,并采用表面平整化抛光的方式将硅基片减薄至所需厚度,得到最终的硅基片。
6.如权利要求5所述的硅通孔互连的制作方法,其特征在于,所述粘附层材料为Ni、Ta、Ti、Pt、Pd、AlN、TiN中的一种或多种。
7.如权利要求5所述的硅通孔互连的制作方法,其特征在于,所述叠层硅基片通孔的金属化填充通过电镀、化学镀、物理沉积或液态金属填充的方式实现。
8.如权利要求5所述的硅通孔互连的制作方法,其特征在于,在步骤四之前还包括对具有通孔结构的叠层硅基片的表面进行清洗的步骤,去除叠层硅基片表面的杂质。
9.如权利要求5所述的硅通孔互连的制作方法,其特征在于,所述步骤六中金属化填充采用电镀方式进行,在步骤六之前还包括在粘附层的表面淀积种子层的步骤,为电镀方式进行金属化填充做准备。
10.如权利要求5所述的硅通孔互连的制作方法,其特征在于,在步骤七之前还包括采用化学、机械抛光的方式去除金属化填充后叠层硅基片表面金属的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101748195A CN103247570A (zh) | 2013-05-10 | 2013-05-10 | 一种制作硅通孔的方法及硅通孔互连的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2013101748195A CN103247570A (zh) | 2013-05-10 | 2013-05-10 | 一种制作硅通孔的方法及硅通孔互连的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103247570A true CN103247570A (zh) | 2013-08-14 |
Family
ID=48926984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2013101748195A Pending CN103247570A (zh) | 2013-05-10 | 2013-05-10 | 一种制作硅通孔的方法及硅通孔互连的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103247570A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108896104A (zh) * | 2018-05-23 | 2018-11-27 | 浙江大学 | 基于圆片键合的压力与温度传感器及其制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010057339A1 (en) * | 2008-11-19 | 2010-05-27 | Hong Kong Applied Science and Technology Research Institute Co. Ltd | Semiconductor chip with through-silicon-via and sidewall pad |
CN102820262A (zh) * | 2012-09-05 | 2012-12-12 | 江苏物联网研究发展中心 | 一种玻璃通孔的制作及互连的方法 |
-
2013
- 2013-05-10 CN CN2013101748195A patent/CN103247570A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010057339A1 (en) * | 2008-11-19 | 2010-05-27 | Hong Kong Applied Science and Technology Research Institute Co. Ltd | Semiconductor chip with through-silicon-via and sidewall pad |
CN102820262A (zh) * | 2012-09-05 | 2012-12-12 | 江苏物联网研究发展中心 | 一种玻璃通孔的制作及互连的方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108896104A (zh) * | 2018-05-23 | 2018-11-27 | 浙江大学 | 基于圆片键合的压力与温度传感器及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102820262A (zh) | 一种玻璃通孔的制作及互连的方法 | |
JP6677380B2 (ja) | 高密度有機ブリッジデバイスおよび方法 | |
US9761565B2 (en) | Microelectronic packages having embedded sidewall substrates and methods for the producing thereof | |
US9093457B2 (en) | Stacked microelectronic packages having patterned sidewall conductors and methods for the fabrication thereof | |
CN100570846C (zh) | 高深宽比三维垂直互连及三维集成电路的实现方法 | |
US9299670B2 (en) | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof | |
US7446424B2 (en) | Interconnect structure for semiconductor package | |
US20130175694A1 (en) | Packages and Method of Forming the Same | |
WO2010116694A3 (en) | Method of manufacturing semiconductor device | |
CN102867798A (zh) | 无核心层的封装基板及其制造方法 | |
US9524950B2 (en) | Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof | |
Hon et al. | Multistack flip chip 3D packaging with copper plated through-silicon vertical interconnection | |
CN111769076B (zh) | 一种用于2.5d封装的tsv转接板及其制备方法 | |
CN102104009B (zh) | 一种三维硅基电容器的制作方法 | |
JP2009117771A (ja) | 半導体パッケージの製造方法 | |
CN115312485A (zh) | 基于键合前的背面后硅通孔三维半导体集成结构及其工艺 | |
CN103077932A (zh) | 高深宽比通孔的互连结构及制作方法 | |
CN103219282B (zh) | 一种tsv露头工艺 | |
CN105023931A (zh) | 一种背照式影像芯片模组结构及其制作方法 | |
TW202211414A (zh) | 一種實現多面互連的連接器及其製造方法 | |
JP5377657B2 (ja) | 半導体装置の製造方法 | |
CN103247570A (zh) | 一种制作硅通孔的方法及硅通孔互连的制作方法 | |
CN102024801B (zh) | 超薄芯片垂直互联封装结构及其制造方法 | |
CN111799188A (zh) | 一种利用tsv和tgv的减薄晶圆封装工艺 | |
CN106783801B (zh) | 高密度soi封装基板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130814 |