CN101477956B - 小片重新配置的封装结构及封装方法 - Google Patents

小片重新配置的封装结构及封装方法 Download PDF

Info

Publication number
CN101477956B
CN101477956B CN2008100016536A CN200810001653A CN101477956B CN 101477956 B CN101477956 B CN 101477956B CN 2008100016536 A CN2008100016536 A CN 2008100016536A CN 200810001653 A CN200810001653 A CN 200810001653A CN 101477956 B CN101477956 B CN 101477956B
Authority
CN
China
Prior art keywords
small pieces
substrate
material layer
polymer material
those
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100016536A
Other languages
English (en)
Other versions
CN101477956A (zh
Inventor
沈更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CN2008100016536A priority Critical patent/CN101477956B/zh
Publication of CN101477956A publication Critical patent/CN101477956A/zh
Application granted granted Critical
Publication of CN101477956B publication Critical patent/CN101477956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种小片重新配置的封装结构，包括一个小片并于其有源面上配置有多个焊垫；一封装体用以包覆一个小片且曝露出有源面；至少一缝的高分子材料层覆盖于小片的有源面上并由缝曝露出每个焊垫；多条扇出的金属线段的一端与每一焊垫电性连接；保护层用以覆盖小片的有源面及每一条金属线段并曝露出这些金属线段的另一端；及多个电性连接元件与每一条金属线段的另一端电性连接，其中，该封装体为一种二阶段热固性胶材。

Description

小片重新配置的封装结构及封装方法
技术领域
本发明是有关于一种半导体的封装方法，特别是有关于一种将小片或多颗小片重新配置至另一基板后，再经使用重新配置层(RDL)来形成模组化的封装结构及其封装方法。
背景技术
半导体的技术已经发展的相当的迅速，因此微型化的半导体小片(Dice)必须具有多样化的功能的需求，使得半导体小片必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(Ball Grid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。
随着3C产品的流行，例如：移动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的***芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶圆级封装(wafer level package；WLP)”的封装技术已经发展出来，其可以在切割晶圆成为一颗颗的小片之前，就先对晶圆进行封装。美国第5,323,051号专利即揭露了这种“晶圆级封装”技术。然而，这种“晶圆级封装”技术随着小片有源面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当小片再更进一步的缩小后，使得前述的封装技术都无法满足。
为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体制程的晶圆，经过测试及切割后，将测试结果为良好的小片(good die)重新放置于另一个基板之上，然后再进行封装制程，如此，使得这些被重新放置的小片间具有较宽的间距，故可以将小片上的焊垫适当的分配，例如使用横向延伸(或扇出)(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。
然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶圆切割前，会先对晶圆进行薄化处理，例如以背磨(backside lapping)方式将晶圆薄化至2～20mil，然后再切割成一颗颗的小片。此一经过薄化处理的小片，经过重新配置在另一基板上，再以注模方式将多个小片形成一封装体；由于小片很薄，使得封装体也是非常的薄，故当封装体脱离基板之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割制程的困难。
另外，在晶圆切割之后，要将小片重新配置在另一个尺寸较原来基板的尺寸还大的基板时，由于需要经由取放装置(pick&place)将小片吸起，然后将小片翻转后，以覆晶方式将小片的有源面贴附于基板上，而在取放装置将小片翻转的过程中，容易会产生倾斜(tilt)而造成位移，例如：倾斜超过5微米，故会使得小片无法对准，进而使得后续植球制程中也无法对准，而造成封装结构的可靠度降低。
为此，本发明提供一种在进行晶圆切割之前，在晶圆的背面先形成对准标志(alignment mark)并配合小片重新配置的封装方法，其可以有效地解决植球时无法对准以及封装体产生翘曲的问题。
发明内容
有鉴于发明背景中所述的植球对准以及封装体翘曲的问题，本发明提供一种利用晶圆对准标志的小片重新配置的封装结构及其方法，来将多个小片重新进行配置并进行封装的方法。故本发明的主要目的在提供一种两阶段热固胶来覆盖小片的封装方法，可有效提高制造的良率及可靠度。
本发明的另一主要目的在提供一种小片重新配置的封装方法，其可以将12吋晶圆所切割出来的小片重新配置于8吋晶圆的基板上，如此可以有效运用8吋晶圆的既有的封装设备，而无需重新设立12吋晶圆的封装设备，可以降低12吋晶圆的封装成本。
本发明的还有一主要目的在提供一种小片重新配置的封装方法，使得进行封装的芯片都是”已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低制程的成本。
根据以上的封装结构，本发明提供一种小片重新配置的封装方法包括：提供一第一基板，具有一上表面及一下表面，其上表面上配置一高分子材料层，而高分子材料层形成多个区域且每一区域包括至少一缝(slit)；提供多个小片，每一小片具有一有源面及一背面，并于有源面上配置有多个焊垫；接着，将每一该小片的有源面以覆晶方式置放在高分子材料层的一区域上，并使多个焊垫对准于缝；提供一第二基板，其上配置一二阶段热固性胶材；形成一封装体，将第二基板及二阶段热固性胶材与第一基板的上表面接合，以使二阶段热固性胶材包覆每一小片；然后，执行一烘烤程序，以使该二阶段热固性胶材固化而形成一固化的封装体；脱离该第一基板以裸露出固化的封装体及该些焊垫；形成多条扇出的金属线段，每一金属线段的一端与焊垫电性连接；形成一保护层，以覆盖每一小片的有源面及每一金属线段并曝露出每一金属线段的另一端；形成多个电性连接元件，系将多个电性连接元件与每一金属线段的另一端电性连接；及切割封装体，以形成多个各自独立的完成封装的小片。
本发明还提供一种小片重新配置的封装结构，包括：一个小片并于其有源面上配置有多个焊垫；封装体用以包覆一个小片且曝露出有源面；至少一缝的高分子材料层覆盖于小片的有源面上并由缝曝露出每个焊垫；多条扇出的金属线段的一端与每一焊垫电性连接；保护层用以覆盖小片的有源面及每一条金属线段并曝露出这些金属线段的另一端；多个电性连接元件与每一条金属线段的另一端电性连接，其中，封装体为一种二阶段热固性胶材。
本发明还提供另一种小片重新配置的封装结构，包括：多颗小片且每一该小片具有一有源面及一下表面并于该有源面上配置有多个焊垫，一封装体用以包覆该小片且曝露出该有源面，一具一开口的高分子材料层覆盖于该小片的有源面上并由该开口处曝露出该多个焊垫，多条扇出的金属线段的一端与该些焊垫电性连接，一保护层用以覆盖该小片的有源面及该些金属线段并曝露出该些金属线段的另一端以及多个电性连接元件与该些金属线段的另一端电性连接，其中，封装体为一二阶段热固性胶材。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是现有技术的示意图；
图2A至图2B是根据本发明所揭露的在具有对准标志的晶圆的正面及背面的封装结构的俯视图；
图3至图8是根据本发明的一实施例的封装过程的剖视图；
图9至图13B是根据本发明的另一实施例的封装过程的剖视图；
图14至图15是根据本发明的再一实施例的封装过程的剖视图；
图16至图20是根据本发明的再一实施例的封装过程的剖视图；及
图21是根据本发明的模组化的封装体。
主要元件符号说明：
20  基板
30  高分子材料层/感光材料层
32  感光材料层的开口
40  晶圆
40A 晶圆的正面
40B 晶圆的背面
60  基板
70  二阶段热固性胶材
70A 封装体
80  保护层
82  保护层的开口
90  金属线段
200 粘着层
100 基板
402 对准标志
410 小片
412 焊垫
414  切割道
420  电性连接元件
500  模具装置
700  高分子材料层
具体实施方式
本发明在此所探讨的方向为一种小片重新配置的封装方法，将多颗小片重新配置于另一基板上，然后进行封装的方法。为了能彻底地了解本发明，将在下列的描述中提出详尽的步骤及其组成。显然地，本发明的施行并未限定芯片堆叠的方式的技术者所熟习的特殊细节。另一方面，众所周知的芯片形成方式以及芯片薄化等后段制程的详细步骤并未描述于细节中，以避免造成本发明不必要的限制。然而，对于本发明的较佳实施例，则会详细描述如下，然而除了这些详细描述之外，本发明还可以广泛地施行在其他的实施例中，且本发明的范围不受限定，其以权利要求书为准。
在现代的半导体封装制程中，均是将一个已经完成前段制程(Front EndProcess)的晶圆(wafer)，先在晶圆的正面形成一薄的绝缘层(例如形成一SiO2层)，然后再先进行薄化处理(Thinning Process)，例如将芯片的厚度研磨至2～20mil之间；然后，进行晶圆的切割(sawing process)以形成一颗颗的小片110；然后，使用取放装置(pick and place)将一颗颗的小片逐一放置于另一个基板100上，如图1所示。很明显地，基板100上的小片间隔区域比小片110大，因此，可以使得这些被重新放置的小片110间具有较宽的间距，故可以将小片110上的焊垫适当的分配。此外，本实施例所使用的封装方法，可以将12吋晶圆所切割出来的小片110重新配置于8吋晶圆的基板上，如此可以有效运用8吋晶圆的既有的封装设备，而无需重新设立12吋晶圆的封装设备，可以降低12吋晶圆的封装成本。然后要强调的是，本发明的实施例并未限定使用8吋晶圆大小的基板，其只要能提供承载的功能的，例如：玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，均可作为本实施例的基板100，因此基板100的形状也未加以限制。
首先，图2A及图2B，其表示具有对准标志的晶圆的俯视图。如图2A所示，其表示在晶圆40的上表面40A形成有多个小片110，且在晶圆40的每一个小片410的背面40B的X-Y方向上，设置有多个对准标志(alignmentmark)402，如图2B所示。由先前陈述得知，当晶圆40经切割之后形成多个小片410，再重新配置至另一基板100时，由于新的基板100之间的小片间隔区域比小片410大，因此在取放小片410的过程中，容易产生偏移，而在后续封装制程的植球步骤(ball mount)会无法对准，而造成封装结构的可靠度降低。因此在本具体实施例中，在晶圆40未进行切割之前先将晶圆的背面40B朝上，然后在晶圆40的背面40B且在每一小片的背面的X-Y方向形成多个对准标志402。接着进行晶圆切割步骤，并使每一颗小片410的背面朝上；再接着，使用取放装置(未于图中显示)将每一颗小片410吸起并放置于基板100上；由于，每一颗小片410的背面上均已配置有对准标志402，因此，取放装置可以直接辨识出每一颗小片410其有源面上的焊垫412位置；当取放装置要将小片410放置于基板上时，可以再借由基板上的参考点(未于图中显示)来计算出小片410的相对位置，再加上取放装置不需要将小片410翻转，因此可以将小片410精确地放置于基板100上。故当多个小片410重新配置在新的基板100上时，就不会因为无法对准而且准确度以及可靠度的问题。在此，形成对准标志402的方式可以利用光蚀刻(photo-etching)制程，在晶圆40的背面40B的X-Y方向上形成多个对准标志402，且其形状可以为任意几何形状，而在一较佳实施例中，此一几何形状为十字的标志。另外，形成对准标志402的方式还包括利用激光标签(laser mark)制程，在晶圆40的背面40B形成多个对准标志402。
紧接着，请参考图3，其是本发明的一具体实施例的剖面示意图。如图3所示，首先，在基板20上配置有一高分子材料层30，此高分子材料层30形成多个区域且每一区域包括至少一缝32(slit)。而此高分子材料层30可以为一具有弹性的粘着材料(paste)，例如硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或小片切割胶等。此外，高分子材料层30可以是一种二阶段热固性胶材或是一种光感应层(photosensitive film)。特别是当高分子材料层30为一种二阶段热固性胶材时，其形成在基板20之后，可以选择性地进行一预烘烤程序；例如：在80℃～100℃环境下烘烤5～10分钟；以使得液态状的二阶段热固性胶材转变成一种具有粘稠状的粘着层并且与基板20接合在一起。
接着，使用取放装置(未显示于图中)将背面朝上且配置有多个对准标志402的小片410逐一吸起并贴附至基板20上的高分子材料层30之上的每一个区域，其中小片410系以有源面与基板20上的高分子材料层30连接，并使有源面上的多个焊垫412对准并曝露于每一区域中的至少一个缝32之中。在此要强调，此缝32系可依据所要封装的小片的有源面上的焊垫的配置而定，例如，小片410的有源面上的焊垫412配置于小片410的中央处并且成一排，当然，也有在小片410的中央处形成两排焊垫者，例如：动态记忆体(DRAM)，即本实施例的示意图。
接着，将一种二阶段热固性胶材70形成于另一基板60之上；同样地，此基板60也可以是玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，本实施例未加以限制。然后，也可以选择性地进行一预烘烤程序；例如：在80℃～100℃环境下烘烤5～10分钟；以使得液态状的二阶段热固性胶材70转变成一种具有粘稠状的粘着层并且与基板60接合在一起。在此要强调的是，此二阶段热固性胶材70的厚度需大于每一芯片410的厚度，例如：3～20mil。接着，将接合在一起的基板60及二阶段热固性胶材70翻转过来，即将二阶段热固性胶材70朝向固接在基板20上的每一小片410的背面，如图3所示。
然后，再将接合在一起的基板60及二阶段热固性胶材70向下压，以使二阶段热固性胶材70能够将每一小片410包覆，如图4所示。再接着，进行一烘烤程序，例如：在120℃～250℃环境下烘烤20～60分钟，以使二阶段热固性胶材70能够被固化，以形成一封装体70A。再接着，可以选择先将基板60与封装体70A脱离，以曝露出封装体70A的表面，然后，可以选择性地使用切割刀(未显示于图中)，在封装体70A的表面上形成多条切割道414；其中，每一切割道414的深度为0.5密尔(mil)至1密尔，而切割道414的宽度则为5微米至25微米。在一较佳实施例中，此切割道414可以是相互垂直交错，并且可以作为实际切割小片时的参考线。接着，将基板20与高分子材料层30分离。很明显地，此封装体70A包覆每一颗小片410，并且每一颗小片410的有源面均被高分子材料层30所覆盖，其中每一颗小片410的有源面上的多个焊垫412可经由高分子材料层30上的缝32而曝露出来，如图5所示。由于封装体70A在其表面上有多条切割道414，因此，当高分子材料层30与封装体70A剥离后，封装体70A上的应力会被这些切割道414所形成的区域所抵消，故可有效地解决封装体翘曲的问题。
如图5所示，曝露出来的焊垫412并未与高分子材料层30接触，故只要经过适当的清洁焊垫412表面或是将焊垫412表面上的氧化层移除后，就可以直接在曝露出来的焊垫412上使用重布线制程(Redistribution Layer；RDL)来形成多个扇出(fan out)的金属线段90，此金属线段90的一端与小片410有源面上的每一个焊垫412电性连接，而另一端则向小片410边缘延伸；接着，以半导体制程于金属线段90上形成一保护层80并于每一个金属线段90的另一端上形成多个开口82(opening)，如图6所示。最后，再于每一开口82上形成多个电性连接元件420，以便作为小片410对外电性连接的接点，其中，此电性连接元件420可以是金属凸块(metal bump)或是锡球(solder ball)，如图7所示。然后，即可对封装体70A进行最后的切割，以形成一颗颗完成封装制程的小片，如图8所示。很明显地，在本实施例中的每一颗小片410的5个面都被二阶段热固性胶材70所形成的封装体70A所包覆，仅有小片410的有源面为被至少一有一个缝32的高分子材料层30覆盖。同时，也借由对准标志402的配置，使得金属线段90及电性连接元件420均可精确地与焊垫412连接，可使完成封装的小片410的可靠度提高。
然而，在一较佳实施例中，也可将基板20上的高分子材料层30以一种二阶段热固性胶材来取代。当多个芯片410与二阶段热固性胶材30接合并被二阶段热固性胶材70包覆后，于进行二阶段热固性胶材70的烘烤程序时，可同时使二阶段热固性胶材70固化。因此，可以将基板20及基板60与已固化的二阶段热固性胶材30/70脱离。接着，在将曝露出来的焊垫412经过适当的清洁或是将焊垫412表面上的氧化层移除后，就可以直接在曝露出来的焊垫412上使用重布线制程(Redistribution Layer；RDL)来形成多个扇出(fan out)的金属线段90，此金属线段90的一端与于小片410有源面上的每一个焊垫412电性连接，而另一端则向小片410边缘延伸；接着，以半导体制程于金属线段90上形成一保护层80并于每一个金属线段90的另一端上形成多个开口82(opening)，如图6所示。最后，再于每一开口82上形成多个电性连接元件420，以便作为小片410对外电性连接的接点，其中，此电性连接元件420可以是金属凸块(metal bump)或是锡球(solder ball)，如图7所示。然后，即可对封装体进行最后的切割，以形成一颗颗完成封装制程的小片。
另外，在上述实施例中，当基板60并未被移除时，封装体70A被切割成多颗完成封装的小片410后，其每一颗完成封装的小片410的背面上均留有基板60，其可作为完成封装的小片410的散热片，如图8所示。当然，在前述的封装过程中，也可以选择在将基板20脱离后，可进一步将基板60也脱离，此时，小片410的背面就没有基板60。然而，当基板60脱离后，则可以选择性地使用切割刀(未显示于图中)，在封装体70A的背面上形成多条切割道414；其中，每一切割道414的深度为0.5密尔(mil)至1密尔，而切割道414的宽度则为5微米至25微米。在一较佳实施例中，此切割道414可以是相互垂直交错，并且可以作为实际切割小片时的参考线。由于封装体70A在相对于小片410的有源面的背面上有多条切割道414，因此，当基板60与封装体70A剥离后，封装体70A上的应力会被这些切割道414所形成的区域所抵消，故可有效地解决封装体翘曲的问题。
依据前述所揭露的内容，本发明进一步揭露一种模组化的多小片封装的结构。首先，请参考图9，系表示将多个相同的小片形成一个封装模组的示意图，在本实施例中，系以四颗LED发光体所形成的发光模组来说明；此外，多个相同的小片也可以是DRAM。
如图9所示，小片320是为发光二极管(LED)，每一发光二极管320的P电极322与相邻的发光二极管320的P电极322电性连接；而发光二极管320的N电极321系与相邻的发光二极管320的N电极321电性连接，且每一发光二极管320的N电极321及P电极322系借由金属线段90分别与电性连接元件330电性连接。同样地，本发明也不限定发光二极管320的数量或是其电性连接的方式，例如：将多个发光二极管(LED)串接成一个柱状光源或是并联成一面状光源；同时，本发明也不限定发光二极管320的发光颜色，即发光二极管320可以是红光发光二极管或绿光发光二极管或蓝光发光二极管或其他颜色的发光二极管(例如：白光)或是前述发光二极管的组合等。另外，当小片为DRAM时，由于每一颗DRAM上的焊垫都相同，因此可以借由图案化的金属线段来适当的布线(layout)，来将每一颗DRAM做适当的电性连接；例如：将4颗256M的DRAM小片以串联或并联的方式封装在一起，形成一个存储容量为1G的记忆模组。由于，以形成图案化的金属线段来达成小片间的电性连接并非本发明的特征，故不再进一步详述，以避免对本发明造成不必要的限制。
此外，本发明也揭露一种将多个不同大小或不同功能的小片形成一个封装模组的示意图，如图10所示，其是显示不同功能或不同大小的小片封完成封装的上视图。很明显地，这些小片模组是由多个小片所构成的***级封装(System-In-Package；SIP)；在本实施例中，这些小片至少包含微处理装置305(microprocessor means)、存储器装置310(memory means)或是存储器控制装置315(memory controller means)；其中每一小片的有源面上具有多个焊垫，且在每一小片的焊垫上形成多条图案化的金属线段，以串联或是并联的布线(layout)方式来电性连接相邻的小片并与电性连接元件形成电性连接。
由于形成模组化的封装过程与前述的图3至图6的过程类似，故概述如下。
首先，在基板20上配置有一高分子材料层30，此高分子材料层30形成多个区域且每一区域包括至少一缝32(slit)。而此高分子材料层30可以为一具有弹性的粘着材料(paste)，例如硅橡胶(silicone rubber)、硅树脂(siliconeresin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或小片切割胶等。此外，高分子材料层30可以是一种二阶段热固性胶材或是一种光感应层(photosensitive flim)。特别是当高分子材料层30为一种二阶段热固性胶材时，其形成在基板20之后，可以选择性地进行一预烘烤程序；例如：在80℃～100℃环境下烘烤5～10分钟；以使得液态状的二阶段热固性胶材转变成一种具有粘稠状的粘着层并且与基板20接合在一起。
接着，使用取放装置(未显示于图中)将背面朝上且配置有多个对准标志402的小片(包括305；310；315；320)逐一吸起并贴附至基板20上的高分子材料层30之上的每一个区域，其中小片(包括305；310；315；320)是以有源面与基板20上的高分子材料层30连接，并使有源面上的多个焊垫412对准并曝露于每一区域中的至少一个缝32之中。在此要强调，此缝32是可依据所要封装的小片的有源面上的焊垫的配置而定，例如，小片(包括305；310；315；320)的有源面上的焊垫412配置于小片(包括305；310；315；320)的中央处并且成一排，即本实施例的示意图；当然，也有在小片(包括305；310；315；320)的中央处形成两排焊垫的，例如：动态存储器(DRAM)。
接着，将一种二阶段热固性胶材70形成于另一基板60之上；同样地，此基板60也可以是玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，本实施例未加以限制。然后，也可以选择性地进行一预烘烤程序；例如：在80℃～100℃环境下烘烤5～10分钟；以使得液态状的二阶段热固性胶材70转变成一种具有粘稠状的粘着层并且与基板60接合在一起。在此要强调的是，此二阶段热固性胶材70的厚度需大于每一芯片(包括305；310；315；320)的厚度，例如：3～20mil。接着，将接合在一起的基板60及二阶段热固性胶材70翻转过来，即将二阶段热固性胶材70朝向固接在基板20上的每一小片(包括305；310；315；320)的背面，如图3所示。
然后，再将接合在一起的基板60及二阶段热固性胶材70向下压，以使二阶段热固性胶材70能够将每一小片(包括305；310；315；320)包覆，如图4所示。再接着，进行一烘烤程序，例如：在120℃～250℃环境下烘烤20～60分钟，以使二阶段热固性胶材70能够被固化，以形成一封装体70A。再接着，可以选择先将基板60与封装体70A脱离，以曝露出封装体70A的表面，然后，可以选择性地使用切割刀(未显示于图中)，在封装体70A的表面上形成多条切割道414；其中，每一切割道414的深度为0.5密尔(mil)至1密尔，而切割道414的宽度则为5微米至25微米。在一较佳实施例中，此切割道414可以是相互垂直交错，并且可以作为实际切割小片时的参考线。接着，将基板20与高分子材料层30分离。很明显地，此封装体70A包覆每一颗小片410，并且每一颗小片410的有源面均被高分子材料层30所覆盖，其中每一颗小片410的有源面上的多个焊垫412可经由高分子材料层30上的缝32而曝露出来，如图5所示。由于封装体70A在其表面上有多条切割道414，因此，当高分子材料层30与封装体70A剥离后，封装体70A上的应力会被这些切割道414所形成的区域所抵消，故可有效地解决封装体翘曲的问题。
如图5所示，曝露出来的焊垫412并未与高分子材料层30接触，故只要经过适当的清洁焊垫412表面或是将焊垫412表面上的氧化层移除后，就可以直接在曝露出来的焊垫412上使用重布线制程(Redistribution Layer；RDL)来形成多个扇出(fan out)的金属线段90，此金属线段90的一端与小片(包括305；310；315；320)有源面上的每一个焊垫412电性连接，而另一端则向小片(包括305；310；315；320)边缘延伸；接着，以半导体制程于金属线段90上形成一保护层80并于每一个金属线段90的另一端上形成多个开口82(opening)，如图11所示。最后，再于每一开口82上形成多个电性连接元件420，以便作为小片410对外电性连接的接点，其中，此电性连接元件420可以是金属凸块(metal bump)或是锡球(solder ball)，如图12所示。然后，即可对封装体70A进行最后的切割，以形成一颗颗完成封装制程的封装体1000，如图13A和图13B所示。此封装体可以是封装一颗小片，其也可以封装成由多个小片所形成的模组化的封装体。当封装体为一模组化的封装体时，模组化的封装体中的多个小片可以是尺寸相同的小片，例如：发光二极管(LED)或是动态存储器(DRAM)。当然，模组化的封装体中的多个小片也可以是由多个尺寸不相同的小片所组成，例如，多个不相同尺寸的小片可以是微处理装置、存储器装置、存储器控制装置或是不同颜色的发光二极管等。很明显地，在本实施例的每一封装体1000中的每一颗小片(包括305；310；315；320)的5个面都被二阶段热固性胶材70所形成的封装体70A所包覆，仅有小片(包括305；310；315；320)的有源面为被至少一有一个缝32的高分子材料层30覆盖。同时，也借由对准标志402的配置，使得金属线段90及电性连接元件420均可精确地与焊垫412连接，可使完成封装的模组1000的可靠度提高。
在本发明的另一较佳实施例中，可以在封装体的背面上形成一散热片60，如图13A所示；其形成的方式可以选择在前述制程中，先不将基板60移除，由于此基板60可以是金属板，故可以做为散热片。另外，也可以选择先借由薄化制程，使得被封装体包覆的小片的背面曝露出来后，再于已曝露的小片的背面上粘贴一散热片，如图13B所示。
接着，请参考图14，其是本发明的另一具体实施例的剖面示意图。如图14所示，当多个小片410的有源面与高分子材料层30(例如：光感应层)接合后，且多个焊垫412经由光感应层30上的缝32而曝露出来后；接着，于基板20及部份小片110上涂布高分子材料层700，并且使用一模具装置500将高分子材料层700压平。当高分子材料层700被模具装置500压平并形成一平坦化的表面后，并且使得高分子材料层700填满于小片410之间并包覆每一颗小片410，如图14所示。此高分子材料层700的材料可以为硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料。接着，可以选择性地对平坦化的高分子材料层700进行一烘烤程序，以使高分子材料层700固化。再接着，进行脱模程序，将模具装置500与固化后的高分子材料层700分离，以裸露出平坦化的高分子材料层700的表面，如图15所示。接着，直接将基板20与感光材料层30剥离，而将感光材料层30留在小片410的有源面上，很明显地，此高分子材料层700包覆每一颗小片410的五个面，而每一颗小片410的有源面则被感光材料层30所覆盖，仅有有源面上的多个焊垫412可经由感光材料层30上的缝32而曝露出来。接着，在将曝露出来的焊垫412经过适当的清洁或是将焊垫412表面上的氧化层移除后，就可以直接在曝露出来的焊垫412上再使用重布线制程(Redistribution Layer；RDL)于小片410的多个焊垫412上形成多个扇出(fan out)的金属线段90；接着，以半导体制程于金属线段90上形成一保护层80并于每一个金属线段90的另一端上形成多个开口82(opening)；最后，再于每一开口82上形成多个电性连接元件420，以便作为小片410对外电性连接的接点，其中，此电性连接元件420可以是金属凸块(metal bump)或是锡球(solder ball)。
接着，对高分子材料层700进行最后的切割，以形成一颗颗完成封装制程的封装体。此封装体可以是封装一颗小片，其也可以封装成由多颗小片所形成的模组化的封装体。当封装体为一模组化的封装体时，模组化的封装体中的多颗小片可以是尺寸相同的小片，例如：发光二极管(LED)或是动态存储器(DRAM)。当然，模组化的封装体中的多颗小片也可以是由多颗尺寸不相同的小片所组成，例如，多颗不相同尺寸的小片可以是微处理装置、存储器装置、存储器控制装置或是不同颜色的发光二极管等。很明显地，在本实施例中的每一颗小片410的5个面都被高分子材料层700所包覆，仅有小片410的有源面被感光材料层30覆盖。同时，也借由对准标志402的配置，使得金属线段90及电性连接元件420均可精确地与焊垫412连接，可使完成封装的小片410的可靠度提高。
请参考图16及图17，其是本发明的再一具体实施例的剖面示意图。如图16所示，首先，在基板20上配置有一高分子材料层30，此高分子材料层30形成多个区域且每一区域包括一开口310(opening)。而此高分子材料层30可以为一具有弹性的粘着材料(paste)，例如硅橡胶(silicone rubber)、硅树脂(silicone resin)、弹性PU、多孔PU、丙烯酸橡胶(acrylic rubber)或小片切割胶等。此外，高分子材料层30可以是一种二阶段热固性胶材或是一种感光材料层(photo sensitive flim)。特别是当高分子材料层30为一种二阶段热固性胶材时，其形成在基板20之后，可以选择性地进行一预烘烤程序；例如：在80℃～100℃环境下烘烤5～10分钟；以使得液态状的二阶段热固性胶材转变成一种具有粘稠状的粘着层并且与基板20接合在一起。
接着，使用取放装置(未显示于图中)将背面朝上且配置有多个对准标志402的小片410逐一吸起并贴附至基板20上的高分子材料层30之上的每一个区域，其中小片410是以有源面与基板20上的高分子材料层30连接，并使有源面上的多个焊垫412对准并曝露于每一区域中的开口310，如图17所示。在此要强调，此开口310是可依据所要封装的小片的有源面上的焊垫的配置而定，例如，小片的有源面上的焊垫配置于小片的中央处并且成一排，当然，也有在小片的中央处形成两排焊垫者，例如：动态存储器(DRAM)。
接着，将一种二阶段热固性胶材70形成于另一基板60之上；同样地，此基板60也可以是玻璃、石英、陶瓷、电路板或金属薄板(metal foil)等，本实施例未加以限制。然后，也可以选择性地进行-预烘烤程序；例如：在80℃～100℃环境下烘烤5～10分钟；以使得液态状的二阶段热固性胶材70转变成一种具有粘稠状的粘着层并且与基板60接合在一起。在此要强调的是，此二阶段热固性胶材70的厚度需大于每一芯片410的厚度，例如：3～20mil。接着，将接合在一起的基板60及二阶段热固性胶材70翻转过来，即将二阶段热固性胶材70朝向固接在基板20上的每一小片410的背面。
然后，再将接合在一起的基板60及二阶段热固性胶材70向下压，以使二阶段热固性胶材70能够将每一小片410包覆。再接着，进行一烘烤程序，例如：120℃～250℃环境下烘烤20～60，以使二阶段热固性胶材70能够被固化，以形成一封装体70A。再接着，将基板20与高分子材料层30分离。很明显地，此封装体70A包覆每一颗小片410，并且每一颗小片410的有源面均被高分子材料层30所覆盖，其中每一颗小片410的有源面上的多个焊垫412可经由高分子材料层30上的开口310而曝露出来。由于，曝露出来的焊垫412并未与高分子材料层30接触，故只要经过适当的清洁焊垫412表面或是将焊垫412表面上的氧化层移除后，就可以先在高分子材料层30及开口310上先形成一保护层(未显示于图中)，然后以半导体制程将开口310中的焊垫412曝露出来；然后，即可使用重布线制程(Redistribution Layer；RDL)，于多个焊垫412上形成多个扇出(fan out)的金属线段90；接着，以半导体制程于金属线段90上形成另一保护层80并于每一个金属线段90的另一端上形成多个开口82(opening)，如图18所示。最后，再于每一开口82上形成多个电性连接元件420，以便作为小片410对外电性连接的接点，其中，此电性连接元件420可以是金属凸块(metal bump)或是锡球(solder ball)，如图19所示。然后，即可对封装体进行最后的切割，以形成一颗颗完成封装制程的小片，如图19所示。很明显地，在本实施例中的每一颗小片410的5个面都被二阶段热固性胶材70所形成的封装体70A所包覆，仅有小片410的有源面为被一个有开口310的高分子材料层30覆盖。同时，也借由对准标志402的配置，使得金属线段90及电性连接元件420均可精确地与焊垫412连接，可使完成封装的小片410的可靠度提高。
此外，在本实施例中，包覆每一小片410的高分子材料也可以是硅胶、环氧树脂、丙烯酸(acrylic)、或苯环丁烯(BCB)等材料，其封装过程与前述相同，故不再赘述。
同样地，上述的过程也适用将多个相同(或不相同)的小片形成一个封装模组，如图9或图10所示，由于其他过程都相同，故不再赘述，其完成封装后的模组如图21所示。当然，本实施例也可以在封装体的背面上形成一散热片60，由于形成散热片的过程都与先前所述的实施例相同，故不再赘述。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (7)

1.一种小片重新配置的封装方法，其特征在于包括：
提供一第一基板，具有一上表面及一下表面，其上表面上配置一高分子材料层，且该高分子材料层形成多个区域且每一该区域包括至少一缝；
提供多个小片，每一该些小片具有一有源面及一背面，并于该有源面上配置有多个焊垫；
取放该些小片，将每一该小片的该有源面以覆晶方式置放在该高分子材料层的一区域上，并使该多个焊垫对准于该缝；
提供一第二基板，其上配置一二阶段热固性胶材；
形成一封装体，其将该第二基板及该二阶段热固性胶材与该第一基板的上表面接合，以使该二阶段热固性胶材包覆每一该小片；
执行一烘烤程序，以使该二阶段热固性胶材固化而形成一固化的封装体；
脱离该第一基板，以裸露出该高分子材料层且该多个小片的有源面上的该多个焊垫裸露于该些缝中；
形成多条扇出的金属线段，每一该金属线段的一端与该些焊垫电性连接；
形成一保护层，以覆盖每一该小片的有源面及每一该金属线段并曝露出每一该金属线段的另一端；
形成多个电性连接元件，将该些电性连接元件与该些金属线段的另一端电性连接；及
切割该封装体，以形成多个各自独立的封装结构。
2.如权利要求1所述的封装方法，其特征在于，该封装结构是封装一小片。
3.如权利要求1所述的封装方法，其特征在于，该封装结构是封装多个小片。
4.一种小片重新配置的封装方法，其特征在于包括：
提供一第一基板，具有一上表面及一下表面，其该上表面上配置一高分子材料层，且该高分子材料层形成多个区域且每一该区域包括一开口；
提供多个小片，每一该小片具有一有源面及一背面，并于该有源面上配置有多个焊垫；
取放该些小片，是将每一该小片的该有源面以覆晶方式置放在该高分子材料层的一区域上，并使该多个焊垫对准于一该开口；
提供一第二基板，具有一上表面及一下表面，于该上表面上配置一二阶段热固性胶材；
执行一接合程序，将该第二基板、该二阶段热固性胶材与该第一基板的上表面接合，以使该二阶段热固性胶材包覆每一该小片；
执行一烘烤程序，以使该二阶段热固性胶材固化而形成一固化的封装体；
脱离该第一基板，以裸露出该高分子材料层且该些小片的该有源面上的该些焊垫裸露于该开口中；
形成一第一保护层，覆盖该高分子材料层及该开口并曝露该些焊垫；
形成多条扇出的金属线段，每一该金属线段的一端与该些焊垫电性连接；
形成一第二保护层，以覆盖每一该小片的有源面及每一该金属线段并曝露出每一该金属线段的另一端；
形成多个电性连接元件，将该些电性连接元件与该些金属线段的另一端电性连接；及
切割该封装体，以形成多个各自独立的封装结构。
5.如权利要求4所述的封装方法，其特征在于，该封装结构是封装一小片。
6.如权利要求4所述的封装方法，其特征在于，该封装结构是封装多个小片。
7.一种小片重新配置的封装方法，其特征在于，包括：
提供一基板，具有一上表面及一下表面，其该上表面上配置一高分子材料层，且该高分子材料层形成多个区域且每一该区域包括至少一缝；
提供多个小片，每一该些小片具有一有源面及一背面，并于该有源面上配置有多个焊垫；
取放该些小片，将每一该小片的该有源面以覆晶方式置放在该高分子材料层上，并使该些焊垫对准于该缝；
形成一高分子材料层，用以包覆每一该小片且填满于每一该小片之间；
脱离该基板，以裸露出该高分子材料层且该些小片的该有源面上的该些焊垫裸露于该些缝中；
形成多条扇出的金属线段，每一该金属线段的一端与该些焊垫电性连接；
形成一保护层，以覆盖每一该小片的该有源面及每一该金属线段并曝露出每一该金属线段的另一端；
形成多个电性连接元件，将该些电性连接元件与该些金属线段的另一端电性连接；及
切割该封装体，以形成多个各自独立的完成封装结构。
CN2008100016536A 2008-01-04 2008-01-04 小片重新配置的封装结构及封装方法 Active CN101477956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100016536A CN101477956B (zh) 2008-01-04 2008-01-04 小片重新配置的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100016536A CN101477956B (zh) 2008-01-04 2008-01-04 小片重新配置的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN101477956A CN101477956A (zh) 2009-07-08
CN101477956B true CN101477956B (zh) 2012-05-16

Family

ID=40838634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100016536A Active CN101477956B (zh) 2008-01-04 2008-01-04 小片重新配置的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN101477956B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
CN102110666B (zh) * 2010-11-23 2012-12-12 威盛电子股份有限公司 集成电路芯片封装及实体层介面排列
TWI599007B (zh) * 2014-09-03 2017-09-11 矽品精密工業股份有限公司 電子單體及其製法
TWI552293B (zh) * 2014-09-26 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN105206539A (zh) * 2015-09-01 2015-12-30 华进半导体封装先导技术研发中心有限公司 扇出型封装制备方法
JP6992751B2 (ja) * 2016-06-28 2022-01-13 日本ゼオン株式会社 半導体パッケージ製造用支持体、半導体パッケージ製造用支持体の使用、及び半導体パッケージの製造方法
CN109755374A (zh) * 2019-03-20 2019-05-14 中芯长电半导体（江阴）有限公司 晶圆级扇出型led的封装结构及封装方法
CN111785824A (zh) * 2019-04-03 2020-10-16 中芯长电半导体（江阴）有限公司 扇出型晶圆级led的封装方法、封装结构及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989982A (en) * 1997-10-08 1999-11-23 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
CN1340855A (zh) * 2000-08-31 2002-03-20 琳得科株式会社 制造半导体器件的方法
CN1405869A (zh) * 2001-09-18 2003-03-26 南茂科技股份有限公司 基板在晶片上的封装方法
US7196408B2 (en) * 2003-12-03 2007-03-27 Wen-Kun Yang Fan out type wafer level package structure and method of the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989982A (en) * 1997-10-08 1999-11-23 Oki Electric Industry Co., Ltd. Semiconductor device and method of manufacturing the same
CN1340855A (zh) * 2000-08-31 2002-03-20 琳得科株式会社 制造半导体器件的方法
CN1405869A (zh) * 2001-09-18 2003-03-26 南茂科技股份有限公司 基板在晶片上的封装方法
US7196408B2 (en) * 2003-12-03 2007-03-27 Wen-Kun Yang Fan out type wafer level package structure and method of the same

Also Published As

Publication number Publication date
CN101477956A (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN101477955B (zh) 小片重新配置的封装结构及封装方法
CN101477956B (zh) 小片重新配置的封装结构及封装方法
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
US6897096B2 (en) Method of packaging semiconductor dice employing at least one redistribution layer
TWI567897B (zh) 薄型扇出式多晶片堆疊封裝構造與製造方法
US7927922B2 (en) Dice rearrangement package structure using layout process to form a compliant configuration
US7888172B2 (en) Chip stacked structure and the forming method
TWI387077B (zh) 晶粒重新配置之封裝結構及其方法
CN101621041B (zh) 芯片重新配置的封装结构及其方法
JP2003078106A (ja) チップ積層型パッケージ素子及びその製造方法
JP2002134660A (ja) 半導体装置およびその製造方法
JPH02125633A (ja) 集積回路
CN107958882A (zh) 芯片的封装结构及其制作方法
TWI582867B (zh) 晶片封裝製程
TWI777337B (zh) 半導體裝置及半導體裝置的製造方法
CN101609822A (zh) 芯片重新配置的封装结构及其方法
KR20220030005A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN101488462B (zh) 模块化的多晶粒封装结构及其方法
CN100590823C (zh) 晶粒重新配置的封装结构中使用对准标志的制作方法
CN116613267A (zh) 一种微型led发光器件扇出封装结构及制备方法
TWI358804B (en) Multichip package structure and the forming method
CN101452862B (zh) 晶粒重新配置的封装方法
TWI835452B (zh) 發光裝置及其製造方法
CN101436552B (zh) 晶粒重新配置的封装结构中使用网状结构的制造方法
KR100576886B1 (ko) 반도체패키지의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant