CN101449373A - 半导体装置、电子器件模块及半导体装置的制造方法 - Google Patents

半导体装置、电子器件模块及半导体装置的制造方法 Download PDF

Info

Publication number
CN101449373A
CN101449373A CNA2007800188057A CN200780018805A CN101449373A CN 101449373 A CN101449373 A CN 101449373A CN A2007800188057 A CNA2007800188057 A CN A2007800188057A CN 200780018805 A CN200780018805 A CN 200780018805A CN 101449373 A CN101449373 A CN 101449373A
Authority
CN
China
Prior art keywords
semiconductor element
hole
scolding tin
semiconductor device
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800188057A
Other languages
English (en)
Other versions
CN101449373B (zh
Inventor
中越英雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101449373A publication Critical patent/CN101449373A/zh
Application granted granted Critical
Publication of CN101449373B publication Critical patent/CN101449373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供具有良好的散热性且容易制造，包括半导体元件的半导体装置。在半导体元件(12)设有被开口(15)位于第1主面(13)侧的非贯穿孔(16)规定的且非贯穿孔(16)被导电材料(17)填充形成的散热路径(18)，且散热板(14)通过所述导电材料(17)与半导体元件(12)接合。较好的是使用焊锡作为导电材料(17)，一面将焊锡置于半导体元件(12)和散热板(14)之间，一面将溶融的焊锡导入至非贯穿孔(16)形成散热路径(18)，并且可以得到将散热板(14)与半导体元件(12)接合的状态。

Description

半导体装置、电子器件模块及半导体装置的制造方法
技术领域
本发明涉及半导体装置、包括半导体装置的电子器件模块及半导体装置的制造方法，特别是涉及使半导体装置所包括的半导体元件的散热性提高用的改良技术。
背景技术
在包括半导体元件的半导体装置中，半导体元件在其动作中伴有发热的时候，需要使该发热高效地散热，这在防止半导体元件的恶化或者毁坏，确保半导体元件的可靠性上颇为重要。因此，提出了各种提高半导体元件的散热性的技术。
对于本发明来说值得关注的包括散热单元的半导体装置是例如在日本专利特开2001-284503号公报(专利文献1)中所记载的半导体装置。在该专利文献1中记载了与通过导体凸点装备在布线基板的主面上的半导体元件相关，设有散热构件的结构。散热构件由平板状部和设在其中央部的凸部形成。在半导体元件与其主面大致垂直的方向设有贯穿孔，散热构件的凸部***所述贯穿孔，且平板状部配置为沿着半导体元件的主面的延伸状态，可以作用使得半导体元件的发热被散发。
这样，专利文献1记载的技术关注的是，通过使散热构件的一部分即凸部位于伴有发热的半导体元件自身的内部，可以发挥良好的散热性。然而，所述专利文献1记载的技术中存在下述应该解决的问题。
首先，在半导体元件设有散热构件的凸部***用的贯穿孔。该贯穿孔部分由于不能利用用于作为配置应该设置在半导体元件的电路元件的空间，所以从配置电路元件的观点来看，成为无用的空间。其结果是阻碍了半导体元件的小型化，与此相应地阻碍了包括半导体元件的半导体装置、还有包括半导体装置的电子器件模块的小型化。
另外，制造形成有凸部的散热构件比较麻烦，需要较高的成本。此时，若为了将半导体元件的上述无用空间减小而减小凸部，需要高精度的微细加工，制造成本会进一步上升。另一方面，若为了控构成本上升将凸部变大，半导体元件的上述的无用空间会变得更大。
另外，在半导体元件安装散热构件时，需要将在散热构件形成的凸部***设在半导体元件的贯穿孔，***时，凸部和贯穿孔的位置对准比较麻烦，会阻碍生产率的提高。特别是在散热构件形成多个凸部的时候，由于必须将这些多个凸部同时***设在半导体元件的多个贯穿孔，更难以对准位置，导致生产率进一步下降。
专利文献1：日本专利特开2001-284503号公报
发明内容
于是，本发明的目的是提供能解决上述问题的半导体装置、包括半导体装置的电子器件模块及半导体装置的制造方法。
本发明的半导体装置包括：半导体元件；由沿着该半导体元件的第1主面配置的金属构成的散热板。而且为了解决上述的技术问题，其特征是在半导体元件设有被开口位于所述第1主面侧的非贯穿孔规定、且在所述非贯穿孔填充导电材料形成的散热路径，所述散热板通过所述导电材料与半导体元件接合。
较好的是所述导电材料由焊锡构成。
另外，本发明的半导体装置中，在与半导体元件的第1主面相反的第2主面上设有导体膜的时候，较好的是上述非贯穿孔的底面被该导体膜规定。
另外，本发明除了适用于包括上述的本发明的半导体装置的电子器件模块，还适用于包括形成有腔的布线基板的电子器件模块。本发明的电子器件模块的特征是，在所述腔以所述散热板朝向外面的状态收容半导体装置。
并且，本发明还适用于半导体装置的制造方法。本发明的半导体装置的制造方法的特征是，包括下面的工序：
即，准备设有开口位于第1主面侧的非贯穿孔的半导体元件，另外，准备为了形成散热路径而应该填充所述非贯穿孔的作为导电材料的焊锡，并且，准备由应该沿着半导体元件的第1主面配置的金属构成的散热板。
然后，将散热板沿着半导体元件的第1主面配置，且一面将焊锡置于半导体元件的第1主面和散热板之间，一面将溶融的焊锡导入至非贯穿孔，据此形成使非贯穿孔被焊锡填充的散热路径，且实施通过焊锡使散热板与半导体元件为接合状态的工序。
本发明的半导体装置的制造方法中，如上所述，较好的是在将所述溶融的焊锡导入非贯穿孔的导入工序之前，还包括在所述非贯穿孔的内表面及所述第1主面上形成金属膜的工序。
若采用本发明，由于规定散热路径的孔是非贯穿的，即使使用例如溶融焊锡、导电性糊料或者导电性粘结剂等有流动性的物质作为填充于此的导电材料，导电材料也不会向外流出，会留在孔内。所以，可以没有问题地使用上述的溶融焊锡等有流动性的导电材料。
若采用本发明的半导体装置的制造方法，如上所述，由于可以使用有流动性的物质作为导电材料，利用溶融的焊锡的流动性将其导入至非贯穿孔，据此，形成将非贯穿孔被焊锡填充形成的散热路径，并且可以通过焊锡使散热板与半导体元件为接合状态。所以，不需要如上述的专利文献1所述的在散热构件预先形成凸部，将凸部***半导体元件的贯穿孔这样麻烦的工序，能以较高的生产率制造半导体装置。另外，不必在散热板预先形成凸部，由于可以使用单纯的平板状的板作为散热板，与专利文献1所述的散热构件相比，能以低成本进行制造。
在上述的半导体装置的制造方法中，若在非贯穿孔的内表面及半导体元件的第1主面上形成金属膜，然后将溶融的焊锡导入至非贯穿孔，除了非贯穿孔的毛细管现象，还有金属膜向上润湿现象的作用，可以迅速且以较高的填充性将焊锡导入至孔内。
另外，若采用本发明，在不妨碍半导体元件中的电路配置的范围内，可以将任意数量的散热路径设置在半导体元件内的任意地点。所以，若将散热路径位于与半导体元件中的发热部相邻的位置，可以使其发挥更好的散热效果。另外，若在半导体元件中本来不需要电路配置的位置设置散热路径，可以避免由于形成半导体元件、散热路径导致的大型化。
另外，若采用本发明，散热板通过构成设在半导体元件的散热路径的导电材料与半导体元件接合，在该状态下，由于散热路径的固着效果起作用，可以提高散热板与半导体元件的接合强度。
本发明的半导体装置中，使用焊锡作为导电材料时，可以得到较高的热传导率，可以提高散热性。另外，使用不含有树脂成分的熔点较高的焊锡，半导体元件即使发热，接合状态也不会产生老化，可以得到半导体元件与散热板间可靠性较高的接合状态。
本发明的半导体装置中，在半导体元件的第2主面上设有导体膜，非贯穿孔的底面被该导体膜规定，可以使用导体膜、散热路径及散热板作为接地路径，其结果是可以低阻抗化，可以提高半导体装置及包括半导体装置的电子器件模块的特性。其结果是易于进行高频对应。
附图说明
图1是表示包括根据本发明的一个实施形态的半导体装置1的电子器件模块2的剖视图。
图2是表示放大图1的部分A的剖视图。
图3是用于说明参照图1及图2说明的电子器件模块2的制造方法的与图2对应的图。
图4是用于说明参照图1及图2说明的电子器件模块2的其它制造方法的与图2或者图3对应的图。
标号说明
1 半导体装置
2 电子器件模块
3 布线基板
11 腔
12 半导体元件
13 第1主面
14 散热板
15 开口
16 非贯穿孔
17 导电材料
18 散热路径
19 第2主面
21 导体凸点
23 金属膜
具体实施方式
图1是表示包括根据本发明的一个实施形态的半导体装置1的电子器件模块2的剖视图。图2是表示放大图1的部分A的剖视图。
电子器件模块2包括布线基板3。布线基板3具有层叠多个陶瓷层或者有机材料层的多层结构，在其内部形成若干内部导体膜4及若干通孔导体5。通过含有这些内部导体膜4及通孔导体5的布线导体，可以形成例如电感、电容或电阻等无源元件。
在布线基板3的上表面上可以根据需要形成若干外部导体膜(未图示)，在这些外部导体膜通过焊锡6连接的状态下安装若干表面安装器件7，并且在布线基板3安装金属覆盖物8，使其覆盖这些表面安装器件7。在布线基板3的下表面上形成若干外部导体膜9。这些外部导体膜9的功能是作为将该电子器件模块2安装在虚线表示的母板10上时的端子电极。
在布线基板3的下表面侧形成腔11。在腔11收容半导体装置1。半导体装置1包括半导体元件12以及沿着半导体元件12的第1主面13配置的散热板14，且以散热板14朝向外面的状态下被收容在腔11内。散热板14是单纯的平板状物，由例如Ni-Co-Fe合金、Ni-Fe合金、Ni-Cr-Fe合金、Cr-Fe合金、Cr-Ni合金、铜、铝等热传导率较高的金属构成。为了得到良好的散热性，较好的是在可能加工的范围内尽量将散热板14加工得薄。
由于图1中未以剖视图表示半导体元件12，主要参照图2就电子器件模块2的详细结构进行说明。在半导体元件12设有被开口15位于第1主面13侧的非贯穿孔16规定、且通过在非贯穿孔16填充导电材料17形成的若干散热路径18。另外，上述散热板14通过所述导电材料17与半导体元件12接合。
上述导电材料17由例如焊锡、导电性糊料或者导电性粘结剂构成，特别好的是由焊锡构成。另外，如后述的制造方法的说明可知，导电材料17位于非贯穿孔16内的部分和位于孔16外侧的部分也可以是不同的材料。
在与半导体元件12的第1主面13相反的第2主面19上形成若干导体膜20。该实施形态中，非贯穿孔16的底面被导体膜20规定，成为非贯穿状态。
另外，在半导体元件12的第2主面上设有若干导体凸点21。更详细地讲，在上述的导体膜20上形成凸点下金属(under bump metal)22，在其上形成导体凸点21。
作为导体凸点21的材料，例如可以使用焊锡、金或者导电性树脂等，特别好的是使用焊锡。导体凸点21由焊锡构成的时候，凸点下金属22由例如在导体膜20上形成的钛膜及其上形成的镍膜构成。
作为一例，作为构成导体凸点21的焊锡，使用Sn3.5Ag焊锡(熔点221℃)；作为构成导电材料17的焊锡，使用Au20Sn焊锡(熔点280℃)。
另外，在半导体元件12的非贯穿孔16的内表面及第1主面13上形成金属膜23。供给与该金属膜23接触的上述导电材料17。另外形成保护膜24使其覆盖半导体元件12的第2主面19侧。
另外虽然在图1及图2中省略了图示，但在半导体元件12与腔11的内表面之间注入底层填料树脂。
如上所述，包括半导体元件12及散热板14的半导体装置1被收容在布线基板3的腔11内，通过导体凸点21与在腔11的底面上形成的导体膜25溶融接合。导体膜25例如与通孔导体5电连接。
如上述构成的电子器件模块2如前述地安装在母板10上。如图2中的虚线所示，母板10形成导体膜26。在母板10上安装电子器件模块2的时候，散热板14其全部表面通过焊锡27与导体膜26接合。作为焊锡27可以使用例如Sn3Ag0.5Cu(熔点219℃)或Sn0.7Cu(熔点227℃)。
半导体元件12产生的发热通过散热路径18传导至散热板14，并且通过焊锡27及导体膜26向母板10散热。此时，通过使散热路径18位于接近半导体元件12中的发热部的位置，可以发挥更高的散热效果。
另外，由于散热路径18还具有导电功能，由在半导体元件12的第2主面19上形成的若干导体膜20形成的电路中的接地由于可以经由散热路径18及散热板14取较短的距离，可以使接地路径低阻抗化。所以，可以提高半导体装置1及电子器件模块2的特性，且容易进行高频对应。
另外，由于散热路径18可以设置在半导体元件12中本来不需要电路配置的位置，可以避免由于设置散热路径18使半导体元件12大型化。
另外，由于散热路径18可以使固着效果工作，可以提高散热板14与半导体元件12的接合强度，进而可以提高电子器件模块2与母板10的接合的可靠性。
接下来，参照图3就电子器件模块2的制造方法进行说明。
首先准备如图1所示的布线基板3、表面安装器件7及金属覆盖物8，并且准备半导体元件12。
这里，对于半导体元件12，在其第2主面19上形成的导体膜20上形成例如厚度0.2μm的钛膜及在其上形成厚度5.0μm的镍膜作为凸点下金属22。并且，在凸点下金属22上形成例如Sn3.5Ag焊锡构成的导体凸点21，另外，形成例如SiO2构成的保护膜24。
另一方面，半导体元件12的第1主面13侧被磨削为期望的厚度后，通过蚀刻设置非贯穿孔16。一般来讲，该孔16为径向尺寸60μm左右的截面为圆形的孔，孔16的大小或截面形状没有特别的限制，例如截面形状可以是正方形、长方形、或者三角形等。
接下来，在非贯穿孔16的内表面及第1主面13上形成金属膜23。为了形成金属膜23，可以例如使用薄膜处理来形成厚度0.05μm的钛膜后，形成厚度0.1μm的金膜，之后使用电镀形成厚度3.0μm的金膜。
另一方面，为了形成散热路径18，可以准备作为应该填充非贯穿孔16的导电材料17的焊锡，并且准备应该沿着半导体元件12的第1主面13配置的散热板14。更具体地讲，准备Ni-Co-Fe合金构成的金属板，将其滚轧后，进行电镀镍及电镀金作为表面处理。接下来，通过使焊锡构成的片材在与所述金属板的一个面重合的状态下溶融来与金属板溶融接合。
这里，可以使用例如Au20Sn焊锡作为焊锡。由于该焊锡的熔点比用于在母板10上安装电子器件模块2时的焊锡27的熔点更高，所以安装至母板10上时再溶融，不会使半导体元件12和散热板14之间的接合可靠性恶化。上述的溶融接合一般来讲在还原性气氛中，使用峰值温度设定为320℃左右的回流炉来进行。
接下来，将与焊锡构成的片材接合的金属板冲裁为期望的尺寸，得到散热板14。在图3图示了与作为导电材料17的焊锡构成的片材接合的散热板14。
另外，也可以将金属板冲裁为预先期望的尺寸得到散热板14，然后与焊锡构成的片材溶融接合。还可以将焊膏涂布在金属板或者散热板14上，代替焊锡构成的片材。
接下来通过复制，在半导体元件12的导体凸点21上供给例如熔剂，使导体凸点21位于布线基板3的腔11内的导体膜25上，进行半导体元件12的位置对准。在该状态下，通过回流使导体凸点21与导体膜20溶融接合。之后，通过清洗去除熔剂的残渣。
虽然省略了图示，但接下来将底层填料树脂注入至半导体元件12和腔11的内表面之间，然后固化。
接下来如图3所示，将作为导电材料17的焊锡构成的片材朝着半导体元件12的第1主面13侧的状态下将散热板14沿着半导体元件12的第1主面13配置。而且，一面将作为导电材料17的焊锡置于半导体元件12的第1主面13和散热板14之间，一面使溶融的焊锡如箭头28所示地导入至非贯穿孔16。此时，由于除了非贯穿孔16的毛细管现象，还有金属膜23的向上润湿现象的作用，作为导电材料17的焊锡可以迅速且以较高的填充性向孔16内导入。该工序可以使用例如回流炉进行。回流炉内的气氛较好为还原性气氛，温度选择为使作为导电材料17的焊锡充分溶融的温度。一般来讲，回流炉内的温度选择为比焊锡的熔点高30～50℃的温度，例如焊锡是Au20Sn焊锡时，温度较好选择为约320℃。
如上所述，作为导入至非贯穿孔16内的导电材料17的焊锡固化的时候，形成非贯穿孔16被焊锡填充状态的散热路径18，另外，散热板14成为通过作为该导电材料17的焊锡与半导体元件12接合的状态。
接下来如图1所示，在布线基板3的上表面上安装表面安装器件7，之后通过将金属覆盖物8安装在布线基板3，完成电子器件模块2。
图4是表示电子器件模块2、特别是半导体装置1的制造方法的其它例子，是与图3对应的图。图4中与图2或者图3所示的要素相当的要素标注了同样的参照标号，省略重复的说明。
图4所示的制造方法的特点是散热路径18的形成方法。即位于非贯穿孔16内导电材料17和位于半导体元件12及散热板14之间的导电材料17是由不同的工序供给的。换言之，在半导体元件12与散热板14接合前的阶段，半导体元件12的非贯穿孔16被导电材料17填充，之后如箭头29所示，散热板14与半导体元件12的第1主面13侧通过其余的导电材料17接合。
如上所述，作为填充非贯穿孔16的导电材料17，可以使用有流动性的溶融焊锡、金属糊料或者导电性粘结剂等较为有利。另外，也可以在非贯穿孔16内使金属电镀生长，通过薄膜处理来堆积金属膜，使非贯穿孔16被导电材料17填充。并且，也可以在非贯穿孔16内***另外准备的导电性材料构成的小片。使用其余的导电材料17将散热板14与半导体元件12接合时，可以使用焊锡、金属糊料或者导电性粘结剂等作为导电材料17。
以上，参照附图说明了本发明的实施形态，但可以有其它各种的变形例。
例如，设在半导体元件12的非贯穿孔16在图示的实施形态中是被导体膜20底面规定的，孔的底面也可以位于半导体元件12的厚度方向的中间部。
另外，参照图3说明的制造方法中，使用焊锡作为导电材料17，也可使用有流动性的金属糊料或者导电性粘结剂来代替焊锡。
另外如图1所示，在布线基板3的上表面上安装了表面安装器件7，但也可以例如用倒装芯片安装或者引线接合装备来使别的半导体元件加在表面安装器件7上或者代替表面安装器件7。另外也可以在布线基板3的上表面上装备表面安装器件7等器件。
另外在图1所示的电子器件模块2中，金属覆盖物8也可以置换为树脂涂层。
另外在布线基板3也可以再设置图示的腔11以外的腔。

Claims (6)

1.一种半导体装置，其特征在于，包括：
半导体元件；以及
由沿着所述半导体元件的第1主面配置的金属构成的散热板，
在所述半导体元件设有被非贯穿孔规定且在所述非贯穿孔填充导电材料形成的散热路径，所述非贯穿孔的开口位于所述第1主面侧，
所述散热板通过所述导电材料与所述半导体元件接合。
2.根据权利要求1所述的半导体装置，其特征在于，
所述导电材料由焊锡构成。
3.根据权利要求1所述的半导体装置，其特征在于，
还包括设在与所述半导体元件的所述第1主面相反的第2主面上的导体膜，
所述非贯穿孔的底面被所述导体膜规定。
4.一种电子器件模块，其特征在于，包括：
根据权利要求1至3的任意一项所述的半导体装置；以及
形成腔的布线基板，
在所述腔以所述散热板朝向外面的状态***述半导体装置。
5.一种半导体装置的制造方法，其特征在于，包括：
准备设有开口位于第1主面侧的非贯穿孔的半导体元件的工序；
准备为了形成散热路径而应该填充所述非贯穿孔的作为导电材料的焊锡的工序；
准备由应该沿着所述半导体元件的第1主面配置的金属构成的散热板的工序；以及
将所述散热板沿着所述半导体元件的所述第1主面配置，且一面将所述焊锡置于所述半导体元件的所述第1主面和所述散热板之间，一面将溶融的所述焊锡向所述非贯穿孔导入，据此形成使所述非贯穿孔被所述焊锡填充的所述散热路径，且通过所述焊锡使所述散热板与所述半导体元件为接合状态的工序。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在将所述溶融的焊锡导入非贯穿孔的导入工序之前，还包括在所述非贯穿孔的内表面及所述第1主面上形成金属膜的工序。
CN2007800188057A 2006-05-26 2007-03-07 半导体装置、电子器件模块及半导体装置的制造方法 Active CN101449373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP146120/2006 2006-05-26
JP2006146120 2006-05-26
PCT/JP2007/054407 WO2007138771A1 (ja) 2006-05-26 2007-03-07 半導体装置、電子部品モジュールおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101449373A true CN101449373A (zh) 2009-06-03
CN101449373B CN101449373B (zh) 2010-09-22

Family

ID=38778296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800188057A Active CN101449373B (zh) 2006-05-26 2007-03-07 半导体装置、电子器件模块及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7928559B2 (zh)
EP (1) EP2023387A4 (zh)
JP (1) JPWO2007138771A1 (zh)
CN (1) CN101449373B (zh)
WO (1) WO2007138771A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208374A (zh) * 2010-03-31 2011-10-05 香港应用科技研究院有限公司 半导体封装及其制造方法
CN110391196A (zh) * 2018-04-23 2019-10-29 株式会社村田制作所 半导体装置
CN114211081A (zh) * 2021-12-15 2022-03-22 航天科工防御技术研究试验中心 Sn基无铅多晶焊点的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110266671A1 (en) * 2010-05-03 2011-11-03 Samsung Electro-Mechanics Co., Ltd. Substrate for a semiconductor package and manufacturing method thereof
US9237648B2 (en) * 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
KR102565417B1 (ko) * 2019-08-21 2023-08-10 해성디에스 주식회사 임베디드 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4826070A (en) * 1987-10-05 1989-05-02 Menlo Industries, Inc. Die attachment process
JPH02244747A (ja) * 1989-03-17 1990-09-28 Fujitsu Ltd 半導体装置
JP3051319B2 (ja) * 1995-04-28 2000-06-12 シャープ株式会社 フィルムキャリア型半導体装置
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
US6225695B1 (en) * 1997-06-05 2001-05-01 Lsi Logic Corporation Grooved semiconductor die for flip-chip heat sink attachment
US6104062A (en) * 1998-06-30 2000-08-15 Intersil Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
JP2001044243A (ja) * 1999-07-29 2001-02-16 Tdk Corp フリップチップ実装構造
JP4438133B2 (ja) * 1999-08-19 2010-03-24 シャープ株式会社 ヘテロ接合型バイポーラトランジスタおよびその製造方法
JP4360577B2 (ja) 2000-03-29 2009-11-11 京セラ株式会社 半導体装置
CN1183588C (zh) * 2002-01-15 2005-01-05 威盛电子股份有限公司 球栅格阵列封装基板及其制造方法
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP2003258165A (ja) * 2002-03-05 2003-09-12 Toshiba Corp 半導体装置
US6984876B2 (en) * 2004-05-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device formed having a metal layer for conducting the device current and for high contrast marking and method thereof
US7112882B2 (en) * 2004-08-25 2006-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for heat dissipation of semiconductor integrated circuits
WO2006032219A1 (de) * 2004-09-23 2006-03-30 Technische Universität Braunschweig Carolo-Wilhelmina Integriertes schaltungsmodul und multichip-schaltungsmodul mit einem solchen integrierten schaltungsmodul
DE102005024945B4 (de) * 2005-05-31 2008-06-26 Infineon Technologies Austria Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208374A (zh) * 2010-03-31 2011-10-05 香港应用科技研究院有限公司 半导体封装及其制造方法
CN102208374B (zh) * 2010-03-31 2014-11-12 香港应用科技研究院有限公司 半导体封装及其制造方法
CN110391196A (zh) * 2018-04-23 2019-10-29 株式会社村田制作所 半导体装置
CN110391196B (zh) * 2018-04-23 2023-05-12 株式会社村田制作所 半导体装置
CN114211081A (zh) * 2021-12-15 2022-03-22 航天科工防御技术研究试验中心 Sn基无铅多晶焊点的制备方法

Also Published As

Publication number Publication date
WO2007138771A1 (ja) 2007-12-06
US20090072383A1 (en) 2009-03-19
EP2023387A1 (en) 2009-02-11
EP2023387A4 (en) 2010-04-14
CN101449373B (zh) 2010-09-22
US7928559B2 (en) 2011-04-19
JPWO2007138771A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
CN101449373B (zh) 半导体装置、电子器件模块及半导体装置的制造方法
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
CN100568489C (zh) 电路模块及其制造方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN101965617B (zh) 导电材料、导电膏、电路板以及半导体器件
US6236115B1 (en) High density integrated circuit packaging with chip stacking and via interconnections
CN101996902B (zh) 半导体器件的制造方法
JP3447961B2 (ja) 半導体装置の製造方法及び半導体製造装置
JPH098451A (ja) チップ実装回路カードを作製する方法
CN1426599A (zh) 在圆片面上形成集成电路封装的方法
JPH098447A (ja) チップ実装回路カード構造
CN107924878A (zh) 用于低温接合的结构和方法
US20100154211A1 (en) Method for manufacturing wiring board and method for manufacturing inkjet printhead substrate
US6596620B2 (en) BGA substrate via structure
CN101958298A (zh) 半导体器件及其制造方法
CN100378968C (zh) 电子装置
US8482110B2 (en) Electronic assemblies without solder and methods for their manufacture
EP0812015A1 (en) A heat dissipator for integrated circuits
KR101626536B1 (ko) 반도체 패키지 및 그 제조 방법
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
US20080166835A1 (en) Method of bonding a solder ball and a base plate and method of manufacturing packaging structure of using the same
JP2002057444A (ja) 配線基板
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
CN100452329C (zh) 可供形成预焊锡材料的半导体封装基板及其制法
CN102412241A (zh) 半导体芯片封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant