JPH02244747A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02244747A JPH02244747A JP1065617A JP6561789A JPH02244747A JP H02244747 A JPH02244747 A JP H02244747A JP 1065617 A JP1065617 A JP 1065617A JP 6561789 A JP6561789 A JP 6561789A JP H02244747 A JPH02244747 A JP H02244747A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- thermal resistance
- semiconductor
- heat resistance
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 239000000463 material Substances 0.000 claims abstract description 23
- 150000001875 compounds Chemical class 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052709 silver Inorganic materials 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 3
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
半導体チップを電極となる放熱板上に載置して下面に電
極を引き出す構造の半導体装置に関し。
極を引き出す構造の半導体装置に関し。
半導体チップ表面の熱源から放熱板までの熱抵抗を小さ
くして、放熱効果を高めることを目的とし。
くして、放熱効果を高めることを目的とし。
半導体チップを電極となる放熱板上に載置して下面に電
極を引き出す構造の半導体装置において。
極を引き出す構造の半導体装置において。
半導体チップの裏面に１個または複数個の穴を形成し、
この穴の中に、半導体チ・ノブを構成する半導体材料の
熱抵抗よりも小さい熱抵抗を存する低熱抵抗物質を充填
するように構成する。
この穴の中に、半導体チ・ノブを構成する半導体材料の
熱抵抗よりも小さい熱抵抗を存する低熱抵抗物質を充填
するように構成する。
［産業上の利用分野〕
本発明は、半導体装置、特に、半導体チ・ノブを電極と
なる放熱板上に載置して下面に電極を引き出す構造の半
導体装置に関する。
なる放熱板上に載置して下面に電極を引き出す構造の半
導体装置に関する。
第４図は、従来例を示す図である。
同図において、１１は半導体チップ、１２はＡｇペース
ト １３はリードフレームである。
ト １３はリードフレームである。
第４図に示すように、従来、ＩＣ，ＬＳＩ、ＶＬＳＩな
どの集積回路や個別半導体素子は、半導体チップ１１と
して、 Ａｇペースト１２などの接着剤によりリードフ
レーム１３などの電極兼放熱板となる部材の上に載置し
ていた。
どの集積回路や個別半導体素子は、半導体チップ１１と
して、 Ａｇペースト１２などの接着剤によりリードフ
レーム１３などの電極兼放熱板となる部材の上に載置し
ていた。
半導体チップ１１は、導電性であり９例えば。
接地電橋は、その下面から取り出される構造である。
そして、この状態で金属、セラミックス１樹脂などから
なるパンケージに封入する。さらに、放熱のために、パ
ッケージの表面あるいは裏面に放熱板が取り付けられる
。
なるパンケージに封入する。さらに、放熱のために、パ
ッケージの表面あるいは裏面に放熱板が取り付けられる
。
従来のように、パフケージの表面あるいは裏面に放熱板
を取り付ける方法は、パンケージ全体の寸法が大きくな
り１表面実装用など、１．＜、小さくすることを要求さ
れるパッケージには、不適当である。という問題があっ
た。
を取り付ける方法は、パンケージ全体の寸法が大きくな
り１表面実装用など、１．＜、小さくすることを要求さ
れるパッケージには、不適当である。という問題があっ
た。
本発明は４この問題点を解決するためになされたもので
あり、半導体チップ表面の熱源から放熱板までの熱抵抗
を小さくして１放熱効果を高めた半導体装置、特に５半
導体チップを電極となる放熱板上に載置して下面に電極
を取り出す構造の半導体装置を提供することを目的とす
る。
あり、半導体チップ表面の熱源から放熱板までの熱抵抗
を小さくして１放熱効果を高めた半導体装置、特に５半
導体チップを電極となる放熱板上に載置して下面に電極
を取り出す構造の半導体装置を提供することを目的とす
る。
上記の目的を達成するために１本発明に係る半導体装置
は、半導体チップを電極となる放熱板上に載置して下面
に電極を引き出す構造の半導体装置において、半導体チ
ップの裏面に１個または複数個の穴を形成し、この穴の
中に、半導体装ツブを構成する半導体材料の熱抵抗より
も小さい熱抵抗を有する低熱抵抗物質を充填するように
構成する。
は、半導体チップを電極となる放熱板上に載置して下面
に電極を引き出す構造の半導体装置において、半導体チ
ップの裏面に１個または複数個の穴を形成し、この穴の
中に、半導体装ツブを構成する半導体材料の熱抵抗より
も小さい熱抵抗を有する低熱抵抗物質を充填するように
構成する。
（作 用〕
第２図は従来例の熱抵抗図、第３図は本発明の熱抵抗図
である。
である。
以下、第２図および第３図を用いて、半導体チップ表面
のトランジスタや抵抗などの熱源からり−１フレームな
どの放熱板までのトータルの熱抵抗を示す計算式を従来
例および本発明について導く。
のトランジスタや抵抗などの熱源からり−１フレームな
どの放熱板までのトータルの熱抵抗を示す計算式を従来
例および本発明について導く。
（ａ）従来例のトータルの熱抵抗を示す計算式の導出第
２図に示すように、半導体チップ１１の熱抵抗をθｓ
、 Ａｇペースト１２の熱抵抗をθ１１．リードフレー
ム“１３の熱抵抗をθ、とする。
２図に示すように、半導体チップ１１の熱抵抗をθｓ
、 Ａｇペースト１２の熱抵抗をθ１１．リードフレー
ム“１３の熱抵抗をθ、とする。
θ、１ θＡ、およびθ、は直列接続されているから１
従来例のトータルの熱抵抗をθ、。、′とすると。
従来例のトータルの熱抵抗をθ、。、′とすると。
θ１゜、′＝θ、＋θ。十θ、 ・・・・・
・（１）と表すことができる。
・（１）と表すことができる。
（１））本発明のトータルの熱抵抗を示す計算式の導出
第３図に示すように、熱源６から低熱抵抗ｅＡ質３に至
る半導体チップ】の熱抵抗をθ５９．熱ａ６からＡｇペ
ースト４に至る半導体チップ１の熱抵抗をθ、２．低熱
抵抗＠ＩＪ賞の熱抵抗をθ、、Ａｇペーストの熱抵抗を
θ、９．リードフレーム５の熱抵抗をθ、とする。
第３図に示すように、熱源６から低熱抵抗ｅＡ質３に至
る半導体チップ】の熱抵抗をθ５９．熱ａ６からＡｇペ
ースト４に至る半導体チップ１の熱抵抗をθ、２．低熱
抵抗＠ＩＪ賞の熱抵抗をθ、、Ａｇペーストの熱抵抗を
θ、９．リードフレーム５の熱抵抗をθ、とする。
低熱抵抗物１ｔ′３が埋め込まれた半導体チップ１の熱
抵抗をθ。、ｔとすると。
抵抗をθ。、ｔとすると。
θ３１＋θ−〇ｓｚ
（θ３．十〇、） ・θ、２
と表すことができる。
したがって１本発明のトータルの熱抵抗をθ、。、とす
ると。
ると。
・・・・・・（２）
と表すことができる。
次に、従来例のトータルの熱抵抗と本発明のトータルの
熱抵抗とを比較する。
熱抵抗とを比較する。
（１）式および（２）式において、 Ａｇペーストの熱
抵抗θ４．およびリードフレームの熱抵抗θ、は等しい
ので、半導体チップの熱抵抗を比較する。
抵抗θ４．およびリードフレームの熱抵抗θ、は等しい
ので、半導体チップの熱抵抗を比較する。
（以下余白）
θ３ｔ０ｔ／θ。
（θ、１＋θ、）十〇。
θ８．＋θ。
（θ□十〇、）＋θ、２
（，°θ、２−θ、）
〈１
（°、°θ５ｉｌｏ）
、°、θＳｔｏ＄＜θ３
したがって。
θい、〈θｔ６＆
となり１本発明のトータルの熱抵抗の方が、従来例のト
ータルの熱抵抗よりも小さいことがわかる。
ータルの熱抵抗よりも小さいことがわかる。
すなわち１本発明のように、半導体チップの裏面に１個
または複数個の穴を形成し、この穴の中に、半導体チッ
プを構成する半導体材料の熱抵抗よりも小さい熱抵抗を
有する低熱抵抗物質を充填すると、熱源から放熱板にい
たるトータルの熱抵抗を小さくすることができる。
または複数個の穴を形成し、この穴の中に、半導体チッ
プを構成する半導体材料の熱抵抗よりも小さい熱抵抗を
有する低熱抵抗物質を充填すると、熱源から放熱板にい
たるトータルの熱抵抗を小さくすることができる。
第１図は９本発明の一実施例を示す図である。
同図において、１は半導体チップ、２は半導体チップの
裏ｌに形成された穴、３は穴２の中に充填された半導体
チップ１を構成する材料の熱抵抗よりも小さな熱抵抗を
有する低熱抵抗物質、４は接着剤としてのＡｇペースト
、５は放熱板としてのリードフレームである。
裏ｌに形成された穴、３は穴２の中に充填された半導体
チップ１を構成する材料の熱抵抗よりも小さな熱抵抗を
有する低熱抵抗物質、４は接着剤としてのＡｇペースト
、５は放熱板としてのリードフレームである。
半導体チップ１は、 Ｓｉ、化合物半導体などからなる
ＩＣ，ＬＳＩ、ＶＬＳＩなどの集積回路や個別半導体素
子である。
ＩＣ，ＬＳＩ、ＶＬＳＩなどの集積回路や個別半導体素
子である。
穴２は、半導体チップ１の裏面に、エツチングなどによ
り１個または複数個形成される。
り１個または複数個形成される。
低熱抵抗物ｆ３としては、半導体チップｌの材料がＳｔ
の場合、 Ａｕ、 Ａｇ、 Ｃｕ、 Ａ１などが選ばれ
る。
の場合、 Ａｕ、 Ａｇ、 Ｃｕ、 Ａ１などが選ばれ
る。
以下、具体的な数値を用いて、従来例のトータルの熱抵
抗と本実施例トータルの熱抵抗とを計算してみる。
抗と本実施例トータルの熱抵抗とを計算してみる。
条件を次のように定める。
従来例
半導体チップの材料 Ｓｔ
半導体チップの厚さ ４００．ｃｒｍ
Ａｇペーストの厚さ ４μｍ
リードフレームの ４２７０イ
材料
リードフレームの
厚さ
低熱抵抗物質の
材料
低熱抵抗物質の
厚さ
（ａ）従来例のトータルの熱抵抗の計算（１）式より。
２００μｍ ２００１１ｍ
本実施例
４００μｍ
４μｍ
４２７Ｏイ
４ｇ
００１１ｍ
０．８
４．０７
０．５６
一５００ｘ１０−’＋０．９８２ＸＩＯ−’＋３５７ｘ
ＩＱ” −８５８Ｘ １０−’ （’Ｃ／Ｗ） （ロ）本実施例のトータルの熱抵抗の計算・・・・・・
（３） ０．８ ４．１ ０．８ したがって。
ＩＱ” −８５８Ｘ １０−’ （’Ｃ／Ｗ） （ロ）本実施例のトータルの熱抵抗の計算・・・・・・
（３） ０．８ ４．１ ０．８ したがって。
（θ３．＋θ、）十θ、！
−０，０２２（’Ｃ／Ｗ）
となるから。
θ１゜％−２２０Ｘ１０−’＋０．９８２Ｘ１０−’＋
３５７Ｘ１０−’ −５８８Ｘ １０−’ （’Ｃ／Ｗ） ・・・−
（４）となる。
３５７Ｘ１０−’ −５８８Ｘ １０−’ （’Ｃ／Ｗ） ・・・−
（４）となる。
（３）の値と（４）の値とを比較すると１本実施例のト
ータルの熱抵抗の方が、従来例のトータルの熱抵抗より
も約り０％小さいことがわかる。
ータルの熱抵抗の方が、従来例のトータルの熱抵抗より
も約り０％小さいことがわかる。
本発明によれば、従来のようにパンケージの表面や裏面
に放熱板を取り付けなくとも、同等あるいはそれ以上の
放熱効果を得ることができる。
に放熱板を取り付けなくとも、同等あるいはそれ以上の
放熱効果を得ることができる。
第１図は本発明の一実施例を示す図。
第２図は従来例の熱抵抗図。
第３図は本発明の熱抵抗図。
第４図は従来例を示す図
である。
第１図において
に半導体チップ
２：穴
３：低熱抵抗物質
４：Ａ、ペースト
５；リードフレーム
本 φσ 明 ０− プし 才１ジ イタリ）ＩＪ１図
４″！、 １ミ イ」り
第 ４ 図
Claims (1)
- 【特許請求の範囲】 半導体チップ（１）を電極となる放熱板（５）上に載置
して下面に電極を引き出す構造の半導体装置において、 半導体チップ（１）の裏面に１個または複数個の穴（２
）を形成し、この穴（２）の中に、半導体チップ（１）
を構成する半導体材料の熱抵抗よりも小さい熱抵抗を有
する低熱抵抗物質（３）を充填した ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065617A JPH02244747A (ja) | 1989-03-17 | 1989-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1065617A JPH02244747A (ja) | 1989-03-17 | 1989-03-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02244747A true JPH02244747A (ja) | 1990-09-28 |
Family
ID=13292160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065617A Pending JPH02244747A (ja) | 1989-03-17 | 1989-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02244747A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007138771A1 (ja) * | 2006-05-26 | 2009-10-01 | 株式会社村田製作所 | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 |
-
1989
- 1989-03-17 JP JP1065617A patent/JPH02244747A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007138771A1 (ja) * | 2006-05-26 | 2009-10-01 | 株式会社村田製作所 | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW393744B (en) | A semicondutor packaging | |
| JPH0550134B2 (ja) | ||
| WO2020103745A1 (zh) | 芯片的封装结构 | |
| JP2001110926A (ja) | フリップチップパッケージ | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH02244747A (ja) | 半導体装置 | |
| JPS6297358A (ja) | 樹脂封止形半導体集積回路装置 | |
| JPS58130553A (ja) | 半導体装置 | |
| JP2590521B2 (ja) | チップキャリア | |
| JPS59219942A (ja) | チツプキヤリア | |
| JP3183064B2 (ja) | 半導体装置 | |
| JP2682200B2 (ja) | 半導体装置 | |
| JPH0864730A (ja) | 半導体集積回路装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPH07112029B2 (ja) | 電子部品冷却装置 | |
| JPS61137349A (ja) | 半導体装置 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
| JPH03276788A (ja) | 集積回路搭載用セラミックス基板 | |
| JPS6184043A (ja) | プラグインパツケ−ジ | |
| JP3378680B2 (ja) | 半導体パッケージ | |
| TWI234857B (en) | Structure of the ball-grid array packaged substrate with the heat sink layer containing function of grounding layer and manufacturing method of the same | |
| JPH01220889A (ja) | 電子装置 | |
| TWI243461B (en) | Heat sink |