CN101410996A - 发光元件的制造方法、化合物半导体晶圆及发光元件 - Google Patents

发光元件的制造方法、化合物半导体晶圆及发光元件 Download PDF

Info

Publication number
CN101410996A
CN101410996A CNA2007800111801A CN200780011180A CN101410996A CN 101410996 A CN101410996 A CN 101410996A CN A2007800111801 A CNA2007800111801 A CN A2007800111801A CN 200780011180 A CN200780011180 A CN 200780011180A CN 101410996 A CN101410996 A CN 101410996A
Authority
CN
China
Prior art keywords
layer
gap
growth
growing
low speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800111801A
Other languages
English (en)
Other versions
CN101410996B (zh
Inventor
久米史高
筱原政幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101410996A publication Critical patent/CN101410996A/zh
Application granted granted Critical
Publication of CN101410996B publication Critical patent/CN101410996B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光元件的制造方法，是在成长用单结晶基板1上，依次外延生长由Ⅲ－Ⅴ族化合物半导体所构成的发光层部24与电流扩散层7，其中，依次实施以有机金属气相成长法将发光层部24外延生长于成长用单结晶基板1上的有机金属气相成长步骤、以及以氢化物气相成长法将电流扩散层7外延生长于发光层部24上的氢化物气相成长步骤。然后，使电流扩散层7具有位于靠近发光层部24之侧的低速成长层7a、与连接该低速成长层7a的高速成长层7b，在氢化物气相成长步骤中，将低速成长层7a的成长速度设定为小于高速成长层7b的成长速度来成长。由此，使用氢化物气相成长法形成厚的电流扩散层时，可抑制凸起的产生。

Description

发光元件的制造方法、化合物半导体晶圆及发光元件
技术领域
本发明是关于一种发光元件的制造方法、化合物半导体晶圆及发光元件。
背景技术
(专利文献1)美国专利第5,008,718号公报
〔专利文献2〕日本特开平2004-128452号公报
发光层部由(AlxGa1-x)yIn1-yP固溶体(其中，0≤x≤1，0≤y≤1，以下亦记载成AlGaInP固溶体，或仅记载成AlGaInP)所形成的发光元件，是采用以能带间隙大于薄AlGaInP有源层的n型AlGaInP包覆层与p型AlGaInP包覆层，挟持该薄AlGaInP有源层成三明治状的双异质结构，由此而可实现高亮度的元件。
例如，以AlGaInP发光元件为例，是以在n型GaAs基板上形成异质的方式，依次积层n型GaAs缓冲层、n型AlGaInP包覆层、AlGaInP有源层、p型AlGaInP包覆层，以形成具有双异质结构的发光层部。对发光层部进行通电，则是透过元件表面所形成的金属电极。此处，由于金属电极为一遮光体，因此以例如仅覆盖在发光层部主表面之中央部的方式形成，而使光线从其周围非电极形成区域射出。
此时，由于尽可能缩小金属电极的面积，可使电极周围所形成的光亮区域面积变得较大，因此从提升光取出效率的观点来看是有利的。以往，虽尝试设计电极形状以在元件内有效增大电流使光取出量增加，但是也无法避免造成电极面积的增大，而因光亮面积的缩减，反而陷入光取出量受到限制的困境。又，为了使有源层内载子的发光再结合最佳化，包覆层之掺杂剂的载子浓度甚至导电率多少受到抑制，而造成在面内方向电流不易增大。此将导致电流密度集中在电极覆盖区域，光亮区域的实质光取出量降低。
因此，已知如下方法，即，在发光层部与电极之间，设置厚且具导电性的透光窗户层(电流扩散层)，由此使电流密度为最小的方法(专利文献1)。另外，也已知如下方法，即，为了有效率地形成电流扩散层，以有机金属气相成长法(Metal Organic Vapor Phase Epitaxy，以下亦称为MOVPE法)形成薄的发光层，另以氢化物气相成长法(Hydride Vapor Phase EpitaxialGrowth Method，以下亦称为HVPE法)来形成厚的电流扩散层之方法(专利文献2)。
发明内容
发明所解决的技术课题
然而，当使用氢化物气相成长法在高速下形成厚的电流扩散层时，则容易在电流扩散层的表面产生称为凸起(Hillock)的结晶缺陷。由于凸起具有凹凸形状，因此为了方便进行光微影步骤等，需要对电流扩散层的表面加以研磨，使其平坦化。因此会预先估计到研磨费用，将电流扩散层成长为越厚，效率将越差。又，若以高速形成电流扩散层，则会容易使得所制得之发光元件的顺向电压(Vf)增高。
本发明之目的，在于提供一种使用氢化物气相成长法形成厚的电流扩散层时，可抑制凸起产生的发光元件的制造方法、用于制造该发光元件的化合物半导体晶圆、及以该发光元件的制造方法所制得且可降低顺向电压的发光元件。
解决课题的方法及作用·效果
为了解决上述问题，本发明第一之发光元件的制造方法，是依次外延生长分别由III-V族化合物半导体所构成的发光层部与电流扩散层，其特征在于，依次实施以下两步骤：
有机金属气相成长步骤，是在该成长用单结晶基板上以有机金属气相成长法外延生长发光层部；
氢化物气相成长步骤，是在发光层部上以氢化物气相成长法外延生长电流扩散层；
且使电流扩散层成长为具有位于靠近发光层部侧的低速成长层与连接该低速成长层的高速成长层。
本发明的发光元件的制造方法，是使用有机金属气相成长法(MOVPE法)，在单结晶基板上成长例如由含有2种以上之III族元素的(AlxGa1-x)yIn1 -yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部(有机金属气相成长步骤)。另一方面，为了在面内方向充分扩大电流，需设定在一定厚度的电流扩散层，该电流扩散层使用氢化物气相成长法来形成较为有效(氢化物气相成长步骤)。HVPE法是在充满氢气的石英制反应炉内，通过与氯化氢反应，将低蒸气压的Ga(gallium)转换成容易气化的GaCl，以该GaCl作为媒介，使V族元素源气体与Ga反应，由此进行III-V族化合物半导体层的气相成长。相对于MOVPE法的约1μm/小时的层成长速度，HVPE法的层成长速度约20μm/小时，故若使用HVPE法，则可能得到比MOVPE法更快的层成长速度，由于也能以非常高的效率形成需要一定厚度的电流扩散层，因此比MOVPE法大幅度地抑制原材料费用。而且，HVPE法无须使用高价有机金属作为III族元素源，V族元素源(AsH3、PH3等)相对III族元素源的配合比例也可大幅度地减少(例如1/3左右)，因此在成本上是有利的。
但是，当为了达成电流扩散层的高速成长，高浓度供给GaCl时，则会容易产生凸起。因此，在氢化物气相成长步骤的初期阶段，抑制GaCl的供给浓度使其低速成长，先形成低速成长层。因此，即使在其后高速成长高速成长层，也能抑制凸起的发生。
如上所述，虽然当高浓度供给GaCl时容易产生凸起，但若降低GaCl的供给浓度时，却会容易产生凹洞(pit)。本发明的低速成长层，较佳为，以会产生凹洞程度的低速形成在其表面。此凹洞之大小，虽然在低速成长层形成结束时，以光学显微镜等可观察得到，但是若在其上形成高速成长层时，便不易从该高速成长层的表面观察。可通过适度调整高速成长层的成长速度，得到表面没有凸起或凹洞的电流扩散层。
当以高速成长层1/2以下的成长速度成长低速成长层时，则可更进一步确实抑制在高速成长层的表面产生凸起。但是如果低速成长层的成长速度小于高速成长层的1/5时，成长速度的控制将变得困难，因此较佳为以高速成长层之1/5以上的成长速度成长低速成长层。
以有机金属气相成长步骤，形成由包含2种以上之III族元素的(AlxGa1 -x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的上述发光层部时，若电流扩散层是由GaP所构成的话，由于GaP较AlGaInP具有更广的能带间隙，因此不容易发生光吸收现象。
但是，电流扩散层由GaP所构成，发光层部由AlGaInP所构成时，由于GaP与AlGaInP的晶格常数差大，因此若在发光层部上直接以HVPE法形成电流扩散层时，则有可能导致电流扩散层的结晶性降低、发光性能变差。因此，若与该发光层同样方式成长以有机金属气相成长法所形成的GaP接续层，作为连接发光层之层，然后，再以氢化物气相成长法成长GaP电流扩散层的话，则可提升电流扩散层的结晶性，进而得到发光特性良好的发光元件。此时，通过将GaP电流扩散层成长为GaP低速成长层与GaP高速成长层，积层包含接续层在内、成长方法不同的3层GaP层，可同时达成抑制凸起的发生与结晶性的提升。
即，较佳为以上述有机金属气相成长步骤，将GaP接续层形成在由包含2种以上之III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的上述发光层部上，然后以氢化物气相成长步骤，成长GaP低速成长层作为低速成长层并连接该GaP接续层，且成长GaP高速成长层作为高速成长层。
以HVPE法在高于800℃之温度下气相状态成长GaP层时，石英制的反应炉壁会因氢或氯化氢的原因受到侵蚀而使得硅易于游离出来，其中有一部份会以硅杂质的形式大量侵入GaP层的成长开始区域。又，若以未满700℃的温度气相成长GaP低速成长层时，则难以形成单结晶层。因此，当以HVPE法形成GaP低速成长层时，较佳为以700℃以上800℃以下的温度进行成长。
另一方面，当在电流扩散层的表面产生凸起时，较佳为以高于GaP低速成长层的温度成长GaP高速成长层。大量侵入的硅杂质，由于仅在GaP接续层与GaP低速成长层的界面(以HVPE法开始成长GaP层之区域)上实质性地被观察到，在GaP低速成长层与GaP高速成长层的界面则几乎没有观察到硅杂质的侵入，因此GaP高速成长层的气相成长亦可在高于800℃的温度下进行。
以MOVPE法成长发光层部时，若使用不具倾斜度的单结晶基板，则在发光层部内III族原子不会随机分布，而会产生原子排列不佳的规则化及分布的不均匀。产生这类规则化及不均匀的区域，由于与原本期待的能带间隙能量具有不同之值，结果使发光层部整体的能带间隙能量产生分布情形，导致发光光谱形状与中心波长的变动。然而，可通过赋予单结晶基板适当的倾斜度，大幅减少上述III族元素的规则化与不均匀，得到具有整齐发光光谱形状与中心波长的发光元件。又，当使用具有倾斜度之单结晶基板作为成长用单结晶基板，在最终所得到的电流扩散层表面几乎不会形成刻面(facet)，进而能得到平滑性良好的电流扩散层。
以(AlxGa1-x)yIn1-yP构成发光层部时，成长用单结晶基板可使用以<100>方向或<111>方向作为基准方向，具有相对该基准方向之倾斜度在10°以上20°以下之主轴的GaAs单结晶基板。若使用此类具有高角度倾斜度的GaAs单结晶，则可进一步提升使氢化物气相成长步骤最后所得之GaP电流扩散层表面平滑化的效果。若使用倾斜度在1°以上10°未满的单结晶基板，则在GaP电流扩散层的表面，虽然可以有效防止形成刻面之振幅小且相同的凹凸，但是也会大量残留振幅大的突起状结晶缺陷，而导致在打线工艺中出现错误侦测等不良情形。但是若使倾斜度在10°以上20°以下的大范围，则可有效抑制该突起状结晶缺陷的发生。
以上述方式，使成长用单结晶基板的倾斜度最适化，能够大幅减低HVPE法之电流扩散层的成长温度，而且可进一步提升电流扩散层的成长速度。但是，若成长速度变快，则由于容易产生凸起，因此较佳为低速成长形成GaP低速成长层后，再高速成长GaP高速成长层。其结果，具有以下优点，即，通过MOVPE可较高效率制得，难以在现实时间范围内成长的100μm以上的电流扩散层。但是，若电流扩散层的厚度超过250μm时，则所得到的基板弯曲度将变大容易造成龟裂，因此较佳为电流扩散层(在第二气相成长步骤中所形成)的形成厚度在250μm以下。
即，本发明第二之发光元件的制造方法，其特征在于，具有以下步骤：
有机金属气相成长步骤，是在以<100>方向为基准方向，具有倾斜度在10°以上20°以下之主轴的GaAs单结晶基板上，形成由包含2种以上之III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部、与GaP接续层；及
氢化物气相成长步骤，是在有机金属气相成长步骤后，成长GaP低速成长层连接GaP接续层，且接着以高于GaP低速成长层的速度成长GaP高速成长层；
从GaP接续层至该GaP高速成长层的厚度在100μm以上250μm以下。
GaP低速成长层的表面产生凹洞时，若GaP高速成长层太薄，则该GaP高速成长层的表面也会容易产生凹洞，因此较佳为将GaP高速成长层成长至100μm以上的厚度。
然后，可使用于以上述制造方法之本发明的化合物半导体晶圆，其特征在于：
在以<100>方向为基准方向，具有倾斜度在10°以上20°以下之主轴的GaAs单结晶基板上，依次积层由包含2种以上之III族元素的(AlxGa1- x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部、以有机金属气相成长法形成的GaP接续层、以氢化物气相成长法形成的GaP低速成长层、及以高于该GaP低速成长层之速度所成长的GaP高速成长层，从该GaP接续层至该GaP高速成长层的厚度在100μm以上250μm以下。
本发明的化合物半导体晶圆，由于是在以<100>方向为基准方向，具有倾斜度在10°以上20°以下之主轴的GaAs单结晶基板上，形成由包含2种以上之III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部，因此GaP电流扩散层的的表面平滑，且能抑制振幅大的突起状结晶缺陷，且依次积层以有机金属气相成长法形成的GaP接续层、以氢化物气相成长法形成的GaP低速成长层与GaP高速成长层，因此即使从GaP接续层至该GaP高速成长层的厚度在100μm以上250μm以下，亦可具有结晶性优异且凸起发生受到限制的GaP电流扩散层。此情形，较佳为在GaP低速成长层的表面形成有凹洞。又，GaP高速成长层的厚度较佳为在100μm以上。
另外，本发明的发光元件，其特征在于：依次积层由包含2种以上之III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部、以有机金属气相成长法形成的GaP接续层、及以氢化物气相成长法形成的GaP低速成长层与较以高于该GaP低速成长层之速度所成长的GaP高速成长层，从GaP接续层至GaP高速成长层的厚度在100μm以上250μm以下。通过使GaP低速成长层介于GaP接续层与GaP高速成长层之间，而可提升GaP接续层与GaP电流扩散层之界面附近的结晶性，又，也能降低GaP接续层与GaP电流扩散层之界面的侵入杂质浓度。其结果，可降低发光元件的顺向电压。
此时，较佳为使GaP低速成长层的厚度在5μm以上50μm以下。若GaP低速成长层的厚度未满5μm，则有可能会无法充分达成顺向电压降低效果。另一方面，即使将GaP低速成长层的厚度增厚超过50μm，也有可能使效果饱和，导致不必要的成本上升。
附图说明
图1是以积层构造显示本发明的发光元件一例的示意图。
图2是显示本发明的化合物半导体晶圆制造步骤的说明图。
图3是接续图2的说明图。
附图标记说明
1：GaAs单结晶基板             2：n型GaAs缓冲层
4：n型AlGaInP包覆层           5：AlGaInP有源层
6：p型AlGaInP包覆层           7：电流扩散层
7a：GaP低速成长层             7b：GaP高速成长层
7p：GaP接续层                 8：高浓度掺杂层
9：第一电极                   16：接合垫
17：电线                      20：第二电极
24：发光层部                  100：发光元件
200：化合物半导体晶圆
具体实施方式
以下，参照附图说明本发明的实施形态。
图1是显示可根据本发明的制造方法制造的发光元件100一例的概念图。发光元件100，是在做为成长用单结晶基板的n型GaAs单结晶基板(以下亦简称为基板)1的第一主表面上，形成发光层部24。该基板1，具有以<100>方向为基准方向，相对该基准方向的倾斜度在10°以上20°以下的主轴A(主轴A，亦可为以<111>方向为基准具有相同的倾斜度者)。形成n型GaAs缓冲层2使其与此基板1的第一主表面接触，然后在该缓冲层2上形成发光层部24。接着，在该发光层部24上，形成GaP接续层7p与电流扩散层7，在该电流扩散层7上，形成用以施加发光驱动电压于发光层部24的的第一电极9。又，在基板1的第二主表面侧，同样地全面形成第二电极20。第一电极9，是形成在第一主表面约略中央处，该第一电极9的周围区域即是发光层部24的光取出区域。又，在第一电极9的中央部，配置有由Au等所构成的接合垫16，用以接合电极电线17。
发光层部24，具有由p型包覆层6(由p型(AlzGa1-z)yIn1-yP(其中，x＜z≤1)所构成)与n型包覆层4(由n型(AlzGa1-z)yIn1-yP(其中，x＜z≤1))挟持有源层5(由无掺杂(AlxGa1-x)yIn1-yP(其中，0≤x≤0.55，0.45≤y≤0.55)固溶体所构成)的构造。图1的发光元件100，在第一电极9侧配置有p型AlGaInP包覆层6，在第二电极20侧则是配置有n型AlGaInP包覆层4。因此，通电极性在第一电极9侧为正。另，这里所谓的「无掺杂」，是指「不进行掺杂剂的积极添加」，并不排除在通常的制造步骤中，不可避免地含有混入的掺杂剂成分(例如以1013～1016/cm3左右为上限)。
电流扩散层7，是形成为以Zn为掺杂剂的p型GaP层。电流扩散层7的形成厚度，例如在100μm以上250μm以下。电流扩散层7，是依次积层由氢化物气相成长法所形成的GaP低速成长层7a与GaP高速成长层7b而成。GaP低速成长层7a的厚度，例如在5μm以上50μm以下，GaP高速成长层7b的厚度，例如在100μm以上。
在电流扩散层7包含形成第一电极9侧主表面的表层部，形成有高浓度掺杂层8(是因Zn的额外扩散(additionally diffuse)使得Zn含有浓度高于电流扩散层7内剩余的部分)(参照图3)。电流扩散层7的Zn载子浓度，在高浓度掺杂层8中，例如在2×1018/cm3以上5×1019/cm3以下，高浓度掺杂层8以外的部分，则在1×1017/cm3以上2×1018/cm3以下。然而，此高浓度掺杂层8是可省略的。另，各层中的掺杂剂含有浓度及H浓度，是通过二次离子质谱分析法(Secondary Ion Mass Spectrometry：SIMS)加以测量。又，载子浓度可通过周知的导电率测量来限定。
另，本实施形态，虽然以相同的化合物半导体(具体而言即GaP)形成GaP接续层7p、GaP低速成长层7a与GaP高速成长层7b，但是也可以彼此不同的化合物半导体来形成。例如，也可使第一层7p为GaAs1-aPa(能带间隙能量大于与发光层部之尖峰发光波长对应的光能量)、第二层7a与第三层7b为GaP。又，在GaP接续层7p、GaP低速成长层7a与GaP高速成长层7b，皆添加有p型掺杂剂。本实施形态虽然7p、7a、7b全部可采用Zn作为p型掺杂剂，但是由MOVPE所形成的第一层7p的掺杂剂，亦可为不易扩散于p型包覆层6侧的Mg及/或C，由HVPE所形成的第二层7a与第三层7b的掺杂剂亦可为Zn。
以下，说明附图1的发光元件100的制造方法。
首先，如附图2的步骤1所示，准备以<100>方向为基准方向，具有倾斜度在10°以上20°以下的主轴的GaAs单结晶基板1。然后，如步骤2所示，在该基板1的第一主表面，依次外延生长例如0.5μm的n型GaAs缓冲层2、发光层部24及p型GaP接续层7p(p型掺杂剂为Mg：从有机金属分子得到的C也可作为p型掺杂剂)，此发光层部是由(AlxGa1-x)yIn1-yP所形成的1μm的n型包覆层4(n型掺杂剂为Si)、0.6μm的有源层(无掺杂)5与1μm的p型包覆层6(有机金属气相成长步骤)。这些各层的外延生长，可由公知的MOVPE法来进行。作为Al、Ga、In(铟)、P(磷)各成分来源的原料气体，可使用以下物质：
Al来源气体：三甲铝(TMAI)、三乙铝(TEAI)等；
Ga来源气体：三甲基镓(TMGa)、三乙基镓(TEGa)等；
In来源气体：三甲基铟(TMIn)、三乙基铟(TEIn)等。
P来源气体：三甲基磷(TMP)、三乙基磷(TEP)、膦(PH3)等
前进至附图3的步骤3，以HVPE法使p型GaP低速成长层7a与GaP高速成长层7b成长于p型GaP接续层7p的正上方(氢化物气相成长步骤)。GaP低速成长层7a的成长速度，低于GaP高速成长层7b的成长速度。更具体而言，是以GaP高速成长层7b之1/10以上1/2以下的成长速度来形成GaP低速成长层7a。GaP低速成长层7a，由于以相当低的速度形成，因此可以比通常更大的幅度抑制原料的供给量，在成长后的层表面可观察的到凹洞。通常，虽然不会将基板1从氢化物气相成长装置取出，但是一旦将基板1从氢化物气相成长装置中取出的话，则可在GaP低速成长层7a与GaP高速成长层7b之间，观察到此凹洞。
GaP低速成长层7a，是在700℃以上800℃以下的温度下成长。另一方面，通过以高于GaP低速成长层7a的温度，来成长GaP高速成长层7b，可易于确保更高的成长速度。以此方式，可得到从GaP接续层7p至GaP高速成长层7b的厚度在100μm以上250mμm以下、GaP低速成长层7a的厚度在5μm以上50mμm以下、GaP高速成长层7b的厚度在100μm以上，且具有凸起与凹洞之发生受到抑制之面状态的化合物半导体晶圆200。
GaP高速成长层7b的成长结束后，前进至步骤4，将化合物半导体晶圆200移至别的容器，一边以例如650℃～750℃(例如700℃)加热，一边流通V族元素化合物(Zn3As2、Zn3P2等)的蒸气，进行真空扩散。于是，Zn成分会额外扩散至GaP高速成长层7b的电极形成侧部分，形成高浓度掺杂层8。
若以上的步骤结束，以真空蒸镀法形成第一电极9与第二电极20，并且在第一电极9上配置接合垫16，在适当温度下实施固定电极用的烘烤。然后，通过将第二电极20以Ag胶等导电胶固定在兼作为支持体的端子电极(未图标)，并以横跨的形态将Au制的电线17接合在接合垫16与其它的端子电极，进一步形成树脂模后，可制得发光元件100。
另，也可省略GaP接续层7p。又，以蚀刻或研磨去除发光层部24第二主表面侧的GaAs单结晶基板1(例如图3之步骤3之后)，再贴合GaP等透明导电性基板也可。又，也可成长与第一主表面侧相同的电流扩散层(及接续层)，来代替贴合透明导电性基板。此成长步骤，可以采用与上述第一主表面侧相同的步骤。
(实施例1)
以各层成为以下之厚度的方式，形成附图3所示的化合物半导体晶圆200。又，GaAs单结晶基板，是使用以<100>方向为基准方向，将相对于该基准方向的倾斜度设定为约15°。n型AlGaInP包覆层4、AlGaInP有源层5、p型AlGaInP包覆层6、GaP接续层7p是使用MOVPE装置形成(有机金属气相成长步骤)，GaP低速成长层7a与GaP高速成长层7b则是使用氢化物气相成长装置在大约760℃的氢环境气氛中形成(氢化物气相成长步骤)，得到化合物半导体晶圆200。GaP低速成长层7a，以约6μm/小时的成长速度形成，而GaP高速成长层7b则是以约20μm/小时的成长速度形成。另，各层的厚度如以下所示。
·n型AlGaInP包覆层4＝1μm；
·AlGaInP有源层5＝0.6μm(发光波长650nm)；
·p型AlGaInP包覆层6＝1μm；
·GaP接续层7p＝3μm；
·GaP低速成长层7a＝10μm；
·GaP高速成长层7b＝150μm；
在萤光灯下，目视观察以上述条件所制得之化合物半导体晶圆200的主表面，即GaP高速成长层7b的主表面，并没有发现凸起。
(实施例2)
通过除了使GaP低速成长层7a为2μm外，其它条件皆与实施例1相同，同样实施有机金属气相成长步骤与氢化物气相成长步骤，制得化合物半导体晶圆。在萤光灯下，目视观察所制得之GaP电流扩散层的主表面，并没有发现凸起。又，于20mA时的顺向电压Vf，比实施例1约高1％。
(比较例1)
除了不形成GaP低速成长层7a外，以与实施例1相同的条件，制得施加过有机金属气相成长步骤与氢化物气相成长步骤的化合物半导体晶圆。在萤光灯下，目视观察所制得之GaP电流扩散层的主表面，发现整面皆产生凸起。又，在20mA时的顺向电压Vf，比实施例1约高1％。

Claims (13)

1、一种发光元件的制造方法，是在成长用单结晶基板上，依次外延生长分别由III-V族化合物半导体所形成的发光层部与电流扩散层，其特征在于，依次实施以下两步骤：
有机金属气相成长步骤，是在该成长用单结晶基板上以有机金属气相成长法外延生长上述发光层部；
氢化物气相成长步骤，是在该发光层部上以氢化物气相成长法外延生长上述电流扩散层；
且使该电流扩散层成长为具有位于靠近该发光层部之侧的低速成长层与连接该低速成长层的高速成长层。
2、根据权利要求1所述的发光元件的制造方法，其中，以在上述低速成长层表面产生凹洞程度的低速来形成该低速成长层。
3、根据权利要求1或2所述的发光元件的制造方法，其中，以该高速成长层的1/10以上1/2以下的成长速度来成长上述低速成长层。
4、根据权利要求1～3的任一项所述的发光元件的制造方法，其中，在该有机金属气相成长步骤，将GaP接续层形成在由包含2种以上之III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的上述发光层部上，在该氢化物气相成长步骤，成长GaP低速成长层作为该低速成长层连接该GaP接续层，之后，成长GaP高速成长层作为上述高速成长层。
5、根据权利要求4所述的发光元件的制造方法，其中，以700℃以上800℃以下的温度成长该GaP低速成长层。
6、根据权利要求4或5所述的发光元件的制造方法，其中，以高于上述GaP低速成长层的温度成长上述GaP高速成长层。
7、一种发光元件的制造方法，其特征在于，具有以下步骤：
有机金属气相成长步骤，是在以<100>方向为基准方向，具有倾斜度在10°以上20°以下之主轴的GaAs单结晶基板上，形成由包含2种以上的III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部、与GaP接续层；及
氢化物气相成长步骤，是在上述有机金属气相成长步骤后，连接上述GaP接续层，从而成长GaP低速成长层，且接着以高于上述GaP低速成长层的速度成长GaP高速成长层；
从上述GaP接续层至上述GaP高速成长层的厚度在100μm以上250μm以下。
8、根据权利要求7所述的发光元件的制造方法，其中，将上述GaP高速成长层成长至100μm以上的厚度。
9、一种化合物半导体晶圆，其特征在于：
在以<100>方向为基准方向，具有倾斜度在10°以上20°以下的主轴的GaAs单结晶基板上，依次积层由包含2种以上之III族元素的(AlxGa1-x)yIn1- yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部、以有机金属气相成长法形成的GaP接续层、以氢化物气相成长法形成的GaP低速成长层、及以高于该GaP低速成长层的速度所成长的GaP高速成长层，从上述GaP接续层至上述GaP高速成长层的厚度在100μm以上250μm以下。
10、根据权利要求9所述的化合物半导体晶圆，其中，在上述GaP低速成长层的表面形成有凹洞。
11、根据权利要求9或10所述的化合物半导体晶圆，其中，上述GaP高速成长层的厚度在100μm以上。
12、一种发光元件，其特征在于：
其由依次积层由包含2种以上之III族元素的(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0＜y≤1)所构成的发光层部、以有机金属气相成长法形成的GaP接续层、以氢化物气相成长法形成的GaP低速成长层、及以高于该GaP低速成长层的速度所成长的GaP高速成长层而构成，从上述GaP接续层至上述GaP高速成长层的厚度在100μm以上250μm以下。
13、根据权利要求12所述的发光元件，其中，上述GaP低速成长层的厚度在5μm以上50μm以下。
CN2007800111801A 2006-03-31 2007-03-19 发光元件的制造方法、化合物半导体晶圆及发光元件 Expired - Fee Related CN101410996B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP099231/2006 2006-03-31
JP2006099231 2006-03-31
PCT/JP2007/055476 WO2007114033A1 (ja) 2006-03-31 2007-03-19 発光素子の製造方法、化合物半導体ウェーハ及び発光素子

Publications (2)

Publication Number Publication Date
CN101410996A true CN101410996A (zh) 2009-04-15
CN101410996B CN101410996B (zh) 2010-12-29

Family

ID=38563303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800111801A Expired - Fee Related CN101410996B (zh) 2006-03-31 2007-03-19 发光元件的制造方法、化合物半导体晶圆及发光元件

Country Status (7)

Country Link
US (1) US7867803B2 (zh)
EP (1) EP2009706B1 (zh)
JP (1) JP4873381B2 (zh)
KR (1) KR101288064B1 (zh)
CN (1) CN101410996B (zh)
TW (1) TWI389338B (zh)
WO (1) WO2007114033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809769B (zh) * 2007-10-10 2011-12-14 信越半导体株式会社 化合物半导体外延晶片及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5240658B2 (ja) * 2008-10-31 2013-07-17 信越半導体株式会社 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
JP5398892B2 (ja) * 2012-09-14 2014-01-29 株式会社東芝 半導体発光素子
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) * 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
WO1999023693A1 (en) * 1997-10-30 1999-05-14 Sumitomo Electric Industries, Ltd. GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
US6777257B2 (en) * 2002-05-17 2004-08-17 Shin-Etsu Handotai Co., Ltd. Method of fabricating a light emitting device and light emitting device
JP4061497B2 (ja) * 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4061498B2 (ja) * 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4061496B2 (ja) * 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4061499B2 (ja) * 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2004128452A (ja) 2002-07-31 2004-04-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
JP4341623B2 (ja) * 2003-10-16 2009-10-07 信越半導体株式会社 発光素子及びその製造方法
JP2006099231A (ja) 2004-09-28 2006-04-13 Casio Comput Co Ltd 情報表示制御装置、サーバ及びプログラム
JP2005150772A (ja) * 2005-02-02 2005-06-09 Sharp Corp 半導体発光素子および製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101809769B (zh) * 2007-10-10 2011-12-14 信越半导体株式会社 化合物半导体外延晶片及其制造方法

Also Published As

Publication number Publication date
EP2009706A4 (en) 2013-01-23
WO2007114033A1 (ja) 2007-10-11
JPWO2007114033A1 (ja) 2009-08-13
US7867803B2 (en) 2011-01-11
JP4873381B2 (ja) 2012-02-08
KR101288064B1 (ko) 2013-07-22
CN101410996B (zh) 2010-12-29
EP2009706A1 (en) 2008-12-31
US20090302335A1 (en) 2009-12-10
TWI389338B (zh) 2013-03-11
TW200805709A (en) 2008-01-16
EP2009706B1 (en) 2015-12-30
KR20090018778A (ko) 2009-02-23

Similar Documents

Publication Publication Date Title
CN102017082B (zh) Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
KR101066135B1 (ko) Ⅲ족 질화물 화합물 반도체 적층 구조체
EP2071053B1 (en) Filming method for iii-group nitride semiconductor laminated structure
JP4743661B2 (ja) 発光素子の製造方法及び発光素子
CN101410996B (zh) 发光元件的制造方法、化合物半导体晶圆及发光元件
CN101578715A (zh) Ⅲ族氮化物化合物半导体元件及其制造方法、ⅲ族氮化物化合物半导体发光元件及其制造方法和灯
JPH0936427A (ja) 半導体装置及びその製造方法
CN101809769B (zh) 化合物半导体外延晶片及其制造方法
JP4978577B2 (ja) 発光素子の製造方法
CN101517759A (zh) Ⅲ族氮化物化合物半导体发光元件的制造方法以及ⅲ族氮化物化合物半导体发光元件和灯
TWI446574B (zh) A compound semiconductor substrate, a light-emitting element using the same, and a method for producing a compound semiconductor substrate
US8003421B2 (en) Method for manufacturing compound semiconductor substrate, compound semiconductor substrate and light emitting device
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
JP4145108B2 (ja) ＧａＮＰ結晶の成長方法
JP5046182B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
JP5582066B2 (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
CN101542756A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件和灯
CN102610705A (zh) 氮化镓基板的制作方法
JP2005197346A (ja) ＧａＮＡｓ結晶の成長方法及びＧａＮＡｓ結晶並びにＧａＮＡｓ結晶を備えた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101229

Termination date: 20170319

CF01 Termination of patent right due to non-payment of annual fee