TWI389338B - A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element - Google Patents

A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element Download PDF

Info

Publication number
TWI389338B
TWI389338B TW096109633A TW96109633A TWI389338B TW I389338 B TWI389338 B TW I389338B TW 096109633 A TW096109633 A TW 096109633A TW 96109633 A TW96109633 A TW 96109633A TW I389338 B TWI389338 B TW I389338B
Authority
TW
Taiwan
Prior art keywords
layer
gap
light
growth
speed
Prior art date
Application number
TW096109633A
Other languages
English (en)
Other versions
TW200805709A (en
Inventor
Fumitaka Kume
Masayuki Shinohara
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW200805709A publication Critical patent/TW200805709A/zh
Application granted granted Critical
Publication of TWI389338B publication Critical patent/TWI389338B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Description

發光元件之製造方法、化合物半導體晶圓及發光元件
本發明關於一種發光元件之製造方法、化合物半導體晶圓及發光元件。
〔專利文獻1〕美國專利第5,008,718號公報〔專利文獻2〕日本特開平2004－128452號公報
發光層部由(Alx Ga1－x )y In1－y P混晶(其中，0≦x≦1，0≦y≦1，以下亦記載成AlGaInP混晶，或僅記載成AlGaInP)所形成的發光元件，係採用以能帶間隙大於薄AlGaInP活性層的n型AlGaInP包覆層與p型AlGaInP包覆層，挾持該薄AlGaInP活性層成三明治狀的雙異質結構，藉此而可實現高亮度之元件。
例如，舉AlGaInP發光元件為例，係以在n型GaAs基板上形成異質的方式，依序積層n型GaAs緩衝層、n型AlGaInP包覆層、AlGaInP活性層、p型AlGaInP包覆層，以形成具有雙異質結構的發光層部。對發光層部進行通電，則是透過元件表面所形成的金屬電極。此處，由於金屬電極為一遮光體，因此以例如僅覆蓋在發光層部主表面之中央部的方式形成，而使光線從其周圍非電極形成區域射出。
此時，由於儘可能縮小金屬電極的面積，可使電極周圍所形成的光亮區域面積變得較大，因此從提升光取出效率的觀點來看是有利的。以往，雖嘗試設計電極形狀以在元件內有效增大電流使光取出量增加，但是亦無法避免造成電極面積的增大，而因光亮面積的縮減，反而陷入光取出量受到限制的困境。又，為了使活性層內載子的發光再結合最佳化，包覆層之摻雜劑的載子濃度甚至導電率多少受到抑制，而造成在面內方向電流不易增大。此將導致電流密度集中在電極覆蓋區域，光亮區域之實質光取出量降低。
因此，已知有在發光層部與電極之間，設置厚且具導電性的透光窗戶層(電流擴散層)，藉此使電流密度為最小的方法(專利文獻1)。又，已知有為了有效率地形成電流擴散層，以有機金屬氣相成長法(Metal Organic Vapor Phase Epitaxy，以下亦稱為MOVPE法)形成薄的發光層，另以氫化物氣相成長法(Hydride Vapor Phase Epitaxial Growth Method，以下亦稱為HVPE法)來形成厚的電流擴散層之方法(專利文獻2)。
然而，當使用氫化物氣相成長法在高速下形成厚的電流擴散層時，則容易在電流擴散層的表面產生稱為凸起(Hillock)的結晶缺陷。由於凸起具有凹凸形狀，因此為了方便進行光微影步驟等，需要對電流擴散層的表面加以研磨，使其平坦化。故亦會預先估計研磨費用，將電流擴散層成長為越厚，效率將越差。又，若以高速形成電流擴散層，則亦會容易使得所製得之發光元件的順向電壓(Vf)增高。
本發明之目的，在於提供一種使用氫化物氣相成長法形成厚的電流擴散層時，可抑制凸起產生之發光元件之製造方法、用於製造該發光元件之化合物半導體晶圓、及以該發光元件之製造方法所製得且可降低順向電壓之發光元件。
為了解決上述問題，本發明第一之發光元件之製造方法，係依序磊晶成長分別由Ⅲ－V族化合物半導體所構成的發光層部與電流擴散層，其特徵在於，依序實施以下兩步驟：有機金屬氣相成長步驟，係在該成長用單結晶基板上以有機金屬氣相成長法磊晶成長發光層部；及氫化物氣相成長步驟，係在發光層部上以氫化物氣相成長法磊晶成長電流擴散層；且使電流擴散層成長為具有位於靠近發光層部側的低速成長層與連接該低速成長層的高速成長層。
本發明之發光元件之製造方法，係使用有機金屬氣相成長法(MOVPE法)，在單結晶基板上成長例如由含有2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0≦y≦1)所構成的發光層部(有機金屬氣相成長步驟)。另一方面，為了在面內方向充分擴大電流，需設定在一定厚度的電流擴散層，則使用氫化物氣相成長法來形成較為有效率(氫化物氣相成長步驟)。HVPE法是在充滿氫氣的石英製反應爐內，藉由與氯化氫反應，將低蒸氣壓的Ga(gallium)轉換成容易氣化的GaCl，以該GaCl作為媒介，使V族元素源氣體與Ga反應，藉此進行Ⅲ－V族化合物半導體層之氣相成長。相較於MOVPE法約1μ m/小時的層成長速度，HVPE法之層成長速度約20μ m/小時，故若使用HVPE法，則可能得到比MOVPE法更快的層成長速度，由於亦能以非常高的效率形成需要一定厚度的電流擴散層，因此能比MOVPE法大幅抑制原材料費用。而且，HVPE法無須使用高價有機金屬作為Ⅲ族元素源，V族元素源(AsH3 、PH3 等)相對Ⅲ族元素源的配合比例亦可大幅減少(例如1/3左右)，因此在成本上是有利的。
惟，當為了達成電流擴散層的高速成長，高濃度供給GaCl時，則會容易產生凸起。因此，在氫化物氣相成長步驟的初期階段，抑制GaCl的供給濃度使其低速成長，先形成低速成長層。如此一來，即使其後高速成長高速成長層，也能抑制凸起的發生。
如上所述，雖然當高濃度供給GaCl時容易產生凸起，但若降低GaCl的供給濃度時，卻會容易產生凹洞(pit)。本發明之低速成長層，較佳為，以會產生凹洞程度的低速形成在其表面。此凹洞之大小，雖然在低速成長層形成結束時，以光學顯微鏡等可觀察得到，但是若在其上形成高速成長層時，便不易從該高速成長層的表面觀察。可藉由適度調整高速成長層的成長速度，得到表面沒有凸起或凹洞的電流擴散層。
當以高速成長層1/2以下的成長速度成長低速成長層時，則可更進一步確實抑制在高速成長層的表面產生凸起。但是如果低速成長層的成長速度小於高速成長層的1/5時，成長速度的控制將變得困難，因此較佳為以高速成長層之1/5以上的成長速度成長低速成長層。
以有機金屬氣相成長步驟，形成由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0≦y≦1)所構成的上述發光層部時，若電流擴散層是由GaP所構成的話，由於GaP較AlGaInP具有更廣的能帶間隙，因此不容易發生光吸收現象。
但是，電流擴散層由GaP所構成，發光層部由AlGaInP所構成時，由於GaP與AlGaInP的晶格常數差大，因此若在發光層部上直接以HVPE法形成電流擴散層時，則有可能導致電流擴散層的結晶性降低、發光性能變差。因此，若與該發光層同樣方式成長以有機金屬氣相成長法所形成的GaP接續層，作為連接發光層之層，然後，再以氫化物氣相成長法成長GaP電流擴散層的話，則可提升電流擴散層之結晶性，進而得到發光特性良好之發光元件。此時，藉由將GaP電流擴散層成長為GaP低速成長層與GaP高速成長層，積層包含接續層在內、成長方法不同的3層GaP層，可同時達成抑制凸起的發生與結晶性的提升。
亦即，較佳為以上述有機金屬氣相成長步驟，將GaP接續層形成在由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的上述發光層部上，然後以氫化物氣相成長步驟，成長GaP低速成長層作為低速成長層並連接該GaP接續層，且成長GaP高速成長層作為高速成長層。
以HVPE法在高於800℃之溫度下氣相狀態成長GaP層時，石英製的反應爐壁會因氫或氯化氫的關係受到侵蝕而使得矽易於游離出來，其中有一部份會以矽雜質的形式大量侵入GaP層的成長開始區域。又，若以未滿700℃的溫度氣相成長GaP低速成長層時，則難以形成單結晶層。因此，當以HVPE法形成GaP低速成長層時，較佳為以700℃以上800℃以下的溫度進行成長。
另一方面，當在電流擴散層的表面產生凸起時，較佳為以高於GaP低速成長層的溫度成長GaP高速成長層。大量侵入的矽雜質，由於僅在GaP接續層與GaP低速成長層的界面(以HVPE法開始成長GaP層之區域)實質被觀察到，在GaP低速成長層與GaP高速成長層的界面則幾乎沒有觀察到矽雜質的侵入，因此GaP高速成長層的氣相成長亦可在高於800℃的溫度下進行。
以MOVPE法成長發光層部時，若使用不具傾斜度的單結晶基板，則在發光層部內Ⅲ族原子不會恣意分布，而會產生原子排列不佳的規則化及分布的不均勻。產生這類規則化及不均勻的區域，由於與原本期待的能帶間隙能量具有不同之值，結果使發光層部整體的能帶間隙能量產生分佈情形，導致發光光譜形狀與中心波長的變動。然而，可藉由賦予單結晶基板適當的傾斜度，大幅減少上述Ⅲ族元素的規則化與不均勻，得到具有整齊發光光譜形狀與中心波長的發光元件。又，當使用具有傾斜度之單結晶基板作為成長用單結晶基板，在最終所得到的電流擴散層表面幾乎不會形成刻面(facet)，進而能得到平滑性良好的電流擴散層。
以(Alx Ga1－x )y In1－y P構成發光層部時，成長用單結晶基板可使用以<100>方向或<111>方向作為基準方向，具有相對該基準方向之傾斜度在10°以上20°以下之主軸的GaAs單結晶基板。若使用此類具有高角度傾斜度的GaAs單結晶，則可進一步提升使氫化物氣相成長步驟最後所得之GaP電流擴散層表面平滑化的效果。若使用傾斜度在1°以上10°未滿的單結晶基板，則在GaP電流擴散層的表面，雖然可以有效防止形成刻面之振幅小且相同的凹凸，但是亦會大量殘留振幅大的突起狀結晶缺陷，而導致在打線製程中出現錯誤偵測等不良情形。但是若使傾斜度在10°以上20°以下的大範圍，則可有效抑制該突起狀結晶缺陷的發生。
以上述方式，使成長用單結晶基板的傾斜度最適化，能夠大幅減低HVPE法之電流擴散層的成長溫度，而且可進一步提升電流擴散層的成長速度。惟，若成長速度變快，則由於容易產生凸起，因此較佳為低速成長形成GaP低速成長層後，再高速成長GaP高速成長層。其結果，具有可較高效率製得即使藉MOVPE，亦難以在現實時間範圍內成長之100μ m以上之電流擴散層的優點。惟，若電流擴散層的厚度超過250μ m時，則所得到的基板彎曲度將變大容易造成龜裂，因此較佳為電流擴散層(在第二氣相成長步驟中所形成)的形成厚度在250μ m以下。
亦即，本發明第二之發光元件之製造方法，其特徵在於，具有以下步驟：有機金屬氣相成長步驟，係在以<100>方向為基準方向，具有傾斜度在10°以上20°以下之主軸的GaAs單結晶基板上，形成由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部、與GaP接續層；及氫化物氣相成長步驟，係在有機金屬氣相成長步驟後，成長GaP低速成長層連接GaP接續層，且接著以高於GaP低速成長層的速度成長GaP高速成長層；從GaP接續層至該GaP高速成長層的厚度在100μ m以上250μ m以下。
GaP低速成長層的表面產生凹洞時，若GaP高速成長層太薄，則該GaP高速成長層的表面也會容易產生凹洞，因此較佳為將GaP高速成長層成長至100μ m以上的厚度。
然後，可使用於以上述製造方法之本發明之化合物半導體晶圓，其特徵在於：係在以<100>方向為基準方向，具有傾斜度在10°以上20°以下之主軸的GaAs單結晶基板上，依序積層由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部、以有機金屬氣相成長法形成的GaP接續層、以氫化物氣相成長法形成的GaP低速成長層、及以高於該GaP低速成長層之速度所成長的GaP高速成長層，從該GaP接續層至該GaP高速成長層的厚度在100μ m以上250μ m以下。
本發明之化合物半導體晶圓，由於係在以<100>方向為基準方向，具有傾斜度在10°以上20°以下之主軸的GaAs單結晶基板上，形成由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部，因此GaP電流擴散層的的表面平滑，且能抑制振幅大的突起狀結晶缺陷，且依序積層以有機金屬氣相成長法形成的GaP接續層、以氫化物氣相成長法形成的GaP低速成長層與GaP高速成長層，因此即使從GaP接續層至該GaP高速成長層的厚度在100μ m以上250μ m以下，亦可具有結晶性優異且凸起發生受到限制的GaP電流擴散層。此情形，較佳為在GaP低速成長層的表面形成有凹洞。又，GaP高速成長層的厚度較佳為在100μ m以上。
又，本發明之發光元件，其特徵在於：依序積層由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部、以有機金屬氣相成長法形成的GaP接續層、及以氫化物氣相成長法形成的GaP低速成長層與較以高於該GaP低速成長層之速度所成長的GaP高速成長層，從GaP接續層至GaP高速成長層的厚度在100μ m以上250μ m以下。藉由使GaP低速成長層介於GaP接續層與GaP高速成長層之間，而可提升GaP接續層與GaP電流擴散層之界面附近的結晶性，又，亦能降低GaP接續層與GaP電流擴散層之界面的侵入雜質濃度。其結果，可降低發光元件的順向電壓。
此時，較佳為使GaP低速成長層的厚度在5μ m以上50μ m以下。若GaP低速成長層的厚度未滿5μ m，則有可能會無法充分達成順向電壓降低效果。另一方面，即使將GaP低速成長層的厚度增厚超過50μ m，亦有可能使效果飽和，導致不必要的成本上升。
以下，參照圖示說明本發明之實施形態。
圖1係顯示可根據本發明之製造方法製造的發光元件100一例的概念圖。發光元件100，係在做為成長用單結晶基板的n型GaAs單結晶基板(以下亦簡稱為基板)1的第一主表面上，形成發光層部24。該基板1，具有以<100>方向為基準方向，相對該基準方向之傾斜度在10°以上20°以下的主軸A(主軸A，亦可為以<111>方向為基準具有相同的傾斜度者)。形成n型GaAs緩衝層2使其與此基板1的第一主表面接觸，然後在該緩衝層2上形成發光層部24。接著，在該發光層部24上，形成GaP接續層7p與電流擴散層7，在該電流擴散層7上，形成用以施加發光驅動電壓於發光層部24的的第一電極9。又，在基板1的第二主表面側，同樣地全面形成第二電極20。第一電極9，係形成在第一主表面約略中央處，該第一電極9的周圍區域即是發光層部24的光取出區域。又，在第一電極9的中央部，配置有由Au等所構成的接合墊16，用以接合電極電線17。
發光層部24，具有由p型包覆層6(由p型(Alz Ga1－z )y In1－y P(其中，x<z≦1)所構成)與n型包覆層4(由n型(Alz Ga1－z )y In1－y P(其中，x<z≦1))挾持活性層5(由無摻雜(Alx Ga1－x )y In1－y P(其中，0≦x≦0.55，0.45≦y≦0.55)混晶所構成)的構造。圖1的發光元件100，在第一電極9側配置有p型AlGaInP包覆層6，在第二電極20側則是配置有n型AlGaInP包覆層4。因此，通電極性在第一電極9側為正。另，這裡所謂的「無摻雜」，係指「不進行摻雜劑之積極添加」之意，並非亦排除在通常的製造步驟上，不可避免地含有混入的摻雜劑成分(例如以1013 ~1016 /cm3 左右為上限)。
電流擴散層7，係形成為以Zn為摻雜劑的p型GaP層。電流擴散層7的形成厚度，例如在100μ m以上250μ m以下。電流擴散層7，係依序積層由氫化物氣相成長法所形成的GaP低速成長層7a與GaP高速成長層7b而成。GaP低速成長層7a的厚度，例如在5μ m以上50μ m以下，GaP高速成長層7b的厚度，例如在100μ m以上。
在電流擴散層7包含形成第一電極9側主表面的表層部，形成有高濃度摻雜層8(係因Zn的額外擴散(additionally diffuse)使得Zn含有濃度高於電流擴散層7內剩餘的部分)(參照圖3)。電流擴散層7的Zn載子濃度，在高濃度摻雜層8中，例如在2×1018 /cm3 以上5×1019 /cm3 以下，高濃度摻雜層8以外的部分，則在1×1017 /cm3 以上2×1018 /cm3 以下。然而，此高濃度摻雜層8是可省略的。另，各層中的摻雜劑含有濃度及H濃度，係藉由二次離子質譜分析法(Secondary Ion Mass Spectrometry：SIMS)加以測量。又，載子濃度可藉由周知的導電率測量來限定。
另，本實施形態，雖然以相同的化合物半導體(具體而言即GaP)形成GaP接續層7p、GaP低速成長層7a與GaP高速成長層7b，但是亦可以彼此不同的化合物半導體來形成。例如，亦可使第一層7p為GaAs1－a Pa (能帶間隙能量大於與發光層部之尖峰發光波長對應的光能量)、第二層7a與第三層7b為GaP。又，在GaP接續層7p、GaP低速成長層7a與GaP高速成長層7b，皆添加有p型摻雜劑。本實施形態雖然7p、7a、7b全部亦可採用Zn作為p型摻雜劑，但是由MOVPE所形成的第一層7p的摻雜劑，亦可為不易擴散於p型包覆層6側的Mg及/或C，由HVPE所形成的第二層7a與第三層7b的摻雜劑亦可為Zn。
以下，說明圖1之發光元件100的製造方法。
首先，如圖2的步驟1所示，準備以<100>方向為基準方向，具有傾斜度在10。以上20。以下之主軸的GaAs單結晶基板1。然後，如步驟2所示，在該基板1的第一主表面，依序磊晶成長例如0.5μ m的n型GaAs緩衝層2、發光層部24及p型GaP接續層7p(p型摻雜劑為Mg：從有機金屬分子得到的C也可作為p型摻雜劑)，此發光層部係由(Alx Ga1－x )y In1－y P所形成之1μ m的n型包覆層4(n型摻雜劑為Si)、0.6μ m的活性層(無摻雜)5與1μ m的p型包覆層6(有機金屬氣相成長步驟)。此等各層的磊晶成長，可由公知的MOVPE法來進行。作為Al、Ga、In(銦)、P(磷)各成分來源的原料氣體，可使用以下所列者：Al來源氣體：三甲鋁(TMAI)、三乙鋁(TEAI)等；Ga來源氣體：三甲基鎵(TMGa)、三乙基鎵(TEGa)等；In來源氣體：三甲基銦(TMIn)、三乙基銦(TEIn)等。P來源氣體：三甲基磷(TMP)、三乙基磷(TEP)、膦(PH3 )等
前進至圖3的步驟3，以HVPE法使p型GaP低速成長層7a與GaP高速成長層7b成長於p型GaP接續層7p的正上方(氫化物氣相成長步驟)。GaP低速成長層7a的成長速度，低於GaP高速成長層7b的成長速度。更具體而言，係以GaP高速成長層7b之1/10以上1/2以下的成長速度來形成GaP低速成長層7a。GaP低速成長層7a，由於以相當低的速度形成，因此能較一般大幅抑制原料的供給量，在成長後之層表面可觀察的到凹洞。通常，雖然不會將基板1從氫化物氣相成長裝置取出，但是若一旦將基板1從氫化物氣相成長裝置中取出的話，則可在GaP低速成長層7a與GaP高速成長層7b之間，觀察到此凹洞。
GaP低速成長層7a，係在700℃以上800℃以下的溫度下成長。另一方面，藉由以高於GaP低速成長層7a的溫度，來成長GaP高速成長層7b，可易於確保更高的成長速度。以此方式，可得到從GaP接續層7p至GaP高速成長層7b的厚度在100μm以上250mμm以下、GaP低速成長層7a的厚度在5μm以上50mμm以下、GaP高速成長層7b的厚度在100μm以上，且具有凸起與凹洞之發生受到抑制之面狀態的化合物半導體晶圓200。
GaP高速成長層7b的成長結束後，前進至步驟4，將化合物半導體晶圓200移至別的容器，一邊以例如650℃~750℃(例如700℃)加熱，一邊流通V族元素化合物(Zn3 As2 、Zn3 P2 等)的蒸氣，進行真空擴散。於是，Zn成分會額外擴散至GaP高速成長層7b的電極形成側部分，形成高濃度摻雜層8。
若以上的步驟結束，以真空蒸鍍法形成第一電極9與第二電極20，並且在第一電極9上配置接合墊16，在適當溫度下實施固定電極用的烘烤。然後，藉由將第二電極20以Ag膠等導電膠固定在兼作為支持體的端子電極(未圖示)，並以橫跨的形態將Au製的電線17接合在接合墊16與其他的端子電極，進一步形成樹脂模後，可製得發光元件100。
另，亦可省略GaP接續層7p。又，以蝕刻或研磨去除發光層部24第二主表面側的GaAs單結晶基板1(例如圖3之步驟3之後)，再貼合GaP等透明導電性基板亦可。又，亦可成長與第一主表面側相同的電流擴散層(及接續層)，來代替貼合透明導電性基板。此成長步驟，可以採用與上述第一主表面側相同的步驟。
(實施例1)
以各層成為以下之厚度的方式，形成圖3所示之化合物半導體晶圓200。又，GaAs單結晶基板，係使用以<100>方向為基準方向，將相對於該基準方向的傾斜度設定為約15°。n型AlGaInP包覆層4、AlGaInP活性層5、p型AlGaInP包覆層6、GaP接續層7p係使用MOVPE裝置形成(有機金屬氣相成長步驟)，GaP低速成長層7a與GaP高速成長層7b則是使用氫化物氣相成長裝置在大約760℃的氫環境氣氛中形成(氫化物氣相成長步驟)，得到化合物半導體晶圓200。GaP低速成長層7a，以約6μm/小時的成長速度形成，而GaP高速成長層7b則是以約20μm/小時的成長速度形成。另，各層的厚度如以下所示。
．n型AlGaInP包覆層4＝1μm；．AlGaInP活性層5＝0.6μm(發光波長650nm)；．p型AlGaInP包覆層6＝1μm；．GaP接續層7p＝3μm；．GaP低速成長層7a＝10μm；．GaP高速成長層7b＝150μm；在螢光燈下，目視觀察以上述條件所製得之化合物半導體晶圓200的主表面，即GaP高速成長層7b的主表面，並沒有發現凸起。
(實施例2)
藉由除了使GaP低速成長層7a為2μm外，其他皆與實施例1相同的條件，同樣實施有機金屬氣相成長步驟與氫化物氣相成長步驟，製得化合物半導體晶圓。在螢光燈下，目視觀察所製得之GaP電流擴散層的主表面，並沒有發現凸起。又，於20mA時的順向電壓Vf，較實施例1高約1%。
(比較例1)
除了不形成GaP低速成長層7a外，以與實施例1相同的條件，製得施加過有機金屬氣相成長步驟與氫化物氣相成長步驟的化合物半導體晶圓。在螢光燈下，目視觀察所製得之GaP電流擴散層的主表面，發現整面皆產生凸起。又，在20mA時的順向電壓Vf，較實施例1高約1%。
1．．．GaAs單結晶基板
2．．．n型GaAs緩衝層
4．．．n型AlGaInP包覆層
5．．．AlGaInP活性層
6．．．p型AlGaInP包覆層
7．．．電流擴散層
7a．．．GaP低速成長層
7b．．．GaP高速成長層
7p．．．GaP接續層
8．．．高濃度摻雜層
9．．．第一電極
16．．．接合墊
17．．．電線
20．．．第二電極
24．．．發光層部
100．．．發光元件
200．．．化合物半導體晶圓
圖1係以積層構造顯示本發明之發光元件一例的示意圖。
圖2係顯示本發明之化合物半導體晶圓製造步驟的說明圖。
圖3係接續圖2的說明圖
1．．．GaAs單結晶基板
2．．．n型GaAs緩衝層
4．．．n型AlGaInP包覆層
5．．．AlGaInP活性層
6．．．p型AlGaInP包覆層
7．．．電流擴散層
7a．．．GaP低速成長層
7b．．．GaP高速成長層
7p．．．GaP接續層
8．．．高濃度摻雜層
24．．．發光層部
200．．．化合物半導體晶圓

Claims (13)

  1. 一種發光元件之製造方法，係在成長用單結晶基板上，依序磊晶成長分別由Ⅲ－V族化合物半導體所形成的發光層部與電流擴散層，其特徵在於，依序實施以下兩步驟：有機金屬氣相成長步驟，係在該成長用單結晶基板上以有機金屬氣相成長法磊晶成長該發光層部；及氫化物氣相成長步驟，係在該發光層部上以氫化物氣相成長法磊晶成長該電流擴散層；且使該電流擴散層成長為具有位於靠近該發光層部之側的低速成長層與連接該低速成長層的高速成長層。
  2. 如申請專利範圍第1項之發光元件之製造方法，其中，以在該低速成長層表面產生凹洞程度的低速，形成該低速成長層。
  3. 如申請專利範圍第1項之發光元件之製造方法，其中，以該高速成長層之1/10以上1/2以下的成長速度，成長該低速成長層。
  4. 如申請專利範圍第1至3項中任一項之發光元件之製造方法，其中，在該有機金屬氣相成長步驟，將GaP接續層形成在由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的該發光層部上，在該氫化物氣相成長步驟，成長GaP低速成長層作為該低速成長層連接該GaP接續層，之後，成長GaP高速成長層作為該高速成長層。
  5. 如申請專利範圍第4項之發光元件之製造方法，其中，以700℃以上800℃以下的溫度成長該GaP低速成長層。
  6. 如申請專利範圍第4項之發光元件之製造方法，其中，以高於該GaP低速成長層的溫度成長該GaP高速成長層。
  7. 一種發光元件之製造方法，其特徵在於，具有以下步驟：有機金屬氣相成長步驟，係在以<100>方向為基準方向，具有傾斜度在10°以上20°以下之主軸的GaAs單結晶基板上，形成由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部、與GaP接續層；及氫化物氣相成長步驟，係在該有機金屬氣相成長步驟後，成長GaP低速成長層連接該GaP接續層，且接著以高於該GaP低速成長層的速度成長GaP高速成長層；從該GaP接續層至該GaP高速成長層的厚度在100μ m以上250μ m以下。
  8. 如申請專利範圍第7項之發光元件之製造方法，其中，將該GaP高速成長層成長至100μ m以上的厚度。
  9. 一種化合物半導體晶圓，其特徵在於：在以<100>方向為基準方向，具有傾斜度在10°以上20°以下之主軸的GaAs單結晶基板上，依序積層由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部、以有機金屬氣相成長法形成的GaP接續層、以氫化物氣相成長法形成的GaP低速成長層、及以高於該GaP低速成長層之速度所成長的GaP高速成長層，從該GaP接續層至該GaP高速成長層的厚度在100μ m以上250μ m以下。
  10. 如申請專利範圍第9項之化合物半導體晶圓，其中，在該GaP低速成長層的表面形成有凹洞。
  11. 申請專利範圍第9或10項之化合物半導體晶圓，其中，該GaP高速成長層的厚度在100μ m以上。
  12. 一種發光元件，其特徵在於：係依序積層由包含2種以上之Ⅲ族元素的(Alx Ga1－x )y In1－y P(其中，0≦x≦1，0<y≦1)所構成的發光層部、以有機金屬氣相成長法形成的GaP接續層、以氫化物氣相成長法形成的GaP低速成長層、及以高於該GaP低速成長層之速度所成長的GaP高速成長層而成，從該GaP接續層至該GaP高速成長層的厚度在100μ m以上250μ m以下。
  13. 如申請專利範圍第12項之發光元件，其中，該GaP低速成長層的厚度在5μ m以上50μ m以下。
TW096109633A 2006-03-31 2007-03-21 A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element TWI389338B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006099231 2006-03-31

Publications (2)

Publication Number Publication Date
TW200805709A TW200805709A (en) 2008-01-16
TWI389338B true TWI389338B (zh) 2013-03-11

Family

ID=38563303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096109633A TWI389338B (zh) 2006-03-31 2007-03-21 A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element

Country Status (7)

Country Link
US (1) US7867803B2 (zh)
EP (1) EP2009706B1 (zh)
JP (1) JP4873381B2 (zh)
KR (1) KR101288064B1 (zh)
CN (1) CN101410996B (zh)
TW (1) TWI389338B (zh)
WO (1) WO2007114033A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476143B1 (ko) * 2007-10-10 2014-12-24 신에쯔 한도타이 가부시키가이샤 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
JP5240658B2 (ja) * 2008-10-31 2013-07-17 信越半導体株式会社 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
JP5398892B2 (ja) * 2012-09-14 2014-01-29 株式会社東芝 半導体発光素子
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008718A (en) 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US7560296B2 (en) * 2000-07-07 2009-07-14 Lumilog Process for producing an epitalixal layer of galium nitride
CA2311132C (en) * 1997-10-30 2004-12-07 Sumitomo Electric Industries, Ltd. Gan single crystalline substrate and method of producing the same
WO1999066565A1 (en) * 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
JP3690340B2 (ja) * 2001-03-06 2005-08-31 ソニー株式会社 半導体発光素子及びその製造方法
JP2002284600A (ja) * 2001-03-26 2002-10-03 Hitachi Cable Ltd 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP4061499B2 (ja) 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4061498B2 (ja) 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4061496B2 (ja) 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
JP4061497B2 (ja) 2002-05-17 2008-03-19 信越半導体株式会社 発光素子の製造方法
US6777257B2 (en) * 2002-05-17 2004-08-17 Shin-Etsu Handotai Co., Ltd. Method of fabricating a light emitting device and light emitting device
JP4117156B2 (ja) * 2002-07-02 2008-07-16 日本電気株式会社 Ｉｉｉ族窒化物半導体基板の製造方法
JP2004128452A (ja) 2002-07-31 2004-04-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
US7511314B2 (en) * 2003-10-16 2009-03-31 Shin-Etsu Handotai Co., Ltd. Light emitting device and method of fabricating the same
JP2006099231A (ja) 2004-09-28 2006-04-13 Casio Comput Co Ltd 情報表示制御装置、サーバ及びプログラム
JP2005150772A (ja) 2005-02-02 2005-06-09 Sharp Corp 半導体発光素子および製造方法

Also Published As

Publication number Publication date
KR101288064B1 (ko) 2013-07-22
US20090302335A1 (en) 2009-12-10
JP4873381B2 (ja) 2012-02-08
CN101410996B (zh) 2010-12-29
US7867803B2 (en) 2011-01-11
EP2009706A1 (en) 2008-12-31
JPWO2007114033A1 (ja) 2009-08-13
TW200805709A (en) 2008-01-16
EP2009706A4 (en) 2013-01-23
WO2007114033A1 (ja) 2007-10-11
CN101410996A (zh) 2009-04-15
KR20090018778A (ko) 2009-02-23
EP2009706B1 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
JP4908381B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5521981B2 (ja) 半導体発光素子の製造方法
US6518602B1 (en) Nitride compound semiconductor light emitting device and method for producing the same
JP2002231997A (ja) 窒化物系半導体発光素子
JPH07297446A (ja) ３族窒化物半導体発光素子
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP4962840B2 (ja) 発光素子及びその製造方法
JP2004128452A (ja) 発光素子の製造方法及び発光素子
TWI389338B (zh) A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element
KR101476143B1 (ko) 화합물 반도체 에피택셜 웨이퍼 및 그 제조방법
JP2006128653A (ja) ３−５族化合物半導体、その製造方法及びその用途
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
TWI446574B (zh) A compound semiconductor substrate, a light-emitting element using the same, and a method for producing a compound semiconductor substrate
TW200950156A (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JPWO2009017017A1 (ja) 高輝度発光ダイオ−ド及びその製造方法
JP2000516768A (ja) 赤外線を発光する発光ダイオードの製造方法
JP2000332293A (ja) Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2004047973A (ja) 発光素子の製造方法
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
JP2004179613A (ja) 発光素子の製造方法及び発光素子
JP3625677B2 (ja) エピタキシャルウエハと発光ダイオード及び、その製造方法
CN110931607A (zh) 硅基应力协变衬底及制备方法、氮化镓led及制备方法
JP2010219320A (ja) 発光素子の製造方法及び発光素子
JP2004047974A (ja) 発光素子の製造方法及び発光素子
KR20090079123A (ko) 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees