CN101409105A - 快闪存储设备 - Google Patents

快闪存储设备 Download PDF

Info

Publication number
CN101409105A
CN101409105A CNA2008101698710A CN200810169871A CN101409105A CN 101409105 A CN101409105 A CN 101409105A CN A2008101698710 A CNA2008101698710 A CN A2008101698710A CN 200810169871 A CN200810169871 A CN 200810169871A CN 101409105 A CN101409105 A CN 101409105A
Authority
CN
China
Prior art keywords
block
transistor
source electrode
flash memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101698710A
Other languages
English (en)
Other versions
CN101409105B (zh
Inventor
李珉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101409105A publication Critical patent/CN101409105A/zh
Application granted granted Critical
Publication of CN101409105B publication Critical patent/CN101409105B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

快闪存储设备包括区块开关、第一和第二单元串、第一和第二源极线、漏极触点、以及第一和第二源极触点。将第一单元串连接到第一位线并且将第二单元串连接到第二位线。第一和第二单元串每个均包括串联连接的漏极选择晶体管、多个单元晶体管、以及源极选择晶体管。漏极触点将第一和第二位线连接到半导体衬底。第一和第二源极触点将第一和第二源极线连接到半导体衬底。相同区块中的第一和第二源极线不相邻并且以预设的间隔彼此分开。

Description

快闪存储设备
技术领域
本发明一般涉及快闪存储设备，而且更具体地，涉及能够利用自升压在读操作中防止干扰的快闪存储设备。
背景技术
随着移动和多媒体产品市场的增长，对即使断电也能保持数据的高容量非易失性存储器(例如电可编程和可擦除快闪存储器)的需求不断增长。作为这种需求的结果，各种类型的快闪存储器已经被开发出来。
通常所用的快闪存储器类型包括NOR快闪存储器和NAND快闪存储器。它们使用不同布置的单位存储单元。NOR快闪存储器由于利用了沟道热电子(CHE)注入编程机制而具有较高的编程速率，以及由于它的单元阵列结构而具有较好的随机存取属性。然而，NOR快闪存储器比NAND快闪存储器需要更大的每存储单元芯片面积。由于NAND快闪存储器的存储密度较大，它比NOR快闪存储器具有更低的每存储位成本。另外，NAND快闪存储器与NOR快闪存储器相比典型地具有增加的耐久性。结果，一般将NAND快闪存储器用作大容量存储设备，在其中随机存取时间不重要。
NAND快闪存储单元通过操纵浮置栅极上的电荷量来存储数据。浮置栅极位于半导体衬底内的控制栅极和沟道区之间。使用控制栅极来操纵浮置栅极上的电荷电平。将控制栅极连接到字线，借其可以控制控制栅极的电压。通过操纵上面的控制栅极相对于下面的沟道区的电压电平，能够将电子移入或移出浮置栅极，从而改变浮置栅极的电荷。一旦已经设置了浮置栅极的电荷电平，浮置栅极在没有引起后续的电子移入或移出浮置栅极所必需的足够高电势差的情况下倾向于维持电荷不变，从而提供在电源中断时保持数据的能力。因为沟道区基于浮置栅极电荷电平而经受不同的电场，存储单元的阈电压将会根据浮置栅极的电荷电平而改变，从而提供一种确定存储单元状态的方法。NAND快闪存储器的存储单元处于擦除状态或编程状态。
处于擦除状态的存储单元具有相对较低的阈电压分布，例如，低于大约0V。另一方面，处于编程状态的存储单元具有相对较高的阈电压分布，例如，高于大约0V。
通常以页为基础执行用于确定所选择存储单元状态的读操作。为了确定所选择存储单元的状态，将包含所选择存储单元的存储单元串的位线预充电到例如大约1V到大约2V。接下来，将所选择存储单元串的漏极选择晶体管和源极选择晶体管导通以便在包含所选择存储单元的存储单元串中形成电通路。将通过电压Vpass施加到与所选择存储单元串中的未选择存储单元晶体管的控制栅极相连的字线，以便不论未选择存储单元是何状态都导通未选择存储单元的沟道。
因为已知除了所选择存储单元的沟道之外包含在所选择存储单元串中的所有沟道都被导通，电流流过或不流过整个单元串取决于所选择存储单元的沟道被导通或截止，后者进一步取决于所选择存储单元的状态。当所选择存储单元处在擦除状态时，所选择存储单元被导通，并且电流将流过整个单元串。结果，通过将位线借助所选择存储单元串的导通沟道连接到漏极线，预充电位线将被放电到大约0V。另一方面，当所选择存储单元处在编程状态时，所选择存储单元沟道被截止，电流不流经所述单元串，从而维持位线的预充电电压。结果，可以根据位线的预充电电压是否减小到大约0V来确定所选择存储单元是处在擦除状态还是处在编程状态。
然而，将通过电压Vpass施加于未选择存储单元的控制栅极可能导致读干扰的发生。在读操作期间当未选择存储单元的状态无意间发生改变时，读干扰发生。虽然在读操作期间使用较高的通过电压导致因受影响沟道的阻抗减少而增加所选择存储单元串中的电流，从而通过更快地将位线放电而使得状态的确定更加容易，但是较高通过电压的使用可能引起读干扰。当通过电压变得比预设幅度更大时，所产生的电势差可能导致从未选择存储单元的浮置栅极移入或移出电子，从而不经意地改变未选择存储单元的状态。
未选择存储单元的状态的不经意改变也能够在编程操作期间发生。在编程操作期间，将从大约15V到大约20V的高编程电压施加于连接到所选择用于编程的单元的字线，并且将所选择单元的位线接地。结果，所选择存储单元的浮置栅极上的电荷被改变，从而编程所选择存储单元。不幸地，因为所述字线也被连接到未被选择用于编程的存储单元的控制栅极，尽管它们的位线没有被接地，这些未选择存储单元仍可能被不经意地编程。
为了防止这种不经意的编程，使用自升压，其中将地电压(0V)施加于要编程的存储单元的位线以及将电源电压Vcc施加于不要编程的存储单元的位线。在这种电压状态中，地电压被转移到要编程的存储单元的沟道，从而增强作为结果的用于编程所选择存储单元的电势差。此外，未选择位线的选择晶体管被截止，从而隔离与未选择位线相连的存储单元，并且将这些未选择存储单元的沟道区置于浮置状态。通过使用自升压，能够减小未选择存储单元的浮置栅极与周围之间的电势差，从而减小编程干扰发生的可能。
也可以将自升压用于减小读操作期间不经意的存储状态改变的可能。在使用自升压的读操作中，在将所选择源极线接地的同时，将高于电源电压Vcc的电压施加于未选择位线和源极线。因此未选择存储单元的沟道被升压，这减小了栅极和沟道之间的电势差，从而抑制了读干扰。就是说，虽然将高于大约5.5V的通过电压施加于未选择存储单元的控制栅极，但最终施加与通过电压和电源电压Vcc之间的差对应的偏压，从而防止在读操作期间对未选择存储单元的不希望的编程。
同时，为了平滑地执行自升压读操作，将偶位线BLe的公共源极线CSLe和奇位线BLo的公共源极线CSLo彼此分离开。就是说，当将所选择存储单元连接到偶位线BLe并且与奇位线BLo相连的所有存储单元处在擦除状态时，施加于奇位线BLo的电源电压Vcc可能通过公共源极线CSL被放电。然而，当将偶位线的公共源极线CSLe和奇位线的公共源极线CLSo彼此分开时，在将偶位线的公共源极线CSLe接地的同时，将等于或高于施加于奇位线BLo的电源电压Vcc的偏压施加于奇位线的公共源极线CSLo，以使得施加于奇位线BLo的电压不会通过公共源极线CSLo被放电。
然而，在自升压读操作中，当由于在互连工艺期间所产生的缺陷而在偶位线的公共源极线CSLe与奇位线的公共源极线CSLo之间、或者在偶或奇位线的源极线与位线之间发生短路时，不能使用自升压并且可能发生芯片故障。随着由于集成度提高而导致的单元尺寸减小，位线和源极线之间或者源极线之间的间隔被减小，短路发生的频率可能增加，从而导致大量减产。
发明内容
本发明实施例涉及具有能够防止源极线之间发生短路的结构的快闪存储设备。
在一个实施例中，一种快闪存储设备包括：a)存储区块，包括：1)第一单元串，包括串联连接的第一漏极选择晶体管、第一多个单元晶体管、和第一源极选择晶体管；2)第一源极线，与第一源极选择晶体管相连；3)第一漏极线，与第一漏极选择晶体管相连；4)第二单元串，包括串联连接的第二漏极选择晶体管、第二多个单元晶体管、和第二源极选择晶体管；5)第二源极线，与第二源极选择晶体管相连；以及6)第二漏极线，与第二漏极选择晶体管相连。快闪存储器的这个实施例进一步包括：b)区块开关，用于选择存储区块以将驱动电压驱动和施加于所选择存储区块；c)第一漏极触点，用于将第一位线连接到半导体衬底；d)第二漏极触点，用于将第二位线连接到半导体衬底；e)第一源极触点，用于将第一源极线连接到半导体衬底；以及f)第二源极触点，用于将第二源极线连接到半导体衬底，其中，相同区块中的第一和第二源极线不相邻，并且以预设间隔彼此隔开。
所述区块开关可以包括：区块选择电路，用于施加用于选择要驱动的存储区块的区块选择信号；以及通过晶体管，用于执行用于将存储区块与快闪存储设备的一部分连接起来的开关操作。
区块选择电路可以包括区块修理保险丝，用于隔离缺陷存储区块。
通过晶体管可以包括：漏极选择晶体管、源极选择晶体管、单元选择晶体管、用于选择第一源极线的晶体管、以及用于选择第二源极线的晶体管。
用于第一源极线的晶体管可以包括：栅极，与区块字线相连；漏极，与第一全局源极线相连；以及源极，与第一局部源极线相连。
用于第二源极线的晶体管可以包括：栅极，与区块字线相连；漏极，与第二全局源极线相连；以及源极，与第二局部源极线相连。
可以交替布置漏极触点和源极触点。
附图说明
图1是根据本发明一个实施例的NAND快闪存储设备。
图2是根据本发明一个实施例的快闪存储设备的平面图。
图3A是沿图2的A-A′线所取的快闪存储设备的剖面图。
图3B是沿图2的B-B′线所取的快闪存储设备的剖面图。
图4是根据本发明一个实施例的NAND快闪存储设备的区块开关的图。
具体实施方式
下面将参考附图详细描述根据本发明的快闪存储设备。
图1说明了根据本发明一个实施例的NAND快闪存储设备。
该NAND快闪存储设备包括：多个单元区块；以及区块开关，用于从多个单元区块中选择区块以进行驱动。
区块开关响应于从外部输入的行地址选择存储单元的字线，并且将从字线驱动器电路(未示出)所传送的编程电压Vpgm或通过电压Vpass施加于所选择字线。下面将详细描述区块开关。
一个单元区块包括多个单元串100、101、...，每个单元串包含多个串联连接的存储单元，它们共享源极线和漏极线；多条位线BLe、BLo...；多条字线LWL；连接在单元串和位线之间的漏极选择晶体管110和111；以及连接在单元串和公共源极线之间的源极选择晶体管120和121。共享一条字线的多个存储单元形成一个页。将每个单元串的源极连接到公共源极线CSLe和CSLo。虽然在图1中给出了两条位线和两个单元串，但是在存储单元区块中可以布置多条位线和多个单元串。
为了平滑地执行自升压读操作，将公共源极线分成两条独立的线，包括：偶公共源极线CSLe，用于与偶位线BLe相连的存储串；奇公共源极线CSLo，用于与奇位线BLo相连的存储串。在没有分离公共源极线的情况下，当所选择的存储单元被连接到偶位线BLe并且被连接到奇位线BLo的所有存储单元处在擦除状态时，施加于奇位线BLo的电源电压Vcc可以通过公共源极线被放电。然而，当公共源极线被分离成偶公共源极线CSLe和奇公共源极线CSLo时，由于缺少公共源极线，将防止任何施加于奇位线BLo的电源电压Vcc被放电。
将分离的公共源极线CSLe和CSLo连接到区块开关，并且由区块开关中的通过晶体管(未示出)单独分开地开关。在区块开关中提供用于修理缺陷区块的保险丝(未示出)。当在偶公共源极线CSLe与奇公共源极线CSLo之间或者在公共源极线CSLe和CSLo与位线BLe和BLo之间发生短路时，利用区块开关中的区块修理保险丝将相应的缺陷区块作为无效区块来处理，以便不影响其它区块，从而防止整个芯片变成废品。
图2说明根据本发明一个实施例的快闪存储设备的平面图。
平行地布置多条字线230以便与活动区域(active region)和沿与字线230垂直方向布置的位线BLe和BLo交叉。虽然在图2中给出了两条位线，但在快闪存储设备的单元阵列区域中可以部署多条位线。在字线230的一侧部署漏极选择线210，并在字线230的另一侧与字线230平行地部署源极选择线220。
同时，将连接每个单元串的源极的公共源极线分成偶公共源极线260和奇公共源极线262。因此能够平滑地执行利用自升压的读操作。将每个单元串的源极连接到公共源极线260和262。这里，将与偶位线BLe相连的单元串的源极连接到偶公共源极线260，并且将与奇位线BLo相连的单元串的源极连接到奇公共源极线262。偶公共源极线260和奇公共源极线262彼此不相邻，并且在它们之间保持预设间隔，例如，利用一条或多条字线230。在传统的快闪存储设备中，由于偶公共源极线的源极触点与奇公共源极线的源极触点临近，发生短路的可能性相对较高。然而，根据本发明实施例，源极触点250和252与漏极触点240和242被交替布置，如图所示。当源极触点250和252之间发生短路时，通过区块修理将整个区块作为无效区块来处理，然而，当源极触点250和漏极触点242之间，或者源极触点252和漏极触点240之间发生短路时，通过列修理仅仅将缺陷列作为无效列来处理，从而大大提高快闪存储设备的产出率。
根据本发明的一个实施例，图3A说明沿图2的A-A′线所取的快闪存储设备的剖面图，图3B说明沿B-B′线所取的快闪存储设备的剖面图。
参考图3A和3B，在半导体衬底300上部署漏极选择晶体管310、源极选择晶体管320、以及在它们之间串联连接的多个单元晶体管330以形成一个单元串。虽然在图3A和3B中显示了相邻区块的两个单元串，在快闪存储设备的单元列中可以部署多个单元串。
漏极选择晶体管310和源极选择晶体管320是包括栅极绝缘层、栅极、和源极/漏极的MOS晶体管。单元晶体管330是包括隧道绝缘层、浮置栅极、中间层绝缘层、控制栅极、和源极/漏极的晶体管。虽然没有显示细节，在漏极和源极选择晶体管和单元晶体管的栅极图案的侧面(sidewall)可以进一步提供绝缘垫片。在包括栅极图案的半导体衬底300上形成中间层绝缘层335和365，用于将栅极图案与上传导层绝缘。在中间层绝缘层365上布置偶位线BLe 370和奇位线BLo 372，并且分别通过漏极触点340和342将它们连接到半导体衬底的杂质区。
将漏极触点340(见图3A)布置在漏极选择晶体管310之间，并且穿透中间层绝缘层335和365以便连接到半导体衬底300的杂质区。源极触点350将公共源极线360连接到半导体衬底300的杂质区，即，单元串的源极。在中间层绝缘层335上布置公共源极线360和362。这里，以预设的间隔布置偶公共源极线360和奇公共源极线362，从而大大减小在公共源极线360和362之间发生短路的可能性。另外，即使在源极触点350和漏极触点342之间或者源极触点352和漏极触点340之间发生短路时，也能够通过列修理来应对短路，而在传统结构中，将整个区块都作为无效区块来对待。
图4是根据本发明一个实施例的NAND快闪存储设备的区块开关的视图。
区块开关输出用于导通所选择区块的通过晶体管并且截止未选择区块的通过晶体管的区块选择信号。区块开关包括区块选择电路410和通过晶体管420。
通过晶体管420执行开关操作，将预设的电压通过全局字线GWL施加于单元区块430中的字线WL。通过晶体管420包括漏极选择晶体管421、单元选择晶体管422、源极选择晶体管423、用于偶公共源极线的晶体管424、和用于奇公共源极线的晶体管425。
区块选择电路410包括控制逻辑电路411、预充电电路412、和放电电路413。
控制逻辑电路411包括与非门411a和411b。当所有的输入预解码信号XA、XB、XC和XD处于高电平时，与非门411a输出低电平的逻辑信号LOG。当预解码信号XA、XB、XC和XD中的任何一个处于低电平时，与非门411a输出高电平的逻辑信号LOG。
当逻辑信号LOG和编程控制信号PGM都处于高电平时，与非门411b输出低电平的区块选择信号BSel。当逻辑信号LOG和编程控制信号PGM中的任何一个处于低电平时，与非门411b输出高电平的区块选择信号BSel。在所设置的预充电区段期间，编程控制信号PGM被维持在低电平，这之后变为高电平。NMOS晶体管N1包括：漏极，连接到与非门411b的输出端子；和源极，连接到区块字线BLKWL。响应于输入到其栅极的预充电控制信号PRE，NMOS晶体管N1被导通或截止。在预充电操作期间使能预充电控制信号。当NMOS晶体管N1被导通时，区块选择信号BSel被传送给区块字线BLKWL。
预充电电路412包括开关电路和削波电路。
开关电路包括NMOS晶体管N3和N4。NMOS晶体管N3包括与输入电压Vpp相连的漏极和与NMOS晶体管N4的漏极相连的源极。将NMOS晶体管N4的源极与区块字线BLKWL相连。将地址编码信号GA和GB分别输入到NMOS晶体管N3和N4的栅极。地址编码信号GA和GB是用于选择由区块开关控制的存储单元的信号。当NMOS晶体管N3和N4被导通时，区块字线BLKWL被预充电到操作电压Vpp电平。削波电路包括NMOS晶体管N5和N6。当区块字线BLKWL的电压电平增加到高于预设电压电平时，NMOS晶体管N5和N6将区块字线BLKWL的电压电平保持在预设电压电平。
放电电路413包括与非门413a和NMOS晶体管N2。与非门413a响应于区块选择信号BSel和使能信号EN而输出控制信号CTL。当区块选择信号BSel和使能信号EN都处于高电平时，与非门413a输出低电平的控制信号CTL。当区块选择信号BSel和使能信号EN中任何一个处于低电平时，与非门413a输出高电平的控制信号CTL。当区块开关工作时，将使能信号EN维持在高电平。
将控制信号CTL输入到NMOS晶体管N2的栅极。将NMOS晶体管N2的漏极和源极分别连接到区块字线BLKWL和地。当NMOS晶体管N2被导通时，区块字线BLKWL被放电到地电平。
同时，控制逻辑电路411包括用于修理区块的区块修理保险丝411c。当产生缺陷区块时，能够在外面从物理上断开区块修理保险丝411c。当在自升压读操作期间在偶源极线与奇源极线之间或者在源极线与位线之间发生短路时，缺陷区块的区块修理保险丝411c被切断。当区块修理保险丝411c被切断时，逻辑信号LOG不被传送到与非门411b，因此，与非门411b输出低电平的区块选择信号BSel，与非门413a输出高电平的控制信号CTL。因此，由于放电晶体管N2总是被导通，缺陷区块不工作。
将包含高电压NMOS晶体管的通过晶体管420的栅极连接到区块字线BLKWL。当区块字线BLKWL被预充电到操作电压Vpp电平时，通过晶体管被导通。将NMOS晶体管421的漏极和源极分别连接到全局漏极选择线GDSL和局部漏极选择线DSL。将NMOS晶体管422的漏极和源极分别连接到全局字线GWL和局部字线WL。将NMOS晶体管423的漏极和源极分别连接到全局源极选择线GSSL和局部源极选择线SSL。将NMOS晶体管424的漏极和源极分别连接到全局偶源极线GSLe和局部偶源极线CSLe。将NMOS晶体管425的漏极和源极分别连接到全局奇源极线GSLo和局部奇源极线CSLo。
根据本发明，通过将相同区块中的偶公共源极线CSLe和奇公共源极线CSLo布置为使得它们以预设间隔彼此分开而不是彼此临近，能够减少两条源极线之间短路的发生。另外，通过交替地布置源极触点和漏极触点，能够减少源极触点之间短路的发生。更进一步，即使在源极触点和漏极触点之间发生短路时，通过列修理能够仅仅将缺陷列作为无效列来处理，从而大大提高快闪存储设备的产出率。
虽然已经就特定实施例描述了本发明，本领域技术人员应当理解，在不脱离权利要求书所定义发明的精神和范围的情况下可以对本发明进行各种变更和修改。
对相关申请的交叉引用
本申请要求2007年10月10日提交的韩国专利申请编号10-2007-0102297的优先权，其全部内容通过引用而被合并于此。

Claims (7)

1.一种快闪存储设备，包括：
区块开关，用于从多个存储区块中选择存储区块进行驱动，并且将驱动电压施加于所选择存储区块，其中，区块开关包括用于选择偶公共源极线的晶体管和用于选择奇公共源极线的晶体管，借以单独分开地控制偶公共源极线和奇公共源极线；
连接到第一位线的第一单元串和连接到第二位线的第二单元串，第一和第二单元串包括串联连接的漏极选择晶体管、多个单元晶体管、和源极选择晶体管；
第一源极线，由区块开关开关并且用于连接第一单元串的源极，以及第二源极线，由区块开关开关并且用于连接第二单元串的源极；
漏极触点，用于将第一和第二位线连接到半导体衬底；以及
第一和第二源极触点，用于将第一和第二源极线连接到半导体衬底，其中，相同区块中的第一和第二源极线不相邻，并且以预设的间隔彼此分开。
2.如权利要求1所述的快闪存储设备，其中，区块开关包括：
区块选择电路，施加用于选择要驱动的存储区块的区块选择信号；以及
通过晶体管，执行开关操作，将预设电压通过全局字线施加于存储区块中的字线。
3.如权利要求2所述的快闪存储设备，其中，区块选择电路包括用于修理缺陷区块的区块修理保险丝。
4.如权利要求2所述的快闪存储设备，其中，每个通过晶体管包括漏极选择晶体管、源极选择晶体管、单元选择晶体管、用于选择第一源极线的晶体管、以及用于选择第二源极线的晶体管。
5.如权利要求4所述的快闪存储设备，其中，用于选择第一源极线的晶体管包括：栅极，与区块字线相连；漏极，与第一全局源极线相连；源极，与第一局部源极线相连。
6.如权利要求4所述的快闪存储设备，其中，用于选择第二源极线的晶体管包括：栅极，与区块字线相连；漏极，与第二全局源极线相连；以及源极，与第二局部源极线相连。
7.如权利要求1所述的快闪存储设备，其中，漏极触点和源极触点被交替布置。
CN2008101698710A 2007-10-10 2008-10-10 快闪存储设备 Expired - Fee Related CN101409105B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR102297/07 2007-10-10
KR10-2007-0102297 2007-10-10
KR1020070102297A KR100909627B1 (ko) 2007-10-10 2007-10-10 플래시 메모리소자

Publications (2)

Publication Number Publication Date
CN101409105A true CN101409105A (zh) 2009-04-15
CN101409105B CN101409105B (zh) 2012-04-11

Family

ID=40534056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101698710A Expired - Fee Related CN101409105B (zh) 2007-10-10 2008-10-10 快闪存储设备

Country Status (3)

Country Link
US (1) US8059461B2 (zh)
KR (1) KR100909627B1 (zh)
CN (1) CN101409105B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385926A (zh) * 2010-09-01 2012-03-21 海力士半导体有限公司 半导体存储器件及其操作方法
CN102655026A (zh) * 2011-03-04 2012-09-05 海力士半导体有限公司 非易失性存储器件及其制造方法和操作方法
CN102859603A (zh) * 2010-04-27 2013-01-02 莫塞德技术公司 具有交替选择的相变存储阵列块
CN103680632A (zh) * 2012-08-30 2014-03-26 华邦电子股份有限公司 半导体存储装置
CN105224248A (zh) * 2015-09-25 2016-01-06 北京兆易创新科技股份有限公司 一种存储类型的闪存中的块操作方法和装置
CN110021309A (zh) * 2019-03-26 2019-07-16 上海华力集成电路制造有限公司 Nand型rom

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491829B1 (ko) * 2008-08-14 2015-02-12 삼성전자주식회사 읽기 디스터번스를 방지하는 메모리 장치 및 그 방법
US8716779B2 (en) * 2009-07-30 2014-05-06 Hynix Semiconductor Inc. Flash memory device and mask for fabricating the same
KR101676417B1 (ko) * 2010-07-07 2016-11-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
CN102184968B (zh) * 2011-04-29 2013-07-03 华南理工大学 具有单栅双沟道结构的薄膜晶体管及其制造方法
US8947934B2 (en) * 2011-12-29 2015-02-03 Micron Technology, Inc. Sharing local control lines across multiple planes in a memory device
KR101897826B1 (ko) 2012-01-30 2018-09-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US9087595B2 (en) * 2012-04-20 2015-07-21 Aplus Flash Technology, Inc. Shielding 2-cycle half-page read and program schemes for advanced NAND flash design
US8873289B2 (en) * 2013-02-05 2014-10-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR20160108052A (ko) * 2015-03-06 2016-09-19 에스케이하이닉스 주식회사 반도체 소자
KR102424371B1 (ko) * 2016-01-19 2022-07-25 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102475445B1 (ko) * 2016-09-12 2022-12-08 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
EP3963628B1 (en) 2019-06-28 2023-12-06 Yangtze Memory Technologies Co., Ltd. Three-dimensional flash memory device with increased storage density
JP2022147849A (ja) 2021-03-23 2022-10-06 キオクシア株式会社 不揮発性半導体記憶装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392248A (en) * 1993-10-26 1995-02-21 Texas Instruments Incorporated Circuit and method for detecting column-line shorts in integrated-circuit memories
JPH07201191A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 不揮発性半導体メモリ装置
JP3564610B2 (ja) * 1994-07-26 2004-09-15 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
KR100206709B1 (ko) * 1996-09-21 1999-07-01 윤종용 멀티비트 불휘발성 반도체 메모리의 셀 어레이의 구조 및 그의 구동방법
JPH10302491A (ja) * 1997-04-30 1998-11-13 Sony Corp 不揮発性半導体記憶装置
US5909387A (en) * 1997-06-02 1999-06-01 Invox Technology Memory architecture for recording of multiple messages
US5991202A (en) 1998-09-24 1999-11-23 Advanced Micro Devices, Inc. Method for reducing program disturb during self-boosting in a NAND flash memory
JP4266254B2 (ja) * 1999-07-19 2009-05-20 株式会社ルネサステクノロジ 半導体記憶装置
US6400603B1 (en) * 2000-05-03 2002-06-04 Advanced Technology Materials, Inc. Electronically-eraseable programmable read-only memory having reduced-page-size program and erase
KR100399351B1 (ko) * 2001-08-07 2003-09-26 삼성전자주식회사 공유된 선택 라인 구조를 갖는 낸드형 플래시 메모리 장치
KR100476928B1 (ko) * 2002-08-14 2005-03-16 삼성전자주식회사 비트라인 커플링과 로딩 효과에 대해 안정적인 소스라인을 갖는 플레쉬 메모리 어레이
JP3863485B2 (ja) 2002-11-29 2006-12-27 株式会社東芝 不揮発性半導体記憶装置
JP3984209B2 (ja) * 2003-07-31 2007-10-03 株式会社東芝 半導体記憶装置
US7072215B2 (en) * 2004-02-24 2006-07-04 Taiwan Semiconductor Manufacturing Company Array structure of two-transistor cells with merged floating gates for byte erase and re-write if disturbed algorithm
KR100739266B1 (ko) * 2004-05-28 2007-07-12 주식회사 하이닉스반도체 난드형 플래시 메모리 소자의 소거 방법
KR100811278B1 (ko) * 2006-12-29 2008-03-07 주식회사 하이닉스반도체 셀프 부스팅을 이용한 낸드 플래시 메모리소자의 읽기 방법
KR100826653B1 (ko) * 2007-04-06 2008-05-06 주식회사 하이닉스반도체 낸드 플래시 메모리소자의 소거검증 방법
KR100932369B1 (ko) * 2007-06-28 2009-12-16 주식회사 하이닉스반도체 불휘발성 메모리 장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102859603A (zh) * 2010-04-27 2013-01-02 莫塞德技术公司 具有交替选择的相变存储阵列块
CN102385926A (zh) * 2010-09-01 2012-03-21 海力士半导体有限公司 半导体存储器件及其操作方法
CN102385926B (zh) * 2010-09-01 2016-02-24 海力士半导体有限公司 半导体存储器件及其操作方法
CN102655026A (zh) * 2011-03-04 2012-09-05 海力士半导体有限公司 非易失性存储器件及其制造方法和操作方法
CN103680632A (zh) * 2012-08-30 2014-03-26 华邦电子股份有限公司 半导体存储装置
CN103680632B (zh) * 2012-08-30 2017-05-03 华邦电子股份有限公司 半导体存储装置
CN105224248A (zh) * 2015-09-25 2016-01-06 北京兆易创新科技股份有限公司 一种存储类型的闪存中的块操作方法和装置
CN105224248B (zh) * 2015-09-25 2019-06-21 北京兆易创新科技股份有限公司 一种存储类型的闪存中的块操作方法和装置
CN110021309A (zh) * 2019-03-26 2019-07-16 上海华力集成电路制造有限公司 Nand型rom
CN110021309B (zh) * 2019-03-26 2020-10-09 上海华力集成电路制造有限公司 Nand型rom

Also Published As

Publication number Publication date
US20090097316A1 (en) 2009-04-16
CN101409105B (zh) 2012-04-11
KR20090036976A (ko) 2009-04-15
US8059461B2 (en) 2011-11-15
KR100909627B1 (ko) 2009-07-27

Similar Documents

Publication Publication Date Title
CN101409105B (zh) 快闪存储设备
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
CN101079321B (zh) 包括伪单元的闪存存储设备
US7313009B2 (en) Pattern layout of word line transfer transistors in NAND flash memory which executes subblock erase
KR100559716B1 (ko) 낸드 플래시 메모리 소자 및 이의 독출 방법
US8432739B2 (en) Semiconductor integrated circuit apparatus having configuration that enables plane area reduction
CN1875429B (zh) 具有依赖邻近工作模式位线补偿的非易失性存储器及方法
CN100479063C (zh) 利用升压衬底/槽的存储器件及运作该器件的方法和***
US6337807B2 (en) Electrically erasable and programmable semiconductor memory
US8027199B2 (en) Semiconductor memory device
CN1897160B (zh) 包含存储单元与限流器的半导体元件
CN101842849A (zh) 具有多个单元基底的与非闪速存储器
US10937500B2 (en) Semiconductor memory device
KR20100105538A (ko) Ｎａｎｄ 플래쉬 메모리에서의 계층적 공통 소스 라인 구조
CN101345085A (zh) 闪存设备以及擦除闪存设备的方法
JP2005310347A (ja) Ｎａｎｄフラッシュメモリ素子及びそのプログラム方法
CN105229745B (zh) 在存储器中共享支持电路
JP2009170077A (ja) 半導体メモリ列デコーダデバイス及びその方法
CN115394331A (zh) 组对结构非易失性存储器的局部位线选择电路及操作方法
KR20110120467A (ko) 반도체 메모리 장치 및 이의 동작방법
JP2010092559A (ja) Ｎａｎｄ型フラッシュメモリ
US7646640B2 (en) Semiconductor memory device
JP2006196700A (ja) 不揮発性半導体記憶装置
US6493268B1 (en) Circuit device for performing hierarchic row decoding in non-volatile memory devices
KR20030014265A (ko) 워드라인 및 선택 라인에서 정확한 전압제어를 위해플래시 메모리 ｘ-디코더에서의 용량성 로딩을 감소시키는방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120411

Termination date: 20131010