CN101405850A - 半导体场效应晶体管及其制造方法 - Google Patents

半导体场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN101405850A
CN101405850A CNA200780009564XA CN200780009564A CN101405850A CN 101405850 A CN101405850 A CN 101405850A CN A200780009564X A CNA200780009564X A CN A200780009564XA CN 200780009564 A CN200780009564 A CN 200780009564A CN 101405850 A CN101405850 A CN 101405850A
Authority
CN
China
Prior art keywords
effect transistor
semiconductor layer
crystal semiconductor
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200780009564XA
Other languages
English (en)
Inventor
佐泽洋幸
清水三聪
八木修一
奥村元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Chemical Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Sumitomo Chemical Co Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN101405850A publication Critical patent/CN101405850A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种具有良好电流滞后特征的氮化镓基的场效应晶体管，其中可以减少正向栅泄漏。在具有栅绝缘膜(108)的氮化镓－基场效应晶体管(100)中，构成栅绝缘膜(108)的材料的一部分或全部是相对介电常数为9－22的介电材料，并且与栅绝缘膜(108)接触的半导体晶体层A(104)和半导体晶体层B(103)构成异质结，所述半导体晶体层B(103)在所述半导体晶体层A(104)附近并且比半导体晶体层A(104)具有更大的电子亲合势。优选至少部分地在构成所述栅绝缘膜(108)的材料中包含铪氧化物诸如HfO2、HfAlO、HfAlON或HfSiO。

Description

半导体场效应晶体管及其制造方法
技术领域
本发明涉及半导体场效应晶体管、半导体集成电路及其制造方法。
背景技术
半导体场效应晶体管广泛地用作电子元件诸如放大器或开关，并且根据电流途径(通道)的形式区分为数个类别。实例包括利用二维电子气体(2DEG)的场效应晶体管。根据在其上形成2DEG的界面的形式，将这种场效应晶体管分成两个类型。在第一类型中，2DEG形成在氧化物膜/半导体晶体的界面。在第二类型中，2DEG形成在类似的半导体晶体/半导体晶体的界面。第一类型的代表性实例是Si-MOS场效应晶体管，而第二类型的代表性实例是GaN高电子迁移率场效应晶体管(GaN-HEMT)。
Si-MOS场效应晶体管包括通过控制栅偏压而形成在Si氧化物膜/Si半导体晶体的界面上的极性反转通道。Si-MOS场效应晶体管具有巨大的优点，当栅偏压施加到正向方向时(在N-型通道的情况下是正电压)，能够在氧化物膜的压力电阻范围内在所述界面感生更多的载流子，因此获得更高的电流密度。然而，存在问题的是，因为电子在不同晶系的界面上运行，所以电子运输速度由于界面处的晶格混乱所致的散射而变得不足，因此在高频率信号的放大或快速切换方面存在限制。
同时，在GaN-HEMT情况下，将它配置成形成这样的一种通道，该通道通过结合AlGaN层和GaN层而在结合的界面上感生载流子，因而类似的半导体晶体具有不同的电子亲合势。因为所述界面是类似晶体的异质结合界面(heterobonded interface)，所以电子散射小，可以实现高电子运输速度，因此它适于高频率信号放大或快速切换。然而，在GaN-HEMT的情况下，几乎不可能通过施加正向栅偏压来提高漏电流密度。这是因为所谓″栅泄漏(gate leakage)″现象发生。该现象是由允许诱导的载流子容易地泄漏在通过具有小的电子亲合势的晶体的栅电极中所引起的，原因在于在类似的晶体之中的电子亲合势的差异小。为了改善该问题，现有已知的方法是，增加AlGaN层的Al含量以扩大AlGaN层和GaN层之间的电子亲合势的差异(非专利文献1)。另一个已知的方法是通过层压由具有比半导体晶体层小的电子亲合势的材料制成的膜，使该膜与所述半导体晶体层接触，从而减少正向栅泄漏(非专利文献2)。
非专利文献1：Masataka higashiwaki等，Japanese Journal of AppliedPhysics(日本应用物理杂志)，第44卷.第16期，2005
非专利文献2：Narihiko maeda等，Applied Physics Letter(应用物理通讯)87，073504，2005
发明内容
本发明要解决的问题
然而，根据增加AlGaN层的Al含量的方法，已经产生的问题有，诸如在界面处的合金扩散增加和由于界面晶格失配扩展而引起的结晶度劣化。结果，仍然没有提供预期的效果。
另外，将与所述半导体晶体层接触并且由具有比半导体晶体层的电子亲合势小的材料制成的膜层压的方法可以显著减少反向漏电流，但是它对于减少正向漏电流是没有效的，以致不能施加足够的栅偏压。因此，存在对于实际应用的限制。
因而，依照所述常规方法，难以产生具有高电子运输速度、高增益和高漏电流密度这三者的半导体场效应晶体管。
本发明的目的是提供能解决常规技术中的上述问题的高性能氮化镓场效应晶体管。
本发明的另一个目的是提供具有良好电流滞后特征的氮化镓场效应晶体管，其中可以减少正向栅泄漏。
本发明的另一个目的是提供能实现高电子速度、高增益的和高增益电流密度的氮化镓场效应晶体管。
解决所述问题的手段
为了解决上述问题，根据本发明的场效应晶体管具有作为通道的载流子，其中所述载流子在氮化镓半导体晶体层A和B之间的杂界面处被感生，并且另外所述场效应晶体管具有栅绝缘膜，该栅绝缘膜被安置在半导体晶体层A和栅电极之间，以使在构成所述栅绝缘膜的材料中至少部分地含有铪氧化物。
如权利要求1中所述的半导体场效应晶体管的本发明涉及一种具有栅绝缘膜和异质结的氮化镓半导体场效应晶体管，所述异质结由半导体晶体层A和半导体晶体层B组成，其中构成所述栅绝缘膜的材料的一部分或全部是相对介电常数为9至22的介电材料，并且其中所述半导体晶体层A与所述栅绝缘膜接触，并且在所述半导体晶体层A附近的半导体晶体层B比所述半导体晶体层A具有更大的电子亲合势。
如权利要求2中所述的本发明涉及根据权利要求1的半导体场效应晶体管，其中所述半导体晶体层A是AlxInyGa(1-x-y)N晶体(0≤x，y≤1，x+y≤1)。
如权利要求3中所述的本发明涉及根据权利要求1或2的半导体场效应晶体管，其中主张构成所述栅绝缘膜的材料的一部分或全部包含铪氧化物。
如权利要求4中所述的本发明涉及根据权利要求1至3的任何一项的半导体场效应晶体管，其中主张构成所述栅绝缘膜的材料的一部分或全部包含HfxAl1-xOy(0＜x＜1，1≤y≤2)。
如权利要求5中所述的本发明涉及具有根据权利要求1至4的任何一项的场效应晶体管的半导体集成电路。
如权利要求6中所述的本发明涉及用于制造根据权利要求1至4的任何一项的半导体场效应晶体管的方法，所述方法还包括下列步骤：形成绝缘层，然后在300℃或更高的温度下进行热处理。
如权利要求7中所述的本发明涉及根据权利要求6的制造半导体场效应晶体管的方法，所述方法还包括下列步骤：形成栅电极，然后在300℃或更高的温度下进行热处理。
如权利要求8中所述的本发明涉及制造根据权利要求5的半导体集成电路的方法，所述方法还包括下列步骤：形成绝缘层，然后在300℃或更高的温度下进行热处理。
如权利要求9中所述的本发明涉及根据权利要求8的制造半导体集成电路的方法，所述方法包括下列步骤：形成栅电极，然后在300℃或更高的温度下进行热处理。
发明效果
根据本发明，因为通道层形成在具有小电子散射的类似半导体晶体层界面处，所以可以提供高迁移率。而且，因为在所述晶体层的表面上配置最佳介电常数，所以还可以施加大的正向栅偏压。结果，可以提供实现非常大的漏电流密度的高性能场效应晶体管，其在工业应用上具有极大的意义。
实施本发明的最佳方式
现在将参考附图详细地描述本发明的例举性实施方案。
图1是根据本发明的场效应晶体管的例举性实施方案的剖视图。在该实施方案中，采用具有多个形成在底基衬底101上的根据本发明的氮化镓场效应晶体管的GaN-HEMT的半导体集成电路作为实例，但是本发明不局限于所述GaN-HEMT或所述半导体集成电路。
图1中显示的半导体集成电路1具有多个根据本发明的场效应晶体管100，其中所述多个场效应晶体管100形成在底基衬底101上。然而，为了简化，仅有所述多个场效应晶体管100中的一个显示在图1中。不需要说的是，在所述半导体集成电路1中，可以安置除所述场效应晶体管100以外的多种装置，并且所述半导体集成电路1也可以仅由提供在其上的场效应晶体管100组成。在这里将场效应晶体管100制成为氮化镓场效应晶体管的GaN-HEMT。
现在参考图1，将注意集中在场效应晶体管100的一个上，以解释其构造与操作。这些同样应用于没有展示的其它场效应晶体管。所述场效应晶体管100(即数个场效应晶体管100中的一个)形成在含有缓冲层102的衬底上，所述缓冲层102形成在一种底基衬底101上。
作为底基衬底101，可以使用任何其中形成在底基衬底101上的外延层和底基衬底101之间的晶格常数差异小或少的单晶衬底，诸如SiC、蓝宝石、Si和GaN。虽然所述底基衬底101优选是半绝缘的，但是也可以使用导电衬底。可商购具有各种尺寸的衬底，但是它们在尺寸上没有限制。另外，可商购具有多种偏角(off-angles)和偏向(off-directions)的衬底，并且可以无限制性地使用它们。作为底基衬底101的平面方向，可以无限制性地使用极性的和非极性的平面。因此，商售的衬底可以用作所述底基衬底101。
为了减少由底基衬底101和安置在底基衬底101上的多种半导体晶体层之间的晶格常数差异所引起的变形，并且为了避免包含在底基衬底101中的杂质的影响，引入安置在底基衬底101上的缓冲层102。作为用于缓冲层102的材料，可以使用AlN、AlGaN、GaN等。根据诸如MOPVE、MBE和HVPE的方法，可以通过将这样的材料层压在底基衬底101上而形成缓冲层102。适于各自生长过程的来源材料可商购，所以可以使用它们。缓冲层102的厚度没有特别限制，但是一般地在
Figure A20078000956400081
至20μm的范围内。
半导体晶体层B103形成在所述缓冲层102上，并且另一个半导体晶体层A104形成在所述半导体晶体层B103上。如图1中所示，半导体晶体层B103的一个表面直接与半导体晶体层A104的一个表面接触，这样在栅偏压施加时容许在半导体晶体层B103和A104之间的界面处和在半导体晶体层B103的侧面形成通道。
为了形成上述通道，半导体晶体层B103比半导体晶体层A104需要具有更大的电子亲合势。现在将详细地描述为形成所述通道而提供的两个半导体晶体层B103和A104。
作为用于半导体晶体层B103的材料，可以使用GaN。可以以与缓冲层102的情况相同的方法，例如MOVPE、MBE和HVPE进行半导体晶体层B103的层压。因为在缓冲层102的情况下，适于各自生长过程的来源材料可商购，所以可以使用它们。半导体晶体层B103的厚度没有特别限制，但是它在
Figure A20078000956400082
至5μm范围内，更优选
Figure A20078000956400083
至3μm，并且还更优选
Figure A20078000956400084
至2μm。
半导体晶体层A104可以由AlGaN或AlInGaN在所述半导体晶体层B103上的晶体生长而形成。在所述半导体晶体层B103上的晶体生长过程是用和半导体晶体层B103的情况中相同的方法进行的。关于所述半导体晶体层A104，AlGaN的晶体生长引起半导体晶体层B103和A104之间的晶格常数差异，因此在所述界面并且在半导体晶体层B103的侧面(GaN层侧面)上生成压电场并且感生自由载流子。
同时，当AlInGaN的晶体生长作为半导体晶体层A104进行时，除半导体晶体层B103和A104的晶格匹配之外，还通过调节Al和In之间的组成比例，以避免压电场的产生，因此可以产生在栅偏压为零时不产生自由载流子并且不形成通道的方式，即，E-模式运转的场效应晶体管。
对于用于根据本发明的场效应晶体管的半导体晶体层A104的材料没有特别的限制。然而，在任何情况下，为了可以在施加栅偏压时在半导体晶体层B103和A104之间的界面的半导体晶体层B103侧形成通道以及为了半导体晶体层B103可以比半导体晶体层A104提供更大的电子亲合势，重要的是选择材料体系和组成。
在半导体晶体层A104中，优选的是增加Al含量，以便半导体晶体层A104比半导体晶体层B103具有小足够的电子亲合势。然而，如上所述，更大的Al含量引起AlGaN层的结晶度的劣化，导致得到的场效应晶体管的性能降低或操作失灵。因而，需要通过考虑上述因素来确定最佳值。考虑到这样的情况，通常，Al含量优选在0.1至0.6、更优选在0.15至0.5、并且还更优选在0.2至0.4的范围内。
可以以与缓冲层102和半导体晶体层B103的这种情况的相同方法，即，MOVPE、MBE、HVPE等进行半导体晶体层A104的层压。适于各自生长过程的来源材料可商购的，所以可以使用它们。半导体晶体层A104的厚度没有特别限制，但是它在
Figure A20078000956400091
至
Figure A20078000956400092
更优选
Figure A20078000956400093
至
Figure A20078000956400094
还更优选
Figure A20078000956400095
至
Figure A20078000956400096
的范围内。
在该实施方案中，将所述半导体晶体层A104制备为单层。然而，所述半导体晶体层A104可以采取GaN层和AlGaN层的反复层压结构或采取InGaN层和AlGaN层的反复层压结构，这些层压结构都具有在弹性变形限度之内的厚度。
在半导体晶体层A104上，除形成源极105和漏极106之外，还通过栅绝缘膜108形成栅电极109。用于分离器件的分离层以附图标记107表示。通过安置分离层107，在衬底上形成多个具有上述层结构的场效应晶体管100，以使它们不会相互地并且在电学上引起干涉。
可以通过安置栅绝缘膜108而减少在对于栅电极109施加正向偏压电压时的漏电流，因此施加大的正向电压。在该情况下，随着所述栅绝缘膜108变厚，可以减少漏电流。然而，当栅绝缘膜108厚度增加时，容易在栅绝缘膜108和半导体晶体层A104之间的界面形成电子的中间水平，因此引起电流滞后。
因而，本发明的发明人关于氮化镓场效应晶体管的栅绝缘膜用的材料进行了深入细致的研究。结果，已经发现了，通过使用含有铪氧化物的材料作为用于栅绝缘膜的材料，获得了高性能氮化镓场效应晶体管，其可以抑制电流滞后的产生并且减少在施加正向偏压电压时的漏电流。
相对介电常数为9以上至22以下的介电材料形成在半导体晶体层A104上，作为栅绝缘膜108。在背离上述范围的情况下，不可能有效抑制所述正向漏电流。虽然相对介电常数为9以上至22以下的介电材料对于减少栅泄漏是有效的，但是13至18的相对介电常数是更优选的。相对介电常数为9以上至22以下的材料的实例包括Cr2O3、CuO、FeO、PbCO3、PbCl2、PbSO4、SnO2、ZrO2、ZrSiO4、Ta2O5、TiO2、BaTiO、HfSiO2、HfAlO、La2O3、CaHfO和HfAlON。所有这些材料体系都是有效的，但是考虑到在驱动期间更少的电流滞后，更优选La2O3、CuO、ZrSiO4、HfSiO2、HfO2、HfAlO和CaHfO。还更优选HfO2、HfAlON、HfAlO和HfSiO。最优选HfAlO。
为了更少的泄漏等原因，在用作栅绝缘膜108的情况下，这些材料的晶体体系优选是无定形的或单晶。考虑到产生膜的容易性等，无定形的是更优选的。
因而，当构成栅绝缘膜108的材料的一部分或全部含有铪氧化物时，例如HfxAl1-xOy(0＜x＜1，1≤y≤2)，可以有效减少漏电流。因此，漏电流的控制变得可能。
栅绝缘膜108可以采取上述材料及其它材料的层压材料结构。例如，可以采用这样的层压结构，其中已知作为能抑制电流崩溃现象(currentcollapse phenomenon)的绝缘膜的SiN适合于***在与说明的上述材料的干涉空间中，作为能以1nm至10nm的厚度用于栅绝缘膜108。在该情况下，对于要结合的绝缘膜材料的类型没有特别的限制。考虑有效的漏电流抑制、相互电导、滞后等，其厚度优选在3nm至40nm、更优选5nm至30nm、并且最优选7nm至20nm的范围内。
而且，还可以采用其中半导体晶体层B103和/或104的一部分通过蚀刻被除去的结构(凹口结构)。这样可以通过将阈值电压调节至正而改善场效应晶体管增益或E-模式操作的性能。
可以通过利用诸如热CVD、等离子体CVD、ALCVD、MOCVD、MBE、蒸发和溅射之类的方法形成栅绝缘膜108。
可以通过根据上述方法形成栅绝缘膜108，然后通过进行退火处理而减少电流滞后。因此，在产生图1中所示的半导体集成电路1或产生具有图1中所示的构造的独立场效应晶体管100的情况下，在形成栅绝缘膜108以后的退火处理有效地改善了其电流滞后特征。
可以在形成栅绝缘膜108至器件密封期间的适当时间进行该退火处理。一般在300℃或更高的温度并且在栅绝缘膜108的耐热性范围(在能保持无定形的范围)内进行退火处理。一般地，它在300℃至900℃的范围之内。在300℃至900°范围内的温度进行退火处理情况下，与没有退火处理的情况相比，可以进一步地改善其电流滞后特征。对于退火处理的时间没有特别的限制，但是考虑到效果和工业效率的平衡，该时间优选在10秒至60分钟的范围内。气氛优选地是氮和/或Ar，并且更优选氮。
作为用于形成在栅绝缘膜108上的栅电极109、源极105和漏极106的材料，在典型的GaN-HEMT器件中使用的材料和方法可以原样使用。因此，用于栅电极108的材料包括Ni/Au、Pt等。用于源极105和漏极106的材料的实例包括Ti/Al、Ti/Mo等。这些可以通过溅射、蒸发、CVD等形成。
退火处理可以在形成栅电极以后进行。在这种情况下，它在可以减少滞后并且不对栅电极材料产生损害的温度范围进行。这样的温度范围是考虑到栅电极材料的耐热性而确定，但是一般在300℃至600℃的范围内。
虽然已经在上文中基于例举性实施方案描述了本发明，但是本发明的这种实施方案仅是说明，并且本发明的技术范围并不限于此。本发明的技术范围是由权利要求限定的，并且进一步意欲包括等价于权利要求的含义和在权利要求范围内的任何修改。
实施例
现在将参考下列实施例详细地描述本发明，但是它们仅是实施例，并且本发明不应该受这些实施例限制。
实施例1
具有图1中所示构造的GaN-HEMT制作如下。
将作为底基衬底101制备的半绝缘SiC衬底101用硫酸和过氧化氢的混合物洗涤，然后在MOCVD炉中加热到600℃。其后，在下列条件下从室中供给40sccm的TMA：恒温槽的温度；30℃，以及，氢和氨的载体气体的流量分别为，60SLM和40SLM。然后，AlN作为缓冲层102生长至
Figure A20078000956400121
的厚度。
随后，底基衬底101的温度改变至1,150℃，并且将TMA的流量调节至0sccm。然后，从30℃的恒温槽供给40sccm的TMG，并且将作为半导体晶体层103的GaN层在缓冲层102上层压至2μm的厚度。
随后，将TMG的流量改变至100sccm，并且从30℃的恒温槽供给3sccm的TMA。然后，将其铝含量是0.2的ud-AlGaN作为半导体晶体层A104生长至
Figure A20078000956400122
的厚度。其后，将底基衬底101的温度降至约室温，并且然后从反应器中移出所述衬底。
然后通过光刻法形成对应于源极和漏极的形状的抗蚀剂开口，并且通过EB蒸发将Ti/Al/Ni/Au金属膜分别层压至
Figure A20078000956400123
的厚度。其后，通过剥离(lift-off)方法将除开口以外的金属膜除去以形成源极105和漏极106。为了继续改善欧姆特性，在氮气氛中在800℃将RTA处理进行30秒。
移出衬底，并且然后通过光刻法形成抗蚀剂图案，将其用作掩模。随后，进行N+离子植入以形成深度为的分离层107。N+离子的剂量量是2×1014离子/cm2。在离子植入以后，除去抗蚀剂。
然后，通过光刻法在形成栅绝缘膜的区域提供抗蚀剂开口，接着用稀HCl水溶液洗涤所述开口。将得到的开口移动至溅射设备，并且通过RF溅射层压Hf0.6Al0.4O2。制备三个级别的样品，这些样品在厚度上不同，即，为8nm(样品1)、16nm(样品2)和24nm(样品3)。作为用于溅射底基衬底101的气体，使用Ar。溅射功率是0.48kW。溅射期间的反应器电压是0.45Pa。将Hf0.6Al0.4O2的烧结压块用作溅射靶。随后，通过剥离而形成栅绝缘膜108。
然后，在以类似方式通过光刻法形成对应于栅电极形状的开口以后，通过电子束蒸发将Ni/Au金属膜形成至
Figure A20078000956400131
的厚度，接着，以源极的情况下相同的方式进行剥离。结果，形成栅电极109。
将由此处理的底基衬底101移动至退火炉，并且在氮气氛中、在500℃进行退火30分钟。
如上所述，制备出三个具有栅绝缘膜的GaN-HEMT，这些栅绝缘膜的栅长度和宽度相同，为2μm和30μm，但是其厚度不同，即，GaN-HEMT1(栅绝缘膜：8nm)，GaN-HEMT2(栅绝缘膜：16nm)和GaN-HEMT3(栅绝缘膜：24nm)。
以和GaN-HEMT1的情况下相同的方法制备出弹栓二极管(shot keydiode)，以进行GaN-HEMT1的CV测量。结果，发现栅绝缘膜的相对介电常数是16。
如上所述制备的每个GaN-HEMT，即，GaN-HEMT1、GaN-HEMT2和GaN-HEMT3，的栅电流密度对栅电压特征是在漏极上的两个接线端被接地的条件下测量的。测量结果显示在图3中。
另外，每个GaN-HEMT即GaN-HEMT1、GaN-HEMT2和GaN-HEMT3的漏电流密度的迁移特性是在源电子(source electron)上的三个接线端被接地的条件下测量的。在测量期间，将20伏的偏压施加到所述漏极。测量结果显示在图4中。
测量GaN-HEMT1的漏电流密度对漏电压曲线的滞后特征。在测量期间，将-2伏的电压施加到所述栅电极。测量结果显示在图6中。
比较例1
作为比较例制备的包括GaN-HEMT的半导体集成电路的横截面示意图显示在图2中。图1中显示的本发明的实施方案和图2中显示的比较例之间的结构差异是，在比较例中没有在每个场效应晶体管上提供栅绝缘膜，但是它们在其它结构上是相同的。在图2中，将底基衬底以附图标记201表示，将缓冲层以202表示，将半导体晶体层B以203表示，将半导体晶体层A以204表示，将源极以205表示，将漏极以206表示，将分离层以207表示并且将栅电极以208表示。
用和实施例1相同的方法，将SiC衬底用作衬底201，在其上将作为缓冲层202的AlN层形成至
Figure A20078000956400141
的厚度；然后将作为半导体晶体层B203的GaN层形成至2μm的厚度；并且最终将作为半导体晶体层A204的其铝含量为0.20的ud-AlGaN层形成至的厚度。其后，将由此处理的底基衬底201的温度降至约室温，然后将所述衬底从反应器中移出，作为外延的衬底。
用和实施例1中相同的方法，将源极205、漏极206和分离层207形成在从反应器中移出的外延衬底上。其后，在不层压栅绝缘膜的情况下，通过光刻法形成对应于栅电极形状的开口，接着用稀HCl水溶液洗涤。然后用与实施例1所描述相同的方法形成栅电极208。由此产生栅长度为2μm并且栅宽度为30μm的GaN-HEMT4。
在漏极上的两个接线端被接地的条件下，测量该GaN-HEMT4的栅电流密度对栅电压特征。测量结果显示在图3中。
另外，在源极上的三个接线端被接地的条件下，测量GaN-HEMT4的漏电流密度的迁移特征。在测量期间，将20伏的偏压施加到所述漏极。测量结果显示在图4中。
比较例2
用和实施例1相同的方法，在作为底基衬底201的SiC衬底上顺序生长下列层：将AlN缓冲层202生长至厚度为然后将GaN半导体晶体层B203生长至厚度为2μm；和最后将ud-AlGaN半导体晶体层A204生长至厚度为其中ud-AlGaN的铝含量是0.20。
用和实施例1中相同的方法，然后在由此处理的底基衬底201上形成分离层207、源极205、漏极206、栅绝缘膜(厚度：8nm)和栅电极208，接着形成必要的电极。没有进行退火处理。由此制备出栅长度为2μm和栅宽度为30μm的GaN-HEMT5。
测量GaN-HEMT5的漏电流密度对漏电压曲线的滞后特征。然后，将-2伏的电压施加到所述栅电极。测量结果显示在图5中。
参考图3，与比较例1中的GaN-HEMT4相比，栅电流在实施例1中所制备的GaN-HEMT1、GaN-HEMT2和GaN-HEMT3中显著地降低。特别是，应当注意，在施加正向栅偏压时抑制栅电流的效果得到显著改善。如从图3可以显而易见，对于GaN-HEMT1和GaN-HEMT3，能够将施加的正向电压的振幅增加高达+8V，而对于GaN-HEMT2，能够将施加的正向电压的振幅增加高达+9V。
同时，在GaN-HEMT4的情况下，不能施加大于0V的栅电压，原因在于当栅电压超过大于0V时产生大的漏电流。
参考图4，与比较例1中的GaN-HEMT4的最大漏电流密度相比，实施例1中的每个GaN-HEMT1、GaN-HEMT2和GaN-HEMT3的最大漏电流密度分别提高至约95％、105％和115％。
在图6中，在变换实施例1中的GaN-HEMT1的漏电流密度对漏电压曲线的扫描方向的情况下，差异远小于图5中GaN-HEMT4所示的差异。因此，证实通过退火处理显著地减少了滞后。
附图简述
图1是显示本发明实施方案的横截面示意图；
图2是显示比较例中器件的横截面示意图；
图3是显示实施例1和比较例1中栅电流密度对栅电压特征的图；
图4是显示实施例1和比较例1中的漏电流密度的迁移特征的图；
图5是显示比较例2中漏电流对漏电压曲线的滞后特征的曲线图；和
图6是显示实施例1中漏电流对漏电压曲线的滞后特征的曲线图。
附图标记说明
101，201  底基衬底
102，202  缓冲层
103，203  半导体晶体层B
104，204  半导体晶体层A
105，205  源极
106，206  漏极
107，207  分离层
108       栅绝缘膜
109，208  栅电极

Claims (9)

1.一种氮化镓半导体场效应晶体管，其具有栅绝缘膜和异质结，所述异质结由半导体晶体层A和半导体晶体层B构成，其中构成所述栅绝缘膜的材料的一部分或全部是相对介电常数为9以上至22以下的介电材料，并且其中所述半导体晶体层A与所述栅绝缘膜接触，而且在所述半导体晶体层A附近的半导体晶体层B比所述半导体晶体层A具有更大的电子亲合势。
2.根据权利要求1所述的半导体场效应晶体管，其中所述半导体晶体层A是AlxINyGa(1-x-y)N晶体(0≤x，y≤1，x+y≤1)。
3.根据权利要求1或2所述的半导体场效应晶体管，其中构成所述栅绝缘膜的材料的一部分或全部包含铪氧化物。
4.根据权利要求1至3中任何一项所述的半导体场效应晶体管，其中构成所述栅绝缘膜的材料的一部分或全部包含HfxAl1-xOy(0＜x＜1，1≤y≤2)。
5.一种半导体集成电路，其包含根据权利要求1至4中任何一项所述的场效应晶体管。
6.一种制造根据权利要求1至4中任何一项所述的半导体场效应晶体管的方法，所述方法包括下列步骤：
形成绝缘层；然后
在300℃或更高的温度下进行热处理。
7.根据权利要求6所述的制造半导体场效应晶体管的方法，所述方法包括下列步骤：
形成栅电极；然后
在300℃或更高的温度下进行热处理。
8.一种制造根据权利要求5所述的半导体集成电路的方法，所述方法包括下列步骤：
形成绝缘层；然后
在300℃或更高的温度下进行热处理。
9.根据权利要求8所述的制造半导体集成电路的方法，所述方法包括下列步骤：
形成栅电极；然后
在300℃或更高的温度下进行热处理。
CNA200780009564XA 2006-03-17 2007-03-16 半导体场效应晶体管及其制造方法 Pending CN101405850A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP073610/2006 2006-03-17
JP2006073610 2006-03-17

Publications (1)

Publication Number Publication Date
CN101405850A true CN101405850A (zh) 2009-04-08

Family

ID=38522434

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200780009564XA Pending CN101405850A (zh) 2006-03-17 2007-03-16 半导体场效应晶体管及其制造方法

Country Status (7)

Country Link
US (1) US20110012110A1 (zh)
KR (1) KR20080108464A (zh)
CN (1) CN101405850A (zh)
DE (1) DE112007000626T5 (zh)
GB (1) GB2449810A (zh)
TW (1) TW200742076A (zh)
WO (1) WO2007108404A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097483A (zh) * 2010-12-31 2011-06-15 中山大学 GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN105810707A (zh) * 2014-12-31 2016-07-27 黄智方 高电子迁移率发光晶体管的结构
CN107230618A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管器件的制备方法
CN110854193A (zh) * 2019-11-28 2020-02-28 西安电子科技大学芜湖研究院 一种氮化镓功率器件结构及其制备方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
JP2010087274A (ja) * 2008-09-30 2010-04-15 Sanken Electric Co Ltd 半導体装置
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5890991B2 (ja) * 2011-09-28 2016-03-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8803246B2 (en) 2012-07-16 2014-08-12 Transphorm Inc. Semiconductor electronic components with integrated current limiters
WO2014127150A1 (en) 2013-02-15 2014-08-21 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9502602B2 (en) * 2014-12-31 2016-11-22 National Tsing Hua University Structure of high electron mobility light emitting transistor
US9780176B2 (en) * 2015-11-05 2017-10-03 Electronics And Telecommunications Research Institute High reliability field effect power device and manufacturing method thereof
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
JP6917160B2 (ja) * 2017-02-26 2021-08-11 住友化学株式会社 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
KR101949452B1 (ko) 2017-08-16 2019-02-18 코오롱글로벌 주식회사 숏크리트 시공방법 및 보강줄 분사장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544906B2 (en) * 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
JP2002324813A (ja) * 2001-02-21 2002-11-08 Nippon Telegr & Teleph Corp <Ntt> ヘテロ構造電界効果トランジスタ
JP2003069013A (ja) * 2001-08-29 2003-03-07 Hitachi Ltd 半導体装置及びその製造方法
JP2003133432A (ja) * 2001-10-25 2003-05-09 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7186640B2 (en) * 2002-06-20 2007-03-06 Chartered Semiconductor Manufacturing Ltd. Silicon-rich oxide for copper damascene interconnect incorporating low dielectric constant dielectrics
JP2005064317A (ja) * 2003-08-18 2005-03-10 Semiconductor Leading Edge Technologies Inc 半導体装置
JP4449374B2 (ja) * 2003-09-04 2010-04-14 株式会社日立製作所 半導体装置
JP2005086102A (ja) * 2003-09-10 2005-03-31 Univ Nagoya 電界効果トランジスタ、及び電界効果トランジスタの作製方法
US20050181619A1 (en) * 2004-02-12 2005-08-18 National Taiwan University Method for forming metal oxide layer by nitric acid oxidation
US7253066B2 (en) * 2004-02-24 2007-08-07 International Business Machines Corporation MOSFET with decoupled halo before extension
JP5084262B2 (ja) * 2004-06-24 2012-11-28 日本電気株式会社 半導体装置
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2006054391A (ja) * 2004-08-16 2006-02-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006222414A (ja) * 2005-01-14 2006-08-24 Matsushita Electric Ind Co Ltd 半導体装置
JP2006245317A (ja) * 2005-03-03 2006-09-14 Fujitsu Ltd 半導体装置およびその製造方法
JP4768427B2 (ja) * 2005-12-12 2011-09-07 株式会社東芝 半導体記憶装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097483A (zh) * 2010-12-31 2011-06-15 中山大学 GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN102097483B (zh) * 2010-12-31 2012-08-29 中山大学 GaN基异质结构增强型绝缘栅场效应晶体管及制备方法
CN102184943A (zh) * 2011-04-18 2011-09-14 电子科技大学 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN105810707A (zh) * 2014-12-31 2016-07-27 黄智方 高电子迁移率发光晶体管的结构
CN105810707B (zh) * 2014-12-31 2018-07-24 黄智方 高电子迁移率发光晶体管的结构
CN107230618A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管器件的制备方法
CN110854193A (zh) * 2019-11-28 2020-02-28 西安电子科技大学芜湖研究院 一种氮化镓功率器件结构及其制备方法

Also Published As

Publication number Publication date
GB2449810A (en) 2008-12-03
US20110012110A1 (en) 2011-01-20
KR20080108464A (ko) 2008-12-15
GB0816666D0 (en) 2008-10-22
WO2007108404A1 (ja) 2007-09-27
DE112007000626T5 (de) 2009-02-05
TW200742076A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN101405850A (zh) 半导体场效应晶体管及其制造方法
CN103038869B (zh) 场效应晶体管
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US9935190B2 (en) Forming enhancement mode III-nitride devices
TWI765880B (zh) 半導體結構、hemt結構及其形成方法
JP2010232377A (ja) 半導体素子
JP2007158143A (ja) ヘテロ接合型電界効果トランジスタ
US10964802B2 (en) Semiconductor device and method for manufacturing the same
JP2008091394A (ja) 電界効果トランジスタ及びその製造方法
CN102832231A (zh) 化合物半导体器件及其制造方法
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
US10461159B2 (en) Method of manufacturing semiconductor device and the semiconductor device
US11538909B2 (en) Semiconductor device
JP2006286698A (ja) 電子デバイス及び電力変換装置
US11049952B2 (en) Integrated enhancement/depletion mode HEMT
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JP2007088252A (ja) 電界効果トランジスタ
JP2007227621A (ja) 絶縁ゲート構造体を有する半導体装置とその製造方法
JP2020177940A (ja) 半導体装置及びその製造方法
US20190259865A1 (en) Integrated enhancement/depletion mode hemt and method for manufacturing the same
US11329135B2 (en) Semiconductor device
TWI730516B (zh) 氮化物半導體基板以及氮化物半導體裝置
JP7201571B2 (ja) 窒化物半導体基板および窒化物半導体装置
CN110335894B (zh) Hemt结构及其制造方法
KR20220163637A (ko) 재구성 가능한 고전자 이동도 트랜지스터 소자 및 이를 활용한 문턱 전압 제어 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20090408