JP2005086102A - 電界効果トランジスタ、及び電界効果トランジスタの作製方法 - Google Patents

Abstract

【課題】良好なピンチオフ特性を有する、高耐圧、高出力動作及び高出力化の新規な電界効果トランジスタ、及びその作製方法を提供する。
【解決手段】 絶縁性の基板２１上において、ＧａＮ緩衝層２２、下側ＡｌＧａＮ障壁層２３、ＧａＮチャネル層２４、上側ＡｌＧａＮ障壁層２５、及びＧａＮキャップ層２６を順次に形成する。さらに、ＧａＮキャップ層２６上に、オーミック性のソース電極２７及びドレイン電極２８を形成し、これらの電極間において整流性のゲート電極２９を形成し、ダブルへテロ型の電界効果トランジスタ２０を作製する。ＧａＮ緩衝層２２及び下側ＡｌＧａＮ障壁層２３間には、Ａｌ組成がＧａＮ緩衝層２２から下側ＡｌＧａＮ障壁層２３に向けて増大するようにして傾斜した、ＡｌＧａＮ組成傾斜層３１を設ける。
【選択図】図３

Description

本発明は、電界効果トランジスタ、及び電界効果トランジスタの作製方法に関する。

高耐圧及び高出力動作を実現する電界効果トランジスタとして、ＡｌＧａＮ／ＧａＮ系の電界効果トランジスタが提案されており、さらなる高出力化を実現するために、ＧａＮチャネル層の上下をＡｌＧａＮ障壁層で挟んだダブルへテロ型の電界効果トランジスタが提案されている。

図１は、従来のＡｌＧａＮ／ＧａＮ系のダブルへテロ型の電界効果トランジスタの一例を示す構成図であり、図２は、図１に示す電界効果トランジスタの、厚さ方向における伝導帯のエネルギーバンド図である。

図１に示すように、従来のＡｌＧａＮ／ＧａＮ系ダブルへテロ型の電界効果トランジスタ１０においては、絶縁性の基板１１上において、ＧａＮ緩衝層１２、下側ＡｌＧａＮ障壁層１３、ＧａＮチャネル層１４、上側ＡｌＧａＮ障壁層１５、及びＧａＮキャップ層１６が順次に積層され、ＧａＮキャップ層１６上においてソース電極１７及びドレイン電極１８が形成されるとともに、これら電極間にゲート電極１９が形成されている。

しかしながら、図１に示す電界効果トランジスタ１０においては、図２に示すように、ＧａＮ緩衝層１２及び下側ＡｌＧａＮ障壁層１５間において、伝導帯不連続が存在し、この部分に２次元電子ガスが形成されるようになる。この２次元電子ガス濃度はゲート電極１９に印加すべきゲート電圧によって制御することができないため、電界効果トランジスタ１０は良好なピンチオフ特性を奏することができないという問題があった。

本発明は、良好なピンチオフ特性を有する、高耐圧、高出力動作及び高出力化の新規な電界効果トランジスタ、及びその作製方法を提供することを目的とする。

上記目的を達成すべく、本発明は、
所定の基板と、
前記基板上に形成された緩衝層と、
前記緩衝層上に形成された組成傾斜層と、
前記組成傾斜層上に形成された下側障壁層と、
前記下側障壁層上に形成されたチャネル層と、
前記チャネル層上に形成された上側障壁層と、
前記上側障壁層上に形成されたオーミック性のソース電極及びドレイン電極と、
前記上側障壁層上において、前記ソース電極及び前記ドレイン電極間に設けられた整流性のゲート電極とを具え、
前記組成傾斜層は、少なくとも前記下側障壁層中の一元素を含み、この一元素の組成が前記組成傾斜層の厚さ方向に傾斜し、前記緩衝層及び前記下側障壁層間の伝導帯不連続の生成を抑制したことを特徴とする、電界効果トランジスタに関する。

また、本発明は、
所定の基板上に緩衝層を形成する工程と、
前記緩衝層上に組成傾斜層を形成する工程と、
前記組成傾斜層上に下側障壁層を形成する工程と、
前記下側障壁層上にチャネル層を形成する工程と、
前記チャネル層上に上側障壁層を形成する工程と、
前記上側障壁層上にオーミック性のソース電極及びドレイン電極を形成する工程と、
前記上側障壁層上において、前記ソース電極及び前記ドレイン電極間に整流性のゲート電極を形成する工程とを具え、
前記組成傾斜層は、少なくとも前記下側障壁層中の一元素を含み、この一元素の組成が前記組成傾斜層の厚さ方向に傾斜させ、前記緩衝層及び前記下側障壁層間の伝導帯不連続の生成を抑制するようにしたことを特徴とする、電界効果トランジスタの作製方法に関する。

本発明によれば、前記緩衝層と前記下側障壁層との間に組成傾斜層を設けており、これによって前記緩衝層と前記下側障壁層との間の前記伝導帯不連続の生成を抑制し、前記伝導帯が実質的に連続となるようにしている。したがって、前記伝導帯のエネルギー的な観点から２次元電子の生成を抑制することができる。この結果、良好なピンチオフ特性を有する電界効果トランジスタを提供できるようになる。

なお、本発明の好ましい態様においては、前記組成傾斜層が含む前記一元素が前記緩衝層から前記下側障壁層へ向けて組成傾斜していることが好ましい。これによって、前記電界効果トランジスタは、さらに良好なピンチオフ特性を有するようになる。

また、本発明の他の好ましい態様においては、前記組成傾斜層の少なくとも一部にｐ型不純物を添加し、前記組成傾斜層中の、分極に起因した電子層の生成を抑制する。前記組成傾斜層中には分極が発生し、これを補償するためにその内部に電子層が形成される場合がある。しかしながら、前記組成傾斜層の少なくとも一部に前記ｐ型不純物を含有させるようにすれば、前記電子層の形成を抑制することができる。

さらに、本発明のその他の好ましい態様においては、前記下側障壁層の少なくとも一部にｎ型不純物を添加する。この場合、前記ゲート電極近傍の電界集中を抑制しつつ、前記チャネル層を流れる電流を増大させることができ、前記電界効果トランジスタのさらなる高出力動作を実現することができる。

また、本発明のさらに他の好ましい態様においては、前記上側障壁層の少なくとも一部にｎ型不純物を添加する。この場合、前記電界効果トランジスタのさらなる高出力動作を実現することができる。

さらに、本発明の他の好ましい態様においては、前記上側障壁層及び前記ゲート電極間にゲート絶縁膜を設けることができる。これによって、ドレイン電圧の増大に伴ってドレイン電流が減少するという現象、いわゆる電流コプラスを抑制することができる。

また、前記上側障壁層と前記ゲート電極との間には、閾値電圧を制御するためにキャップ層を設けることができ、この場合は、前記キャップ層と前記ゲート電極との間に前記ゲート絶縁膜を設けることができる。

以上説明したように、本発明によれば、良好なピンチオフ特性を有する、高耐圧、高出力動作及び高出力化の新規な電界効果トランジスタ、及びその作製方法を提供することができる。

以下、本発明を発明の実施の形態に基づいて詳細に説明する。
図３は、本発明の電界効果型トランジスタの一例を示す構成図である。図３に示す電界効果トランジスタ２０は、絶縁性の基板２１上において、順次に形成されたＧａＮ緩衝層２２、下側ＡｌＧａＮ障壁層２３、ＧａＮチャネル層２４、上側ＡｌＧａＮ障壁層２５、及びＧａＮキャップ層２６を具えている。さらに、ＧａＮキャップ層２６上には、オーミック性のソース電極２７及びドレイン電極２８が設けられているとともに、これらの電極間において整流性のゲート電極２９が設けられ、ダブルへテロ型の電界効果トランジスタを構成している。

さらに、ＧａＮ緩衝層２２及び下側ＡｌＧａＮ障壁層２３間にはＡｌＧａＮ組成傾斜層３１が設けられている。ＡｌＧａＮ組成傾斜層３１においては、Ａｌ組成がＧａＮ緩衝層２２から下側ＡｌＧａＮ障壁層２３に向けて増大するようにして傾斜している。

なお、ＧａＮキャップ層２６は必ずしも必要ではなく、電界効果トランジスタ２０の閾値電圧を制御する観点から、その存在は任意である。

図４は、図３に示す電界効果トランジスタ２０の、厚さ方向における伝導帯のエネルギーバンド図である。図４から明らかなように、図３に示す電界効果トランジスタ２０においては、Ａｌ組成がＧａＮ緩衝層２２から下側ＡｌＧａＮ障壁層２３へ向けて増大するように傾斜した組成傾斜層３１を有しているので、伝導帯のエネルギーバンドはＧａＮ緩衝層２２から下側ＡｌＧａＮ層２３に向けて連続となっている。したがって、電界効果トランジスタ２０においては、ＧａＮ緩衝層２２内での２次元電子の形成が抑制され、良好なピンチオフ特性を呈するようになる。

図３に示すＧａＮ緩衝層２２からＧａＮキャップ層２６までは、例えばＭＯＣＶＤ法などによって形成することができ、この場合、組成傾斜層３１は、トリメチルアルミニウム（ＴＭＡ）などのＡｌ原料ガスの供給割合を形成初期から後期にかけて増大させることによって、形成することができる。

また、ソース電極２７及びドレイン電極２８、並びにゲート電極２９は蒸着法やスパッタリング法などを用いて形成することができ、またメッキ法を用いることもできる。これらの方法は単独で用いることもできるし、併用することもできる。

図３に示す電界効果トランジスタ２０において、組成傾斜層３１の少なくとも一部にｐ型不純物を添加し、組成傾斜層３１中の、分極に起因した電子層の生成を抑制するようにすることもできる。組成傾斜層３１中には分極が発生し、これを補償するためにその内部に電子層が形成される場合がある。しかしながら、組成傾斜層３１の少なくとも一部に前記ｐ型不純物を含有させるようにすれば、前記電子層の形成を抑制することができる。この結果、良好なピンチオフ特性を呈することができるようになる。

前記ｐ型不純物は組成傾斜層３１の全体に亘って含有させることもできるし、一部分のみに含有させることもできる。一部分のみに含有させた場合においても、前記ｐ型不純物の含有量を適宜制御することによって、電子層の形成を十分に抑制することができるようになる。

前記ｐ型不純物は、組成傾斜層３１の形成時に所定の原料ガスを用いて含有させることもできるし、組成傾斜層３１の形成後においてイオン注入法などによって含有させることもできる。前記ｐ型不純物としては、炭素イオン、Ｍｇイオン及びＢｅイオン、並びにこれらのイオンを少なくとも２種類以上用いることもできる。

また、図３に示す電界効果トランジスタ２０において、下側ＡｌＧａＮ障壁層２３の少なくとも一部にｎ型不純物を添加することができる。この場合、ゲート電極２９近傍の電界集中を抑制しつつ、ＧａＮチャネル層２４を流れる電流を増大させることができ、電界効果トランジスタ２０のさらなる高出力動作を実現することができる。前記ｎ型不純物は、所定の原料ガスを用いて下側ＡｌＧａＮ障壁層２３の形成時に含有させることもできるし、下側ＡｌＧａＮ障壁層２３の形成後においてＳｉイオンなどのイオン注入法などによって含有させることもできる。

さらに、図３に示す電界効果トランジスタ２０において、上側ＡｌＧａＮ障壁層２５の少なくとも一部にｎ型不純物を添加することができる。この場合、電界効果トランジスタ２０のさらなる高出力動作を実現することができる。

前記ｎ型不純物は、障壁層２３及び２５の厚さ方向の全体に亘って含有させることもできるし、一部分のみに含有させることもできる。一部分のみに含有させた場合においても、前記ｎ型不純物の含有量を適宜制御することによって、上述した作用効果を十分に奏することができる。

図５は、図３に示す電界効果トランジスタの変形例を示す構成図である。なお、本例において、図３に示す電界効果トランジスタと同様の構成要素については同一の参照符号を用いている。図５に示す電界効果トランジスタ３０は、図３に示すように、絶縁性の基板１１上に、ＧａＮ緩衝層２２、ＡｌＧａＮ組成傾斜層３１、下側ＡｌＧａＮ障壁層２３、ＧａＮチャネル層２４、上側ＡｌＧａＮ障壁層２５、及びＧａＮキャップ層２６が順次に形成され、さらに、ＧａＮキャップ層２６上に、オーミック性のソース電極２７及びドレイン電極２８が設けられているとともに、これらの電極間において整流性のゲート電極２９が設けられ、ダブルへテロ型の電界効果トランジスタを構成している。

但し、本例においては、ＧａＮキャップ層２６及びゲート電極２９間にゲート絶縁層３２が設けられている点で、図３に示す電界効果トランジスタ２０と相異する。この場合、ドレイン電圧の増大に伴ってドレイン電流が減少するという現象、いわゆる電流コプラスを抑制することができるようになる。

なお、ゲート絶縁層３２は、ＳｉＮ_Ｘ、ＡｌＮ、ＡｌＯ_Ｘ、ＳｉＯ_Ｘ、ＺｒＯ_Ｘ、及びＨｆＯ_Ｘなどから構成することができる。

上述したように、ＧａＮキャップ層２６は必須の要件ではないため、必要に応じて省略することができる。この場合、ゲート絶縁膜３２は上側ＡｌＧａＮ障壁層２５上に直接形成されるようになる。

サファイアからなる絶縁性基板上に、厚さ３μｍＧａＮ緩衝層、厚さ６０ｎｍのＡｌＧａＮ組成傾斜層、厚さ２５ｎｍの下側ＡｌＧａＮ障壁層、厚さ３０ｎｍのＧａＮチャネル層、厚さ１５ｎｍの上側ＡｌＧａＮ障壁層、及び厚さ１０ｎｍのＧａＮキャップ層を順次に形成し、ＧａＮキャップ層上に、Ｔｉ−Ａｌから構成されるオーミック性のソース電極及びドレイン電極を形成し、これらの電極間においてＮｉ−Ａｕから構成される整流性のゲート電極を形成して、図３に示すようなダブルへテロ型の電界効果トランジスタを作製した。

なお、前記組成傾斜層では、Ａｌ組成を前記ＧａＮ緩衝層から前記下側ＡｌＧａＮ障壁層へ向けて増大するようにして傾斜させた。

図６は、上述のようにして得た電界効果トランジスタの、ドレイン電圧とドレイン電流との関係を示すグラフである。図６から明らかなように、ドレイン電圧が飽和電圧を越えるとドレイン電流は前記ドレイン電圧に依存することなくほぼ一定となり、前記電界効果トランジスタが良好なピンチオフ特性を呈することが分かる。また、５９０ｍＡ／ｍｍという大きな飽和電流が得られていることが分かる。

以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。

例えば、上記具体例においては、ＧａＮチャネル層を用いているが、Ｉｎを含有したＩｎ_ＹＧａ_１−ＹＮ（０≦Ｙ≦１）なる組成のIII族窒化物半導体から構成することもできる。また、絶縁性基板としてサファイア基板を用いたが、ＳｉＣ基板などを用いることもできる。さらには、ＧａＮ緩衝層の上方に位置する各層の結晶品質を増大させるべく、例えばＡｌＮから構成される追加の緩衝層を設けることもできる。

産業上の利用分野

本発明によれば、良好なピンチオフ特性を有する、高耐圧、高出力動作及び高出力化の新規な電界効果トランジスタを提供することができ、高周波の通信器や測定器などのマイクロ波源などに適用することができる。

従来の電界効果トランジスタの一例を示す構成図である。 図１に示す電界効果トランジスタの、厚さ方向における伝導帯のエネルギーバンド図である。 本発明の電界効果トランジスタの一例を示す構成図である。 図３に示す電界効果トランジスタの、厚さ方向における伝導帯のエネルギーバンド図である。 図３に示す電界効果トランジスタの変形例を示す構成図である。 本発明の電界効果トランジスタにおける、ドレイン電圧及びドレイン電流間の関係を示すグラフである。

符号の説明

１０、２０、３０ 電界効果トランジスタ
１１、２１ 基板
１２、２２ ＧａＮ緩衝層
１３、２３ 下側ＡｌＧａＮ障壁層
１４、２４ ＧａＮチャネル層
１５、２５ 上側ＡｌＧａＮ障壁層
１６、２６ ＧａＮキャップ層
１７、２７ ソース電極
１８、２８ ドレイン電極
１９、２９ ゲート電極
３１ ＡｌＧａＮ組成傾斜層

Claims (34)

1. 所定の基板と、
   前記基板上に形成された緩衝層と、
   前記緩衝層上に形成された組成傾斜層と、
   前記組成傾斜層上に形成された下側障壁層と、
   前記下側障壁層上に形成されたチャネル層と、
   前記チャネル層上に形成された上側障壁層と、
   前記上側障壁層上に形成されたオーミック性のソース電極及びドレイン電極と、
   前記上側障壁層上において、前記ソース電極及び前記ドレイン電極間に設けられた整流性のゲート電極とを具え、
   前記組成傾斜層は、少なくとも前記下側障壁層中の一元素を含み、この一元素の組成が前記組成傾斜層の厚さ方向に傾斜し、前記緩衝層及び前記下側障壁層間の伝導帯不連続の生成を抑制したことを特徴とする、電界効果トランジスタ。
2. 前記一元素は、前記緩衝層側から前記下側障壁層側へ向けて増大していることを特徴とする、請求項１に記載の電界効果トランジスタ。
3. 前記組成傾斜層の少なくとも一部にｐ型不純物を添加し、前記組成傾斜層中の、分極に起因した電子層の生成を抑制したことを特徴とする、請求項１又は２に記載の電界効果トランジスタ。
4. 前記下側障壁層の少なくとも一部にｎ型不純物を添加したことを特徴とする、請求項１〜３のいずれか一に記載の電界効果トランジスタ。
5. 前記上側障壁層の少なくとも一部にｎ型不純物を添加したことを特徴とする、請求項１〜４のいずれか一に記載の電界効果トランジスタ。
6. 前記上側障壁層と前記ゲート電極との間に設けられたゲート絶縁膜を具えることを特徴とする、請求項１〜５のいずれか一に記載の電界効果トランジスタ。
7. 前記上側障壁層と前記ゲート電極との間に設けられたキャップ層を具えることを特徴とする、請求項１〜５のいずれか一に記載の電界効果トランジスタ。
8. 前記キャップ層と前記ゲート電極との間に設けられたゲート絶縁膜を具えることを特徴とする、請求項７に記載の電界効果トランジスタ。
9. III族窒化物半導体から構成されたことを特徴とする、請求項１〜８のいずれか一に記載の電界効果トランジスタ。
10. 前記III族窒化物半導体は、Ａｌ_ＸＧａ_１−ＸＮ （０≦Ｘ≦１）なる組成を有することを特徴とする、請求項９に記載の電界効果トランジスタ。
11. 前記緩衝層はＧａＮから構成されるとともに、前記下側障壁層はＡｌＧａＮから構成され、前記組成傾斜層はＡｌＧａＮから構成されて、Ａｌ組成が膜厚方向において傾斜していることを特徴とする、請求項１０に記載の電界効果トランジスタ。
12. 前記チャネル層はＩｎ_ＹＧａ_１−ＹＮ（０≦Ｙ≦１）から構成されたことを特徴とする、請求項１１に記載の電界効果トランジスタ。
13. 前記チャネル層はＧａＮから構成されたことを特徴とする、請求項１２に記載の電界効果トランジスタ。
14. 前記上側障壁層はＡｌＧａＮから構成されたことを特徴とする、請求項１１〜１３のいずれか一に記載の電界効果トランジスタ。
15. 前記キャップ層はＧａＮから構成されたことを特徴とする、請求項１１〜１４のいずれか一に記載の電界効果トランジスタ。
16. 前記基板と前記緩衝層との間に追加の緩衝層を具えることを特徴とする、請求項１〜１５のいずれか一に記載の電界効果トランジスタ。
17. 前記追加の緩衝層はＡｌＮから構成されたことを特徴とする、請求項１６に記載の電界効果トランジスタ。
18. 所定の基板上に緩衝層を形成する工程と、
    前記緩衝層上に組成傾斜層を形成する工程と、
    前記組成傾斜層上に下側障壁層を形成する工程と、
    前記下側障壁層上にチャネル層を形成する工程と、
    前記チャネル層上に上側障壁層を形成する工程と、
    前記上側障壁層上にオーミック性のソース電極及びドレイン電極を形成する工程と、
    前記上側障壁層上において、前記ソース電極及び前記ドレイン電極間に整流性のゲート電極を形成する工程とを具え、
    前記組成傾斜層は、少なくとも前記下側障壁層中の一元素を含み、この一元素の組成が前記組成傾斜層の厚さ方向に傾斜させ、前記緩衝層及び前記下側障壁層間の伝導帯不連続の生成を抑制するようにしたことを特徴とする、電界効果トランジスタの作製方法。
19. 前記一元素は、前記緩衝層側から前記下側障壁層側へ向けて増大させることを特徴とする、請求項１８に記載の電界効果トランジスタの作製方法。
20. 前記組成傾斜層の少なくとも一部にｐ型不純物を添加し、前記組成傾斜層中の、分極に起因した電子層の生成を抑制する工程を具えることを特徴とする、請求項１８又は１９に記載の電界効果トランジスタの作製方法。
21. 前記下側障壁層の少なくとも一部にｎ型不純物を添加する工程を具えることを特徴とする、請求項１８〜２０のいずれか一に記載の電界効果トランジスタの作製方法。
22. 前記上側障壁層の少なくとも一部にｎ型不純物を添加する工程を具えることを特徴とする、請求項１８〜２１のいずれか一に記載の電界効果トランジスタの作製方法。
23. 前記上側障壁層と前記ゲート電極との間にゲート絶縁膜を形成する工程を具えることを特徴とする、請求項１８〜２２のいずれか一に記載の電界効果トランジスタの作製方法。
24. 前記上側障壁層と前記ゲート電極との間にキャップ層を形成する工程を具えることを特徴とする、請求項１８〜２３のいずれか一に記載の電界効果トランジスタの作製方法。
25. 前記キャップ層と前記ゲート電極との間にゲート絶縁膜を形成する工程を具えることを特徴とする、請求項２４に記載の電界効果トランジスタの作製方法。
26. III族窒化物半導体から構成することを特徴とする、請求項１８〜２５のいずれか一に記載の電界効果トランジスタの作製方法。
27. 前記III族窒化物半導体は、Ａｌ_ＸＧａ_１−ＸＮ （０≦Ｘ≦１）なる組成を有することを特徴とする、請求項２６に記載の電界効果トランジスタの作製方法。
28. 前記緩衝層はＧａＮから構成するとともに、前記下側障壁層はＡｌＧａＮから構成し、前記組成傾斜層はＡｌＧａＮから構成して、Ａｌ組成を膜厚方向において傾斜させることを特徴とする、請求項２７に記載の電界効果トランジスタの作製方法。
29. 前記チャネル層はＩｎ_ＹＧａ_１−ＹＮ（０≦Ｙ≦１）から構成されたことを特徴とする、請求項２８に記載の電界効果トランジスタの作製方法。
30. 前記チャネル層はＧａＮから構成することを特徴とする、請求項２９に記載の電界効果トランジスタの作製方法。
31. 前記上側障壁層はＡｌＧａＮから構成することを特徴とする、請求項２８〜３０のいずれか一に記載の電界効果トランジスタの作製方法。
32. 前記キャップ層はＧａＮから構成することを特徴とする、請求項２８〜３１のいずれか一に記載の電界効果トランジスタの作製方法。
33. 前記基板と前記緩衝層との間に追加の緩衝層を形成する工程を具えることを特徴とする、請求項１８〜３２のいずれか一に記載の電界効果トランジスタの作製方法。
34. 前記追加の緩衝層はＡｌＮから構成されたことを特徴とする、請求項３３に記載の電界効果トランジスタの作製方法。

Images