CN101401209B - 存储元件以及半导体器件 - Google Patents

存储元件以及半导体器件 Download PDF

Info

Publication number
CN101401209B
CN101401209B CN200780008401XA CN200780008401A CN101401209B CN 101401209 B CN101401209 B CN 101401209B CN 200780008401X A CN200780008401X A CN 200780008401XA CN 200780008401 A CN200780008401 A CN 200780008401A CN 101401209 B CN101401209 B CN 101401209B
Authority
CN
China
Prior art keywords
memory element
conductive layer
layer
organic compound
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780008401XA
Other languages
English (en)
Other versions
CN101401209A (zh
Inventor
汤川干央
杉泽希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101401209A publication Critical patent/CN101401209A/zh
Application granted granted Critical
Publication of CN101401209B publication Critical patent/CN101401209B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的一个目的在于减少各存储元件性态的变化。此外,本发明的另一个目的是获得其上装有存储元件的、性能和可靠性方面优越的半导体器件。本发明的存储元件在其结构中包括第一导电层、半导体层、有机化合物层、以及第二导电层,其中半导体层和有机化合物层夹在第一导电层和第二导电层之间,且半导体层被形成为与第一导电层和/或第二导电层相接触。使用这种结构,各存储元件性态中的变化减少。

Description

存储元件以及半导体器件
技术领域
本发明涉及存储元件以及具有该存储元件的半导体器件。
背景技术
近年来,具有集成在绝缘表面上的多个电路并具有各种功能的半导体装置已被开发出来。此外,也开发出了可通过所设天线来执行无线数据发射/接收的半导体器件。这种半导体器件被称为无线芯片(也称为ID标签、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、RFID(射频识别)标签),并且已被引入一部分市场。
目前,许多已投入实用的这些半导体器件包括使用Si等半导体衬底的电路(也称为IC(集成电路)芯片)和天线,并且该IC芯片包括存储电路(也称为存储器)或控制电路等。特别是,通过设置能够存储大量数据的存储电路,有可能提供性能更高且附加价值高的半导体器件。另外,这些半导体器件被要求以低成本制造。近年来,对将有机化合物用于控制电路、存储电路等的有机薄膜晶体管(下文中也称为“有机TFT”)、有机存储器等的开发也已有了积极的进展(例如,参见专利文献1:日本公开专利申请No.2002-26277)。
发明内容
就用作有机存储器的存储器部分的存储元件而论,有机化合物层被设置在一对电极之间。当存储元件被实际制造和操作时,在一些情形中,显示异常性态或者各个元件甚至在存储元件具有相同结构的情形中在写入性态(电流-电压特性之类)中出现变化。例如,图1A和1B各自示出其中第一导电层、有机化合物层、和第二导电层依次层叠的存储元件的电流-电压特性。注意,厚度为100nm的钛、厚度为8nm的4,4′-双[N-(1-萘基)-N-苯基氨基]联苯(缩写:NPB)、以及厚度为200nm的铝被分别用作第一导电层、有机化合物层、和第二导电层。图1A示出大小为20μmx20μm(下文中称为20μm见方)的存储元件的电流-电压特性,而图1B示出大小为10μmx10μm(下文中称为10μm见方)的存储元件的电流-电压特性。假设,每个样本数n为2,且采用持续改变所施加电压的扫掠法作为一种施加电压的方法。注意,在此,电流量的测量限值被设置为100mA。
在图1A所示的存储元件中,当电压约为7V左右时电流量迅速增加。当电极之间发生完全短路时电流量应是预定量100mA;然而,当电压大于或等于7V时电流量小于或等于100mA。换言之,可谓不执行完全写入。另一方面,在图1B所示的存储元件中,两个样本的测量结果大为不同。在一存储元件中,电流量在约为2V的电压上变化很大,达到作为测量限值的预定量100mA。.换言之,在约2V时电极之间发生了短路。然而,在另一存储元件中,电流量在约8V电压上变化很大,没有达到预定量100mA。因此,这些元件的可靠性对要用作存储元件而言变得较差。
此外,当存储元件被用作存储器件之类时,在许多情形中安装了多个存储元件。在这种情形中,当每个元件中的存储元件不同时,有必要将存储元件的电压调节到在执行写操作时需要最高写入电压的存储元件的电压;由此,增加了功耗。此外,当在各个元件中性态不同时,就无法获得高度可靠的存储器件了。
鉴于以上问题,本发明的一个目的是减少各个存储元件的性态中的变化。此外,本发明的另一个目的是获取在性能和可靠性方面优越的存储器件以及设置有该存储器件的半导体器件。
根据本发明的一个特征,存储元件包括第一导电层、半导体层、有机化合物层、以及第二导电层。半导体层和有机化合物层夹在第一导电层和第二导电层之间,并且半导体层被形成为与第一导电层或第二导电层相接触。
根据本发明的另一个特征,存储元件包括第一导电层、第一半导体层、有机化合物层、第二半导体层以及第二导电层。第一半导体层、第二半导体层和有机化合物层夹在第一导电层和第二导电层之间,并且第一半导体层和第二半导体层各自被形成为与第一导电层和第二导电层相接触。
在以上结构中,半导体层还可以是不连续层而不限于连续层,其还可以是带状或网状。此外,半导体层还可具有凹陷和凸起。
根据本发明的又一个特征,存储元件包括第一导电层、颗粒、有机化合物层、以及第二导电层。颗粒和有机化合物层夹在第一导电层与第二导电层之间,并且颗粒与第一导电层相接触且也是由半导体形成的。
根据本发明的又一个特征,存储元件包括第一导电层、颗粒、有机化合物层、以及第二导电层。颗粒和有机化合物层夹在第一导电层与第二导电层之间,并且颗粒与第一导电层和第二导电层之一相接触且也是由半导体形成的。
在以上存储元件中,也可将二极管连接到第一导电层或第二导电层。
在以上存储元件中,有机化合物层也可具有绝缘体。
本发明的存储元件的有机化合物层使用电子传输材料或空穴传输材料形成。此外,电特性根据施加到存储元件的电压而改变,并且数据被写入其中。作为电特性的一个示例,存在电阻,并且变成一对的第一导电层和第二导电层的一部分在写入时被连接,即短路连接(下文中也称为“短路”);因此,电阻发生变化。
根据本发明的再一个特征,半导体器件包括排列成矩阵的多个以上存储元件。该多个存储元件还可各自连接到薄膜晶体管。
以上半导体器件还可具有用作通过电路与存储元件电连接的天线的第三导电层。
写入电压并不特别受限制,只要它是根据施加在第一导电层和第二导电层之间的电压改变存储元件的电特性的电压即可。在本说明书中,大大改变此存储元件的电特性所需的最小施加电压被称为写入电压。数据使用存储元件电特性根据以此方式施加的电压的改变来写入。此外,读取电压指在读出电特性由于写入操作而关于初始状态的改变时使用的施加电压,其并不特别受限制,只要该电压不改变存储元件的电特性即可。
此外,在本说明书中,第一导电层和第二导电层各自也被称为电极。根据本发明,有可能减小各个存储元件的特性中的变化,并获得在性能和可靠性方面优越的存储器件以及设置有该存储器件的半导体器件。
附图简述
在附图中:
图1A和1B是各自示出存储元件的电流-电压特性的曲线图;
图2A-2C是各自说明本发明的存储元件的结构示例的视图;
图3A和3B是各自说明本发明的存储元件的操作机制的视图;
图4A-4C是各自说明本发明的存储元件的结构示例的视图;
图5A-5C是各自说明本发明的存储元件的结构示例的视图;
图6A-6C是各自说明本发明的存储元件的结构示例的视图;
图7A和7B是各自说明包括在本发明的半导体器件中的存储单元的视图;
图8A和8B是各自说明本发明的存储元件的结构示例的视图;
图9A-9C是各自说明本发明的半导体器件的结构示例的视图;
图10A-10C是各自说明包括在本发明的半导体器件中的存储单元的视图;
图11A-11D是各自说明薄膜晶体管的一种模式的视图;
图12是说明本发明的半导体器件的结构示例的视图;
图13A-13C是各自说明本发明的半导体器件的结构示例的视图;
图14A和14B是各自说明本发明的半导体器件的横截面部分的视图;
图15A和15B是各自说明本发明的半导体器件的横截面部分的视图;
图16A和16B是各自说明本发明的半导体器件的视图;
图17A-17D是各自说明本发明的芯片状半导体器件的视图;
图18是向存储元件施加写入电压之后的TEM照片;
图19是示出具有不同元件大小的存储元件中施加电压的写入成功率的曲线图;
图20A和20B是各自示出本发明的存储元件的电流-电压特性的曲线图;
图21是示出本发明的存储元件的电流-电压特性的曲线图;
图22A和22B是各自示出本发明的存储元件的电流-电压特性的曲线图;
图23A和23B是各自示出本发明的存储元件的电流-电压特性的曲线图;
图24是示出本发明的存储元件的电流-电压特性的曲线图;
图25A和25B是各自示出本发明的存储元件的施加电压的写入成功率的曲线图;
图26A和26B是各自示出本发明的存储元件的施加电压的写入成功率的曲线图;
图27A和27B是各自示出本发明的存储元件的施加电压的写入成功率的曲线图;
图28是示出本发明的存储元件的电流-电压特性的曲线图;
图29A-29F是各自说明本发明的半导体器件装在其上的制品的视图;以及
图30是说明本发明的半导体器件装在其上的蜂窝电话的视图。
具体实施方式
下面,本发明的具体实施方式将参照附图给予说明。但是,本发明并不限于以下说明,并且本领域技术人员易于理解的是本发明的方式和细节可以各种方法修改而不背离本发明的宗旨和范围。因此,本发明应当被解释为被包括在其中。注意,在本发明将在以下说明的结构中,标示相同部分的参考标号在附图中通用。
(实施方式1)
本发明的存储元件的一结构示例将参照图2A-2C进行说明。图2A中的存储元件具有第一导电层110、半导体层111、有机化合物层112、以及第二导电层113。半导体层111和有机化合物层112夹在第一导电层110和第二导电层113之间,并且半导体层111在第一导电层111之上形成并与第一导电层111相接触。
对于第一导电层110和第二导电层113,高度导电的金属、合金、化合物等可以单层或叠层结构使用。
例如,可给出氧化铟锡(下文中称为ITO)、含有硅的氧化铟锡、通过将2至20重量%的氧化锌(ZnO)混合于ITO中用靶形成的氧化铟锌(IZO)等。此外,除钛(Ti)、金(Au)、铂(Pt)、镍(Ni)、钨(W)、铬(Cr)、钼(Mo)、铁(Fe)、钴(Co)、铜(Cu)、钯(Pd)、或金属材料的氮化物(例如氮化钛(TiN)、氮化钨(WN)、或氮化钼(MoN))之外,可给出属于元素周期表族1或2的金属,即碱金属诸如锂(Li)、铯(Cs)等,碱土金属诸如镁(Mg)、钙(Ca)、锶(Sr)等,包含碱金属或碱土金属的合金(诸如Mg:Ag、Al:Li)等。此外,也可使用稀土金属诸如铕(Er)、镱(Yb)等,以及包含稀土金属的合金等。
第一导电层110使用蒸镀法、溅射法、CVD法、印刷法、电解电镀法、无电极电镀法等来形成。
第二导电层113可通过蒸镀法、溅射法、CVD法、印刷法、液滴喷射法等来形成。注意,液滴喷射法是一种通过从小端口排出含预定组分的液滴而形成图案的方法。
有机化合物层112使用其晶态、导电性和形状根据从外部向其施加的电压变化的有机化合物形成。有机化合物层112还可设置成单层或通过由不同有机化合物构成的层的叠层设置成多层。
注意,有机化合物层112被形成为其厚度使得存储元件的电阻根据从外部向其施加的电压而改变。通常有机化合物层112的厚度为5-100nm,较佳地为10-60nm。
对于半导体层111,可使用诸如氧化钼、氧化锡、氧化铋、硅、氧化钒、氧化镍、氧化锌、锗化硅、砷化镓、氮化镓、氧化铟、磷化铟、氮化铟、硫化镉、碲化镉、或钛酸锶的无机半导体。
半导体层111的薄膜厚度并不特别受限制,只要其大于或等于0.1nm即可,且薄膜厚度可薄至例如小于或等于10nm,或者可大于或等于10nm。注意,在后者情形中,除了设有半导体层时的有益效果之外,还有可能防止由于导电层表面上的细微凹陷和凸起而在工序期间混入灰尘或者存储元件短路。
半导体层111可使用蒸镀法、电子束蒸镀法、溅射法、CVD法等来形成。或者,半导体层111还可使用旋涂法、溶胶凝胶法、印刷法、液滴喷射法等作为另一方法来形成,或者以上方法也可与这些方法相组合。
此外,有机化合物层112可使用具有空穴传输性质或电子传输性质的有机化合物来形成。
注意,作为具有空穴传输性质的有机化合物,可举出诸如2,7-二(N-咔唑)-螺-9,9′-二芴(简写为SFDCz);4,4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(简写为NPB);4,4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(简写为TPD);4,4’,4”-三(N,N-二苯基-氨基)-三苯胺(简写为TDATA);4,4’,4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(简写为MTDATA);以及N,N’-二[4-[二(3-甲基苯基)氨基)苯基]-N,N’-二苯基-[1,1’-联苯]-4,4’-二胺(简写为DNTPD)等的芳族胺化合物(即,具有苯环—氮键的化合物);诸如酞菁(简写为H2Pc)、铜酞菁(简写为CuPc)、氧钒酞菁(简写为VOPc)等的酞菁化合物。这里提到的材料大多具有大于或等于10-6cm2/Vs和小于或等于10-2cm2/Vs的空穴迁移率。
作为具有高电子传输性质的有机化合物,有可能使用由具有喹啉骨架或者苯并喹啉骨架的金属配合物等制成的材料,诸如:三(8-喹啉醇合)铝(简写为Alq)、三(4-甲基-8-喹啉醇合)铝(简写为Almq3)、二(10-羟基苯并[h]-喹啉)铍(简写为BeBq2)、二(2-甲基-8-喹啉醇合)-4-苯基苯酚-铝(简写为BAlq)等。另外,还可以使用具有恶唑系、噻唑系配位体的金属配合物等的材料:双[2-(2-羟基苯基)-苯并恶唑]锌(简写为Zn(BOX)2)、双[2-(2-羟基苯基)-苯并噻唑]锌(简写为Zn(BTZ)2)等。除了以上金属配合物之外,还可举出2-(4-联苯基)-5-(4-叔丁基苯基)-1,3,4恶二唑(简写为PBD);1,3-二[5-(p-叔丁基苯基)-1,3,4恶二唑-2-基]苯(简写为OXD-7);3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1,2,4-***(简写为TAZ);3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1,2,4-***(简写为p-EtTAZ);红菲咯啉(简写为BPhen);浴铜灵(简写为BCP)等作为具有高电子传输性质的材料。这里提到的材料大多具有大于或等于10-6cm2/Vs和小于或等于10-2cm2/Vs的电子迁移率。
注意,还可使用其迁移率在以上范围之外的材料,例如2,3-(4-二苯氨基苯基)喹喔啉(简写为:TPAQn)。
有机化合物层112可使用蒸镀法、电子束蒸镀法、溅射法、CVD法等来形成。或者,有机化合物层112还可使用旋涂法、溶胶凝胶法、印刷法、液滴喷射法等作为另一方法来形成,或者以上方法也可与这些方法相组合。
此外,作为有机化合物层112,绝缘体也可混合到具有空穴传输性质或电子传输性质的有机化合物中。注意,绝缘体不必均匀散布。有机化合物层112的表面波度可通过所混合的绝缘体得到改善。因而,由于薄膜的晶化可得到部分地抑制,因此各存储元件的性态中的变化可得到进一步的抑制。
注意,作为绝缘体,可使用具有绝缘性质的无机化合物或有机化合物。例如,作为无机化合物,可举出氧化物诸如氧化锂(Li2O)、氧化钠(Na2O)、氧化钾(K2O)、氧化铷(Rb2O)、氧化铍(BeO)、氧化镁(MgO)、氧化钙(CaO)、氧化锶(SrO)、氧化钡(BaO)等,氟化物诸如氟化锂(LiF)、氟化钠(NaF)、氟化钾(KF)、氟化铷(RbF)、氟化铍(BeF2)、氟化镁(MgF2)、氟化钙(CaF2)、氟化锶(SrF2)、氟化钡(BaF2)等,其他具有绝缘性的氮化物、氯化物、溴化物、碘化物、碳酸盐、硫酸盐、或者硝酸盐等。此外,作为具有绝缘性的有机化合物,可以使用聚酰亚胺、丙烯酸聚合物、聚酰胺、苯并环丁烯类树脂、聚酯、酚醛清漆树脂、三聚氰胺树脂、酚醛树脂、环氧树脂、硅树脂、呋喃树脂、邻苯二甲酸二烯丙酯树脂等。此外,还可以使用其主链骨架结构由硅氧键构成的所谓硅氧烷类材料。
注意,这种混合层可通过由例如使用电阻加热的共蒸镀法、使用电子束蒸镀的共蒸镀法、使用电阻加热蒸镀和电子束蒸镀的共蒸镀法、使用电阻加热蒸镀和溅射的成膜法、使用电子束蒸镀和溅射的成膜法等相同或不同方法的组合同时形成各种材料来形成。此外,旋涂法、溶胶凝胶法、印刷法、液滴喷射法等还可作为用于形成混合层的另一方法,或者以上方法也可与这些方法相组合。此外,除同时形成各材料外,绝缘体还可通过离子注入法、掺杂法等在形成了有机化合物层之后引入,以便于形成有机化合物和绝缘体的混合层。
在具有如上所述的结构的存储元件中,导电层表面上电场的局部集中可被设置成与导电层相接触的半导体层所抑制。因而,因为在有机化合物层中电流流过的区域可增大,所以有可能抑制因过量电流引起的导电层的击穿与存储元件的绝缘状态。
如上所述,有可能抑制存储元件的异常性态并进一步减少各个存储元件的性态的变化。
接着,将参照图3A和3B说明存储元件的操作机制。首先,图3A示出施加电压之前的存储元件。当在第一导电层110与第二导电层113之间施加电压时,载流子从第一导电层110注入半导体层111;因此,当电压到达特定施加电压时有机化合物层112变形。因此,第一导电层110和第二导电层113彼此接触,因此该存储元件短路(参见图3B中参考标号212)。存储元件的导电性在施加了电压之前和之后改变。
以此方式,数据通过使用存储元件的导电性根据所施加电压的变化来写入。
存储元件的结构并不限于图2A的结构,并且也可采用半导体层111被设置成如图2B中与第二半导体层113相接触的结构。此外,如图2C中所示,半导体层111还可设置在两个层中以便于与第一导电层110和第二导电层1113相接触。
此外,半导体层111的形状不必如图2A-2C中所示的与第一导电层110表面的形状相似,而是也可采用如图4A所示具有不依赖于第一导电层110的形状的凹陷和凸起的半导体层211。
此外,半导体层111的形状不必是连续层,也可以是像图4B所示半导体层221的带状的不连续层。注意,半导体层221的带方向并不特别受限制。因为导电层表面上电场的局部集中甚至在不连续层的情形中也可被抑制,所以可获得与以上类似的效果。
此外,半导体层111还可设置成如图4C中所示的颗粒231的形状。此时,颗粒231的粒度大小并不特别受限制。
此外,半导体层111的形状也可如图5A-5C所示。注意,图5A-5C是俯视图,其中参考标号311、321和331各自为半导体层。
如图5A中所示,半导体层311可形成为覆盖第一导电层110的至少一部分的岛状不连续层。在此,作为多个不连续层的半导体层311不规则地散布在第一导电层110的表面上。
此外,如图5B中所示,设置在第一导电层110之上的半导体层321可形成为相对于第一导电层110的任一侧具有预定角度(大于或等于-90°并小于90°)的带状不连续层。
此外,设置在第一导电层110之上的半导体层331也可形成为图5C所示的网状。
注意,半导体层不必是单层的,也可具有叠层结构。此外,叠层的半导体层各自可具有以上形状。
就施加到本发明存储元件上的电压而言,比施加于第二导电层113更高的电压也可被施加于第一导电层110,或者比施加于第一导电层110更高的电压也可被施加于第二导电层113。
使用如上所述的结构,有可能抑制异常性态,诸如导电层的击穿和存储元件的绝缘状态。因而,减少各个存储元件的性态中的变化成为可能。
因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改善。此外,由于一旦在本发明的存储元件中执行了写入就不可能擦除存储元件的数据,所以有可能防止通过重写而进行的伪造。此外,因为本发明的存储元件具有半导体层和有机化合物层夹在一对导电层之间的简单结构,所以以低成本制造性能和可靠性方面优越的存储元件就变得可能了。
(实施方式2)
本实施方式将参照附图说明具有本发明存储元件的半导体器件,通常是存储器件。注意,本实施方式将示出存储器件的结构是无源矩阵型的情形。
图6A示出在本实施方式中示出的半导体器件的结构示例。半导体器件400包括其中存储元件401排列成矩阵的存储单元阵列411、解码器412和413、选择器414、以及读出/写入电路415。在此示出的半导体器件400的结构仅是一个示例,且半导体器件400还可包括诸如读出放大器、输出电路、或缓冲器的其它电路。
解码器412和413、选择器414、读出/写入电路415、接口等也可如同存储元件一样在衬底上形成。或者,它们可作为IC芯片附连在外部。
存储元件401包括:与位线Bx(1≤x≤m)相连的第一导电层、与字线Wy(1≤y≤n)相连的第二导电层、与第一导电层相接触的半导体层、以及该半导体层之上的有机化合物层。
图7A和7B分别示出存储单元阵列411的俯视图和横截面视图的示例。注意,图7A示出存储元件阵列411的一部分的俯视图。
在存储单元阵列411中,存储元件401排列成矩阵。在衬底之上,存储元件401具有在第一方向(A-B)扩展的第一导电层510、覆盖在第一导电层510之上的半导体层和有机化合物层520、以及在与第一方向垂直的第二方向(C-D)扩展的第二导电层513。注意,半导体层可使用与在实施方式1中示出的半导体层111相似的材料形成。在图7A中,略去了设置以便于覆盖第二导电层513的用作保护膜的绝缘层。
注意,本实施方式中的第一导电层510对应于实施方式1中的第一导电层110,而半导体层和有机化合物层520分别对应于半导体层111和有机化合物层112。此外,第二导电层513对应于实施方式1中的第二导电层113。与实施方式1中相似的部分由通用的标号标示,且将略去具有相似功能的相似部分的详细说明。
图7B示出沿图7A中线C-D取得的横截面结构的一个示例。对于其上设置存储元件401的衬底521,除玻璃衬底或柔性衬底之外,可使用石英衬底、硅衬底、金属衬底、不锈钢衬底、由纤维材料制成的纸衬底等。柔性衬底指可弯曲(柔性)的衬底,且可举出例如由聚碳酸酯、聚芳酯、聚醚砜等制成的塑料衬底。此外,也可使用膜(由聚丙烯、聚酯、乙烯树脂、聚氟乙烯、聚氯乙烯等制成的膜)。
此外,薄膜晶体管(TFT)也可设置在具有绝缘性质的衬底之上,并且存储元件401也可设置于其上。或者,替代以上衬底,也可使用诸如硅衬底或SOI衬底的半导体衬底以在该衬底之上形成场效应晶体管(FET),并且也可在其上设置存储元件401。此外,具有本发明存储元件的半导体器件可通过将存储元件401附连到薄膜晶体管或场效应晶体管来设置。在此情形中,存储元件和薄膜晶体管或场效应晶体管通过彼此不同的工艺来制造,然后薄膜晶体管或场效应晶体管通过使用导电膜、各向异性导电粘合剂等附连到存储元件来设置。
在图7B中,首先,第一导电层110使用蒸镀法、溅射法、CVD法、印刷法、电解电镀法、无电极电镀法等来在衬底521上形成。接着,半导体层111和有机化合物层112通过蒸镀法、电子束蒸镀法、溅射法、CVD法等在第一导电层110之上形成。或者,半导体层111和有机化合物层112还可使用旋涂法、溶胶凝胶法、印刷法、液滴喷射法等作为另一方法来形成,或者以上方法也可与这些方法相组合。此外,第二导电层113使用蒸镀法、溅射法、CVD法、液滴喷射法等在有机化合物层112之上形成。然后,设置用作保护膜的绝缘层522以便于覆盖第二导电层113。
如图8A中所示,具有整流性质的元件可设置在存储元件401中第一导电层110与衬底521之间。具有整流性质的元件可举出肖特基势垒二极管、PIN结二极管、PN结二极管、或连接有二极管的晶体管等。在此,包括第三导电层612和半导体层613的二极管611设置在第一导电层110之下并与之相接触。注意,对应于各存储元件的二极管611与层间绝缘膜614相隔离。此外,具有整流性质的元件也可设置在有机化合物层112的相对一侧,其间夹有导电层113。
当有在相邻存储元件之间引起电场的不利影响的担忧时,可在各个存储元件中所设置的有机化合物层之间设置隔离壁(绝缘层),以使得在各个存储元件中设置的有机化合物层彼此相隔离。换言之,该有机化合物层也可有选择地设置在各个存储元件中。
如图8B所示,隔离壁(绝缘层)621也可设置在各存储元件401的第一导电层110之间。因此,有可能防止因为在设置半导体层111与有机化合物层112以便于覆盖第一导电层110时第一导电层110的水平面差引起的有机化合物层112的断开,以及防止因相邻存储元件之间产生的电场的不利影响。在隔离壁(绝缘层)621的横截面中,较佳地隔离壁(绝缘层)621的侧面相对于第一导电层110的表面具有大于或等于10°并小于60°的倾斜角,更佳地具有大于或等于25°并小于或等于45°的倾斜角。此外,较佳地隔离壁(绝缘层)621是弯曲的。在以这种方式设置了隔离壁(绝缘层)621之后,半导体层111、有机化合物层112和第二导电层113形成以覆盖第一导电层和隔离壁(绝缘层)621。此外,隔离壁(绝缘层)621还可在半导体层111在第一导电层110之上形成之后形成。
接着,将说明将数据写入存储元件的操作。在此,将参照图6A-6C说明通过电动作(通常是通过所施加的电压)写入数据的情形。注意,数据是通过改变存储元件的电特性来写入的,且“0”和“1”分别指存储元件的处于初始状态(未施加电动作的状态)的数据和处于改变了电特性的状态的数据。
当数据“1”被写入存储元件401时,首先,存储元件401被解码器412和413、以及选择器414选中。具体地,预定电位V2由解码器413施加于与存储元件401相连的字线W3。此外,与存储元件401相连的位线B3通过解码器412和选择器414连接到读出/写入电路415。然后,写入电位V1被从读出/写入电路415输出到位线B3。因而,电压Vw=V1-V2被施加于包括在存储元件401中的第一导电层和第二导电层之间。通过电压Vw的适当选择,设置在导电层之间的含有有机化合物的层被物理地或电气地改变以使数据“1”被写入。具体地,对于读出操作电压,当存储元件401处于数据“1”的状态时第一和第二导电层之间的电阻可比存储元件401处于数据“0”的状态时其间的电阻大大降低。例如,第一和第二导电层可被短路连接(短路),且电压(V1和V2)可从(0V和5—15V)的范围或(3—5V和-12—-2V)的范围中适当选择。电压Vw可被设置成大于或等于5V且小于或等于15V,或者大于或等于-15V且小于或等于-5V。
此外,未被选中的字线和未被选中的位线被控制成使数据“1”不被写入连接到这些未被选中的字线和未被选中的位线的存储元件中。例如,未被选中的字线和未被选中的位线可被制成处于浮置状态。有必要赋予存储元件有保障选择性的特性,诸如二极管特性。此外,可向未被选中位线施加被设置成与第二导电层相同程度的电位。
另一方面,当数据“0”被写入存储元件401时,不向存储元件401施加电动作。例如,对于电路操作,与写入数据“1”的情形一样,存储元件401被解码器412和413、以及选择器414选中;然而,从读出/写入电路415对位线B3的输出电位被设置成与所选字线W3的电位或未被选中线的电位相同,且存储元件401的电特性不籍其改变的电压(例如大于或等于-5V且小于或等于5V)可被施加在包括在存储元件401中的第一和第二导电层之间。
随后,将参照图6B说明从存储元件读出数据时的操作。通过利用包括在具有数据“0”的存储元件和具有数据“1”的存储元件中的第一与第二导电层之间的电特性中的差异来读出数据。例如,将说明通过利用当包括在具有数据“0”的存储元件中的第一与第二导电层之间的有效电阻(下文中简称为存储元件的电阻)在读取电压下为R0而具有数据“1”的存储元件的电阻在读取电压下为R1时电阻的差异来读出数据的方法。注意R1<<R0。例如,作为读出/写入电路415的读出部分的结构,可使用如图6B所示的包括电阻元件450和差分放大器451的电路。电阻元件450具有电阻Rr,其中R1<Rr<R0。晶体管452可如图6C所示用作电阻元件450的替换,或者时钟控制反相器453可被用作差分放大器451的替换。当读出数据时变为高(下文中为Hi)而在不读出数据时变为低(下文中为Lo)的信号φ或其反相信号被输入到时钟控制反相器453中。当然,电路配置并不限于图6B和6C。
当从存储元件402读出数据时,首先,存储元件402被解码器412和413、以及选择器414选中。具体地,预定电位Vy由解码器413施加于与存储元件402相连的字线Wy。此外,与存储元件402相连的位线Bx通过解码器412和选择器414连接到读出/写入电路415的端子P。结果,端子P的电位Vp变成根据电阻元件450(电阻Rr)和存储元件402(电阻R0或R1)产生的电阻分配所确定的量。因此,当存储元件402具有数据“0”时,端子P的电位Vp0=Vy+(V0-Vy)×R0/(R0+Rr)。此外,当存储元件402具有数据“1”时,端子P的电位Vp1=Vy+(V0-Vy)×R1/(R1+Rr)。结果,Lo/Hi(或Hi/Lo)根据数据“0”和数据“1”被输出为输出电位Vout,并且可通过在图6B中将介于Vp0与Vp1之间的Vref(参考电压)的选择,以及在图6C中将介于Vp0与Vp1之间的时钟控制反相器453的变化点的选择来读出。
例如,差分放大器451在Vdd为3V时运行,且Vy被设置成0V、V0为3V、且Vref为1.5V。如果R0/Rr=Rr/R1=9,则当存储元件具有数据“0”时Vp0变成2.7V,而低被输出为Vout。当存储元件具有数据“1”时,Vp1变成0.3V而Lo被输出为Vout。由此,数据从存储元件中读出。
根据以上方法,含有有机化合物的层的电阻状态通过利用电阻和电阻分配中的差异来根据电压量读出。当然,读出方法并不限于此。例如,含有有机化合物的层的电阻状态可通过利用电流量的差异而非利用电阻中的差异来读出。此外,当存储元件的电特性具有二极管性质,即阈值电压在数据“0”和数据“1”之间不同时,含有有机化合物的层的电阻状态可通过利用阈值电压中的差异来读出。
此外,薄膜晶体管(TFT)也可设置在具有绝缘性质的衬底之上,并且存储元件或存储元件阵列也可设置于其上。或者,替代具有绝缘性质的衬底,也可使用诸如硅衬底或SOI衬底的半导体衬底以在该衬底之上形成场效应晶体管(FET),并且也可在其上设置存储元件或存储元件阵列。
本发明的存储元件被包括在本实施方式中所述的半导体器件中,以使得抑制诸如击穿导电层等和存储元件的绝缘状态的异常性态成为可能。因而,减少各个存储元件的性态中的变化成为可能。因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改善。
此外,数据不仅可被一次性地写入半导体器件,而且还可附加地写入。另一方面,由于一旦执行了写入就不可能擦除存储元件中的数据,因此有可能防止通过重写进行的伪造。此外,因为本发明的存储元件具有半导体层和有机化合物层夹在一对导电层之间的简单结构,所以以低成本制造性能和可靠性方面优越的存储元件就变得可能了。
注意,本实施方式可与其它实施方式和实施例自由组合。
(实施方式3)
本实施方式将参照图9A-9C说明具有本发明存储元件的半导体器件。具体地,本实施方式将说明有源矩阵存储器件。
图9A示出在本实施方式中示出的半导体器件的结构示例。半导体器件700包括其中存储单元701排列成矩阵的存储单元阵列711、解码器712和713、选择器714、以及读出/写入电路715。在此示出的半导体器件700的结构仅是一个示例,且半导体器件700还可包括诸如读出放大器、输出电路、或缓冲器的其它电路。
解码器712和713、选择器714、读出/写入电路715、接口等也可如同存储元件一样在衬底上形成。或者,它们可作为IC芯片附连在外部。
存储单元701包括:与位线Bx(1≤x≤m)相连的第一布线、与字线Wy(1≤y≤n)相连的第二布线、薄膜晶体管721、以及存储元件722。存储元件722具有半导体层和有机化合物层夹在一对导电层之间的结构。
接着,将参照图10A-10C说明具有以上结构的存储单元阵列711的俯视图和横截面视图的示例。注意,图10A示出存储单元阵列711的一部分的俯视图。
在存储单元阵列711中,多个存储元件701排列成矩阵。或者,在存储元件701中,用作开关元件的薄膜晶体管721和与薄膜晶体管721相连的存储元件被设置在具有绝缘性质的衬底上。
图10B示出沿图10A中的线A-B取得的横截面结构的一个示例。注意,在图10A中,略去了设置在第一导电层110上的隔离壁(绝缘层)822、半导体层111、有机化合物层112、第二导电层113和绝缘层522。
存储单元701包括薄膜晶体管721、存储元件801、绝缘层821、以及覆盖了第一导电层110的一部分的隔离壁(绝缘层)822。注意,用作保护膜的绝缘层522被设置成覆盖存储元件801。连接到在具有绝缘表面的衬底521上形成的薄膜晶体管721的存储元件801包括在绝缘层821上形成的第一导电层110、半导体层111、有机化合物层112以及第二导电层113。注意,半导体层111可使用与在实施方式1中示出的半导体层相似的材料形成。此外,薄膜晶体管721并不特别受限制,只要它用作开关即可,并且薄膜晶体管并不是特别必要的。
将参照图11A-11D说明薄膜晶体管721的一种模式。图11A示出应用顶栅薄膜晶体管的一个示例。绝缘层901被设置在衬底521上作为基膜,而薄膜晶体管910被设置在绝缘层901上。在薄膜晶体管910中,半导体层902和用作栅极绝缘层的绝缘层903被设置在绝缘层901上,并且进一步地栅电极904通过对应于半导体层902在绝缘层903上形成。注意,用作保护层的绝缘层905和用作层间绝缘层的绝缘层821在薄膜晶体管910上形成。此外,形成各自连接到半导体层的源极区和漏极区的布线907。
诸如二氧化硅膜、氮化硅膜、或氧氮化硅膜的绝缘膜被用来形成绝缘层901,其被形成为单层或这些绝缘膜的两个或多个层的多层。注意,绝缘层901可使用溅射法、CVD法等形成。
对于半导体层902,还可使用诸如多晶硅的晶体半导体膜、以及非晶半导体膜,例如,诸如不定形硅的不定形半导体、半不定形半导体、或微晶半导体。
具体地,优选使用通过不定形或微晶半导体经激光照射而晶化形成的晶体半导体,通过不定形或微晶半导体经热处理而晶化形成的晶体半导体,或者通过不定形或微晶半导体经热处理和激光照射的组合而晶化形成的晶体半导体。在热处理中,可采用使用诸如镍的具有促进硅半导体晶化的金属元素的晶化法。
在用激光照射晶化的情形中,有可能以晶体半导体中通过激光照射熔化的一部分在发送激光的方向上持续移动的方式进行晶化,其中激光是连续波激光或具有大于或等于10MHz的高重复率和小于或等于1纳秒(较佳地为1到100皮秒)的脉宽的超短脉冲激光。使用了这种晶化方法,可获得具有较大粒径且晶粒界面在一个方向上延伸的晶体半导体。通过使载流子的漂移方向符合晶粒界面延伸的方向,可增大晶体管中电场效应的迁移率。例如,可达到大于或等于400cm2/V.s。
当以上晶化步骤被应用于温度小于或等于玻璃衬底的耐热温度(约为600℃)的晶化工艺时,可使用大玻璃衬底。因此,可用一块衬底制造大量的半导体器件,并且可降低成本。
此外,使用耐高温的衬底,半导体层902可通过晶化步骤形成,该晶化步骤通过在高于玻璃衬底的耐热温度的温度上加热来进行。通常,石英衬底被用作绝缘衬底,且不定形或微晶半导体以大于或等于700℃的温度被加热以形成半导体层902。结果,可形成具有优越晶化性的半导体。在此情形中,可提供在响应速度、迁移率等方面优越的、并且能够高速运行的薄膜晶体管。
栅电极904可使用金属或添加有具有一种传导类型的杂质的多晶半导体形成。当栅电极904使用金属形成时,可使用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。此外,可使用通过氮化以上金属形成的金属氮化物。或者,栅电极904可包括要堆叠在一起的由金属氮化物形成的第一层和由金属形成的第二层。当栅电极904具有叠层结构时,可采用所谓帽型,其中第一层的边缘部分可从第二层的边缘部分突出。在此情形中,当第一层使用金属氮化物形成时,该第一层可用作势垒金属。换言之,第一层可防止第二层中所包含的金属散布在绝缘层903和下面的半导体层902中。
注意,侧壁(侧壁隔片)908可被设置在栅电极904的两个侧面上。绝缘层通过CVD法形成,且通过RIS(反应性离子蚀刻)法来对绝缘层进行各向异性蚀刻,从而可形成侧壁。
由半导体层902、绝缘层903、栅电极904等通过组合构成的薄膜晶体管可采用各种类型的结构,诸如单漏极结构、LDD(轻掺杂漏极)结构、以及栅极叠加漏极结构。图11A示出具有LDD结构的薄膜晶体管,其中低浓度杂质区909在叠加有侧壁的半导体层中形成。此外,还可应用单栅极结构、其中栅电压就当量而言具有相同电位的晶体管串联连接的多栅极结构、其中半导体层夹在栅电极之间的双栅极结构。
绝缘层821用诸如氧化硅和氮氧化硅的无机绝缘材料、或诸如丙烯酸树脂或聚茚树脂的有机绝缘材料形成。当使用诸如旋涂的涂敷法和辊涂机时,在涂敷溶解在有机溶液中的绝缘膜用材料之后,对材料进行热处理以使得由二氧化硅形成的绝缘层可使用。例如,含硅键的涂敷膜被形成为使得通过200-4000℃上热处理形成的绝缘层可使用。当通过涂敷法形成的绝缘层或通过回流平面化的绝缘层被形成为绝缘层821时,可防止设置在绝缘层之上的布线的断开。此外,这种方法可在形成多层布线时有效地使用。
在绝缘层821之上形成的布线907可被设置成与同栅电极904在同一层上形成的布线相交。形成了多层布线结构。功能与绝缘层821的相似的多个绝缘层被叠层且布线在其上形成,以使得多层结构能够形成。布线907较佳地组合诸如铝(Al)的低电阻材料和使用诸如钛(Ti)或钼(Mo)的高熔点金属材料的势垒金属,例如以钛(Ti)和铝(Al)的叠层结构、钼(Mo)和铝(Al)的叠层结构等等形成。
图11B示出应用底栅薄膜晶体管的一个示例。绝缘层901在绝缘衬底521上形成,且在其上设置薄膜晶体管920。在薄膜晶体管920中,设置栅电极904、用作栅绝缘层的绝缘层903和半导体层902,并在其上设置沟道保护层921、用作保护层的绝缘层905、以及用作层间绝缘层的绝缘层821。此外,还可在其上设置用作保护层的绝缘层。各自连接到半导体层的源极区和漏极区的布线907可在绝缘层905或绝缘层821之上形成。注意,在底栅薄膜晶体管的情形中可不设置绝缘层901。
当衬底521是柔性衬底时,与诸如玻璃衬底的非柔性衬底相比,衬底521具有较低的耐热温度。因此,薄膜晶体管较佳地使用有机半导体来形成。
在此,使用有机半导体形成的薄膜晶体管的结构将参照图11C和11D来说明。图11C示出应用交错有机半导体晶体管的一个示例。有机半导体晶体管931设置在柔性衬底930之上。有机半导体晶体管931包括栅电极932、用作栅绝缘膜的绝缘层933、设置在栅电极932与绝缘层933重叠之处的半导体层934、以及与半导体层934相连的布线907。注意,半导体层与用作栅绝缘膜的绝缘层933和布线907相接触。
栅电极932可使用与栅电极904相似的材料和方法来形成。此外,栅电极932还可通过使用液滴喷射法干燥和烘焙来形成。此外,含导电微粒的糊剂通过印刷法印刷在柔性衬底上,并且该糊剂被干燥和烘焙以使得栅电极932可形成。作为导电微粒的一个典型示例,还可使用主要含有金、铜、金银合金、金铜合金、银铜合金、以及金银铜合金的任一个的微粒。此外,还可使用主要含有诸如氧化铟锡(ITO)的导电氧化物作为其主要成分的微粒。
用作栅绝缘膜的绝缘层933可使用与绝缘层903相似的材料和方法来形成。然而,当绝缘层通过在涂敷溶解在有机溶剂中的绝缘膜用材料之后进行热处理来形成时,该热处理在比柔性衬底的耐热温度低的温度进行。
作为有机半导体晶体管的半导体层934的材料,可举出多环芳香烃化合物、共轭双键化合物、酞菁、电荷转移络合物等。例如,可使用蒽、并四苯、并五苯、六噻吩(6T)、四氰基对醌二甲烷(TCNQ)、二萘嵌苯羧酸酐(PTCDA)、萘甲酸酐(NTCDA)等。此外,作为用于有机半导体晶体管的半导体层934的材料,可以举出诸如有机高分子化合物等的π共轭类高分子;碳纳米管;聚乙烯吡啶;酞菁金属配合物等。特别地,优选使用其骨架由共轭双键构成的π共轭高分子诸如聚乙炔、聚苯胺、聚吡咯、聚乙烯、聚噻吩衍生物、聚(3-烷基噻吩)、聚对苯(polyparaphenylene)衍生物、聚对苯乙烯(polyparaphenylenevinylene)衍生物。
作为形成有机半导体晶体管的半导体层的方法,可使用可在衬底上形成具有均匀厚度的膜的方法。半导体层的厚度较佳地设置成大于或等于1nm和小于或等于1000nm,更佳地设置成大于或等于10nm和小于或等于100nm。作为半导体层的特定形成方法,可以使用蒸镀法、涂布法、旋涂法、外涂敷法(overcoat method)、溶液浇注方法(solution casting method)、浸渍法、丝网印刷法、辊式涂布法、或者液滴喷射法。
图11D示出应用共面型有机半导体晶体管的示例。有机半导体晶体管941设置在柔性衬底930之上。有机半导体晶体管941包括栅电极932、用作栅绝缘膜的绝缘层933、设置在栅电极932与绝缘层933重叠之处的半导体层934、以及与半导体层934相连的布线907。此外,与半导体层934相连的布线907与用作栅绝缘膜的绝缘层和半导体层相接触。
此外,薄膜晶体管和有机半导体晶体管可设置成具有任何结构,只要它们可用作开关元件即可。
此外,也可以通过使用单晶衬底或SOI衬底来形成晶体管,并且在其上设置存储元件。SOI衬底可以通过使用贴合晶片的方法、称为SIMOX的方法来形成,在该SIMOX方法中,通过将氧离子植入到Si衬底中在Si衬底内部形成绝缘层831(参见图10C)。
例如,当将单晶半导体用作衬底时,如图10C所示,存储元件801连接到使用单晶半导体衬底830来设置的场效应晶体管832。此外,设置绝缘层833以覆盖场效应晶体管832的布线,并且在该绝缘层833上设置存储元件801。
因为这种用单晶半导体形成的晶体管的响应速度和迁移度等特性良好,所以可能提供能够以高速工作的晶体管。此外,这种晶体管的特性仅略有变化,因此可提供高可靠性的半导体器件。
注意,存储元件801包括形成在绝缘层833上的第一导电层110、半导体层111、有机化合物层112、以及第二导电层113,其中半导体层111和有机化合物层112夹在第一导电层110与第二导电层113之间。注意,半导体层111在第一导电层110上形成并与之相接触。
这样,在设置绝缘层833之后形成存储元件801,从而可以自由地配置第一导电层110。换言之,在图10A和10B所示的结构中,需要在避开连接到晶体管的布线的区域中设置存储元件。然而通过设置绝缘层833,例如像图10C那样在晶体管832的上方形成存储元件801变成可能。结果,可以使存储电路高度集成化。
在各自在图10B和10C中所示的结构中,半导体层111和有机化合物层112设置在衬底的整个表面上。或者,仅在每个存储单元内设置有机化合物层。在此情形中,有机化合物使用液滴喷射法等喷射并烘培以选择性地形成有机化合物层,因此使改进材料使用效率成为可能。
此外,也可以在衬底上设置剥离层并且在该剥离层上形成包括晶体管的层1030以及存储元件801。之后,利用剥离层从衬底剥离包括晶体管的层1030以及存储元件801,然后如图12所示地使用附着层1032将包括晶体管的层1030以及存储元件801贴合在与上述衬底不同的衬底1031上。作为剥离方法,可以使用如下四种方法等:第一剥离方法,在具有高耐热性的衬底与具有晶体管的层之间设置金属氧化物层作为剥离层,通过晶化使该金属氧化物层脆化,以剥离该具有晶体管的层;第二剥离方法,在具有高耐热性的衬底与具有晶体管的层之间设置含氢的不定形硅膜作为剥离层,然后通过激光束照射或蚀刻去掉该不定形硅膜,来剥离该具有晶体管的层;第三剥离方法,通过机械或者使用溶液或氟化卤素气体诸如NF3、BrF3、或ClF3等的蚀刻,去掉其上形成有具有晶体管的层的高耐热性的衬底;第四剥离方法,在具有高耐热性的衬底与具有晶体管的层之间设置金属层以及金属氧化物层作为剥离层之后,通过晶化使该金属氧化物层脆化,且使用溶液或氟化卤素气体诸如NF3、BrF3、ClF3等的蚀刻来去掉金属层的一部分,然后物理地剥离脆化的金属氧化物层。
此外,通过使用在实施方式2中作为衬底521示出的柔性衬底、膜、由纤维材料制成的纸等作为衬底1031,可以谋求实现存储器件的小型化、薄型化、轻量化。
下面,参照图9A说明对存储器件即半导体器件700进行的数据写入操作。与实施方式2一样,在此将说明通过电气动作,通常是通过所施加电压进行写入数据的操作。注意,数据是通过改变存储单元的电特性来写入的,且“0”和“1”分别指存储单元的处于初始状态(未施加电动作的状态)的数据和处于改变了电特性的状态的数据。
将说明对第x行第y列的存储单元701写入数据的情况。当数据“1”被写入存储元件701时,首先,存储元件701被解码器712和713、以及选择器714选中。具体地,预定电位V2由解码器713施加于与存储元件701相连的字线Wy。此外,与存储元件701相连的位线Bx通过解码器712和选择器714连接到读出/写入电路715。然后,写入电位V21被从读出/写入电路715输出到位线Bx。
以此方式,使构成存储单元的薄膜晶体管721成为导通状态,并且将公共电极以及位线电连接到存储元件722,然后施加约Vw(Vw=Vcom-V21)的电压。Vcom为存储元件722中的公共电极,即第二导电层的电位。通过适当地选择电压Vw,物理或电气地改变设置在导电层之间的含有机化合物的层;由此来进行数据“1”在存储元件中的写入。具体而言,在读取操作电压下,数据为“1”的状态时第一导电层和第二导电层之间的电阻较佳地远小于数据为“0”的状态时第一导电层和第二导电层之间的电阻,也可以简单地使第一导电层和第二道导电层之间产生短路。注意,可从(V21,V22,和Vcom)=(5到15V,5到15V,和0V)or(-12到0V,-12到0V,和3到5V)的范围内适当地选择电位。电压Vw可被设置成大于或等于5V且小于或等于15V,或者大于或等于-15V且小于或等于-5V。
此外,未被选中的字线和未被选中的位线被控制成使数据“1”不被写入连接到这些未被选中的字线和未被选中的位线的存储元件中。具体而言,对未被选中的字线施加使与之连接的存储单元的晶体管成为截止状态的电位或者可施加与Vcom相同电平的电位。
另一方面,当数据“0”被写入存储元件701时,不向存储元件701施加电动作。对于电路操作,例如与写入数据“1”的情况一样,通过解码器712和713、以及选择器714来选择存储单元701;然而使从读取/写入电路715输出到位线Bx的输出电位被设成与Vcom相同电平的电位或设成所选的字线W3的电位或使存储单元的薄膜晶体管721成为截止状态的电位。结果,对存储元件722施加低电压(例如,-5V至5V)或者不施加电压;因此存储元件的电气特性不改变,从而实现数据“0”的写入。
下面,参照图9B说明通过电动作读出数据时的操作。通过利用在具有数据“0”的存储单元和具有数据“1”的存储单元之间存储元件722的电特性的不同来进行数据的读出。例如,将说明在如下状况下通过利用电阻之差读出数据的方法:将构成具有数据“0”的存储单元的存储元件在读取电压下的电阻设置成R0,并且将构成具有数据“1”的存储单元的存储元件在读取电压下电阻设置成R1。注意R1<<R0。例如,作为读出/写入电路715的读出部分的结构,可考虑使用如图9B所示的包括电阻元件750和差分放大器751的电路。电阻元件具有电阻Rr,其中R1<Rr<R0。如图9C所示,既可以使用晶体管752来代替电阻元件750,又可以使用时钟控制反相器753来代替差分放大器751。当然,电路配置并不限于图9B和9C。
当从第x行第y列的存储单元702中读取出数据时,通过解码器712和713、以及选择器714来选择存储单元702。具体而言,通过解码器713,将预定电位V24施加到与存储单元702连接的字线Wy,以使薄膜晶体管721导通。与存储单元702相连的位线Bx通过解码器712和选择器714连接到读出/写入电路715的端子P。结果,端子P的电位Vp变成根据电阻元件750(电阻Rr)和存储元件722(电阻R0或R1)对Vcom和V0进行的电阻分配所确定的值。因此,当存储元件702具有数据“0”时,端子P的电位Vp0=Vcom+(V0-Vcom)×R0/(R0+Rr)。此外,当存储单元702具有数据“1”时,端子P的电位Vp1=Vcom+(V0-Vcom)×R1/(R1+Rr)。结果,可通过在图9B中将Vref选择为处于Vp0与Vp1之间和在图9C中将时钟控制反相器453的变化点选择为处于Vp0与Vp1之间,根据数据“0”和数据“1”输出为Lo/Hi(或Hi/Lo)的输出电位Vout,并且因此可读出数据。
例如,假设差分放大器751工作在Vdd=3V,且Vcom被设置成0V、V0为3V、且Vref为1.5V。如果R0/Rr=Rr/R1=9,并且可以不考虑薄膜晶体管721的导通电阻,则当存储单元的数据为“0”时,Vp0变成2.7V而输出Hi为Vout。同时,当存储元件具有数据“1”时,Vp1变成0.3V而Lo被输出为Vout。以此方式,可进行存储单元的读出。
根据上述方法,利用存储元件722的电阻值之差和电阻分配,根据电压值来读出数据。当然,读出方法并不限于该方法。例如,除了利用电阻之差以外,还可以利用电流值之差来读取。此外,当存储单元的电气特性具有在数据“0”和数据“1”之间阈值电压不同的二极管特性时,也可以利用阈值电压之差来读出数据。
此外,薄膜晶体管(TFT)也可设置在具有绝缘性质的衬底之上,并且存储元件或存储元件阵列也可设置于其上。或者,替代具有绝缘性质的衬底,也可使用诸如硅衬底或SOI衬底的半导体衬底以在该衬底之上形成场效应晶体管(FET),并且也可在其上设置存储元件或存储元件阵列。
本发明的存储元件被包括在本实施方式中所述的半导体器件中,以使得抑制诸如击穿导电层等和存储元件的绝缘状态的异常性态成为可能。因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改进。
此外,数据不仅可被一次性地写入半导体器件,而且还可附加地写入。另一方面,由于一旦执行写入就不可能擦除存储元件的数据,因此有可能防止通过重写进行的伪造。此外,因为本发明的存储元件具有半导体层和有机化合物层夹在一对导电层之间的简单结构,所以以低成本制造性能和可靠性方面优越的存储元件就变得可能了。注意,本实施方式可与其它实施方式和实施例自由组合。
(实施方式4)
本实施方式将参照附图说明具有上述实施方式中所示的存储器件的半导体器件的一个结构示例。
本实施方式所示的半导体器件的一个特征是可以从/向该半导体器件无接触地读取/写入数据。数据传输方式大致划分成如下三种方式:将一对线圈彼此相对放置并且通过互感进行通信的电磁耦合方式;通过感应场进行通信的电磁感应方式;以及通过利用无线电波进行通信的无线电波方式,并且可采用任一种方式。此外,作为用于传输数据的天线的设置方法有两种方法:一种方法为在设置有晶体管及存储元件的衬底上设置天线的方法,另一种方法为在设置有晶体管及存储元件的衬底上设置端子部分,并且将设置在另一衬底上的天线连接到该端子部分的方法。
参照图13A-13C说明本实施方式所示的半导体器件的结构。如图13A所示,本发明的半导体器件20具有无接触地收/发数据的功能,并且还包括电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储电路16、总线17、以及天线18。
此外,如图13B所示,本发明的半导体器件20具有无接触地收/发数据的功能,并且除电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储电路16、总线17、以及天线18之外,还可包括中央处理单元1。
如图13C所示,本发明的半导体器件20具有无接触地收/发数据的功能,并且除电源电路11、时钟发生电路12、数据解调/调制电路13、控制其它电路的控制电路14、接口电路15、存储电路16、总线17、天线18、以及中央控制单元1之外,还可包括由检测元件3和检测控制电路4构成的检测部分2。
电源电路11基于从天线18输入的交变电流信号产生提供给半导体器件20内各个电路的各种功率源。时钟发生电路12基于从天线18输入的交变电流信号产生提供给半导体器件20内各个电路的各种时钟信号。数据解调/调制电路13包括解调/调制与读取/写入器19交换的数据的功能。控制电路14具有控制存储电路16的功能。天线18具有发送和接收电磁波或无线电波的功能。读取/写入器19控制与半导体器件的通信和对数据通信的处理。注意,半导体器件并不限于上述的结构。例如,半导体器件还可以包括诸如电源电压的限幅电路、用于加密处理的硬件等其他元件。
存储电路16包括选自实施方式1所示的存储元件中的一个或多个存储元件。本发明的存储元件被包括在内,以使得抑制诸如击穿导电层等和存储元件的绝缘状态的异常性态成为可能。因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改进。
此外,对存储元件的数据写入不只是一次,而可以另外进行数据的写入。另一方面,由于一旦执行写入就不可能擦除存储元件的数据,因此有可能防止通过重写进行的伪造。
检测部分2可以利用物理或化学手段检测温度、压力、流量、光、磁性、音波、加速度、湿度、气体成分、流体成分、以及其他特性。检测部分2包括检测元件3和检测控制电路4,该检测元件3检测物理量或者化学量,该检测控制电路4将该检测元件3所检测的物理量或者化学量转换成诸如电信号等的适当信号。检测元件3可使用电阻元件、电容耦合元件、电感耦合元件、光电动势元件、光电转换元件、热电动势元件、晶体管、热敏电阻器、二极管等构成。注意,可提供多个检测部分2。在此情形中,可同时检测多个物理量或化学量。
此外,在此提及的物理量是指温度、压力、流量、光、磁性、音波、加速度、湿度等。在此提及的化学量是指诸如气体等气体成分或者离子等流体成分等的化学物质等。除此之外,化学量还包括诸如包含在血液、汗、尿等中的特定生物物质(例如血液中的血糖水平等)的有机化合物。特别是,为了检测化学量,不可避免地选择性检测某种特定的物质,因此预先在检测元件3中提供要检测的物质和选择性地发生反应的物质。例如,当检测生物物质时,优选的是将与要由检测元件3检测的生物物质选择性地发生反应的酶、抗体、或者微生物细胞等固定到高分子等上。
下面,图14A和14B各自示出存储元件16和天线18在半导体器件中形成的横截面视图的一部分,其中在其上设置有多个元件及存储元件的衬底上设置天线。
图14A示出具有无源矩阵型存储电路的半导体器件。在衬底1350上,该半导体装置包括:具有晶体管1300和1301的层1351;形成在具有晶体管的层1351之上的存储元件部分1352以及用作天线的导电层1353。
注意,虽然这里示出半导体器件包括存储元件部分1352以及用作天线的导电层1353在具有晶体管的层1351之上的情况;然而本发明并不限于这种结构。也可以在具有晶体管的层1351之下或者在与具有晶体管的层1351相同的层中设置存储元件部分1352或用作天线的导电层1353。
存储元件部分1352具有多个存储元件1352a和1352b。存储元件1352a包括形成在绝缘层1252上的第一导电层110、覆盖隔离壁(绝缘层)1374和第一导电层110的一部分的半导体层111a,并进一步包括覆盖半导体层111a的有机化合物层112a和第二导电层113a。此外,存储元件1352b包括第一导电层110、覆盖隔离壁(绝缘层)1374和第一导电层110的一部分的半导体层111b,并进一步包括覆盖半导体层111b的有机化合物层112b和第二导电层113b。
此外,用作保护膜的绝缘层522被形成以覆盖第二导电层113a和113b以及用作天线的导电层1353。存储元件部分1352中的第一导电层110连接到晶体管1301的布线。可通过使用与上述实施方式所示的存储元件相似的材料或制造方法,来形成存储元件部分1352。
在导电层1360上设置有用作天线的导电层1353,该导电层1360与第二导电层113a和113b在同一层中形成。注意,用作天线的导电层可与第二导电层113a和113b在同一层中形成。用作天线的导电层1353被连接到晶体管1300的布线。
用作天线的导电层1353通过使用CVD法、溅射法、印刷法如丝网印刷或凹版印刷等、液滴喷射法、分配器法、镀敷法等由导电材料形成。对于导电材料,以单层结构或叠层结构形成选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)中的元素、或者以这些元素为主要成分的合金材料或化合物材料。
在通过使用丝网印刷法形成用作天线的导电层的情况下,可以通过选择性地印刷导电膏而提供该导电层,在所述导电膏中粒度为几nm至几十μm的导电粒子被溶解或分散于有机树脂中。作为导电粒子,可以使用选自银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等中的任何一种以上的金属粒子、卤化银的微粒、或者分散性纳米粒子。此外,作为包含在导电膏中的有机树脂,可以使用选自用作金属粒子的粘合剂、溶剂、分散剂、以及涂覆材料的有机树脂中的一种或多种。通常,可使用如环氧树脂、硅酮树脂等有机树脂。当形成导电层时,优选在挤出导电膏后进行焙烧。例如,在将以银为其主要成分的微粒(例如,粒度为大于或等于1nm且小于或等于100nm)用作导电膏材料的情况下,可以通过在150℃至300℃的温度下进行焙烧使导电膏固化,来获得导电层。或者,可使用以焊料或者无铅焊料为主要成分的微粒。在此情况下,优选使用粒度为小于或等于20μm的微粒。焊料或者无铅焊料具有成本低的优点。此外,除了上述材料以外,还可以将陶瓷或铁氧体等应用于天线。
可以适当地选择实施方式3所示的晶体管等并用于包括在具有晶体管的层1351中的晶体管1300、1301。
此外,也可以在衬底上设置剥离层,在该剥离层上形成具有晶体管的层1351、存储元件部分1352、以及用作天线的导电层1353,适当地使用实施方式3所示的剥离方法来剥离具有晶体管的层1351、存储元件部分1352、以及用作天线的导电层1353,它们通过使用附着层贴合到衬底上。作为衬底,使用在实施方式2中作为衬底521示出的柔性衬底、薄膜、由纤维材料制成的纸、基材薄膜等,来可以谋求实现存储装置的小型化、薄型化、以及轻量化。
图14B示出具有有源矩阵型存储电路的半导体器件的一个示例。注意,将说明图14B中与图14A不同的部分。
在衬底1350上,图14B中所示的半导体器件包括:具有晶体管1300和1301的层1351;在具有晶体管的层1351之上的存储元件部分1356以及用作天线的导电层1353。注意,虽然这里示出在具有晶体管的层1351之上形成存储元件部分1356以及用作天线的导电层1353的情况;然而本发明并不限于这种结构。存储元件部分1356以及用作天线的导电层1353既可以在具有晶体管1301的层1351之上或之下形成,又可以在具有晶体管的层1351之下形成或与其在同一层中形成。
存储元件部分1356包括存储元件1356a以及1356b。存储元件1356a包括在绝缘层1252之上形成的第一导电层110a、覆盖第一导电层110a和隔离壁(绝缘层)1374的半导体层111、以及覆盖半导体层111的有机化合物层112和第二导电层113。存储元件1356b包括在绝缘层1252上形成的第一导电层110b、半导体层111、有机化合物层112、以及第二导电层113。此外,晶体管的布线连接到存储元件中所包括的各个第一导电层。换言之,存储元件连接到相应晶体管。
此外,也可以在衬底上设置剥离层,在该剥离层上形成具有晶体管的层1351、存储元件部分1356、以及用作天线的导电层1353,适当地使用实施方式3所示的剥离方法来剥离具有晶体管的层1351、存储元件部分1356以及用作天线的导电层1356,它们通过使用附着层贴合到衬底上。
下面,参照图15A和15B说明包括第一衬底及第二衬底的半导体器件的一个结构示例,该第一衬底包括具有晶体管的层、连接到天线的端子部分以及存储元件,该第二衬底形成有连接到该端子部分的天线。注意,将说明图15A和15B中与图14A和14B不同的部分。
图15A示出具有无源矩阵型存储器件的半导体器件。半导体器件包括:具有晶体管1300和1301的层1351、形成在具有晶体管的层1351之上的存储元件部分1352、连接到天线的端子部分、以及形成有用作天线的导电层1357的衬底1365,它们都形成于衬底1350之上;并且,由包含在树脂1375中的导电粒子1359将导电层1357与要成为连接端子的导电层1360彼此连接。注意,通过具有附着性的树脂1375将包括具有晶体管的层1351和存储元件部分1352等的衬底1350与设置有用作天线的导电层1357的衬底1365贴合在一起。
或者,可以使用诸如银膏、铜膏、碳膏等的导电粘合剂或者使用焊接的方法,将用作天线的导电层1357与要成为连接端子的导电层1360彼此连接。注意,在此虽然示出在具有晶体管的层1351之上设置存储元件部分1352的情况,但是本发明不限于这种结构。也可以在具有晶体管的层1351之下或与其在相同的层中设置存储元件部分1352。
图15B示出具有有源矩阵型存储器件的半导体器件。半导体器件包括:具有晶体管1300和1301的层1351、形成在具有晶体管的层1351之上的存储元件部分1356、连接到晶体管的端子部分、以及形成有用作天线的导电层1357的衬底1365,它们都形成于衬底1350之上;并且,由包含在树脂1375中的导电粒子1359将导电层1357和导电层1360与要成为连接端子的导电层1360彼此连接。注意,通过具有附着性的树脂1375将包括具有晶体管的层1351和存储元件部分1352等的衬底1350与设置有用作天线的导电层1357的衬底1365贴合在一起。
或者,也可以使用诸如银膏、铜膏、碳膏等的导电粘合剂或者使用焊接的方法,将包括具有晶体管的层1351和存储元件部分1356等的衬底1350与设置有用作天线的导电层1357的衬底1365贴合在一起。注意,在此虽然示出在具有晶体管的层1351之上设置存储元件部分1352的情况,但是本发明不限于这种结构。也可以在具有晶体管的层1351之下或与其在相同的层中设置存储元件部分1356。
此外,也可以在衬底上设置剥离层,在该剥离层上形成具有晶体管的层1351以及存储元件部分1352或1356,适当地使用实施方式3所示的剥离方法来剥离具有晶体管的层1351以及存储元件部分1352和1356,它们通过使用附着层贴合到衬底上。
此外,可以在设置有用作天线的导电层1357的衬底1365上设置各个存储元件部分1352和1356。换言之,通过利用包含导电粒子的树脂,将设置有具有晶体管的层的第一衬底与设置有存储元件部分以及用作天线的导电层的第二衬底贴合在一起。也可以与图14A和14B所示的半导体器件一样地设置连接到晶体管的传感器。
本发明的存储元件被包括在本实施方式中所述的半导体器件中,以使得抑制诸如击穿导电层等和存储元件的绝缘状态的异常性态成为可能。因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改进。
此外,数据不仅可被一次性地写入半导体器件,而且还可附加地写入。另一方面,由于一旦执行写入就不可能擦除存储元件的数据,因此有可能防止通过重写进行的伪造。此外,数据可无接触地读出和写入。此外,因为本发明的存储元件具有半导体层和有机化合物层夹在一对导电层之间的简单结构,所以以低成本制造性能和可靠性方面优越的存储元件就变得可能了。
注意,本实施方式可与其它实施方式和实施例自由组合。
(实施方式5)
本实施方式将参照附图说明具有本发明的存储元件的半导体器件的一个示例。图16A示出本实施方式的半导体器件的俯视图,而图16B示出图16A中沿线X-Y取得的截面图。
如图16A所示,在衬底1400上形成有具有存储元件的存储元件部分1404、电路部分1421、天线1431。图16A和图16B示出如下状态:处于制造工序的中途,并且在可耐制造条件的衬底1400上形成有存储元件部分、电路部分、以及天线。可以通过与上述实施方式一样地适当选择材料以及制造工序来进行制造。
在衬底1400上隔着剥离层1452和绝缘层1453设置有晶体管1441和晶体管1442,晶体管1441和晶体管1442分别被设置在存储元件部分1404和电路部分1421中。在晶体管1441及晶体管1442上形成有绝缘层1461、绝缘层1454、绝缘层1455,并且在绝缘层1455上形成有存储元件1443。存储元件1443包括设置在绝缘层1455上的第一导电层110d、具有半导体层和有机化合物层的层1458以及第二导电层113。具有半导体层和有机化合物层的层1458夹在第一导电层110d和第二导电层113之间,并且半导体层在第一导电层110d之上形成并与第一导电层110d相接触。注意,虽然在图16A和16B中省略,但是利用用作隔离壁的绝缘层1460b等将多个存储元件1443互相隔离。
第一导电层110d连接到晶体管1441的布线层。另一方面,第二导电层113连接到层叠在布线层1456a上的导电层1457c。此外,在绝缘层1455上层叠设置有导电层和图16A所示的天线1431。在图16B中,导电层对应于导电层1457a、导电层1457b、导电层1457e、导电层1457f,并且导电层1457a和天线1431a、导电层1457b和天线1431b、以及导电层1457f和天线1431d分别层叠。注意,在达到形成在绝缘层1455中的布线层1456b的开口部分中形成导电层1457e和天线1431c,并且导电层1457e与布线层1456b彼此连接。以此方式,将天线与存储元件部分1404和电路部分1421电连接。此外,分别形成在天线1431a、天线1431b、天线1431c、天线1431d下的导电层1457a、导电层1457b、导电层1457e、导电层1457f还具有提高绝缘层1455和天线之间的粘性的效果。在本实施方式中,使用聚酰亚胺膜作为绝缘层1455,使用钛膜作为导电层1457a、导电层1457b、导电层1457e、以及导电层1457f中的每一个,而使用铝膜作为天线1431a、天线1431b、天线1431c、以及天线1431d中的每一个。
为了使第一导电层110d和晶体管1441、导电层1457c和布线层1456a、导电层1457e和布线层1456b相互连接,在绝缘层1455中形成开口(也称为接触孔)。因为通过扩大开口来增加导电层之间的接触面积时电阻减小,因此在本实施方式中,开口的大小被设定为使第一导电层110d与晶体管1441连接的开口最小,其次为导电层1457c与布线层1456a连接的开口,导电层1457e与布线层1456b连接的开口最大。在本实施方式中,将第一导电层110d与晶体管1441连接的开口为5μm×5μm,将导电层1457c与布线层1456a连接的开口为50μm×50μm,将导电层1457e与布线层1456b连接的开口为500μm×500μm。
在本实施方式中,使从绝缘层1460a到天线1431b的距离a为大于或等于500μm,使从第二导电层112的端部到绝缘层1460a的端部的距离b为大于或等于250μm,使从第二导电层112的端部到绝缘层1460c的端部的距离c为大于或等于500μm,使从绝缘层1460c的端部到天线1431c的距离d为大于或等于250μm。注意,在电路部分1421中部分地形成有绝缘层1460c,由此晶体管1442的一部分由绝缘层1460c覆盖而其它部分不被绝缘层1460c覆盖。
通过使用这种半导体装置,从外部输入部分将电源电压或信号直接输入到存储元件部分1404中,从而可以将数据(对应于信息)写入到存储元件部分1404或从存储元件部分1404读出数据。
此外,天线可设置成既可以与存储元件交叠,又可以在存储元件部分的周围而不与之交叠。当存储元件部分交叠时,天线可全部或部分地交叠存储元件部分。例如,其中天线部分和存储元件部分彼此交叠的结构可减少由天线进行通信时信号带有的噪音、电磁感应所引起的电动势的变动等的影响导致的半导体器件的缺陷操作。
作为以上能够无接触地传送和接收数据的半导体器件中的信号传输***,可使用电磁耦合***、电磁感应***或者微波***等。可以考虑到预期用途适当地选择传输***,并且根据传输***提供最佳天线。
图17A至17D各自示出芯片状的半导体器件的示例,该半导体器件包括形成在衬底1501上的用作天线的导电层1502以及存储元件部分1503。注意,在半导体器件中,除了存储元件以外还可以安装集成电路等。
在使用微波***(例如UHF频带(860至960MHz频带)、2.45GHz频带等)作为半导体装置中的信号传输方***的情况下,可以考虑用于信号传输的电磁波波长,适当地设定用作天线的导电层的形状如长度等。例如,可以将用作天线的导电层形成为直线形(例如,偶极天线(参见图17A))、平坦的形状(例如,贴片天线(参见图17B))、或者带状(参见图17C、17D)等。用作天线的导电层的形状并不限于直线形,考虑到电磁波的波长,还可以以曲线形状、蜿蜒形状或者其组合来设置。
此外,在应用电磁耦合***或者电磁感应***(例如,13.56MHz频带)作为半导体器件中的信号传输***的情况下,由于利用磁场密度的变化所引起的电磁感应,因此,优选将用作天线的导电层形成为环状(例如,环形天线)或者螺旋状(例如,螺旋天线)。
此外,即使在应用电磁耦合***或电磁感应***并且与金属相接触地设置具有天线的半导体器件的情况下,优选在所述半导体器件与金属之间设置具有磁导率的磁性材料。在与金属相接触地设置具备天线的半导体器件的情况下,涡流电流根据磁场变化流过金属,并且该涡流电流产生的去磁磁场削弱了磁场变化,从而降低了通信距离。因此,通过在半导体器件与金属之间设置具有磁导率的材料,可以抑制金属的涡流电流,并由此可抑制通信距离的降低。注意,作为磁性材料,可以使用铁氧体或具有高磁导率且高频波损耗少的金属薄膜。
此外,当设置天线时,既可以在一个衬底上直接形成半导体元件如晶体管等和用作天线的导电层,又可以在互不相同的衬底上分别形成半导体元件和用作天线的导电层,然后将其贴合在一起以彼此电连接。
如上所述,本发明的存储元件被包括在本实施方式中所述的半导体器件中,以使得抑制诸如击穿导电层等和存储元件的绝缘状态的异常性态成为可能。因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改进。
此外,数据不仅可被一次性地写入半导体器件,而且还可附加地写入。另一方面,由于一旦执行写入就不可能擦除存储元件的数据,因此有可能防止通过重写进行的伪造。此外,数据可无接触地读出和写入。此外,因为本发明的存储元件具有半导体层和有机化合物层夹在一对导电层之间的简单结构,所以以低成本制造性能和可靠性方面优越的存储元件就变得可能了。
注意,本实施方式可与其它实施方式和实施例自由组合。
[实施例1]
发明人进行以下各存储元件的性态变化的原因的寻求。图18示出在写入电压被施加于由厚度为100nm的钛、厚度为10nm的NPB、以及厚度为200nm的铝的叠层体构成的存储元件之后的TEM照片。从图18中可看出,显然铝被断开。
此外,可看到钛的变形。这表示甚至对已被普遍认为是具有高熔点的硬金属的钛也有影响的情形。此外,还存在各存储元件性态的变化对除存储元件制有孔穴处之外的部分也有影响的情形。
因此,可考虑各存储元件性态的变化是由因电极击穿等引起的电极短路或因电极等断开引起的元件绝缘状态所导致的。
此外,各存储元件性态的变化根据写入电压的差异来检查。注意,所使用的存储元件的大小各自为2μm见方、3μm见方、5μm见方和10μm见方,且这些存储元件都与以上由厚度为100nm的钛、厚度为10nm的NPB、以及厚度为200nm的铝的叠层体构成的存储元件相似。
图19示出相对于其大小各自为2μm见方、3μm见方、5μm见方和10μm见方的存储元件的施加电压的写入成功率。在其元件大小各自为2μm见方和3μm见方的存储元件中,样本数目n各自为192,而在其元件大小各自为5μm见方和10μm见方的存储元件中,样本数目n各自为64。此外,各电压施加时间达10毫秒。
如从图19可以看出,显然相对于各施加电压的写入成功率随元件大小减小而降低,且存储元件还具有写入电压的变化。由此,因为写入电压的变化随着元件大小的减小而变得显然,所以电极等的击穿和存储元件的绝缘状态是由于因导电层表面上的小凹陷和凸起引起的电场局部集中而导致的过量电流。
能够抑制导电层表面上电场的局部集中的结构在以下与其测量结果一起示出。
在本实施例中,制造半导体层与第一导电层相接触的存储元件以说明具有本发明结构示例的存储元件的电流-电压特性。注意,存储元件是第一导电层、半导体层、有机化合物层以及第二导电层在衬底上顺序叠层的元件,并且其制造方法参照图2A进行说明。此外,电流-电压特性由串联连接到500kΩ电阻器的存储元件通过连续改变所施加电压的扫掠方法来测量。
首先,钛通过溅射方法在衬底上形成以获得第一导电层110。注意,膜的厚度为100nm。
接着,其上形成第一导电层110的衬底被固定在设置于真空蒸镀装置中的衬底支架上,以使形成第一导电层110的衬底面朝下。然后,厚度为1nm的半导体层111通过使用电阻加热的蒸镀法在第一导电层110上形成。
然后,SFDCz通过使用电阻加热的蒸镀法在半导体层111上形成以使其厚度为10nm;因此,形成有机化合物层112。
此外,铝通过使用电阻加热的蒸镀法在有机化合物层112上形成以使其厚度为200nm;因此,形成第二导电层113。
图20A和20B各自示出通过以上方式获得的存储元件的电流-电压特性。图20A示出将氧化锡(SnOx)或氧化钼(MoOx)用于半导体层111的存储元件的电流-电压特性。注意,元件大小被设置成10μm见方,并且将氧化锡用于半导体层的存储元件和将氧化钼用于半导体层的存储元件分别由参考标号191a和191b标示。此外,无半导体层111的存储元件191c的结果也被示出,作为对比示例。注意,除了未形成半导体层111之外,对比示例用与本实施例中存储元件相似的材料和方法制造。
如从图20A可以看出,与存储元件191c相比,电流更易于流过使半导体层与相应第一导电层相接触的存储元件191a和191b。可以考虑,这是因为导电层表面上电场的局部集中被设置成与相应第一导电层相接触的半导体层所抑制。
此外,图20B示出其元件大小为2μm见方、将厚度为1nm的氧化锡用于半导体层111的存储元件192a的电流-电压特性。注意,其它结构与以上存储元件相似。此外,还示出其元件大小为2μm见方、无半导体层111的存储元件192b,作为对比示例。如从图20B可以看出,与无半导体层的存储元件191b相比,电流更易于流过使半导体层与第一导电层相接触的存储元件192a。由此,显而易见的是,不管元件大小如何,导电层表面上电场的局部集中可被设置在第一导电层与有机化合物层之间的半导体层所抑制。
此外,其它电流-电压特性使用其中半导体层111和元件大小与以上存储元件不同的存储元件来观察。图21示出其元件大小为5μm见方、将厚度为1nm的氧化铋(BiOx)用于半导体层111的存储元件200a的电流-电压特性。注意,无半导体层111的存储元件200b的结果也被示出,作为对比示例。如从图21可以看出,与以上相类似地,显然与无半导体层的存储元件200b相比,电流更易于流过具有半导体层的存储元件200a。由此,显而易见的是,不管半导体层的材料和元件大小如何,导电层表面上电场的局部集中可被设置成与第一导电层相接触的半导体层所抑制,且有机化合物层中电流流过的区域增大。
如上所述,导电层表面上电场的局部集中可被设置成与导电层相接触的半导体层所抑制,且有机化合物层中电流流过的区域增大。因此,有可能抑制因过量电流引起的导电层等的击穿和存储元件的绝缘状态。因此,有可能抑制存储元件的异常性态并进一步减少各个存储元件的性态的变化。
[实施例2]
在本实施例中,制造半导体层与第一导电层相接触的不同于实施方式1的存储元件以说明具有本发明结构示例的存储元件的电流-电压特性。注意,在本实施方式中,除了厚度为0.1nm的氧化钼(MoOx)被用作半导体层之外,使用与实施方式1中存储元件相似的材料和方法制造存储元件。
本实施例的存储元件是第一导电层、半导体层、有机化合物层和第二导电层在衬底上顺序叠层的元件。注意,厚度为100nm的钛、厚度为0.1nm的氧化钼、厚度为10nm的SFDCz、以及厚度为200nm的铝被分别用于第一导电层、半导体层、有机化合物层、以及第二导电层,且元件大小为10μm见方。
此外,作为对比示例,还制造无半导体层的存储元件。注意,除未设置半导体层之外,使用与本实施例的存储元件相似的材料和方法。
图22A示出具有半导体层的存储元件的电流-电压特性,而图22B示出无半导体层的存储元件的电流-电压特性,这些存储元件各自如上所述地制造。注意,在这些存储元件中,样本数目各自为5,且电流-电压特性各自由串联连接到500kΩ电阻器的存储元件通过扫掠法测量。首先,如从图22B可看到,观察到写入电压以及各存储元件性态的变化之间有很大差异。此外,甚至在写入之后,还存在具有高电阻的显示异常性态的元件。
另一方面,如从图22A可以看出,显然各存储元件性态的变化在具有半导体层的存储元件中得到抑制。此外,如从图22A和22B可以看出,显然由于设置了半导体层电流易于流动。由此,显而易见的是,导电层表面上电场的局部集中被设置成与导电层相接触的半导体层抑制,且流过有机化合物层的电流的量增大。因此,有可能抑制因过量电流引起的导电层等的击穿和存储元件的绝缘状态,并通过增大有机化合物层中电流流过的区域来减少各存储元件性态中的变化。
如上所述,导电层表面上电场的局部集中可通过半导体层(甚至只要设置了薄至0.1nm的半导体层)抑制,且有机化合物层中电流流过的区域可增大。因此,有可能抑制因过量电流引起的导电层等的击穿和存储元件的绝缘状态。因此,有可能抑制存储元件的异常性态并进一步减少各个存储元件的性态的变化。
[实施例3]
本实施例说明将不同于实施例1和2的材料用于有机化合物层的存储元件。
本实施例的存储元件是第一导电层、半导体层、有机化合物层和第二导电层在衬底上顺序叠层的元件。厚度为100nm的钛、厚度为1.0nm的氧化锡、厚度为30nm的NPB、以及厚度为200nm的铝被分别用于第一导电层、半导体层、有机化合物层、以及第二导电层。注意,每个元件大小为10μm见方。
此外,作为对比示例,还制造无半导体层的存储元件。注意,除未设置半导体层之外,使用与本实施例的存储元件相似的材料和方法。
图23A示出具有半导体层的存储元件的电流-电压特性,而图23B示出无半导体层的存储元件的电流-电压特性,这些存储元件各自如上所述地制造。注意,在这些存储元件中,样本数目各自为2,且电流-电压特性各自由串联连接到500kΩ电阻器的存储元件通过扫掠法测量。如从图23B可以看出,在无半导体层的存储元件中,即使在连续施加电压时也不发生短路,且电流量在施加高达23V的电压时突然减小。可以考虑,这是因为元件处于绝缘状态。除了性态中有变化的现象之外,如实施例1或2所示,由于用于有机化合物层的材料,有可能存储元件像NPB一样处于绝缘状态。在任一情形中,都难以将没有半导体层的存储元件用作存储元件。
另一方面,如从图23A可以看出,具有半导体层的存储元件在不处于绝缘状态的特定电压下可短路。此外,未观察到各存储元件性态中的变化。由此,导电层表面上电场的局部集中可被设置成与第一导电层相接触的半导体层抑制。因而,因为在有机化合物层中电流流过的区域可增大,所以有可能抑制因过量电流引起的导电层的击穿与存储元件的绝缘状态。
如上所述,有可能抑制存储元件的异常性态并进一步减少各个存储元件的性态的变化。
此外,与以上不同的有机化合物层被用来观察其电流-电压特性。注意,厚度为30nm的Alq和厚度为0.1nm的氧化钼被分别用于有机化合物层和半导体层。使用与本实施例的以上存储元件相似的材料和方法,且各元件大小为10μm见方。
图24示出所获存储元件的电流-电压特性。注意,样本数目为4且采用了扫掠法。如从图24可以看出,存储元件不处于绝缘状态,并且也未观察到性态的变化。
如上所述,甚至在使用不同的有机化合物层时,电场的局部集中也可被设置成与导电层接触的半导体层抑制。因而,因为在有机化合物层中电流流过的区域可增大,所以有可能抑制因过量电流引起的导电层的击穿与存储元件的绝缘状态。因此,有可能抑制存储元件的异常性态并进一步减少因设置在存储元件中的存储元件所引起的各个存储元件的性态的变化。
[实施例4]
在本实施例中,调查各存储元件的写入电压。首先,所制造的要在本实施例中使用的存储元件是第一导电层、半导体层、有机化合物层和第二导电层在衬底上顺序叠层的元件。注意,厚度为100nm的钛、厚度为1.0nm的氧化锡、厚度为10nm的SFDCz、以及厚度为200nm的铝被分别用于第一导电层、半导体层、有机化合物层、以及第二导电层。元件大小为10μm见方,且作为对比示例还制造了无半导体层的存储元件。对于其制造方法,除未设置半导体层之外,使用与本实施例的存储元件相似的材料和方法。
图25A示出相对于如上所述制造的各存储元件中的施加电压的写入成功率。此外,还以相似方式制造了其元件大小为5μm见方的存储元件,且相对于各存储元件中施加电压的写入成功率在图25B中示出。此外,各电压施加时间达10毫秒。在其大小各自为10μm见方的存储元件中,具有半导体层的存储元件的样本数目为23,而无半导体层的存储元件的样本数目为27。在其大小各自为5μm见方的存储元件中,具有半导体层的存储元件的样本数目为62,而无半导体层的存储元件的样本数目为54。
如从图25A和25B可以看出,在任一情形中,具有半导体层的存储元件中相对于所施加电压的写入成功率与无半导体层的存储元件相比,显示出激增。由此,显然在具有半导体层的存储元件中,各元件性态的变化减小。
制造了各个这种存储元件进一步与TFT相连的半导体器件以用与以上相似的方式调查相对于所施加电压的写入成功率。图26A示出其大小各自为10μm见方的存储元件的测量结果,而图26B示出其大小各自为5μm见方的存储元件的测量结果。注意,存储元件的结构与以上的相似,其不同之处在于相应的TFT被连接到存储元件,且电压施加于存储元件的时间达10毫秒。
如从图26A和26B可以看出,显然在任一元件大小中,相对于写入电压的写入成功率各自显示出激增,且性态变化较小。因此,所获得的读取电压的范围被扩展,且设计具有存储元件的半导体器件中的灵活性得以改进。
[实施例5]
在本实施例中,调查各存储元件的写入电压。所制造的要在本实施例中使用的存储元件是第一导电层、半导体层、有机化合物层和第二导电层在衬底上顺序叠层的元件,且使用各半导体层的厚度不同的四类元件。注意,厚度为100nm的钛、厚度为1.0nm的氧化锡、厚度为10nm的SFDCz、以及厚度为200nm的铝被分别用于第一导电层、半导体层、有机化合物层、以及第二导电层。各元件大小为10μm见方,且半导体层的厚度各自为0.2nm、1nm、3nm、和5nm。
图27A示出相对于如上所述制造的各存储元件中施加电压的写入成功率。半导体层厚度为0.2nm的存储元件的样本数目n为26,半导体层厚度为1nm的存储元件的样本数目n为15,半导体层厚度为3nm的存储元件的样本数目n为17,而半导体层厚度为5nm的存储元件的样本数目n为23。此外,还以相似方式制造了元件大小各自为5μm见方的存储元件。图27B中示出了各个所获存储元件中相对于所施加电压的写入成功率。在其大小各自为5μm见方的存储元件中,半导体层厚度为0.2nm的存储元件的样本数目n为50,半导体层厚度为1nm的存储元件的样本数目n为25,半导体层厚度为3nm的存储元件的样本数目n为40,而半导体层厚度为5nm的存储元件的样本数目n为47。此外,各电压施加时间达10毫秒。
如从图27A和27B可以看出,显然在任一元件大小或厚度的半导体层中,相对于写入电压的写入成功率各自显示出激增,且性态变化较小。此外,甚至在半导体层制成较厚时也未在写入电压中发现大的差异。
如上所述,显然各元件中性态的变化因为本发明存储元件的半导体层而减小,且半导体层的厚度对写入电压没有大的影响。
[实施例6]
本实施例说明其中有机化合物层不同于实施例1-5的存储元件。该存储元件是第一导电层、半导体层、具有绝缘体的有机化合物层以及第二导电层在衬底上顺序叠层的元件,并且其制造方法参照图2A进行说明。注意,元件大小为10μm见方。
首先,钛通过溅射方法在衬底上形成以获得第一导电层110。注意,厚度为100nm。
接着,其上形成第一导电层110的衬底被固定在设置于真空蒸镀装置中的衬底支架上,以使形成第一导电层110的衬底面朝下。
然后,氧化锡通过使用电阻加热的蒸镀法在第一导电层110上形成为其厚度为1nm作为半导体层111。
接着,NPB和氟化钙通过使用电阻加热的共蒸镀法在半导体层111上形成为其厚度为20nm作为有机化合物层112。注意,NPB和氟化钙在有机化合物层中的体积比为1:1。
此外,铝通过使用电阻加热的蒸镀法在有机化合物层112上形成为其厚度为200nm作为第二导电层113。
图28示出如上所述获得的存储元件的电流-电压特性。注意,在该存储元件中,样本数目为2,且电流-电压特性由串联连接到500kΩ电阻器的存储元件通过扫掠法测量。如从图28可以看出,显然在电流-电压特性中几乎没有变化。因而,各存储元件性态中的变化可通过所设置的半导体层,甚至使用具有绝缘体的有机化合物层而减少。
[实施例7]
根据本发明,可形成用作无线芯片的半导体器件。尽管无线芯片可广泛地使用,但它可通过装在诸如票据、硬币、证券、不记名债券、凭证(驾照、居民卡等,参见图29A)、用于装物品的容器(包装纸、瓶等,参见图29C)、记录介质(DVD、录像带等,参见图29B)、车辆(自行车等,参见图29D)、诸如个人物品(包、眼镜等)的产品、食品、植物、动物、衣物、日常用品、或电气设备、或诸如行李的托运标签等的物品(参见图29E和29F)来使用。电气设备指液晶显示设备、EL显示设备、电视设备(还简称为TV、TV接收器、或电视接收器)、蜂窝电话等。
本发明的具有本发明存储元件的半导体器件9210被安装在印刷衬底上、贴合在物体表面上、或被纳入以固定在物体内部。例如,半导体器件被纳入到书籍的纸张或包装的有机树脂中以固定在各个物体内。对于本发明的半导体器件9210,可实现小尺寸、薄形和轻质,并且甚至在固定到物体中之后也不会损坏物体本身的美观设计。此外,通过设置在票据、硬币、证券、不记名债券、凭证等的本发明的半导体器件9210可获得鉴证功能,并通过使用所作出的鉴证功能防止其伪造。此外,通过设置在用于装物品的容器、记录介质、个人物品、食品、衣物、日常用品、电气设备等的本发明的半导体器件9210,可有效运行诸如检查***的***。
接着,将参照图30说明其上装有本发明半导体器件的电子设备的一种模式。在此例示的电子设备是蜂窝电话,其包括底盘2700和2706、面板2701、外壳2702、印刷布线板2703、操作按钮2704、以及电池2705。面板2701被纳入可拆卸的外壳2702,而外壳2702被装到印刷布线板2703。对于外壳2702,其形状和大小取决于面板2701所纳入的电子设备而适当地改变。封装的多个半导体器件被装在印刷布线板2703上,并且作为半导体器件之一,可使用具有本发明存储元件的半导体器件。装在印刷布线板2703上的多个半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发射器/接收器电路等的任何功能。
面板2701通过连接膜2708连接到印刷布线板2703。面板2701、外壳2702和印刷布线板2703被贮存在具有操作按钮2704和电池的底盘2700和2706中。面板2701中所包括的像素区域2709被设置成可由设置在底盘2700中的打开窗口在视觉上识别。
如上所述,本发明的半导体器件具有小尺寸、薄形和轻质的特征。根据这些特征,电子设备的底盘2700和2706内的有限空间可有效地使用。注意,底盘2700和2706被示为蜂窝电话的外观形状的一个示例,并且根据本实施例的电子设备可根据其功能或应用来改变成各种模式。
注意,本发明的存储元件具有第一导电层、半导体层、有机化合物层、以及第二导电层。半导体层和有机化合物层夹在第一导电层和第二导电层之间,并且半导体层在第一导电层之上形成并与第一导电层相接触。这种存储元件被包括在内,以使得抑制诸如击穿导电层等和存储元件的绝缘状态的异常性态成为可能。因而,减少各个存储元件的性态中的变化成为可能。因此,所获得的读取电压的范围被扩展,且设计存储元件中的灵活性得以改进。.
此外,数据不仅可被一次性地写入半导体器件,而且还可附加地写入。另一方面,由于一旦执行写入就不可能擦除存储元件的数据,因此有可能防止通过重写进行的伪造。此外,因为本发明的存储元件具有半导体层和有机化合物层夹在一对导电层之间的简单结构,所以以低成本制造性能和可靠性方面优越的存储元件就变得可能了。
注意,本实施方式可与其它实施方式和实施例自由组合。
本申请基于2006年3月10日提交给日本专利局的序列号为2006-066527的日本专利申请,该申请的全部内容通过引用结合于此。

Claims (30)

1.一种存储元件,包括:
第一导电层;
第一半导体层;
有机化合物层;
第二半导体层;以及
第二导电层,
其中所述第一半导体层、所述第二半导体层和所述有机化合物层夹在所述第一导电层和所述第二导电层之间,
其中所述第一半导体层与所述第一导电层相接触,
所述第二半导体层与所述第二导电层相接触,
其中绝缘体被混合到所述有机化合物层中,并且
其中所述有机化合物层的厚度为5nm至100nm。
2.如权利要求1所述的存储元件,其特征在于,所述第一半导体层和所述第二半导体层的至少之一是不连续层。
3.如权利要求1所述的存储元件,其特征在于,所述第一半导体层和所述第二半导体层的至少之一是连续层。
4.如权利要求1所述的存储元件,其特征在于,所述第一半导体层和所述第二半导体层的至少之一具有凹陷和凸起。
5.一种存储元件,包括:
第一导电层;
颗粒;
有机化合物层;以及
第二导电层,
其中所述颗粒和所述有机化合物层夹在所述第一导电层和所述第二导电层之间,
其中所述颗粒与所述第一导电层相接触并由半导体构成,
其中绝缘体被混合到所述有机化合物层中,并且
其中所述有机化合物层的厚度为5nm至100nm。
6.一种存储元件,包括:
第一导电层;
第一颗粒;
第二颗粒;
有机化合物层;以及
第二导电层,
其中所述第一颗粒、第二颗粒和所述有机化合物层夹在所述第一导电层和所述第二导电层之间,
其中所述第一颗粒与所述第一导电层相接触并由半导体构成,
所述第二颗粒与所述第二导电层相接触并由半导体构成,
其中绝缘体被混合到所述有机化合物层中,并且
其中所述有机化合物层的厚度为5nm至100nm。
7.如权利要求1所述的存储元件,其特征在于,所述有机化合物层的电阻随着电压的施加而改变。
8.如权利要求5所述的存储元件,其特征在于,所述有机化合物层的电阻随着电压的施加而改变。    
9.如权利要求6所述的存储元件,其特征在于,所述有机化合物层的电阻随着电压的施加而改变。
10.如权利要求1所述的存储元件,其特征在于,所述有机化合物层由电子传输材料或空穴传输材料形成。
11.如权利要求5所述的存储元件,其特征在于,所述有机化合物层由电子传输材料或空穴传输材料形成。
12.如权利要求6所述的存储元件,其特征在于,所述有机化合物层由电子传输材料或空穴传输材料形成。
13.如权利要求1所述的存储元件,其特征在于,所述第一导电层和所述第二导电层的多个部分相连。
14.如权利要求5所述的存储元件,其特征在于,所述第一导电层和所述第二导电层的多个部分相连。
15.如权利要求6所述的存储元件,其特征在于,所述第一导电层和所述第二导电层的多个部分相连。
16.如权利要求1所述的存储元件,其特征在于,所述第一导电层和所述第二导电层包括选自钛、金、铂、镍、钨、铬、钼、铁、钴、铜和钯的材料。
17.如权利要求1所述的存储元件,其特征在于,所述第一半导体层和所述第二半导体层包括选自氧化钼、氧化锡、氧化铋、氧化钒、氧化镍和氧化锌的材料。
18.如权利要求1所述的存储元件,其特征在于,所述有机化合物层包括芳族胺。
19.如权利要求1所述的存储元件,其特征在于还包括与所述存储元件电连接的天线。
20.如权利要求1所述的存储元件,其特征在于,所述存储元件形成在柔性衬底上。
21.如权利要求5所述的存储元件,其特征在于,所述第一导电和所述第二导电层包括选自钛、金、铂、镍、钨、铬、钼、铁、钴、铜和钯的材料。
22.如权利要求5所述的存储元件,其特征在于,所述颗粒包括选自氧化钼、氧化锡、氧化铋、氧化钒、氧化镍和氧化锌的材料。
23.如权利要求5所述的存储元件,其特征在于,所述有机化合物层包括芳族胺。
24.如权利要求5所述的存储元件,其特征在于还包括与所述存储元件电连接的天线。
25.如权利要求5所述的存储元件,其特征在于,所述存储元件形成在柔性衬底上。
26.如权利要求6所述的存储元件,其特征在于,所述第一导电层和所述第二导电层包括选自钛、金、铂、镍、钨、铬、钼、铁、钴、铜和钯的材料。
27.如权利要求6所述的存储元件,其特征在于,所述第一颗粒和第二颗粒包括选自氧化钼、氧化锡、氧化铋、氧化钒、氧化镍和氧化锌的材料。
28.如权利要求6所述的存储元件,其特征在于,所述有机化合物层包括芳族胺。
29.如权利要求6所述的存储元件,其特征在于还包括与所述存储元件电连接的天线。
30.如权利要求6所述的存储元件,其特征在于,所述存储元件形成在柔性衬底上。
CN200780008401XA 2006-03-10 2007-02-28 存储元件以及半导体器件 Expired - Fee Related CN101401209B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006066527 2006-03-10
JP066527/2006 2006-03-10
PCT/JP2007/054485 WO2007105575A1 (en) 2006-03-10 2007-02-28 Memory element and semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110081481.XA Division CN102222765B (zh) 2006-03-10 2007-02-28 存储元件以及半导体器件

Publications (2)

Publication Number Publication Date
CN101401209A CN101401209A (zh) 2009-04-01
CN101401209B true CN101401209B (zh) 2011-05-25

Family

ID=38509404

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200780008401XA Expired - Fee Related CN101401209B (zh) 2006-03-10 2007-02-28 存储元件以及半导体器件
CN201110081481.XA Expired - Fee Related CN102222765B (zh) 2006-03-10 2007-02-28 存储元件以及半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110081481.XA Expired - Fee Related CN102222765B (zh) 2006-03-10 2007-02-28 存储元件以及半导体器件

Country Status (4)

Country Link
US (1) US8421061B2 (zh)
KR (1) KR101316558B1 (zh)
CN (2) CN101401209B (zh)
WO (1) WO2007105575A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100546035C (zh) * 2005-03-25 2009-09-30 株式会社半导体能源研究所 存储元件和半导体装置
CN101167189B (zh) * 2005-04-27 2013-09-18 株式会社半导体能源研究所 半导体器件的制造方法
WO2007105575A1 (en) 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
EP1883109B1 (en) 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof
WO2008047928A1 (en) * 2006-10-19 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101681579B (zh) * 2007-06-15 2014-10-29 株式会社半导体能源研究所 显示装置
CN105810749B (zh) 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810785B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810747B (zh) 2014-12-31 2018-11-30 清华大学 N型薄膜晶体管
CN105810792B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810748B (zh) 2014-12-31 2018-12-21 清华大学 N型薄膜晶体管
CN105810788B (zh) 2014-12-31 2018-05-22 清华大学 发光二极管
CN105810586B (zh) 2014-12-31 2018-10-02 清华大学 N型薄膜晶体管的制备方法
CN105810587B (zh) 2014-12-31 2019-07-12 清华大学 N型薄膜晶体管的制备方法
CN105810746B (zh) * 2014-12-31 2019-02-05 清华大学 N型薄膜晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481034A (zh) * 2002-07-12 2004-03-10 日本先锋公司 有机薄膜开关存储装置及存储器设备
CA2515614A1 (en) * 2003-01-29 2004-08-12 Polyic Gmbh & Co. Kg Organic storage component and corresponding triggering circuit
US6955939B1 (en) * 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric
CN1714407A (zh) * 2002-11-04 2005-12-28 先进微装置公司 使用齐纳二极管类器件的内存阵列的控制方法

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833894A (en) * 1973-06-20 1974-09-03 Ibm Organic memory device
JPS62259478A (ja) 1986-04-14 1987-11-11 Nippon Telegr & Teleph Corp <Ntt> トンネル素子
JPS63266063A (ja) 1987-04-23 1988-11-02 Sharp Corp Ito膜作成方法
JP2680849B2 (ja) * 1988-08-29 1997-11-19 オリンパス光学工業株式会社 三次元メモリ素子およびその制御方法
JPH04177769A (ja) 1990-11-09 1992-06-24 Olympus Optical Co Ltd 電荷メモリ装置
US5375250A (en) * 1992-07-13 1994-12-20 Van Den Heuvel; Raymond C. Method of intelligent computing and neural-like processing of time and space functions
US6218677B1 (en) * 1994-08-15 2001-04-17 Texas Instruments Incorporated III-V nitride resonant tunneling
NO972803D0 (no) * 1997-06-17 1997-06-17 Opticom As Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte
US5853905A (en) * 1997-09-08 1998-12-29 Motorola, Inc. Efficient single layer electroluminescent device
US7075610B2 (en) * 1997-09-16 2006-07-11 Michael Scalora Liquid crystal display device and light emitting structure with photonic band gap transparent electrode structures
JPH11307261A (ja) 1998-04-16 1999-11-05 Tdk Corp 有機el素子
JP2000030870A (ja) 1998-07-14 2000-01-28 Tdk Corp 有機el素子
JP2000113152A (ja) 1998-10-05 2000-04-21 Hitachi Maxell Ltd 非接触メモリ素子を内蔵した磁気ストライプテープ及びそれを利用して製造されたicカード及びicタグ
CN1139137C (zh) * 1999-06-16 2004-02-18 复旦大学 一种有机电双稳器件
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
JP2001101368A (ja) 1999-10-01 2001-04-13 Tokin Corp 集積半導体装置
JP2002026277A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp メモリデバイス及びその駆動方法
JP3515507B2 (ja) 2000-09-29 2004-04-05 株式会社東芝 トランジスタおよびその製造方法
US6950331B2 (en) * 2000-10-31 2005-09-27 The Regents Of The University Of California Organic bistable device and organic memory cells
SG143946A1 (en) 2001-02-19 2008-07-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4797272B2 (ja) * 2001-04-12 2011-10-19 住友化学株式会社 太陽電池用外装体
US6689950B2 (en) * 2001-04-27 2004-02-10 The Boeing Company Paint solar cell and its fabrication
US6552409B2 (en) 2001-06-05 2003-04-22 Hewlett-Packard Development Company, Lp Techniques for addressing cross-point diode memory arrays
EP1452556B1 (en) * 2001-06-21 2009-06-10 Teijin Limited Near infrared ray shielding film
JP2003007982A (ja) * 2001-06-22 2003-01-10 Nec Corp 磁気記憶装置及び磁気記憶装置の設計方法
KR100860134B1 (ko) * 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4539007B2 (ja) * 2002-05-09 2010-09-08 日本電気株式会社 半導体記憶装置
JP2004095850A (ja) 2002-08-30 2004-03-25 Mitsubishi Chemicals Corp 有機トランジスタ
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2004165405A (ja) * 2002-11-13 2004-06-10 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US7220985B2 (en) * 2002-12-09 2007-05-22 Spansion, Llc Self aligned memory element and wordline
JP4254228B2 (ja) 2002-12-20 2009-04-15 富士電機ホールディングス株式会社 スイッチング素子及びその製造方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004272159A (ja) 2003-03-12 2004-09-30 Pioneer Electronic Corp ディスプレイ装置及び表示パネルの駆動方法
US7075105B2 (en) * 2003-03-19 2006-07-11 Masataka Kano Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP5110414B2 (ja) 2003-03-19 2012-12-26 大日本印刷株式会社 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US20050227389A1 (en) * 2004-04-13 2005-10-13 Rabin Bhattacharya Deformable organic devices
US6977389B2 (en) * 2003-06-02 2005-12-20 Advanced Micro Devices, Inc. Planar polymer memory device
US20050008052A1 (en) * 2003-07-01 2005-01-13 Ryoji Nomura Light-emitting device
US6949403B2 (en) * 2003-07-22 2005-09-27 Organic Vision Inc. Non-vacuum methods for the fabrication of organic semiconductor devices
US7541734B2 (en) 2003-10-03 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having a layer with a metal oxide and a benzoxazole derivative
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
US7205716B2 (en) * 2003-10-20 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR100563058B1 (ko) * 2003-11-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
US7544966B2 (en) * 2003-12-03 2009-06-09 The Regents Of The University Of California Three-terminal electrical bistable devices
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
JP2005217309A (ja) * 2004-01-30 2005-08-11 Toshiba Corp 半導体装置及びその製造方法
JP4420692B2 (ja) 2004-02-10 2010-02-24 シャープ株式会社 メモリ素子の製造方法
JP4893908B2 (ja) 2004-03-25 2012-03-07 独立行政法人産業技術総合研究所 情報記録素子
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
NO321555B1 (no) * 2004-03-26 2006-05-29 Thin Film Electronics Asa Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning
JP4865248B2 (ja) 2004-04-02 2012-02-01 株式会社半導体エネルギー研究所 半導体装置
US7630233B2 (en) * 2004-04-02 2009-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
TWI229937B (en) * 2004-06-10 2005-03-21 Ind Tech Res Inst Organic bistable devices and manufacturing method thereof
US7170779B2 (en) * 2004-06-17 2007-01-30 Canon Kabushiki Kaisha Non-volatile memory using organic bistable device
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
US20060028895A1 (en) * 2004-08-09 2006-02-09 Carl Taussig Silver island anti-fuse
TWI261483B (en) 2004-10-15 2006-09-01 Ind Tech Res Inst Structure of anode applicable on inverted-type organic light emitting device
EP2348460B1 (en) * 2004-10-18 2014-04-23 Semiconductor Energy Laboratory Co, Ltd. Organic anti fuse memory
WO2006043611A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688624B2 (en) * 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1817796B1 (en) 2004-11-30 2013-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101169407B1 (ko) 2004-12-14 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
KR101114770B1 (ko) 2004-12-24 2012-03-05 삼성전자주식회사 비휘발성 유기 메모리 소자의 제조 방법 및 그에 의해수득된 비휘발성 유기 메모리 소자
CN100546035C (zh) * 2005-03-25 2009-09-30 株式会社半导体能源研究所 存储元件和半导体装置
US8030643B2 (en) * 2005-03-28 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method the same
KR101258157B1 (ko) * 2005-04-27 2013-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101167189B (zh) * 2005-04-27 2013-09-18 株式会社半导体能源研究所 半导体器件的制造方法
US7791066B2 (en) * 2005-05-20 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof and method for writing memory element
US8188461B2 (en) * 2005-05-31 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Organic memory device
US20070001581A1 (en) * 2005-06-29 2007-01-04 Stasiak James W Nanostructure based light emitting devices and associated methods
JP5010121B2 (ja) * 2005-08-17 2012-08-29 セイコーエプソン株式会社 半導体装置の製造方法
CN101950732B (zh) * 2005-11-09 2014-12-10 株式会社半导体能源研究所 半导体器件及其制造方法
WO2007105575A1 (en) 2006-03-10 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
US7719001B2 (en) * 2006-06-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd Semiconductor device with metal oxides and an organic compound
EP1883109B1 (en) * 2006-07-28 2013-05-15 Semiconductor Energy Laboratory Co., Ltd. Memory element and method of manufacturing thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1481034A (zh) * 2002-07-12 2004-03-10 日本先锋公司 有机薄膜开关存储装置及存储器设备
CN1714407A (zh) * 2002-11-04 2005-12-28 先进微装置公司 使用齐纳二极管类器件的内存阵列的控制方法
CA2515614A1 (en) * 2003-01-29 2004-08-12 Polyic Gmbh & Co. Kg Organic storage component and corresponding triggering circuit
US6955939B1 (en) * 2003-11-03 2005-10-18 Advanced Micro Devices, Inc. Memory element formation with photosensitive polymer dielectric

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-311336A 2005.11.04

Also Published As

Publication number Publication date
CN102222765B (zh) 2012-12-12
KR101316558B1 (ko) 2013-10-15
CN102222765A (zh) 2011-10-19
WO2007105575A1 (en) 2007-09-20
US20080017849A1 (en) 2008-01-24
CN101401209A (zh) 2009-04-01
KR20080100851A (ko) 2008-11-19
US8421061B2 (en) 2013-04-16

Similar Documents

Publication Publication Date Title
CN101401209B (zh) 存储元件以及半导体器件
CN101114695B (zh) 存储元件及半导体装置
CN101097935B (zh) 半导体器件及其制造方法
CN1925187B (zh) 半导体器件及其制造方法
CN1866568B (zh) 半导体装置
CN1925140B (zh) 半导体器件及其制造方法
KR101280295B1 (ko) 반도체 장치 및 그 구동방법
JP2010028105A (ja) 記憶素子及び記憶素子の作製方法
TWI385789B (zh) 記憶體元件及半導體裝置
JP5486766B2 (ja) 記憶素子及びその作製方法
JP5201853B2 (ja) 半導体装置
JP5377839B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110525

Termination date: 20190228