JP5110414B2 - 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法 - Google Patents

有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法 Download PDF

Info

Publication number
JP5110414B2
JP5110414B2 JP2004076558A JP2004076558A JP5110414B2 JP 5110414 B2 JP5110414 B2 JP 5110414B2 JP 2004076558 A JP2004076558 A JP 2004076558A JP 2004076558 A JP2004076558 A JP 2004076558A JP 5110414 B2 JP5110414 B2 JP 5110414B2
Authority
JP
Japan
Prior art keywords
organic
electrode
thin film
memory device
organic bistable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004076558A
Other languages
English (en)
Other versions
JP2004304180A (ja
Inventor
納 正 隆 加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004076558A priority Critical patent/JP5110414B2/ja
Publication of JP2004304180A publication Critical patent/JP2004304180A/ja
Application granted granted Critical
Publication of JP5110414B2 publication Critical patent/JP5110414B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Description

発明の分野
本発明は、低駆動電圧で作動可能で、かつ、書き込み/読み出しの際の閾値電圧の差を、素子を構成する部材の厚みにより制御できる、有機双安定性素子およびこれを用いたメモリ装置、およびそれらの駆動方法に関する。
有機双安定性素子として、一対の電極の間に強誘電体層を挟んで積層構造としたものが知られている。強誘電体層を構成する物質としては、アンスラセンやTTF−CA(テトラチアフルバレンとテトラクロロ−p−ベンゾキノンからなる交互積層型電荷移動錯体)等が検討されている。(例えば、特開2001−345431号公報の第2−3頁、図1:特許文献1参照)。
また、強誘電体層の代りに、二層構造とした低導電性の有機薄膜の間に導電性薄膜を介在させた三層構造の積層体を用い、この積層対を一対の電極の間に挟んだ有機双安定性素子も提案されている。この低導電性の有機薄膜を構成する素材としては、AIDCN(2−アミノ−4,5−ジシアノイミダゾール)が使用されている。(例えば、WO 02/37500パンフレットの第6−8頁、第2図:特許文献2参照)。
上記特開2001−345431号公報に開示された有機双安定性素子は、スイッチング電圧が比較的高いため、駆動時の消費電力が増加するといった問題がある。また、WO 02/37500パンフレットに開示された有機双安定性素子は、強誘電体層のみ電極間に挟んだものに比較すると、スイッチング電圧を低くすることができる利点有するものの、素子駆動電圧が有機薄膜を構成する物質に依存することから、その物質ごとに電源を新たに準備するか、もしくは可変の電源を用いて出力電圧を調節しなければならない。
また、実際の有機双安定性素子においては、情報の書き込み/読み出しの際の各閾値電圧が適度の差を持つことが好ましいが、従来、これら両閾値電圧の差を調節することができなかった。
特開2001−345431号公報 WO 02/37500パンフレット
発明の概要
今般、本発明者は、電極間に設ける積層体を複数の有機薄膜で構成し、その有機薄膜の厚みを制御するか、または各層の有機薄膜の材料を変えることにより、有機双安定性素子を低電圧で駆動でき、かつ情報を書き込むための閾値電圧と、消去するための閾値電圧との差を可変できる、との知見を得た。本発明はかかる知見によるものである。
従って、本発明の目的は、低電圧で駆動でき、かつ情報を書き込むための閾値電圧と、消去するための閾値電圧との差を可変できる有機双安定性素子およびこれを用いた有機双安定性メモリ装置、ならびにそれらの駆動方法を提供することにある。
そして、本発明による有機双安定性素子は、第1電極と第2電極との間に積層体が設けられた積層構造を有してなる有機双安定性素子であって、前記積層体が、導電性薄膜を介して、いずれも誘電性であって互いに導電性の異なる二層以上の有機薄膜が積層されたものである。
また、本発明による有機双安定性メモリ装置は、第1電極と第2電極とが直交するように交差して設けられてなり、前記第1電極と第2電極との交差領域である前記第1電極と第2電極との間に、積層体が設けられてなり、前記積層体が、導電性薄膜を介して、いずれも誘電性であって互いに導電性の異なる二層以上の有機薄膜が積層されたものである。
さらに、本発明による有機双安定性素子を駆動させる方法は、前記有機双安定性素子に情報を書込む際、正バイアス、または負バイアス側のいずれか一方に流れる電流が、所定値以上に流れないように制限するものである。
本発明の有機双安定性素子によれば、有機双安定性素子を低電圧で駆動でき、かつ情報を書き込むための閾値電圧と、消去するための閾値電圧との差を可変できる。また、正バイアス、または負バイアス側のいずれか一方に流れる電流を所定値以上に流れないように制限することにより、誤作動の少ない有機双安定性メモリ装置を実現することができる。
発明の具体的説明
以下、本発明による有機双安定性素子およびその素子を用いたメモリ装置、ならびに駆動方法を、図面を参照しながら説明する。
図1は、本発明の有機双安定性素子の基本的な積層構造を例示する図である。本発明の有機双安定性素子1は、基板2上に第1電極3、積層体4、および第2電極5が順に積層された積層構造を有する。積層体4は、有機薄膜4a(以下有機薄膜Aともいう)、導電性4c、有機薄膜4b(以下、有機薄膜Bともいう)がこの順で積層されている。
基板2は、その上に、第1電極3、有機薄膜A、導電性薄膜4c、有機薄膜B、および第2電極5を順に積層するために用いられるものである。基材2は、ガラス、シリコン、もしくは石英等の無機基材か、または以下に例示する有機基材からなる。基板2はその上に設けられる各層を支持するためものであり省略することもできるが、基板2を有する方が、有機双安定性素子に剛性が付与されるため使用し易く、また、多数の素子を基板上に配列してメモリ装置等とすることが容易である。
有機基材としては、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、シンジオタクティック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリエーテルニトリル、ポリカーボネート、変性ポリフェニレンエーテル、ポリシクロヘキセン、ポリノルボルネン系樹脂、ポリサルホン、ポリエーテルサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、熱可塑性ポリイミド等を挙げることができるが、これらに限定されるものではなく、一般的なプラスチックも使用可能である。特に基板2が有機基材である場合、厚みが5μm〜300μm程度の薄いフレキシブルなフィルム状のものを使用すれば、得られる有機双安定性素子をフレキシブルなものとすることもできる。
第1電極3は、双安定性層である有機薄膜4との接合が適切に得られるよう、金属薄膜、比較的導電性の高い有機薄膜、もしくは導電性ペロブスカイト型酸化物薄膜等からなることが好ましい。金属薄膜は、Al、Pt、Au、Ag、Fe、Ni、Cr、Cu、Ti、Hf、Zn、Zr、Mo、またはTa等の導電性の高い金属を用いて形成することができる。導電性の高い有機薄膜は、PEDOT(3、4−ポリエチレンジオキシチオフェニレン/ポリスチレンサルフェイト)、または、適切にドープされた、ポリアニリン、ポリアセチレン、フラーレン、カーボンナノチューブ、もしくはカーボンナノワイヤー等を用いて形成することができる。また、導電性ペロブスカイト型酸化物薄膜により電極を形成することもでき、導電性ペロブスカイト型酸化物としては、IrOx、MnOx、NiOx、CuOx、もしくはRuOx等、またはそれらが適切にドーピングされたものが好適に使用できる。第1電極3の厚みは、素材の導電性にもよるが、概ね0.5nm〜5μm程度であることが好ましい。
本発明による有機双安定性素子1においては、第1電極3と第2電極5との間に、第1電極3側から、有機薄膜4a、導電性薄膜4c、および有機薄膜4bからなる積層体4が積層されている。有機薄膜4aおよび有機薄膜4bは、いずれも誘電性であって、互いに導電性が異なるよう構成されている。導電性を変える具体的な方式としては、(i)互いに導電性の異なる異種の素材を、有機薄膜4aおよび有機薄膜4bの一方と他方にそれぞれ用いる方式、または、(ii)有機薄膜4aおよび有機薄膜4bの双方ともに同じ素材を用い、各有機薄膜の膜厚を変える方式である。
有機薄膜4aまたは4bとしては、2,4,5−置換イミダゾール、トリス−8−ヒドロキシキノリンアルミニウム(AlQ)、7,7,8,8−テトラシアノキノジメタン(TCNQ)、N−3−ニトロベンジリデン−p−フェニレンジアミン(NBPDA)、NBPDA誘導体、もしくはアンスラセン等から選択されたる一種または二種以上の組合せた有機物質を好適に使用することができる。
上記(i)の方式においては、有機薄膜4aと有機薄膜4bとは、それぞれを構成する有機物質の選択により各有機薄膜の導電性を変えることができ、その場合は両薄膜の厚みは同じでよいが、導電性の調整の目的で、各薄膜の厚みを変えて、導電性の差を調節してもよい。
上記(ii)の方式においては、有機薄膜として、下記式(I)で表されるような、少なくとも一つの電子供与基と、少なくとも一つの電子受容基とを有する有機物質からなることが好ましい。
Figure 0005110414
式中、R、R、およびRは、それらのうちの一つまたは二つが、それぞれ独立して、−H、−NH、−NHR、−NR、−SR、−X、−CX、−OH、−OCH、−OR、および−Rからなる群から選ばれる電子供与基(ここでRは、炭素数が1〜24の直鎖あるいは分岐状のアルキル基を示し、このアルキル基中の一つまたは二つ以上のメチレンが、−O−、−S−、−CO−、−CHW−(ここで、Wは、−F、−Cl、−Br、−I、−CN、または−CFを表す)、−CH=CH−、または−C≡C−の置換基によって置換されていてもよく(但し、これら置換基同士が隣接することはない)、Xは、−F、−Cl、−Br、もしくは−Iを表す)であり、
それ以外のR、R、またはRが、それぞれ独立して、−CN、−NO、−COR、−COOH、−COOR、および−SOHからなる群から選らばれる電子受容基である。
上記(ii)の方式においては、有機物質として上記の化合物を用い、有機薄膜の、一方が10nm〜200nmの膜厚を有し、他方が前記膜厚の1.1〜10倍の膜厚を有してなることが好ましい。各有機薄膜の膜厚を上記範囲にすることにより、両薄膜の導電性の差が導電性の小さい方の値の10%〜100%程度となる。
有機薄膜4aおよび4bは、上記有機物質を用いて真空蒸着法等の気相法により形成したり、または、これらの有機物質を適当な溶剤で溶解して得られた溶液を用いてのスピンナーコーティング等の塗布方法により形成することができる。有機薄膜4の厚みとしては、5nm〜1000nmが適当であり、特に10nm〜200nmであることが好ましい。
第2電極5は、第1電極3と同様、金属薄膜、比較的導電性の高い有機薄膜、または導電性ペロブスカイト型酸化物薄膜等からなり、電極の厚みも第1電極3と同様である。
本発明の有機双安定性素子は、メモリ装置好適に使用できる。メモリとして使用する際には、微小時間、有機双安定性素子に正もしくは負のパルス電圧を印加して書き込み(ON状態)、もしくは消去(OFF状態)とした後、微小時間、書き込み、もしくは消去のパルス電圧の絶対値よりも小さい定電圧を印加することにより、有機双安定性素子1がON状態にあるか、もしくはOFF状態にあるかを判定できる。素子特性は、第1電極3と第2電極5との間に、正もしくは負の電圧を印加することにより、両電極間に流れる電流を測定するか、もしくは両電極間に、正もしくは負の電流を流し、両電極間の電圧を測定することにより確かめることができる。
本発明においては、有機双安定性素子に情報を書込む際に、正バイアス、または負バイアス側のいずれか一方に流れる電流が、所定値以上に流れないように制限する。このように有機双安定素子に一定値以上の電流が流れないようにすることにより、ON/OFFのスイッチングを確実に行うことができ、誤作動の少ないメモリ装置を実現できる。正バイアス、または負バイアス側の電流は、測定器で電流制御したり、定電流ダイオードを用いることにより所定値以上に流れないように電流を制限することができる。
本発明の有機双安定性素子を用いて、図2に模式図で示すような有機双安定性メモリ装置を作製することができる。図3は、図2に示す有機像安定素子のメモリセルアレイの一部を拡大して示す平面図であり、図4は、図3中のA−A’線に沿って切断した断面図である。
有機双安定性メモリ装置7は、図2に示すように、有機双安定性素子1が単純マトリックス状に配列されたメモリセルアレイ8と、有機双安定性素子1に対して選択的に情報の書き込みまたは読み出しを行うための電極と、各種の回路とを備えたものである。各種回路には、例えば、第1電極3およびそれを選択的に制御するための第1駆動回路9や、第2電極5およびそれを選択的に制御するための第2駆動回路10、や信号検出回路(図示せず。)等が含まれる。
メモリセルアレイ8は、行選択のための第1電極(ワード線)3と、列選択のための第2電極(ビット線)5とが直交するように配列されたものである。すなわち、X方向に沿って第1電極3が所定ピッチで配列され、X方向と直交するY方向に沿って第2電極5が所定ピッチで配列されている。なお、信号電極は、上記の逆でもよく、第1電極がビット線、第2電極がワード線でもよい。
有機双安定性メモリ装置7は、具体的には、図3および図4に示すように、基板2上に第1電極3が図の左右方向を長手方向として配置され、その基板2上に第2電極5が図の上下方向を長手方向として配置されている。第1電極と第2電極の交差領域には、第1電極と第2電極の間に有機薄膜4(特にハッチで示す。)積層されている(図3の中央の第2電極5の下方を除去して示す)。
本発明の有機双安定性素子は、図5に示すような有機双安定性メモリ装置に好適に使用することもできる。図5は、本発明の有機双安定素子を用いた有機双安定性メモリ装置10を模式的に示した断面図であり、この有機双安定性メモリ装置10は、有機双安定性メモリ装置の制御を行うトランジスタ形成領域を有する。
トランジスタ形成領域を構成するトランジスタとしては、公知の構成のものを適用でき、薄膜トランジスタ(TFT)、あるいはMOSFETを用いることができる。図示の例ではTFTを用いており、トランジスタは、ドレイン電極12およびソース電極13、およびゲート電極14、ゲート絶縁膜15、活性層16ととから構成されている。ドレイン電極12およびソース電極13のいずれか一方(図ではドレイン電極12)には、取出電極17が接続されている。取出電極17は、下層側から第1電極3、有機薄膜4、および第2電極5が順に積層された本発明の有機双安定性素子1の第1電極3に接続されている。トランジスタなどが形成された基板2上には、取出電極17の部分を除いて層間絶縁膜18が設けられている。以上のように示したトランジスタ形成領域上に、本発明の有機双安定性素子1が形成されている。
以上に述べたように、本発明の有機双安定性素子は、その特性を応用し、電気的に書き込み、読み出し、消去可能な有機双安定性メモリ装置やその他の用途に使用できる。
以下に示す手順で図1に示されるような構造の有機双安定性素子を作製した。まず、清浄なガラス基板を準備し、その上に、下部電極(第1電極)として厚みが100nmのアルミニウムの薄膜を、真空蒸着機((株)真空機工製、品番;VPC−410)を用い、約0.3nm/秒の蒸着レートにて形成した。形成したアルミニウムの薄膜上に、同様に真空蒸着機を用い、厚みが40nmの2−アミノ−4,5−ジシアノイミダゾール(東京化成(株)製)の第1有機薄膜を、約0.03nm/秒の蒸着レートで形成した。この第1有機薄膜上に、上記と同様にして厚みが20nmのアルミニウム薄膜を蒸着して導電性薄膜を形成した。その後、さらに導電性薄膜上に、上記と同様にして厚みが50nmの2−アミノ−4,5−ジシアノイミダゾールの第2有機薄膜を形成した。最後に第2有機薄膜上に、上部電極(第2電極)として、厚みが100nmのアルミニウムの薄膜を、上記と同様にして形成し、有機双安定性素子1を得た。
また、下部電極側の第1有機薄膜の厚みを40nmとし、上部電極側の第2有機薄膜の厚みを70nmとした以外は実施例1と同様にして、有機双安定性素子2を得た。さらに、下部電極側の第1有機薄膜の厚みを40nmとし、上部電極側の第2有機薄膜の厚みを100nmとした以外は実施例1と同様にして、有機双安定性素子3を得た。
また、比較例として、第1有機薄膜の厚みを40nm、第2有機薄膜の厚みを40nmとした以外は、実施例1と同様にして有機双安定性素子4を得た。
上記の下部電極、有機薄膜、および上部電極の形成する際には、真空蒸着機のチャンバー内の真空度を約3×10−6Torrに保って行ない、アルミニウムの成膜の際には、対象となる基板の温度を室温に保ち、有機薄膜の成膜の際には、対象となる基板の温度を50℃〜60℃に保った。蒸着膜の厚み、および蒸着レートは、いずれも水晶式膜厚計((株)アルバック製、品番;CRTM6000)を用いて制御した。
以上のようにして作製した有機双安定性素子1の両電極間に電圧を印加し、両電極間を流れる電流を電流計(米国ケースレー社製、品番;237、電流電圧計および直流電源を兼ねる。)を用いて測定した。なお、電流電圧特性を測定する際、素子に対する過大電流を防止するため、負電圧側のリミッターを±50μAに設定した。測定結果を図6および図7に示す。なお、電流値は、測定された電流値の絶対値を表す。
電圧を印加し、第1電極の電位を0Vから下げて、負のバイアススキャンを行うと、図6に示すように、電流値が徐々に増加し、約−2Vで最大値に達し、その後、−4Vまで下がったが、電流値は一定であった(図中、矢印1で示す。)。このことは、有機双安定性素子が、高抵抗状態(OFF状態)から低抵抗状態(ON状態)へスイッチング(転移)したことを示すものであり、仮に電圧を印加する前の素子の状態を「0」の情報を有する状態とすると、「1」の情報の電気的な書込みが行われたことになる。
この後、電圧を−4Vから0Vまで一様に増加させるスキャンを行なうと、電流値の測定値は、電圧が0Vになる直前まで、上記の低抵抗状態へ転移した後の電流値のままであった(図中、矢印2で示す。)。このことは、有機双安定性素子が高抵抗状態から低抵抗状態にスイッチングすると、その状態が安定であるという双安定性を有していることを示すものである。なお、印加電圧が1Vにおける低抵抗状態の電流値は、高抵抗状態の電流値の約10倍であった。
次に、0Vから電圧を一様に増加させるスキャンを行なうと、図7に示すように、約1.5Vまでは電流値が一定であり(図中、矢印3で示す。)、1.5V以上で電流値の絶対値が急激に低下した(図中、矢印4で示す。)。このことは、有機双安定性素子が、低抵抗状態(ON状態)から高抵抗状態(OFF状態)へスイッチングしたことを示すものであり、先に書きこまれた「1」の情報が消去され、「0」の情報を有する状態に戻ったことになる。
また、実施例において低抵抗状態(ON状態)にスイッチングした素子は電圧を0Vにしても低抵抗状態(ON状態)のままであり、この低抵抗状態が維持されることが確認できた。このことは、この有機双安定性素子が不揮発性であり、書きこまれた「1」の情報が失われること無く、読み出せることを示している。
有機双安定性素子2および3についても、上記と同様の測定を行った。いずれも、実施例1で得られたものと同様な傾向の電流/電圧特性を有していた。また、これらの結果から、高抵抗状態(OFF状態)から低抵抗状態(ON状態)へのスイッチング(転移)の際の閾値電圧、および低抵抗状態(ON状態)から高抵抗状態(OFF状態)へのリセットする際の閾値電圧を求め、両閾値電圧の差(ΔV)と、第2有機薄膜と第1有機薄膜との膜厚差(Δd)との関係を求めた。結果は図8に示される通りであった。膜厚差0nmから40nmの範囲で、膜厚差10nmにつき、両閾値電圧の差が約0.4V増加することがわかる。
次に、有機双安定性素子1〜3の駆動に際して、電流計(米国ケースレー社製、品番;237)により電流値を80μmに制限して、電圧を印加して情報の書込みを行った。そのときの電流電圧特性を図9に示す。また、電流値に制限を設けなかったものについても電流電圧特性を測定した。結果を図10に示す。リミッターを設けなかったものは高抵抗状態(OFF状態)から低抵抗状態(ON状態)へのスイッチングは可能であったが、低抵抗状態(ON状態)から高抵抗状態(OFF状態)へはスイッチングできす、素子の誤作動を引き起こした。
本発明の有機双安定性素子の基本的な積層構造一例を示した断面概略図。 本発明の有機双安定性素子が単純マトリックス状に配置された有機双安定性メモリ装置を模式的に示す図である。 図2の有機双安定性メモリ装置のメモリセルアレイを示す平面図である。 図3のメモリセルアレイをA−A’線で切断した断面図である。 本発明の有機双安定性素子を薄膜トランジスタと組合せた有機双安定性メモリ装置を模式的に示す断面図である。 本発明の有機双安定性素子に負の電圧をかけたときの特性のグラフである。 本発明の有機双安定性素子に正の電圧をかけたときの特性のグラフである。 有機双安定性素子の有機薄膜の膜厚差と閾値電圧差との関係を示すグラフである。 リミッター設けて有機双安定性素子を駆動させた際の電流電圧特性を示すグラフである。 リミッター設けずに有機双安定性素子を駆動させた際の電流電圧特性を示すグラフである。
符号の説明
1 有機双安定性素子
2 基板
3 第1電極
4 積層体
4a 有機薄膜A
4b 導電性薄膜
4c 有機薄膜B
5 第2電極
6 電気信号印加手段
7、11 有機双安定性メモリ装置
8 メモリセルアレイ
9 第1駆動回路
10 第2駆動回路
12 ドレイン電極
13 ソース電極
14 ゲート電極
15 ゲート絶縁膜
16 活性層
17 取出電極
18 層間絶縁膜

Claims (12)

  1. 第1電極と第2電極との間に積層体が設けられた積層構造を有してなる有機双安定性素子であって、前記積層体が、導電性薄膜を介して、いずれも誘電性であって互いに導電性の異なる第1及び第2の有機薄膜が積層されたものであり、
    前記第1及び第2の有機薄膜が同一の材料からなり、
    前記第1の有機薄膜が、10〜200nmの膜厚を有し、前記第2の有機薄膜が、前記第1の有機薄膜の膜厚の1.1〜10倍の膜厚を有する、有機双安定性素子。
  2. 前記有機薄膜が、下記式(I)で表される有機物質を含んでなる、請求項1に記載の有機双安定性素子。
    Figure 0005110414
    [式中、R、R、およびRは、
    それらのうちの一つまたは二つが、それぞれ独立して、−H、−NH、−NHR、−NR、−SR、−X、−CX、−OH、−OCH、−OR、および−Rからなる群から選ばれる電子供与基(ここでRは、炭素数が1〜24の直鎖あるいは分岐状のアルキル基を示し、このアルキル基中の一つまたは二つ以上のメチレンが、−O−、−S−、−CO−、−CHW−(ここで、Wは、−F、−Cl、−Br、−I、−CN、または−CFを表す)、−CH=CH−、または−C≡C−の置換基によって置換されていてもよく(但し、これら置換基同士が隣接することはない)、Xは、−F、−Cl、−Br、もしくは−Iを表す)であり、
    それ以外のR、R、またはRが、それぞれ独立して、−CN、−NO、−COR、−COOH、−COOR、および−SOHからなる群から選らばれる電子受容基である。]
  3. 前記積層構造がさらに基板を含んでなり、前記第1電極または第2電極のいずれかが、前記基板上に接するよう積層されてなる、請求項1または2に記載の有機双安定性素子。
  4. 請求項1〜3のいずれか1項に記載の有機双安定性素子を用いて構成されてなる、有機双安定性メモリ装置。
  5. 基板上にトランジスタが配列された形成領域を有してなる有機双安定性メモリ装置であって、前記トランジスタに、前記有機双安定性素子が接続されてなる、請求項4に記載の有機双安定性メモリ装置。
  6. 第1電極と第2電極とが直交するように交差して設けられてなり、前記第1電極と第2電極との交差領域である前記第1電極と第2電極との間に、積層体が設けられてなり、前記積層体が、導電性薄膜を介して、いずれも誘電性であって互いに導電性の異なる第1及び第2の有機薄膜が積層されたものであり、
    前記第1及び第2の有機薄膜が同一の材料からなり、
    前記第1の有機薄膜が、10〜200nmの膜厚を有し、前記第2の有機薄膜が、前記第1の有機薄膜の膜厚の1.1〜10倍の膜厚を有する、有機双安定性メモリ装置。
  7. 前記有機薄膜が、下記式(II)で表される有機物質を含んでなる、請求項6に記載の有機双安定性メモリ装置。
    Figure 0005110414
    [式中、R、R、およびRは、
    それらのうちの一つまたは二つが、それぞれ独立して、−H、−NH、−NHR、−NR、−SR、−X、−CX、−OH、−OCH、−OR、および−Rからなる群から選ばれる電子供与基(ここでRは、炭素数が1〜24の直鎖あるいは分岐状のアルキル基を示し、このアルキル基中の一つまたは二つ以上のメチレンが、−O−、−S−、−CO−、−CHW−(ここで、Wは、−F、−Cl、−Br、−I、−CN、または−CFを表す)、−CH=CH−、または−C≡C−の置換基によって置換されていてもよく(但し、これら置換基同士が隣接することはない)、Xは、−F、−Cl、−Br、もしくは−Iを表す)であり、
    それ以外のR、R、またはRが、それぞれ独立して、−CN、−NO、−COR、−COOH、−COOR、および−SOHからなる群から選らばれる電子受容基である。]
  8. 前記積層構造がさらに基板を含んでなり、前記第1電極または第2電極のいずれかが、前記基板上に接するよう積層されてなる、請求項6または7に記載の有機双安定性メモリ装置。
  9. メモリ装置に情報を書込む際、正バイアス、または負バイアス側のいずれか一方に流れる電流を一定値に制限するリミッターを備えてなる、請求項4〜8のいずれか1項に記載の有機双安定性メモリ装置。
  10. 前記第1電極が前記基板の面方向に所定ピッチで配列しており、
    前記第2電極が前記基板の厚み方向に、前記第一電極の配列方向と直交するように、所定ピッチで配列している、請求項6〜9のいずれか一項に記載の有機双安定性メモリ装置。
  11. 前記トランジスタが、ドレイン電極とソース電極とゲート電極とゲート絶縁層と活性層とから構成され、前記有機双安定性素子に接続されて有機双安定性メモリ装置の制御を行う、請求項4〜10のいずれか一項に記載の有機双安定性メモリ装置。
  12. 請求項1〜3のいずれか1項に記載の有機双安定性素子を駆動させる方法であって、前記有機双安定性素子に情報を書込む際、正バイアス、または負バイアス側のいずれか一方に流れる電流が、所定値以上に流れないように制限する、有機双安定性素子の駆動方法。
JP2004076558A 2003-03-19 2004-03-17 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法 Expired - Fee Related JP5110414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004076558A JP5110414B2 (ja) 2003-03-19 2004-03-17 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003074986 2003-03-19
JP2003074986 2003-03-19
JP2004076558A JP5110414B2 (ja) 2003-03-19 2004-03-17 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法

Publications (2)

Publication Number Publication Date
JP2004304180A JP2004304180A (ja) 2004-10-28
JP5110414B2 true JP5110414B2 (ja) 2012-12-26

Family

ID=33421839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004076558A Expired - Fee Related JP5110414B2 (ja) 2003-03-19 2004-03-17 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法

Country Status (1)

Country Link
JP (1) JP5110414B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585209B2 (ja) * 2003-03-19 2010-11-24 大日本印刷株式会社 有機双安定性メモリ装置
US20050212022A1 (en) 2004-03-24 2005-09-29 Greer Edward C Memory cell having an electric field programmable storage element, and method of operating same
US7170779B2 (en) * 2004-06-17 2007-01-30 Canon Kabushiki Kaisha Non-volatile memory using organic bistable device
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
JP2006253380A (ja) * 2005-03-10 2006-09-21 Seiko Epson Corp 有機強誘電体メモリ及びその製造方法
JP4974555B2 (ja) * 2005-03-25 2012-07-11 株式会社半導体エネルギー研究所 記憶素子
KR101322747B1 (ko) 2005-03-25 2013-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
JP5008323B2 (ja) * 2005-03-28 2012-08-22 株式会社半導体エネルギー研究所 メモリ装置
US7358590B2 (en) 2005-03-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4712592B2 (ja) * 2005-03-31 2011-06-29 株式会社半導体エネルギー研究所 記憶素子、半導体装置およびその駆動方法
JP4758274B2 (ja) * 2005-04-28 2011-08-24 株式会社半導体エネルギー研究所 記憶素子および半導体装置
EP1886344B1 (en) 2005-04-28 2014-09-03 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
JP5459894B2 (ja) * 2005-12-27 2014-04-02 株式会社半導体エネルギー研究所 半導体装置
JP2007241997A (ja) * 2006-02-10 2007-09-20 Semiconductor Energy Lab Co Ltd 半導体装置
TWI411964B (zh) 2006-02-10 2013-10-11 Semiconductor Energy Lab 半導體裝置
CN101401209B (zh) 2006-03-10 2011-05-25 株式会社半导体能源研究所 存储元件以及半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372670A (ja) * 1989-08-11 1991-03-27 Olympus Optical Co Ltd 三次元メモリ素子およびその書込み,読出し方法
DE69825923T2 (de) * 1997-12-04 2005-09-01 Axon Technologies Corp., Scottsdale Programmierbare aggregierende Unterflächenmetallisierungsstruktur
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
WO2002037500A1 (en) * 2000-10-31 2002-05-10 The Regents Of The University Of California Organic bistable device and organic memory cells
US7112366B2 (en) * 2001-01-05 2006-09-26 The Ohio State University Chemical monolayer and micro-electronic junctions and devices containing same

Also Published As

Publication number Publication date
JP2004304180A (ja) 2004-10-28

Similar Documents

Publication Publication Date Title
JP5110414B2 (ja) 有機双安定性素子、これを用いた有機双安定性メモリ装置、およびそれらの駆動方法
US7075105B2 (en) Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
US10211312B2 (en) Ferroelectric memory device and fabrication method thereof
US7274587B2 (en) Semiconductor memory element and semiconductor memory device
EP1987581B1 (en) Current driven memory cells having enhanced current and enhanced current symmetry
US6627944B2 (en) Floating gate memory device using composite molecular material
JP4610868B2 (ja) 有機強誘電メモリーセル
US20080042128A1 (en) Semiconductor Device and Manufacturing Method Thereof
WO2007013174A1 (ja) 抵抗記憶素子及び不揮発性半導体記憶装置
TW201205724A (en) Semiconductor memory device and driving method thereof
TW454338B (en) Ferroelectric non-volatile memory device
US8158973B2 (en) Organic memory array with ferroelectric field-effect transistor pixels
US9159415B2 (en) Non-volatile resistive memory devices and methods for biasing resistive memory structures thereof
TW200537489A (en) Memory cell having an electric field programmable storage element, and method of operating same
WO2009115913A2 (pt) Processo de utilização e criação de papel à base de fibras celulósicas naturais, fibras sintéticas ou mistas como suporte físico e meio armazenador de cargas eléctricas em transístores de efeito de campo com memória auto-sustentáveis usando óxidos semi-condutores activos
JP5241489B2 (ja) 強誘電体メモリ装置の製造方法
DE10212962B4 (de) Halbleiterspeicherzelle mit Zugriffstransistor auf der Grundlage eines organischen Halbleitermaterials und Halbleiterspeichereinrichtung
JP2017168661A (ja) 半導体記憶装置
JP2009302328A (ja) 有機トランジスタ、およびこれが用いられた有機半導体素子
JP4585209B2 (ja) 有機双安定性メモリ装置
US7354647B2 (en) Organic bistable element, organic bistable memory device using the same, and method for driving said organic bistable element and organic bistable memory device
JP5046524B2 (ja) 記憶素子、記憶装置、及び電子機器
JPH02239664A (ja) 電気的記憶装置
JP3021614B2 (ja) メモリ素子
US7529116B2 (en) Memory device having a threshold voltage switching device and a method for storing information in the memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees