CN101383327A - 液晶显示装置、像素阵列基板和像素阵列基板的制作 - Google Patents
液晶显示装置、像素阵列基板和像素阵列基板的制作 Download PDFInfo
- Publication number
- CN101383327A CN101383327A CN 200710149758 CN200710149758A CN101383327A CN 101383327 A CN101383327 A CN 101383327A CN 200710149758 CN200710149758 CN 200710149758 CN 200710149758 A CN200710149758 A CN 200710149758A CN 101383327 A CN101383327 A CN 101383327A
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned metal
- metal layer
- element array
- image element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种像素阵列基板的制作方法,包括:在基板上以依序堆迭的第一图案化金属层、绝缘层、图案化半导体层、第二图案化金属层与保护层构成多条扫描线、多条数据线与多个有源元件,扫描线与数据线定义出多个像素区,保护层全面覆盖第二图案化金属层;在保护层上形成图案化光致抗蚀剂层;移除保护层未被图案化光致抗蚀剂层覆盖的部分,以形成多个接触窗开口而暴露有源元件的源极/漏极的部分区域;在图案化光致抗蚀剂层上形成图案化反射层,以覆盖各像素区的部分区域,并接触接触窗开口所暴露的有源元件;以及在基板上形成图案化透明导体层。
Description
技术领域
本发明涉及一种显示装置、元件基板与元件基板的制作方法,更具体而言,涉及一种液晶显示装置(liquid crystal display,LCD)、像素阵列基板(pixelarray substrate)和像素阵列基板的制作方法。
背景技术
一般液晶显示装置可分为穿透式、反射式,以及半穿透半反射式三大类,而分类的依据在于光源的利用方式以及像素阵列基板结构上的差异。其中,穿透式液晶显示装置是采用背光源(back light),且位于像素阵列基板上的像素电极为透明电极,以利光线穿透。此外,反射式液晶显示装置是以前光源(front light)或是外界光线作为光源,位于像素阵列基板上的反射层,适于将前光源或外界光源反射。而半穿透半反射式液晶显示装置可同时利用背光源以及外界光源来进行显示,且其像素阵列基板上有穿透区和反射区。其中,仅反射区内形成有适于将外界光源反射的反射层。
图1A至图1I为已知半穿透半反射式液晶显示装置的像素阵列基板的工艺剖面图。在已知半穿透半反射式液晶显示装置的像素阵列基板的工艺中,共使用九道光掩模工艺,以下将参考附图进行介绍。
首先请参照图1A,在基板110上进行第一道光掩模工艺以形成第一图案化金属层120,其中包括作为栅极、扫描线和储存电容电极的部分。接着请参照图1B,在基板110上全面形成栅绝缘层130,并进行第二道光掩模工艺以形成堆迭的沟道层140和欧姆接触层150。接着请参照图1C,在基板110上进行第三道光掩模工艺以形成第二图案化金属层160,其中包括作为源极/漏极和数据线的部分。接着请参照图1D,以第二图案化金属层160为掩模,移除欧姆接触层150位于栅极上方的部分。接着请参照图1E,在基板110上形成保护层170,并进行第四道光掩模工艺以在保护层170上形成接触窗开口172。其中,接触窗开口172暴露第二图案化金属层160作为源极/漏极的部分区域。
接着请参照图1F,在基板110上进行第五道光掩模工艺,以形成覆盖接触窗开口172的铟锡氧化物(Indium Tin Oxide,ITO)层180,其作用是避免接触窗开口172所暴露的第二图案化金属层160在后续工艺中被腐蚀。接着请参照图1G,在基板110上进行第六、七道光掩模工艺,以在作为反射区R10的部分形成光致抗蚀剂层190。其中,光致抗蚀剂层190需暴露出铟锡氧化物层180。其中,先以第六道光掩模将光致抗蚀剂层190对应于接触窗开口172和穿透区T10的部分移除,再以第七道光掩模对于光致抗蚀剂层190对应于反射区R10的部分以弱曝进行曝光而形成皱折状表面。接着请参照图1H,在基板110上进行第八道光掩模工艺,以在光致抗蚀剂层190上形成反射层210。其中,反射层210覆盖铟锡氧化物层180。最后请参照图1I,在基板110上进行第九道光掩模工艺,以在反射区R10和穿透区T10上覆盖像素电极220。其中,像素电极220覆盖反射层210而经由铟锡氧化物层180与第二图案化金属层160电连接。
由上述已知半穿透半反射式液晶显示装置的像素阵列基板的工艺可知,共需进行九道光掩模工艺才能完成像素阵列基板。如此一来,不仅需耗费很长的工艺时间,更增加了工艺成本。
此外,在图1F所示的步骤中,特别以第五道光掩模工艺形成铟锡氧化物层180。因为,若没有以铟锡氧化物层180覆盖接触窗开口172所暴露的第二图案化金属层160,则在后续图1G所示以第六及第七道光掩模工艺形成光致抗蚀剂层190时,用于使光致抗蚀剂层190显影的显影液以及后续工艺所使用的蚀刻液将会腐蚀暴露的第一图案化金属层120和第二图案化金属层160,导致后续电接触的良率下降。然而,如此一来却又增加一道光掩模工艺所需的工艺时间与成本,且铟锡氧化物本身的材料成本也很高。而且,还存在铟锡氧化物的电阻值偏高的问题。
发明内容
本发明提供一种像素阵列基板的制作方法,可解决工艺繁复和成本过高的问题。
本发明还提供一种像素阵列基板,可解决接触窗开口处的金属容易被腐蚀的问题。
本发明又提供一种液晶显示装置,可解决接触窗开口处的金属容易被腐蚀的问题。
本发明的像素阵列基板的制作方法是先在基板上形成依序堆迭的第一图案化金属层、绝缘层、图案化半导体层、第二图案化金属层和保护层。其中,第一图案化金属层、绝缘层、半导体层和第二图案化金属层至少构成多条扫描线、多条数据线和多个有源元件。扫描线和数据线定义出多个像素区。保护层全面覆盖第二图案化金属层。接着,在保护层上形成第一图案化光致抗蚀剂层。之后,移除保护层未被第一图案化光致抗蚀剂层覆盖的部分,以形成多个接触窗开口而暴露有源元件的源极/漏极的部分区域。然后,在第一图案化光致抗蚀剂层上形成图案化反射层。其中,图案化反射层覆盖各像素区的部分区域,并接触接触窗开口所暴露的有源元件。最后,在基板上形成图案化透明导体层,其中图案化透明导体层覆盖像素区和图案化反射层。
在此像素阵列基板的制作方法的实施例中,形成第一图案化金属层、绝缘层、图案化半导体层、第二图案化金属层和保护层的步骤包括:在基板上形成第一图案化金属层;在第一图案化金属层上依序全面形成绝缘层、半导体层和第二金属层;在第二金属层上形成第二图案化光致抗蚀剂层,其中第二图案化光致抗蚀剂层具有多个薄化区,薄化区对应有源元件的沟道区;移除半导体层和第二金属层未被第二图案化光致抗蚀剂层覆盖的部分;移除第二图案化光致抗蚀剂层的薄化区,以暴露第二金属层对应有源元件的沟道区的部分;移除第二金属层对应有源元件的沟道区的部分,以形成图案化半导体层和第二图案化金属层;移除第二图案化光致抗蚀剂层;以及在基板上全面形成保护层。
此外,第二图案化光致抗蚀剂层可使用半色调光掩模(halftone mask)或狭缝光掩模形成。另外,移除薄化区的方法可包括全面减少第二图案化光致抗蚀剂层的厚度,直到薄化区被移除。再者,减少第二图案化光致抗蚀剂层的厚度的方法可包括进行光致抗蚀剂灰化(ashing)工艺。此外,形成半导体层之后与形成第二金属层之前,可还包括全面形成欧姆接触层。另外,在移除第二金属层对应有源元件的沟道区的部分时,可还包括移除欧姆接触层对应有源元件的沟道区的部分。
在此像素阵列基板的制作方法的一实施例中,第一图案化光致抗蚀剂层是使用半色调光掩模或狭缝光掩模所形成,以使第一图案化光致抗蚀剂层在后续步骤中被图案化反射层覆盖的部分具有皱折状表面。
在此像素阵列基板的制作方法的一实施例中,各像素区具有反射区和穿透区,图案化反射层覆盖像素区的反射区,而第一图案化光致抗蚀剂层未覆盖像素区的穿透区。
在此像素阵列基板的制作方法的一实施例中,形成接触窗开口的方法包括以第一图案化光致抗蚀剂层为掩模而蚀刻保护层。
在此像素阵列基板的制作方法的一实施例中,形成接触窗开口的方法包括对保护层进行光刻和蚀刻工艺(photolithography and etching processes)。
本发明的像素阵列基板具有至少一信号转层结构。此信号转层结构包括第一图案化金属层、第一绝缘层、第二图案化金属层、第二绝缘层、第三图案化金属层以及图案化导体层。第一绝缘层配置于第一图案化金属层上,且具有暴露第一图案化金属层的部分区域的至少一第一接触窗开口。第二图案化金属层配置于第一绝缘层上。第二绝缘层配置于第二图案化金属层上,且具有暴露第二图案化金属层的部分区域的至少一第二接触窗开口。第三图案化金属层配置于第一接触窗开口和第二接触窗开口,并直接接触第一图案化金属层和第二图案化金属层。图案化导体层配置于第三图案化金属层上,并直接接触第三图案化金属层,以使第一图案化金属层和第二图案化金属层互相电连接。
在此像素阵列基板的一实施例中,第三图案化金属层分为多个互相分离的区块。
在此像素阵列基板的一实施例中,第三图案化金属层为一完整的区块。
在此像素阵列基板的一实施例中,图案化导体层的材料为铟锡氧化物和铟锌氧化物至少其中之一。
本发明的另一种像素阵列基板具有至少一信号转层结构。此信号转层结构包括第一图案化金属层、第一绝缘层、第二图案化金属层、第二绝缘层以及第三图案化金属层。第一绝缘层配置于第一图案化金属层上,且具有暴露第一图案化金属层的部分区域的至少一第一接触窗开口。第二图案化金属层配置于第一绝缘层上。第二绝缘层配置于第二图案化金属层上,且具有暴露第二图案化金属层的部分区域的至少一第二接触窗开口。第三图案化金属层配置于第一接触窗开口和第二接触窗开口,并直接接触第一图案化金属层和第二图案化金属层。第三图案化金属层为一完整的区块,以使第一图案化金属层与第二图案化金属层互相电连接。
本发明的液晶显示装置,包括任一前述像素阵列基板、对向基板以及液晶层。液晶层配置于像素阵列基板与对向基板之间。
在此像素阵列基板与液晶显示装置的一实施例中,第一图案化金属层的材料包括铝、铝钕合金、铝锗钆合金、钼、氮化钼、钛、金与铜至少其中之一。
在此像素阵列基板与液晶显示装置的一实施例中,第二图案化金属层的材料包括铝、铝钕合金、铝锗钆合金、钼、氮化钼、钛、金与铜至少其中之一。
在此像素阵列基板与液晶显示装置的一实施例中,第一绝缘层的材料包括氮化硅。
在此液晶显示装置的一实施例中,还包括背光模组,其中像素阵列基板、对向基板与液晶层配置于背光模组上方。
综上所述,在本发明的液晶显示装置、像素阵列基板和像素阵列基板的制作方法中,只需进行五至六道光掩模工艺,并减少接触窗的结构中一层电阻值较高的铟锡氧化物。因此,不仅可大幅简化工艺,并可降低整体成本与增强电性表现,且可以解决接触窗开口处的金属容易被腐蚀的问题。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1A~图1I为已知半穿透半反射式液晶显示装置的像素阵列基板的工艺剖面图。
图2A~图2L为本发明一实施例的像素阵列基板的工艺剖面图。
图3A~图3E为图2A~图2J的工艺中部分步骤的局部上视图。
图4A~图4D为本发明另一实施例的像素阵列基板在进行如图2A~图2G的工艺步骤后的工艺剖面图。
图4E为图4D的像素阵列基板应用于液晶显示装置时的局部剖示图。
图5A为本发明一实施例的像素阵列基板中信号转层结构的上视图。
图5B为图5A中沿II-II剖面线的剖面立体图。
图6为本发明另一实施例的像素阵列基板中信号转层结构的剖面立体图。
图7为本发明一实施例的液晶显示装置的局部剖示图。
【主要元件符号说明】
110:基板
120:第一图案化金属层
130:栅绝缘层
140:沟道层
150:欧姆接触层
160:第二图案化金属层
170:保护层
172:接触窗开口
180:铟锡氧化物层
190:光致抗蚀剂层
210:反射层
220:像素电极
R10:反射区
T10:穿透区
300:基板
310、510:第一图案化金属层
312:扫描线
314:栅极
316:共用线
320:绝缘层
330:半导体层
332:图案化半导体层
340:欧姆接触层
350:第二金属层
352、530:第二图案化金属层
354:数据线
356:源极/漏极
360:第二图案化光致抗蚀剂层
362:薄化区
370:保护层
372:接触窗开口
380:第一图案化光致抗蚀剂层
382、PR10:图案化光致抗蚀剂层
390、392:图案化反射层
410、412:图案化透明导体层
430、720:对向基板
432:材料层
440、730:液晶层
P10:像素区
M100、M200、M300:狭缝光掩模
M102、M202:半透光区
A100:有源元件
A110:沟道区
R20:反射区
T20:穿透区
PR12:开口
50:玻璃基板
500、600:信号转层结构
520:第一绝缘层
522:第一接触窗开口
540:第二绝缘层
542:第二接触窗开口
550、650:第三图案化金属层
560:图案化导体层
700:液晶显示装置
710:像素阵列基板
740:背光模组
具体实施方式
图2A~图2L为本发明一实施例的像素阵列基板的工艺剖面图,而图3A~图3E为图2A~图2J的工艺中部分步骤的局部上视图。在本实施例的像素阵列基板的制作方法中,先在基板上形成依序堆迭的第一图案化金属层、绝缘层、图案化半导体层、第二图案化金属层和保护层。其中,各材料层前面所附加的“第一”和“第二”等用语仅用于区别不同材料层,并不代表工艺步骤的先后顺序或其他意义。以下,将参考附图说明此步骤的一实施例,但并非用以限定此步骤。
请参照图2A和图3A,在基板300上形成第一图案化金属层310。图2A则是图3A中沿I-I线的剖面图。基板300的材料例如是玻璃或其他透明材料。在第一图案化金属层310的形成方式中,例如是先在基板300上以溅镀或其他适当工艺形成完整的金属层,再进行第一道光掩模工艺而将金属层图案化以形成第一图案化金属层310。第一图案化金属层310至少构成多条扫描线312以及与扫描线312连接的多个栅极314。此外,本实施例的第一图案化金属层310还构成多条共用线(common line)316(图3A中仅绘示一条),用以作为像素储存电容器的其中一个电极。
接着请参照图2B,在第一图案化金属层310上依序全面形成绝缘层320、半导体层330和第二金属层350。亦即是,绝缘层320、半导体层330和第二金属层350是完整覆盖基板300和第一图案化金属层310的表面。此外,在形成半导体层330之后与形成第二金属层350之前,可还包括全面形成欧姆接触层340。举例而言,可利用离子掺杂(ion doping)的方式于半导体层330的表面掺杂N型离子而形成欧姆接触层340。或者,可以以化学气相沉积(chemical vapor deposition,CVD)的方式,在形成半导体层330后,于成膜气体中加入适当的反应气体,例如三氢化磷(PH3)以形成欧姆接触层340。欧姆接触层340可减少半导体层330与第二金属层350之间的接触阻抗。
接着请参照图2C,在第二金属层350上形成第二图案化光致抗蚀剂层360。其中,第二图案化光致抗蚀剂层360具有多个薄化区362(图中仅绘示一个)。薄化区362是对应于后续所形成的有源元件的沟道区,亦即是对应于栅极314。举例而言,第二图案化光致抗蚀剂层360可藉由使用狭缝光掩模M100进行第二道光掩模工艺而形成。狭缝光掩模M100例如具有半透光区M102。半透光区M102是对应于第二图案化光致抗蚀剂层360的薄化区362,其例如是将半透光区M102的遮光层设计为具有多个狭缝开口或是其他方式而形成。此外,第二图案化光致抗蚀剂层360也可藉由使用半色调光掩模(half-tone mask,未绘示)进行第二道光掩模工艺而形成。
接着请参照图2D,以第二图案化光致抗蚀剂层360为掩模,对半导体层330和第二金属层350进行蚀刻。若存在欧姆接触层340,亦一并进行蚀刻。举例而言,蚀刻方式可以是先以湿蚀刻方式将未被第二图案化光致抗蚀剂层360覆盖的第二金属层350移除,再以干蚀刻方式将未被第二图案化光致抗蚀剂层360覆盖的半导体层330和欧姆接触层340移除。
接着请参照图2E,移除第二图案化光致抗蚀剂层360的薄化区362(标示于图2D),以暴露第二金属层350对应后续形成的有源元件的沟道区的部分,即暴露第二金属层350对应栅极314的部分。其中,移除薄化区362的方法例如是全面地减少第二图案化光致抗蚀剂层360的厚度,直到薄化区362被移除为止。举例而言,全面地减少第二图案化光致抗蚀剂层360的厚度的方法可以是对第二图案化光致抗蚀剂层360进行光致抗蚀剂灰化工艺,例如以氧等离子体对第二图案化光致抗蚀剂层360进行表面处理。
接着请参照图2F和图3B,移除第二金属层350对应有源元件A100的沟道区A110的部分,即移除第二金属层350对应栅极314的部分,以形成图案化半导体层332和第二图案化金属层352。若存在欧姆接触层340,亦一并移除欧姆接触层340对应有源元件A100的沟道区A110的部分。举例而言,蚀刻方式可以是先以湿蚀刻方式将沟道区A110的第二图案化金属层350移除,再以干蚀刻方式将部分半导体层330和欧姆接触层340移除。其中,图案化半导体层332在栅极314上方的部分即作为有源元件A100的沟道区A110,第二图案化金属层352则至少构成多条数据线354和有源元件A100的多个源极/漏极356。扫描线314和数据线354即定义出多个像素区P10。图3B中仅绘示一个完整像素区P10及其邻近的两个像素区。
接着请参照图2G,移除第二图案化光致抗蚀剂层360(标示于图2F),并在基板300上全面形成保护层370。亦即是,保护层370全面覆盖第二图案化金属层352。
接着请参照图2H,在保护层370上形成第一图案化光致抗蚀剂层380。第一图案化光致抗蚀剂层380例如是覆盖像素区P10(标示于图3B)的部分区域,并暴露出保护层370位于有源元件A100的源极/漏极356(标示于图3B)上方的部分区域。当然,第一图案化光致抗蚀剂层380也可以完整覆盖像素区P10。举例而言,第一图案化光致抗蚀剂层380可藉由使用狭缝光掩模M200进行第三道光掩模工艺而形成,以使第一图案化光致抗蚀剂层380在对应狭缝光掩模M200的半透光区M202部分具有皱折状表面。狭缝光掩模M200同样可以半色调光掩模或是其他适当光掩模取代。此外,第一图案化光致抗蚀剂层380也可使用一般光掩模形成,皱折状表面可采用其他技术形成或不制作皱折状表面。
接着请参照图2I、图2J和图3C,移除保护层370未被第一图案化光致抗蚀剂层380覆盖的部分,以形成多个接触窗开口372而暴露有源元件A100的源极/漏极356的部分区域。在本实施例中,是对保护层370进行光刻和蚀刻工艺。亦即是,先在第一图案化光致抗蚀剂层380上以第四道光掩模工艺形成另一图案化光致抗蚀剂层PR10。此图案化光致抗蚀剂层PR10覆盖穿透区T20和反射区R20,但具有暴露欲形成接触窗开口372的部分的开口PR12。接着,以此图案化光致抗蚀剂层PR10为掩模而蚀刻保护层370以形成接触窗开口372。之后,移除此图案化光致抗蚀剂层PR10。
接着请参照图2K与图3D,在第一图案化光致抗蚀剂层380上形成图案化反射层390。图案化反射层390的形成方式例如是在基板300上进行第五道光掩模工艺。其中,图案化反射层390覆盖像素区P10的部分区域,并接触接触窗开口372中所暴露的有源元件A100。亦即是,图案化反射层390直接接触第二图案化金属层352的源极/漏极356的部分区域。在此,图案化反射层390即用于反射由外界所入射的光线。因此,图案化反射层390所覆盖的区域也称为反射区R20,而图案化反射层390未覆盖的区域则称为穿透区T20。当第一图案化光致抗蚀剂层380具有皱折状表面时,图案化反射层390也会具有皱折状表面,藉此可将光线以各种角度向外反射而增加可视角。
最后请参照图2L和图3E,在基板300上形成图案化透明导体层410。图案化透明导体层410的形成方式例如是在基板300上进行第六道光掩模工艺。图案化透明导体层410覆盖整个像素区P10,并覆盖和接触图案化反射层390。因此,图案化透明导体层410可经由图案化反射层390而电连接源极/漏极356。
承上所述,本实施例的像素阵列基板的制作方法中仅需进行六道光掩模工艺,因此可大幅缩短工艺时间以提升产量,并可降低材料成本与时间成本。
此外,由于形成第一图案化光致抗蚀剂层380时第二图案化金属层352被保护层370完整覆盖,因此不需担心形成第一图案化光致抗蚀剂层380时所使用的显影液会腐蚀第二图案化金属层352,如图2H。另外,由于接触窗开口372处的图案化反射层390并没有被挖开,因此在进行蚀刻工艺以形成图案化反射层390时也不会蚀刻到第二图案化金属层352,如图2K。再者,由于图案化反射层390被图案化透明导体层410完整覆盖,因此当像素阵列基板应用于液晶显示装置时,穿透区T20与反射区R20的上下电极材质都会相同,如图2L。藉此,可避免当图案化反射层390未被图案化透明导体层410覆盖时可能存在的穿透区T20与反射区R20电容值不同的问题,进而避免发生画面闪烁(flicker)的缺点。
请再参照图2L与图3E,第一图案化光致抗蚀剂层380的作用之一在使图案化透明导体层410与第一、第二图案化金属层310和352之间的距离加大,以避免因受到其电位影响而使得图案化透明导体层410的电位改变,致使液晶转向不正确而产生画面串扰(Cross talk)的异常现象。此时,图案化透明导体层410的面积将可加大,亦即图案化透明导体层410的边缘可以更靠近扫描线312和数据线354,藉此增加液晶显示装置的开口率。再者,由于图案化透明导体层410与第二图案化金属层352之间是直接经由图案化反射层390电连接,而非如已知技术那样通过铟锡氧化物电连接,因此两者间的电阻值可降低以提升电性表现。
此外,当本实施例的像素阵列基板应用于半穿透半反射式液晶显示装置时,背光源是直接穿透整个穿透区T20上方的液晶层一次(未绘示)而射出,外部光源则是经过液晶层反射区R20上方的液晶层两次且被图案化反射层390反射后射出。所以,为了避免光线经过穿透区T20与反射区R20上方的液晶层后因光程差不同而造成灰阶值差异,穿透区T20上方的液晶层厚度以两倍于反射区R20上方的液晶层厚度为佳。当第一图案化光致抗蚀剂层380仅覆盖反射区R20时,只要调整第一图案化光致抗蚀剂层380的厚度即可避免前述问题。
请再参照图2J与图2K,在是以先形成接触窗开口372再形成图案化反射层390为例。但是,也可以先形成具有开口(未绘示)的图案化反射层390,此开口暴露保护层370预定形成接触窗开口372的部分,再将保护层370暴露于此开口中的部分移除以形成接触窗开口372。
请再参照图2K与图2L,在此虽然以先形成图案化反射层390再形成图案化透明导体层410为例,但也可先形成图案化透明导体层410再形成图案化反射层390。
另外,第一和第二图案化金属层310与352的材质可包括铝、铝钕合金、铝锗钆合金、钼、氮化钼、钛、金、铜与其他适当材料至少其中之一。绝缘层320和保护层370的材料可包括氮化硅或其他适当材料。半导体层330的材料可包括非晶硅半导体或其他适当材料。第一图案化光致抗蚀剂层380例如是有机光致抗蚀剂层或其他适当材料层。图案化反射层390的材料可包括银、铝或其他适当材料。图案化透明导体层410的材料可包括铟锡氧化物、铟锌氧化物(Indium Zinc Oxide,IZO)与其他适当材料至少其中之一。
图4A~图4D为本发明另一实施例的像素阵列基板在进行如图2A~图2G的工艺步骤后的工艺剖面图。请参照图4A,本实施例的像素阵列基板的工艺在完成如图2G的半产品后,先形成图案化光致抗蚀剂层382。图案化光致抗蚀剂层382可藉由使用狭缝光掩模M300进行整个工艺中的第三道光掩模工艺而形成,但同样可使用半色调光掩模或其他适当光掩模而形成。图案化光致抗蚀剂层382和图2H的第一图案化光致抗蚀剂层380相似,但图案化光致抗蚀剂层382同时覆盖穿透区T20和反射区R20。
接着请参照图4B,以图案化光致抗蚀剂层382为掩模而蚀刻保护层370,藉此形成接触窗开口372。在此作法中,图案化光致抗蚀剂层382的开口与保护层370的接触窗开口372可相当平顺地相连而不会有阶梯状剖面。接着请参照图4C,在图案化光致抗蚀剂层382上形成图案化反射层392,其大致与图2K的图案化反射层390相同。图案化反射层392的形成方式例如是在基板300上进行第四道光掩模工艺。本实施例中,图案化反射层392在图案化光致抗蚀剂层382与保护层370的交界处能够连续而避免断裂的可能性,并提升图案化反射层392的电性表现。接着请参照图4D,在基板300上形成图案化透明导体层412。图案化透明导体层412的形成方式例如是在基板300上进行第五道光掩模工艺。
承上所述,本实施例的像素阵列基板的制作方法中仅需进行五道光掩模工艺,因此可更进一步缩短工艺时间而提升产量,并可降低材料成本与时间成本。另外,由于图案化光致抗蚀剂层380完整覆盖穿透区T20与反射区R20,因此整个图案化透明导体层412会大致位于同一高度。如此一来,当图案化透明导体层412上需制作高精度的细微狭缝(fine slit)以达成广视角目的时,可降低对于曝光机台的曝光景深的要求,进而降低工艺难度与成本。
图4E为图4D的像素阵列基板应用于液晶显示装置时的局部剖示图。请参照图4E,液晶显示装置中像素阵列基板的对向基板430上,可在对应于反射区R20的部分增加材料层432,以使穿透区T20上方的液晶层440厚度为反射区R20上方的液晶层440厚度的两倍,避免光线经过穿透区T20与反射区R20上方的液晶层440后因光程差不同而造成灰阶值差异。举例而言,对向基板430上还可形成有彩色滤光层434,或是将彩色滤光层434形成在像素阵列基板上。
图5A为本发明一实施例的像素阵列基板中信号转层结构的上视图,而图5B为图5A中沿II-II剖面线的剖面立体图。首先说明,本实施例的像素阵列基板可以是前述实施例所制作出来的像素阵列基板,亦或是任何具有像素阵列的基板,只要像素阵列基板具有如下所述的信号转层结构及为本发明所欲保护的范围。
请参照图5A与图5B,信号转层结构500例如可形成在玻璃基板50上,但并不限定于此。信号转层结构500包括第一图案化金属层510、第一绝缘层520、第二图案化金属层530、第二绝缘层540、第三图案化金属层550以及图案化导体层560。第一绝缘层520配置于第一图案化金属层510上,且具有暴露第一图案化金属层510的部分区域的至少一第一接触窗开口522。第二图案化金属层530配置于第一绝缘层520上。第二绝缘层540配置于第二图案化金属层530上,且具有暴露第二图案化金属层530的部分区域的至少一第二接触窗开口542。第三图案化金属层550配置于第一接触窗开口522与第二接触窗开口542,并直接接触第一图案化金属层510与第二图案化金属层530。图案化导体层560配置于第三图案化金属层550上,并直接接触第三图案化金属层550。因此,图案化导体层560经由第三图案化金属层550而电连接第一图案化金属层510与第二图案化金属层530,以使信号能经由图案化导体层560与第三图案化金属层550而在第一图案化金属层与510与第二图案化金属层530之间传递。
若将信号转层结构500应用于如图2K的像素阵列基板中,则第一图案化金属层510可对应于第一图案化金属层310,第一绝缘层520可对应于绝缘层320,第二图案化金属层530可对应于第二图案化金属层310与352,第二绝缘层540可对应于保护层370,第三图案化金属层550可对应于图案化反射层390,而图案化导体层560可对应于图案化透明导体层410。既然信号转层结构500可应用于如图2K的像素阵列基板中,则第一与第二接触窗开口522与542下方的第一与第二图案化金属层510与530也不会在工艺中受到腐蚀。同时,第三图案化金属层550与第一及第二图案化金属层510及530之间的电连接效果较佳。因此,由第三图案化金属层550在小面积的第一与第二接触窗开口522与542中接触第一及第二图案化金属层510及530,再由第三图案化金属层550提供与图案化导体层560之间更大的接触面积,则可降低信号转层结构500的整体电阻值,以提升电性表现。
在本实施例中,第三图案化金属层550是分为多个互相分离的区块,但第三图案化金属层550也可以如下一实施例般为一个完整的区块。
图6为本发明另一实施例的像素阵列基板中信号转层结构的剖面立体图。本实施例的像素阵列基板的信号转层结构600与图5A的信号转层结构500相似,其差异在于第三图案化金属层650为一个完整的区块,其余相似处则不再赘述。既然第三图案化金属层650为一完整的区块,则第一和第二图案化金属层510与530即可经由第三图案化金属层650而互相电连接。如此一来,完全由金属层进行电连接,信号转层结构600的电性表现会获得更进一步的提升。因此,图案化导体层560在本实施例中可视情况而决定是否必要,而图案化导体层560的存在可保护第三图案化金属层650不被腐蚀。
图7为本发明一实施例的液晶显示装置的局部剖示图。请参照图7,液晶显示装置700包括像素阵列基板710、对向基板720以及液晶层730。其中,像素阵列基板710可以是任一前述实施例的像素阵列基板,而液晶层730配置于像素阵列基板710与对向基板720之间。为使液晶显示装置700能进行全彩显示,可将彩色滤光膜形成在像素阵列基板710或对向基板720上。另外,若液晶显示装置700采用穿透式或半穿透半反射式设计时,还可包括背光模组740,而像素阵列基板710、对向基板720与液晶层730配置于背光模组740上方,以使用背光模组740所提供的光线而进行显示。
综上所述,在本发明的像素阵列基板的制作方法中,只需进行五至六道光掩模工艺,因此可缩短工艺时间、提升产量、降低材料成本与时间成本。此外,第二图案化金属层上方的保护层在较晚的工艺步骤中才形成接触窗开口,因此可降低第二图案化金属层被腐蚀的机会。在本发明的液晶显示装置与像素阵列基板中,以金属层取代价格与电阻值都较高的铟锡氧化物,不仅可降低整体成本,更具有较佳的电性表现。
虽然本发明已以较佳实施例公开如上,但是其并非用以限定本发明,任何本领域普通技术人员在不脱离本发明的精神和范围内,可进行一些更动与润饰,因此本发明的保护范围当以所附的权利要求书所界定者为准。
Claims (20)
1.一种像素阵列基板的制作方法,包括:
在基板上形成依序堆迭的第一图案化金属层、绝缘层、图案化半导体层、第二图案化金属层和保护层,其中该第一图案化金属层、该绝缘层、该半导体层和该第二图案化金属层至少构成多条扫描线、多条数据线和多个有源元件,所述多条扫描线和所述多条数据线定义出多个像素区,该保护层全面覆盖该第二图案化金属层;
在该保护层上形成第一图案化光致抗蚀剂层;
移除该保护层未被该第一图案化光致抗蚀剂层覆盖的部分,以形成多个接触窗开口而暴露所述多个有源元件的源极/漏极的部分区域;
在该第一图案化光致抗蚀剂层上形成图案化反射层,其中该图案化反射层覆盖各该像素区的部分区域,并接触所述多个接触窗开口所暴露的所述多个有源元件;以及
在该基板上形成图案化透明导体层,其中该图案化透明导体层覆盖所述多个像素区和所述图案化反射层。
2.如权利要求1所述的像素阵列基板的制作方法,其中形成该第一图案化金属层、该绝缘层、该图案化半导体层、该第二图案化金属层和该保护层的步骤包括:
在该基板上形成该第一图案化金属层;
在该第一图案化金属层上依序全面形成该绝缘层、半导体层和第二金属层;
在该第二金属层上形成第二图案化光致抗蚀剂层,其中该第二图案化光致抗蚀剂层具有多个薄化区,所述多个薄化区对应所述多个有源元件的沟道区;
移除该半导体层和该第二金属层未被该第二图案化光致抗蚀剂层覆盖的部分;
移除该第二图案化光致抗蚀剂层的所述多个薄化区,以暴露该第二金属层对应所述多个有源元件的沟道区的部分;
移除该第二金属层对应所述多个有源元件的沟道区的部分,以形成该图案化半导体层和该第二图案化金属层;
移除该第二图案化光致抗蚀剂层;以及
在该基板上全面形成该保护层。
3.如权利要求2所述的像素阵列基板的制作方法,其中该第二图案化光致抗蚀剂层使用半色调光掩模或狭缝光掩模形成。
4.如权利要求2所述的像素阵列基板的制作方法,其中移除所述多个薄化区的方法包括全面减少该第二图案化光致抗蚀剂层的厚度,直到所述多个薄化区被移除。
5.如权利要求4所述的像素阵列基板的制作方法,其中减少该第二图案化光致抗蚀剂层的厚度的方法包括进行光致抗蚀剂灰化工艺。
6.如权利要求2所述的像素阵列基板的制作方法,其中在形成该半导体层之后与形成该第二金属层之前,还包括全面形成欧姆接触层。
7.如权利要求6所述的像素阵列基板的制作方法,其中在移除该第二金属层对应所述多个有源元件的沟道区的部分时,还包括移除该欧姆接触层对应所述多个有源元件的沟道区的部分。
8.如权利要求1所述的像素阵列基板的制作方法,其中该第一图案化光致抗蚀剂层使用半色调光掩模或狭缝光掩模形成,以使该第一图案化光致抗蚀剂层在后续步骤中被该图案化反射层覆盖的部分具有皱折状表面。
9.如权利要求1所述的像素阵列基板的制作方法,其中各该像素区具有反射区和穿透区,该图案化反射层覆盖所述像素区的该反射区,而该第一图案化光致抗蚀剂层未覆盖所述像素区的该穿透区。
10.一种像素阵列基板,具有至少一信号转层结构,其中该信号转层结构包括:
第一图案化金属层;
第一绝缘层,配置于该第一图案化金属层上,且具有暴露该第一图案化金属层的部分区域的至少一第一接触窗开口;
第二图案化金属层,配置于该第一绝缘层上;
第二绝缘层,配置于该第二图案化金属层上,且具有暴露该第二图案化金属层的部分区域的至少一第二接触窗开口;
第三图案化金属层,配置于该第一接触窗开口与该第二接触窗开口,并直接接触该第一图案化金属层与该第二图案化金属层;以及
图案化导体层,配置于该第三图案化金属层上,并直接接触该第三图案化金属层,以使该第一图案化金属层与该第二图案化金属层互相电连接。
11.如权利要求10所述的像素阵列基板,其中该第三图案化金属层分为多个互相分离的区块。
12.如权利要求10所述的像素阵列基板,其中该第三图案化金属层为一完整的区块。
13.一种液晶显示装置,包括:
像素阵列基板,具有至少一信号转层结构,其中该信号转层结构包括:
第一图案化金属层;
第一绝缘层,配置于该第一图案化金属层上,且具有暴露该第一图案化金属层的部分区域的至少一第一接触窗开口;
第二图案化金属层,配置于该第一绝缘层上;
第二绝缘层,配置于该第二图案化金属层上,且具有暴露该第二图案化金属层的部分区域的至少一第二接触窗开口;
第三图案化金属层,配置于该第一接触窗开口与该第二接触窗开口,并直接接触该第一图案化金属层与该第二图案化金属层;
图案化导体层,配置于该第三图案化金属层上,并直接接触该第三图案化金属层,以使该第一图案化金属层与该第二图案化金属层互相电连接;
对向基板;以及
液晶层,配置于该像素阵列基板与该对向基板之间。
14.如权利要求13所述的液晶显示装置,其中该第一图案化金属层与第二图案化半导体层的材料包括铝、铝钕合金、铝锗钆合金、钼、氮化钼、钛、金与铜至少其中之一。
15.如权利要求13所述的液晶显示装置,其中该第三图案化金属层分为多个互相分离的区块。
16.如权利要求13所述的液晶显示装置,其中该第三图案化金属层为一完整的区块。
17.如权利要求13所述的液晶显示装置,其中该图案化导体层的材料为铟锡氧化物与铟锌氧化物至少其中之一。
18.如权利要求13所述的液晶显示装置,还包括背光模组,其中该像素阵列基板、该对向基板与该液晶层配置于该背光模组上方。
19.一种液晶显示装置,包括:
像素阵列基板,具有至少一信号转层结构,其中该信号转层结构包括:
第一图案化金属层;
第一绝缘层,配置于该第一图案化金属层上,且具有暴露该第一图案化金属层的部分区域的至少一第一接触窗开口;
第二图案化金属层,配置于该第一绝缘层上;
第二绝缘层,配置于该第二图案化金属层上,且具有暴露该第二图案化金属层的部分区域的至少一第二接触窗开口;
第三图案化金属层,配置于该第一接触窗开口与该第二接触窗开口,并直接接触该第一图案化金属层与该第二图案化金属层,该第三图案化金属层为一完整的区块,以使该第一图案化金属层与该第二图案化金属层互相电连接;
对向基板;以及
液晶层,配置于该像素阵列基板与该对向基板之间。
20.如权利要求19所述的液晶显示装置,还包括背光模组,其中该像素阵列基板、该对向基板与该液晶层配置于该背光模组上方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710149758 CN101383327B (zh) | 2007-09-05 | 2007-09-05 | 液晶显示装置、像素阵列基板和像素阵列基板的制作 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710149758 CN101383327B (zh) | 2007-09-05 | 2007-09-05 | 液晶显示装置、像素阵列基板和像素阵列基板的制作 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101383327A true CN101383327A (zh) | 2009-03-11 |
CN101383327B CN101383327B (zh) | 2013-04-10 |
Family
ID=40463065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710149758 Expired - Fee Related CN101383327B (zh) | 2007-09-05 | 2007-09-05 | 液晶显示装置、像素阵列基板和像素阵列基板的制作 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101383327B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015096438A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1241054C (zh) * | 2003-01-27 | 2006-02-08 | 奇美电子股份有限公司 | 半透半反式薄膜晶体管液晶显示面板及其制造方法 |
CN100543566C (zh) * | 2007-03-09 | 2009-09-23 | 友达光电股份有限公司 | 制造显示基板的方法 |
-
2007
- 2007-09-05 CN CN 200710149758 patent/CN101383327B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015096438A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
US10317758B2 (en) | 2013-12-26 | 2019-06-11 | Boe Technology Group Co., Ltd. | Array substrate and display device |
Also Published As
Publication number | Publication date |
---|---|
CN101383327B (zh) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6163356A (en) | Liquid crystal display with enhanced gate pad protection and method of manufacturing the same | |
CN101552242B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN102269900B (zh) | Tft阵列基板及其制造方法 | |
CN1797773B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN100397223C (zh) | 液晶显示器件及其制作方法 | |
US20080061295A1 (en) | Tft-lcd array substrate and method for manufacturing the same | |
CN102593126B (zh) | 面板及其制法 | |
CN100479172C (zh) | 电光显示装置及其制造方法 | |
JP2000164584A (ja) | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 | |
CN100495181C (zh) | 使用低介电常数绝缘层的薄膜晶体管衬底及其制造方法 | |
KR20080061569A (ko) | 표시 패널 제조용 모(母) 표시 패널 | |
CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
KR20060084589A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN105280649B (zh) | 阵列基板、显示装置及阵列基板的制备方法 | |
CN101257028A (zh) | 薄膜晶体管基板及其制造方法 | |
CN1893096B (zh) | 薄膜晶体管阵列面板及其制造方法 | |
US20200348784A1 (en) | Touch display substrate, method of manufacturing the same and display device | |
CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
CN100433336C (zh) | 半导体器件用基板、其制造方法及其应用 | |
CN101236976B (zh) | 有源元件阵列基板、光电装置及其制造方法 | |
CN102236204B (zh) | 具有薄膜晶体管的透反射液晶显示装置及其制造方法 | |
CN101382715A (zh) | 像素结构、显示面板、光电装置的制造方法 | |
CN101383327B (zh) | 液晶显示装置、像素阵列基板和像素阵列基板的制作 | |
CN100492147C (zh) | 液晶显示装置及其制造方法 | |
CN100573853C (zh) | 有源元件阵列结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130410 Termination date: 20170905 |
|
CF01 | Termination of patent right due to non-payment of annual fee |