CN100573853C - 有源元件阵列结构及其制造方法 - Google Patents

Abstract

本发明公开了一种有源元件阵列结构及其制造方法，该制造方法包括以第一道光掩模工艺、第二道光掩模工艺与第三道光掩模工艺，形成第一图案化导体层、图案化半导体层、第二图案化导体层、图案化栅绝缘层与图案化保护层；其中图案化栅绝缘层具有第一开口，图案化保护层具有第二开口与第三开口。第一开口具有第一侧面，第二开口具有第二侧面，第三开口具有第三侧面。最后，沉积透明导电层于上述图案化的结构上，而位于第一开口与第二开口上的透明导电层分别于对应第一侧面与第二侧面的位置分别形成断面。

Description

有源元件阵列结构及其制造方法

技术领域

本发明涉及一种显示面板中的有源元件阵列结构及其制造方法。

背景技术

显示面板及使用显示面板的显示装置已渐渐成为各类显示装置的主流。例如各式面板显示屏、家用的平面电视、个人电脑及膝上型电脑的平板型监视器、移动电话及数字相机的显示幕等，均为大量使用显示面板的产品。尤其，薄膜晶体管液晶显示面板(TFT LCD)为目前被广泛使用的产品。

一般而言，提升制造良率与降低制造成本与复杂度，为薄膜晶体管液晶显示面板的工艺的改良研究中所欲达成的重要目标。依照目前技术发展，采用三道光掩模工艺可达成降低制造成本与复杂度的目的。一般而言，目前所使用的三道光掩模工艺技术中，通常采用光致抗蚀剂剥除技术(lift offprocess)。然而，大面积的液晶显示面板的工艺中，大面积光致抗蚀剂剥除技术的工艺相当复杂困难，且容易发生剥除不完整的状况；若工艺中光致抗蚀剂剥除不完整，则造成薄膜晶体管的制造良率下降。

发明内容

本发明的目的为提供一种有源元件阵列结构及其制造方法，可以三道光掩模工艺制作有源元件阵列结构，可降低制造成本且具有较高的工艺良率。

本发明的有源元件阵列结构的制造方法包括：于基板上形成第一导体层，并进行第一道光掩模工艺以形成第一图案化导体层；于基板上形成栅绝缘层、半导体层以及第二导体层，并进行第二道光掩模工艺以将该半导体层形成图案化半导体层，将该第二导体层形成第二图案化导体层；形成保护层；进行第三道光掩模工艺，将该栅绝缘层形成图案化栅绝缘层，将该保护层形成图案化保护层，其中图案化栅绝缘层具有第一开口，该图案化保护层具有第二开口与第三开口。第一开口具有第一侧面并形成小于九十度的第一夹角，第二开口具有第二侧面并形成小于九十度的第二夹角，第三开口具有第三侧面并形成大于九十度的第三夹角。形成透明导电层，位于该第一开口与该第二开口上的该透明导电层分别于对应该第一侧面与该第二侧面的位置分别具有断面，位于该第三开口上的该透明导电层对应该第三侧面的位置为连续面。

附图说明

图1为本发明实施例中有源元件阵列结构工艺的流程示意图；

图2a为图1所示的工艺中第二道光掩模工艺的流程示意图；

图2b为图1所示的工艺中第三道光掩模工艺的流程示意图；

图3a为本发明的有源元件阵列结构的完整结构示意图；

图3b为图1所示的工艺中步骤1003完成后于结构上的剖切线A-A’、B-B’、C-C’、D-D’的剖视图；

图3c为图1所示的工艺中步骤1009完成后基板10上沉积的附图；

图3d为图1所示的工艺中步骤1011-2完成后所形成的图案化光致抗蚀剂层的附图；

图3e为图1所示的工艺中步骤1011-3完成后的附图；

图4a为图1所示的工艺中步骤1011-4完成后于剖切线D-D’的漏极部分的附图；

图4b为图1所示的工艺中步骤1011-5完成后于剖切线D-D’的漏极部分的附图；以及

图5为有源元件阵列结构制作完成后于剖切线A-A’、B-B’、C-C’、D-D’的剖视图。

附图标记说明

10基板                     51第一开口

100有源元件阵列结构        512第一侧面

102扫描线                  61第二开口

102’扫描接垫              612第二侧面

104数据线                  71第三开口

104’数据接垫              712第三侧面

106公共线                  θ₁第一夹角

107电容线                  θ₂第二夹角

201第一图案化导体层        θ₃第三夹角

203图案化半导体层          d₁第一厚度

205第二图案化导体层        d₂第二厚度

22栅绝缘层                 C沟道区

221图案化栅绝缘层          D漏极

24保护层                   ES蚀刻终止区

241图案化保护层            G栅极

30图案化光致抗蚀剂层       S源极

40透明导电层

具体实施方式

本发明提供一种液晶显示装置面板中的有源元件阵列结构及其制造方法。本发明中的有源元件例如可为非晶硅薄膜晶体管(a-SiThin-Film-Transistor，a-Si TFT)，或多晶硅薄膜晶体管(p-Si TFT)，或者为其他类似的半导体电路元件。

图1为本发明实施例中制作有源元件阵列结构100的流程示意图，图3a为本实施例的有源元件阵列结构100的完整结构示意图，本实施例的有源元件阵列以薄膜晶体管阵列为例，剖切线A-A’对应于有源元件阵列结构100的扫描接垫102’部分，剖切线B-B’对应于数据接垫104’部分，剖切线C-C’对应公共线(common line)106与数据线104交错的部分，而剖切线D-D’为对应晶体管108的漏极部分。

图3b为图1所示的流程图中步骤1003完成后，有源元件阵列结构100沿剖切线A-A’、B-B’、C-C’、D-D’的剖视图，请一并参考图1、图3a与图3b。一开始，步骤1001于基板10上沉积第一导体层(未图示)。基板10优选为玻璃基板，然而在不同实施例中，基板10亦可采用聚合物基板，例如塑胶基板。而第一导体层的材料优选为钼(Mo)或铝(Al)的合金或其他金属合金。接着，步骤1003进行第一道光掩模的工艺，以将第一导体层图案化成为第一图案化导体层201。如图3a所示，第一图案化导体层201包括多条扫描线102、与扫描线102相连接的多个栅极G和扫描接垫102’，与扫描线102平行且相间排列的多条公共线106，以及与公共线106相连接的电容线107。具体来说，图3b为步骤1003完成后，基板10上形成有第一图案化导体层201的附图。

请继续参考图1、图3a与图3c，图3c所示为进行至步骤1009完成后基板10上于剖切线A-A’、B-B’、C-C’、D-D’的剖视图。请参考图1，步骤1005在基板10上依序沉积栅绝缘层22、半导体层(图未示)以及第二导体层(图未示)。接着，步骤1007进行第二道光掩模工艺，将步骤1005中沉积的半导体层图案化成为图案化半导体层203，将第二导体层图案化为第二图案化导体层205，之后，在步骤1009形成保护层。如图3a所示，图案化半导体层203包括多个沟道区C与多个蚀刻终止区ES，这些沟道区C位于这些栅极G上方，第二图案化导体层205包括多条数据线104、多个源极S、多个漏极D以及多个数据接垫104’。数据线104与扫描线102和公共线106相交，数据线104连接源极S与数据接垫104’，而源极S与漏极D位于这些栅极G与沟道区C的上方，蚀刻终止区ES位于这些数据线104和这些公共线106相交处，用于蚀刻时保护下方的公共线106。详细言之，图3c中如剖切线A-A’所示的扫描接垫102’部分，其上依序沉积有第一图案化导体层201、栅绝缘层22，以及保护层24；剖切线B-B’所示的数据接垫104’部分，其上依序沉积有栅绝缘层22、图案化半导体层203、第二图案化导体层205，以及最上层的保护层24；于剖切线C-C’所示的数据线104与公共线106交错的部分，其上依序沉积有第一图案化导体层201、栅绝缘层22、图案化半导体层203、第二图案化导体层205，以及保护层24；于剖切线D-D’所示晶体管的漏极部分依序具有栅绝缘层22、图案化半导体层203、第二图案化导体层205，以及保护层24。

而图1所示的步骤1007中，第二道光掩模工艺的详细流程如图2a所示。此实施例所使用的第二道光掩模优选地为半透光掩模。首先，步骤1007-1在第二导体层上沉积光致抗蚀剂层。其次，步骤1007-2中将光致抗蚀剂层图案化。图案化光致抗蚀剂层30具有不同厚度光致抗蚀剂的第一厚度区与第二厚度区，而第一厚度区的光致抗蚀剂厚度小于第二厚度区的光致抗蚀剂厚度。接着进行步骤1007-3以进行第一次蚀刻工艺，对未被光致抗蚀剂层覆盖的第二导体层与半导体层产生蚀刻图案。之后进行步骤1007-4，移除第一厚度区的光致抗蚀剂，以进行步骤1007-5的第二次蚀刻，将原位于第一厚度区光致抗蚀剂下的第二导体层移除。尔后，进行步骤1007-6，将光致抗蚀剂层全面移除。如此，图案化半导体层203与第二图案化导体层205的工艺步骤1007完成。

图1中的步骤1009完成之后，继续步骤1011，进行第三道光掩模工艺。而步骤1011的第三道光掩模工艺的详细流程如图2b所示。第三道光掩模工艺是将栅绝缘层与保护层分别形成图案化栅绝缘层与图案化保护层。此实施例所使用的第三道光掩模优选地为半透光掩模。首先于步骤1011-1沉积光致抗蚀剂层。接着步骤1011-2对光致抗蚀剂层进行图案化。图3d为步骤1011-2完成后所形成的图案化光致抗蚀剂层30的附图。如图3d剖切线D-D’所示，在漏极部分的图案化光致抗蚀剂层30具有第一厚度区与第二厚度区，第一厚度区与第二厚度区分别具有第一厚度d₁与第二厚度d₂，而第一厚度d₁的光致抗蚀剂厚度小于第二厚度d₂的光致抗蚀剂厚度。

接着，请配合参考图2b、3a与图3e。图2b中的步骤1011-3为进行第三道光掩模工艺的第一次蚀刻。第一次蚀刻是对未被任何光致抗蚀剂层覆盖的区域进行蚀刻，包括部分的栅绝缘层22与部分的保护层24。第一次蚀刻工艺优选采用反应性离子蚀刻工艺。图3e即为第一次蚀刻完成后，所形成的图案化栅绝缘层221与图案化保护层241的附图。由图3e可见，第一次蚀刻完成后，剖切线A-A’所示的扫描接垫部分，图案化栅绝缘层221与图案化保护层241分别形成两个开口，而使第一图案化导体层201部分暴露于外。详细言之，图案化栅绝缘层221所形成的开口为第一开口51，第一开口51具有第一侧面512且暴露出部分第一图案化导体层201(扫描接垫102’)；图案化保护层241所形成的开口为第二开口61，第二开口61具有第二侧面612且对应第一开口51而暴露出部分该第一图案化导体层201(扫描接垫102’)。第一侧面512与第二侧面612均为底切结构，优选的是，图案化栅绝缘层221于第一侧面512与其下的第一图案化导体层201之间形成第一夹角θ₁，第一夹角θ₁小于90°，图案化保护层241于第二侧面612与其下的图案化栅绝缘层221之间形成第二夹角θ₂，第二夹角θ₂小于90°。

图3e中剖切线B-B’所示的数据接垫部分，图案化保护层241形成第二开口61，使得第二图案化导体层205(数据接垫104’)部分暴露于外。第二侧面612为底切结构，优选的是，图案化保护层241于第二侧面612与其下的第二图案化导体层205之间形成第二夹角θ₂，第二夹角θ₂亦小于90°。类似地，在剖切线C-C’所示的公共线与数据线交错的部分，亦即蚀刻终止区ES位置，图案化保护层241形成的第二开口61使图案化半导体层203(蚀刻终止区ES)部分暴露于外，且图案化保护层241的第二侧面612为底切结构，优选的是，图案化保护层241于第二侧面612与其下的图案化半导体层203之间亦形成小于90°的第二夹角θ₂；于剖切线D-D’所示的漏极部分，图案化保护层241亦形成开口，以暴露出部分的第二图案化导体层205(漏极D)。

请一并参考图2b与图4a。首先请参考图2b的步骤1011的详细流程图。步骤1011-3完成后，进行步骤1011-4，移除具第一厚度区的部分图案化光致抗蚀剂层30。移除光致抗蚀剂层的方法一般而言是采用等离子体灰化，例如氧气等离子体灰化(O₂ plasma ashing)；采用氧气等离子体灰化方式可移除由有机材料所构成的光致抗蚀剂。而图4a为步骤1011-4完成后于剖切线D-D’的漏极部分的附图。由图可见，第一厚度区的部分图案化光致抗蚀剂层30被移除后，原先被光致抗蚀剂层30覆盖的部分图案化保护层241因而暴露于外。请一并参考图2b与图4b。如图2b所示，步骤1011-4完成后，在步骤1011-5进行第二次蚀刻，其将于步骤1011-4中被暴露于外的部分图案化保护层241移除。第二次蚀刻工艺优选采用等离子体蚀刻。请见图4b，剖切线D-D’部分的图案化保护层241被移除之后，图案化保护层241形成第三开口71，而部分的第二图案化导体层205暴露于外。第三开口71具有第三侧面712，图案化保护层241于第三侧面712与其下的第二图案化导体层205之间形成第三夹角θ₃，此第三夹角θ₃大于90°。最后，步骤1011-6中是将尚未被移除的图案化光致抗蚀剂层30全部移除；至此，步骤1011的第三道光掩模工艺完成。

请参考图1制作有源元件阵列结构100的流程示意图。如图1所示，步骤1011完成后进行步骤1013，于完成第三道光掩模工艺的区域上形成透明导电层40。形成透明导电层40的方式例如可为化学气相沉积法(CVD)或物理气相沉积法(PVD)；透明导电层的材料优选为氧化铟锡(Indium Tin Oxide，ITO)。请一并参考图5，其为步骤1013完成后的结构附图。如图所示，在剖切线A-A’的扫描接垫部分上，由于图案化栅绝缘层221的第一侧面512与其下的第一图案化导体层201之间的第一夹角θ₁小于90°，也就是第一侧面512的表面向内倾斜；基于物理特性，透明导电层40沉积时将不会覆盖至第一侧面512。换言之，透明导电层40分别沉积于位于不同水平面的图案化栅绝缘层221、图案化保护层241与第一图案化导体层201的平面上，然而，在图案化栅绝缘层221、图案化保护层241与第一图案化导体层201间具有段差所形成的侧面上是中断的。由第一侧面512与第一夹角θ₁造成透明导电层40的中断之处是用来定义需要电性隔离的位置。类似地，由于第二侧面612亦为向内倾斜(也就是第二夹角θ₂小于90°)，在剖切线B-B’的数据接垫部分以及剖切线C-C’的数据线与公共线交错的部分，透明导电层40皆于第二侧面612之处中断(透明导电层40未覆盖于第二侧面612)，此处不加以赘述。

然而，图5中于剖切线D-D’所示的漏极部分，在图案化保护层241的第三侧面712与其下的第二图案化导体层205之间的第三夹角θ₃大于90°，也就是第三侧面712的表面向外倾斜。基于物理特性，透明导电层40沉积时将会覆盖至第三侧面712。换言之，透明导电层40分别沉积于位于不同水平面的图案化保护层241与第二图案化导体层205的平面上，亦沉积于第三侧面712上，如此，分别与第三侧面712相连的第二图案化导体层205与图案化保护层241通过透明导电层40连续覆盖而可互相电性连接。

进一步而言，请配合参考图3a与图5。图5为本发明以上实施例于图3a所示的有源元件阵列结构100的完整结构于剖切线A-A’、B-B’、C-C’、D-D’的剖视图。

由图3a可见，有源元件阵列结构100具有扫描线102以及与其连接的扫描接垫102’，数据线104以及与其连接的数据接垫104’；其中，扫描线102与数据线104相交，而公共线106与扫描线102平行且与数据线104相交。此外，扫描线102与数据线104之间所围成的区域中具有透明导电层40(形成像素电极)。所形成的有源元件(晶体管)电连接于扫描线102、数据线104与透明导电层40。此外，电容线107与透明导电层40部分重叠，此重叠之处形成储存电容，而储存电容与晶体管的漏极电性连接。

请参照图5中剖切线A-A’的剖视图，第一图案化导体层201的两侧依序有图案化栅绝缘层221与图案化保护层241。而图案化栅绝缘层221与图案化保护层241分别形成的第一开口51与第二开口61，使得第一图案化导体层201部分露出而可被透明导电层40覆盖。其中，由于第一开口51与第二开口61所分别形成的第一夹角与第二夹角皆小于90°，因此透明导电层40于第一开口51的第一侧面512以及第二开口61的第二侧面612形成断面。

请参照图5中剖切线B-B’的剖视图，第二图案化导体层205的下方有图案化栅绝缘层221与图案化半导体层203，两侧则覆盖有图案化保护层241。图案化保护层241所形成的第二开口61，使第二图案化导体层205部分露出而可被透明导电层40所覆盖。其中，由于第二开口61所形成的第二夹角小于90°，因此透明导电层40于第二开口61的第二侧面612形成断面。

请参照图5中剖切线C-C’的剖视图，基板10上依序有第一图案化导体层201、图案化栅绝缘层221、图案化半导体层203，以及第二图案化导体层205；图案化保护层241覆盖第二图案化导体层205以及部分的图案化半导体层203。图案化保护层241形成的第二开口61使图案化半导体层203部分露出(亦即，使蚀刻终止区ES部分露出)而可被透明导电层40所覆盖。其中，由于第二开口61所形成的第二夹角小于90°，因此透明导电层40中断于第二开口61的第二侧面612。

请参照图5中剖切线D-D’的剖视图，基板10上依序沉积有图案化栅绝缘层221、图案化半导体层203，以及第二图案化导体层205；图案化保护层241覆盖部分的第二图案化导体层205。图案化保护层241形成的第三开口71，使图案化半导体层203部分露出而可被透明导电层40所覆盖。其中，由于第三开口71所形成的第三夹角大于90°，因此，透明导电层40于第三开口71的第三侧面712为连续面。

本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已披露的实施例并未限制本发明的范围。相反地，包含于权利要求的精神及范围的修改及等同设置均包含于本发明的范围内。

Claims (13)

1.一种有源元件阵列结构的制作方法，包括：

于基板上形成第一导体层；

进行第一道光掩模工艺以将该第一导体层图案化成第一图案化导体层，该第一图案化导体层包括多条扫描线、与该多条扫描线相连接的多个栅极和多个扫描接垫，以及与该多条扫描线平行且相间排列的多条公共线；

于该基板上依序形成栅绝缘层、半导体层以及第二导体层；

进行第二道光掩模工艺，以将该半导体层形成图案化半导体层，将该第二导体层形成第二图案化导体层，该图案化半导体层包括多个沟道区与多个蚀刻终止区，该多个沟道区位于该多个栅极上方，该第二图案化导体层包括多条数据线、多个漏极、多个源极以及多个数据接垫，该多条数据线与该多条扫描线和该多条公共线相交，该多条数据线连接该多个源极与该多条数据接垫，而该多个漏极与该多个源极位于该多个栅极与该多个沟道区上方，该多个蚀刻终止区位于该多条数据线和该多条公共线相交处；

于该基板上形成保护层；

进行第三道光掩模工艺，将该栅绝缘层形成图案化栅绝缘层，将该保护层形成图案化保护层，该图案化栅绝缘层具有多个第一开口而暴露出部分该第一图案化导体层，该图案化保护层具有多个第二开口与多个第三开口，部分该多个第二开口对应该多个第一开口而暴露出部分该第一图案化导体层，而部分该多个第二开口暴露出部分该第二图案化导体层或部分该图案化半导体层，该多个第三开口则暴露出部分该第二图案化导体层，其中，该第一开口、该第二开口与该第三开口分别具有第一侧面、第二侧面与第三侧面；以及

于该基板上沉积透明导电层，其中，位于该第一开口与该第二开口上的该透明导电层分别于对应该第一侧面与该第二侧面的位置分别形成断面。

2.如权利要求1所述的有源元件阵列结构的制作方法，其中，该第一侧面与该第二侧面均为底切结构。

3.如权利要求2所述的有源元件阵列结构的制作方法，其中，该第一侧面与下方的该第一图案化导体层间形成第一夹角，该第二侧面与下方的该图案化栅绝缘层、该第二图案化导体层或者该图案化半导体层间形成第二夹角，该第一夹角与该第二夹角均小于九十度。

4.如权利要求1所述的有源元件阵列结构的制作方法，其中，该第三侧面与下方的该第二图案化导体层间形成第三夹角，该第三夹角大于九十度。

5.如权利要求1所述的有源元件阵列结构的制作方法，其中该第二道光掩模工艺包括：

形成光致抗蚀剂层；

将该光致抗蚀剂层图案化，以形成图案化光致抗蚀剂层，其具有第一厚度区以及第二厚度区，该第一厚度区较该第二厚度区薄；

进行第一蚀刻工艺，以移除未被该图案化光致抗蚀剂层覆盖的部分该第二层导体层与部分该半导体层；

进行第二蚀刻工艺，移除位于该第一厚度区与该半导体层间的部分该第二导体层；以及

全面移除该图案化光致抗蚀剂层，形成该图案化半导体层与该第二图案化导体层。

6.如权利要求1所述的有源元件阵列结构的制作方法，其中该第三道光掩模工艺包括：

形成光致抗蚀剂层；

将该光致抗蚀剂层图案化，以形成图案化光致抗蚀剂层，其具有第一厚度区以及第二厚度区，该第一厚度区较该第二厚度区薄；

进行第一蚀刻工艺，以移除未被该图案化光致抗蚀剂层覆盖的部分该栅绝缘层与该保护层，形成该多个第一开口与该多个第二开口；

进行等离子体灰化工艺，移除该第一厚度区的部分该图案化光致抗蚀剂层；

进行第二蚀刻工艺，以在未被该图案化光致抗蚀剂层覆盖住的部分该保护层形成该多个第三开口；以及

全面移除该图案化光致抗蚀剂层。

7.一种有源元件阵列结构，配置于基板上，包括：

第一图案化导体层，配置于该基板上，该第一图案化导体层包括多条扫描线、与该多条扫描线连接的多个栅极与多个扫描接垫以及与该多条扫描线平行且相间的多条公共线；

图案化栅绝缘层，配置于该第一图案化导体层与该基板上，该图案化栅绝缘层具有多个第一开口，以暴露出部分该第一图案化导体层；

图案化半导体层，配置于该图案化栅绝缘层上，且该图案化半导体层包括多个沟道区与多个蚀刻终止区，该多个沟道区位于该多个栅极上方；

第二图案化导体层，配置于该图案化半导体层上，该第二图案化导体层包括多条数据线、多个漏极以及与该多条数据线连接的多个源极与多个数据接垫，其中该多条数据线与该多条扫描线相交，而该多个漏极与该多个源极位于该多个栅极与该多个沟道区上方，该多个蚀刻终止区位于该多条数据线和该多条公共线相交处；

图案化保护层，该图案化保护层具有多个第二开口与多个第三开口，部分该多个第二开口对应该多个第一开口而暴露出部分该第一图案化导体层，而部分该多个第二开口暴露出部分该第二图案化导体层或者该图案化半导体层，该多个第三开口暴露出部分该第二图案化导体层，其中，该第一开口、该第二开口与该第三开口分别具有第一侧面、第二侧面与第三侧面；以及

透明导电层，全面地配置于该基板上，其中位于该第一开口与该第二开口上的该透明导电层分别于对应该第一侧面与该第二侧面的位置分别具有断面，位于该第三开口上的该透明导电层对应该第三侧面的位置为连续面。

8.如权利要求7所述的有源元件阵列结构，其中，该第一开口与该第二开口均为底切结构。

9.如权利要求7所述的有源元件阵列结构，其中，该第一侧面与下方的该第一图案化导体层间形成第一夹角，该第二侧面与下方的该图案化栅绝缘层、该第二图案化导体层或者该图案化半导体层间形成第二夹角，该第一夹角与该第二夹角均小于九十度。

10.如权利要求7所述的有源元件阵列结构，其中该第三侧面与下方的该第二图案化导体层间形成第三夹角，该第三夹角大于九十度。

11.如权利要求7所述的有源元件阵列结构，其中该多个第一开口暴露出该多个扫描接垫。

12.如权利要求7所述的有源元件阵列结构，其中部分该多个第二开口对应该多个第一开口而暴露出该多个扫描接垫，而部分该多个第二开口暴露出该多个数据接垫或者部分该多个蚀刻终止区。

13.如权利要求7所述的有源元件阵列结构，其中该多个第三开口位于该多个漏极上方而暴露出该多个漏极。

Images