CN101361190A - 固态摄像装置及其制造方法 - Google Patents
固态摄像装置及其制造方法 Download PDFInfo
- Publication number
- CN101361190A CN101361190A CNA2006800512840A CN200680051284A CN101361190A CN 101361190 A CN101361190 A CN 101361190A CN A2006800512840 A CNA2006800512840 A CN A2006800512840A CN 200680051284 A CN200680051284 A CN 200680051284A CN 101361190 A CN101361190 A CN 101361190A
- Authority
- CN
- China
- Prior art keywords
- nitride film
- film
- oxide
- gate electrode
- grid electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000007787 solid Substances 0.000 title claims description 70
- 238000000034 method Methods 0.000 title claims description 40
- 238000003384 imaging method Methods 0.000 title 1
- 150000004767 nitrides Chemical class 0.000 claims abstract description 250
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 230000033228 biological regulation Effects 0.000 claims description 8
- 230000001143 conditioned effect Effects 0.000 claims 6
- 238000003475 lamination Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 57
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 34
- 229920005591 polysilicon Polymers 0.000 description 34
- 238000005530 etching Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000000059 patterning Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 9
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 150000003016 phosphoric acids Chemical class 0.000 description 2
- 238000007619 statistical method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66946—Charge transfer devices
- H01L29/66954—Charge transfer devices with an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
在半导体衬底(101)上依序层叠第一氧化膜(102)及第一氮化膜(103)。多个第一栅电极(104)排列第一氮化膜(103)上，相互间留有规定的间隔。由第二氧化膜(105)覆盖各第一栅电极(104)的上部及侧壁。由第二氮化膜(106)覆盖第二氧化膜(105)、和各个第一栅电极(104)间的第一氮化膜(103)。至少在相邻的各个第一栅电极(104)间的第二氮化膜(106)上形成多个第二栅电极(107)。各个第二栅电极(107)与第一栅电极(104)由第二氧化膜(105)及第二氮化膜(106)隔开，同时，第二栅电极(107)与半导体衬底(101)由第一氧化膜(102)、第一氮化膜(103)及第二氮化膜(106)隔开。
Description
技术领域
本发明涉及一种固态摄像装置及其制造方法，更具体地讲，涉及一种改善了实现良好的饱和电荷量的特性与转送效率的固态摄像装置及其制造方法。
背景技术
一般而言，固态摄像装置具有多个像素部，在每一个像素部中包括多个像素排列成矩阵状。各个像素包括受光部和转送部，受光部在结构上根据入射光量输出电信号，转送部构成为按顺序转送所储存的电荷。受光部和转送部设在半导体衬底的主面上。
参照图5(a)～图5(e)，对现有的典型固态摄像装置的转送部的结构及该转送部的制造方法进行说明。
首先，如图5(a)所示，在半导体衬底11上依序层叠氧化硅膜12和氮化硅膜13，之后，在半导体衬底11上形成多晶硅层14A。
其次，如图5(b)所示，利用光刻和蚀刻将多晶硅层14A图案化而形成第一栅电极14。在该图案化过程中，位于第一栅电极14的下侧以外的氮化硅膜13，其膜厚将由于蚀刻而有所减少。
其次，如图5(c)所示，构成第一栅电极14的多晶硅被热氧化，而在第一栅电极14的上部与侧壁形成氧化硅膜15。因为在氮化硅膜13上的氧化膜生长速率和在构成第一栅电极14的多晶硅膜上的氧化膜生长速率之差，氮化硅膜13的表面几乎不被氧化。
其次，如图5(d)所示，在半导体衬底11上形成多晶硅层16A。
其次，如图5(e)所示，利用光刻和蚀刻将多晶硅16A图案化，来形成与第一栅电极14部分重叠的第二栅电极16。
上述现有的固态摄像装置存在以下问题。图6(a)及图6(b)是用以说明现有的固态摄像装置的转送部的结构上的问题的剖视图。
其一，第二栅电极16被氧化硅膜15电气隔离，与第一栅电极14部分重叠。如上所述，利用氮化硅膜13和构成第一栅电极14的多晶硅膜间氧化膜生长速率之差来形成氧化硅膜15，因此，如图6(a)所示，位于第一栅电极14和第二栅电极16之间的氧化硅膜15，是位于第一栅电极14的侧壁下部的膜厚比其他部分为薄，结果是，容易在位于第一栅电极14的侧壁下部的氧化硅膜15产生栅极间漏电流。
其二，由于形成第一栅电极14时所进行的蚀刻，第一栅电极14下侧以外的氮化硅膜13在膜厚上会有一定的减少。于是，位于第一栅电极14下侧的氮化硅膜13和位于第二栅电极16下侧的氮化硅膜13具有不同的厚度。结果是，在第一栅电极14和半导体衬底11之间的介质电容、第二栅电极16和半导体衬底11之间的介质电容相互不同。如图6(b)所示，各栅电极下的电势将变化，而导致特性恶化，例如，要存储的饱和电荷量减少、转送效率下降。在图6(b)中，VL和VM分别表示加在各栅电极上的电压电平。
为解决上述问题，专利文献1中提出了以除去氮化硅膜，重新形成氮化硅膜为特征的技术。
以下，参照图7(a)～图7(g)，说明专利文献1中所述的固态摄像装置及其制造方法。
首先，如图7(a)所示，在半导体衬底21上依序层叠氧化硅膜22及氮化硅膜23，之后在半导体衬底21上形成多晶硅层24A。
其次，如图7(b)所示，用光刻和蚀刻技术将多晶硅24A图案化形成第一栅电极24。在进行该图案化的过程中，第一栅电极24下侧以外的氮化硅膜23，由于蚀刻产生某种程度的膜伤耗。
其次，如图7(c)所示，构成第一栅电极24的多晶硅被热氧化，而在第一栅电极24的上部与侧壁形成氧化硅膜25。由于在氮化硅膜23上的氧化膜生长速率、和在构成第一栅电极24的多晶硅膜上的氧化膜生长速率之差异，氮化硅膜23的表面几乎不被氧化。
其次，如图7(d)所示，进行使用了磷酸的湿蚀刻来除去第一栅电极24下侧以外的氮化硅膜23，与氧化硅膜25相比，该磷酸先选择氮化硅膜23来蚀刻，即该磷酸对氮化硅膜23的选择性高。
其次，如图7(e)所示，氮化硅膜26形成在半导体衬底21上，而具有与第一栅电极24下侧的氮化硅膜23的厚度相等的厚度。
其次，如图7(f)所示，在半导体衬底21上形成多晶硅层27A。
其次，如图7(g)，利用光刻和蚀刻将多晶硅层27A图案化，形成与第一栅电极24部分重叠的第二栅电极27。
在上述专利文献1的固态摄像装置中，用来使第一栅电极24和第二栅电极27电气隔离的层间膜由氧化硅膜25和氮化硅膜26构成。因此，几乎不会产生栅极间漏电流。并且，位于第一栅电极24下侧的氮化硅膜23的厚度与位于第二栅电极27下侧的氮化硅膜26的厚度相等。因此，各栅电极下的电势差得以防止，从而能够获得良好的转送效率。
【专利文献1】
日本公开专利公报特开平6-85234号公报
【专利文献2】
日本公开专利公报特开平4-335572号公报
【专利文献3】
日本公开专利公报特开平5-267355号公报
发明内容
然而，专利文献1所述的固态摄像装置存在以下问题。图8为说明专利文献1中的固态摄像装置的转送部的结构的剖视图。
其一，制造如专利文献1中的固态摄像装置时，剥离第一栅电极24下侧以外的氮化硅膜23之后，再次形成氮化硅膜26。于是，在第一栅电极24下侧的氮化硅膜23和氮化硅膜26的界面形成自然氧化膜等膜。其结果，氮化硅膜23和氮化硅膜26不能构成一个连续的膜，因而将导致转送效率下降。
其二，若在剥离氮化硅膜23时，蚀刻量变化，则位于第一栅电极24下侧的氮化硅膜23也一起被除掉。因此，如果重新形成的氮化硅膜26的覆盖不良，则会在氮化硅膜23和氮化硅膜26的界面产生空隙28，如图8所示。其结果，第一栅电极24和第二栅电极27之间的击穿电压、以及第一栅电极24和半导体衬底21之间的击穿电压都将下降，也就产生了漏电流。
其三，在制造专利文献1中的固态摄像装置的方法下，与氮化硅膜26相比，对氮化硅膜23至少多进行一次850℃以上的热处理，这样，在氮化硅膜23和氮化硅膜26之间烧烤对膜质的影响将不同。具体而言，在专利文献1所述的固态摄像装置中，即使在第一栅电极24下侧的氮化硅膜23的厚度、和第二栅电极27下侧的氮化硅膜26的厚度相等，两个氮化硅膜在电性上也不会相同。因此，各栅电极下的电势将相互不同，而导致转送效率下降。
从上述各个问题出发发明出了本发明，其目的在于：提供一种改善了实现良好的饱和电荷量的特性与转送效率的固态摄像装置以及制造该固态摄像装置的方法。
为了达成所述目的，本申请发明人进行了各种实验，实验结果发现：就是在第一栅电极形成后，不将第一栅电极下侧以外的氮化硅膜(以下称其为第一氮化膜)剥离去，而是让它留下来，并形成另一个氮化硅膜来弥补第一氮化膜(以下称其第二氮化膜)的厚度减少，也能够克服专利文献1所述的固态摄像装置中的各种问题。
具体来说，本发明的固态摄像装置，包括：半导体衬底，第一氧化膜与第一氮化膜，以该顺序层叠地形成在该半导体衬底上，多个第一栅电极，排列在该第一氮化膜上，该多个第一栅电极相互间留有规定的间隔，第二氧化膜，形成为覆盖各个所述第一栅电极的上部与侧壁，第二氮化膜，形成为覆盖该第二氧化膜和位于该第一栅电极之间的该第一氮化膜，以及多个第二栅电极，至少形成在位于两个相邻的该第一栅电极之间的该第二氮化膜上。各个所述第二栅电极与该第一栅电极由该第二氧化膜与该第二氮化膜隔开，同时，各个所述第二栅电极与该半导体衬底由该第一氧化膜、该第一氮化膜以及该第二氮化膜隔开。
本发明的固态摄像装置的制造方法，包括：第一步骤，在半导体衬底上形成第一氧化膜与第一氮化膜，以该第一氧化膜、第一氮化膜的顺序层叠；第二步骤，在该第一氮化膜上形成多个第一栅电极，以便该多个第一栅电极排列起来，相互间留有规定的间隔；第三步骤，形成第二氧化膜，以便该第二氧化膜覆盖各个所述第一栅电极的上部及侧壁；第四步骤，形成第二氮化膜，以便该第二氮化膜覆盖该第二氧化膜与位于该第一栅电极之间的第一氮化膜；以及第五步骤，至少在位于两个相邻的该第一栅电极之间的该第二氮化膜上形成多个第二栅电极。
根据本发明，不除去第一栅电极下侧以外的第一氮化膜，而在蚀刻等前工序中形成第二氮化膜，使该第二氮化膜的厚度等于第一氮化膜的膜所减少的厚度。于是，便能够用一个进行了同样的热处理的连续膜来构成各个第一栅电极下侧的氮化膜和各个第二栅电极下侧的氮化膜。结果，便能够得到转送效率良好的固态摄像装置。
根据本发明，在形成第二氮化膜时，残留下各个第一栅电极下侧以外的第一氮化膜。于是，能够避免在空隙产生在位于各个第一栅电极下侧的氮化膜和位于各个第二栅电极下侧的氮化膜之间。结果是，能够防止各个第一栅电极和相对应的各个第二栅电极之间的击穿电压、以及各个第一栅电极和半导体衬底之间的击穿电压降低，从而难以产生漏电流。
根据本发明，能够将位于各个第一栅电极下侧的氮化膜的厚度、和位于各个第二栅电极下侧的氮化膜的厚度设定得相等。于是，能够防止在各栅电极下的电势之间有差异，从而能够保持一个良好的饱和电荷量和转送效率。
根据本发明，各个第一栅电极和相对应的各个第二栅电极在电气上由第二氧化膜和第二氮化膜相互隔离。于是，栅极间的击穿电压提高，而难以产生漏电流。由于氮化膜的介电常数大约为氧化膜的介电常数的两倍，所以能够层间薄膜的有效厚度减小。结果是，能够确保良好的转送效率。
附图的简单说明
图1是本发明第一及第二实施方式中的固态摄像装置的整体图。
图2(a)～图2(f)是显示用于制造本发明第一实施方式中的固态摄像装置的方法中各个步骤的剖视图。
图3(a)～图3(f)是显示制造本发明第二实施方式中的固态摄像装置的方法中各个步骤的剖视图。
图4(a)～图4(d)是显示制造本发明第二实施方式中的固态摄像装置的方法中各个步骤的剖视图。
图5(a)～图5(e)是显示现有的制造固态摄像装置的方法中的各个步骤的剖视图。
图6(a)及图6图(b)是用以说明现有的固态摄像装置的问题的剖视图。
图7(a)～图7(g)是用以说明现有的固态摄像装置的制造方法中的各个步骤的剖视图。
图8是用以说明另一现有的固态摄像装置的问题的剖视图。
1 像素部
2 光电二极管
3 垂直转送部
4 水平转送部
5 输出部
101 半导体衬底
102 第一氧化膜
103 第一氮化膜
104 第一栅电极
104A 多晶硅膜
105 第二氧化膜
106 第二氮化膜
107 第二栅电极
107A 多晶硅膜
201 半导体衬底
202 第一氧化膜
203 第一氮化膜
204 第一栅电极
204A 多晶硅膜
205 第二氧化膜
206 第二氮化膜
207 第二栅电极
207A 多晶硅膜
208 第三氧化膜
209 第三氮化膜
210 第三栅电极
210A 多晶硅膜
具体实施方式
(第一实施方式)
以下，参照附图详细说明本发明第一实施方式中的固态摄像装置以及制造该固态摄像装置的方法。图1是本实施方式的固态摄像装置的整体图。如图1所示，本实施方式中的固态摄像装置，包括：多个像素排列成矩阵状而构成的像素部、和布置在其周围的周边电路部。在像素部1中，设有根据射入光量来输出电气信号的受光部(光电二极管)2、和在垂直方向依序转送存储在光电二极管2中的电荷的垂直转送部(VCCD)3；在周边电路部中，设有在水平方向依序转送从垂直转送部3转送来的电荷的水平转送部(HCCD)4、和检测从水平转送部4转送来的电荷并放大的输出部(放大器)5。
说明本实施方式中的固态摄像装置的动作原理。射入的光由光电二极管2进行光电转换，被存储一定时间后，被送给转送部3及4。在转送部3及4，通过将相位不同的脉冲电压施加在半导体衬底上以一定间隔排列的各转送电极上，来利用形成在半导体衬底内的耗尽层的深度，将电荷依序在位于电极下的半导体衬底的相邻部分之间进行转送，最后在输出部5检测出电荷并放大。
以下，参照图2(a)～图2(f)说明本实施方式中的固态摄像装置的转送部的结构及其形成方法。本实施方式的固态摄像装置的转送部具有2层栅极结构，在图2(a)～图2(f)中，仅示出了1个下层栅电极(第一栅电极)，但多个第一栅电极布置在半导体衬底上，相互间有一定的距离。
首先，如图2(a)所示，在半导体衬底101上依序层叠第一氧化膜(氧化硅膜)102及第一氮化膜(氮化硅膜)103。在该情况下，半导体衬底101可以是例如硅衬底。例如，在该衬底上可以设有P型或N型的半导体层(以下，包含该半导体层的衬底被称为“半导体衬底101”)。通道区域形成在从半导体衬底101表面开始算起的规定深度处。能够使用例如热氧化膜(氧化硅膜)作第一氧化膜102，该热氧化膜，例如通过进行850℃以上的热处理而具有10～50nm左右的厚度。能够使用例如氮化硅膜作第一氮化膜103，该氮化硅膜，例如是利用低压化学气相沉积法(CVD：Chemical VaporDeposition)形成，而具有20～100nm左右的厚度。其次，为形成第一栅电极104，在第一氮化膜103上形成例如多晶硅膜104A等导电膜。
其次，如图2(b)所示，用光刻技术和干式蚀刻技术将多晶硅膜104A图案化，在第一氮化膜103上形成第一栅电极104。在进行该图案化的过程中，第一栅电极104下侧以外的第一氮化膜103由于该蚀刻而导致膜厚有一定的减少。虽然图2(b)中未示，多个第一栅电极104形成在第一氮化膜103上，相互间留有规定的间隔。
其次，如图2(c)所示，通过使构成第一栅电极104的多晶硅热氧化，在第一栅电极104的上部及侧壁形成第二氧化膜(氧化硅膜)105。因为在第一氮化膜103上的氧化膜生长速率、和在构成第一栅电极104的多晶硅膜上的氧化膜生长速率之差，第一氮化膜103表面几乎不被氧化。
其次，如图2(d)所示，在半导体衬底101上形成第二氮化膜106，其厚度相当于第一氮化膜103由于该蚀刻而减少的厚度。于是，第二氧化膜105和多个第一栅电极104之间的第一氮化膜103被第二氮化膜106所覆盖。能够使用例如氮化硅膜作第二氮化膜106，利用例如低压CVD法来形成该氮化硅膜，第一栅电极104下侧的第一氮化膜103的厚度被设定得与第一栅电极104下侧以外的第一氮化膜103与第二氮化膜106的厚度的合计值相等。
其次，如图2(e)所示，为了形成第二栅电极107，在半导体衬底101上形成例如多晶硅膜107A等导电膜。
其次，如图2(f)所示，利用光刻和蚀刻将多晶硅膜107A图案化，至少在相邻的各第一栅电极104之间的第二氮化膜106上形成多个第二栅电极107。各个第二栅电极107与相对应的各个第一栅电极104被第二氧化膜105及第二氮化膜106隔开，同时，与半导体衬底101被第一氧化膜102、第一氮化膜103及第二氮化膜106隔开。
在本实施方式中，形成第二栅电极107，每个第二栅电极107与相对应的第一栅电极104部分重叠。但是，也可以取而代之，不设该部分重叠部，或在之后的步骤中将部分重叠部加以去除。
如上所述，根据该实施方式，不除去第一栅电极104下侧以外的第一氮化膜103，而重新形成第二氮化膜106，第二氮化膜106的膜厚相当于在蚀刻等前面的步骤中导致的第一氮化膜103的膜厚的减少量，第一栅电极104下侧的氮化膜和第二栅电极107下侧的氮化膜便能够由一个连续的膜(即第一氮化膜103)构成，该一个连续的膜是利用同样的热处理形成的。因此，能够获得转送效率良好的固态摄像装置。
根据该实施方式，在形成第二氮化膜106时，使第一栅电极104下侧以外的第一氮化膜103残存下来。因此，能够避免在第一栅电极104下侧的氮化膜和第二栅电极107下侧的氮化膜之间产生空隙。结果是，能够防止在第一栅电极104和第二栅电极107之间的击穿电压、以及第一栅电极104和半导体衬底101之间的击穿电压下降，从而几乎不会产生漏电流。
根据本实施方式，能够将第一栅电极104下侧的氮化膜的厚度设定得与第二栅电极107下侧的氮化膜的厚度相等。因此，能够防止在各个栅电极下产生电势差，从而能够获得良好的饱和电荷量和转送效率。
根据本实施方式，各个第一栅电极104和与其相对应的各个第二栅电极107在电气上被第二氧化膜105和第二氮化膜106隔开。因此，提高了栅极之间的击穿电压，进而使得漏电流更难以产生。由于氮化膜的介电常数是氧化膜的介电常数的大约2倍，因此，能够使得层间薄膜的实效厚度减小，而能够确保良好的转送效率。
在本实施方式中，使用了包括热氧化膜和氮化硅膜的两层结构(ON结构)来作栅电极104及107各下侧的栅极绝缘膜。但是，也可以取而代之，使用在氮化硅膜上进一步形成热氧化膜或低压CVD氧化膜的三层结构(ONO结构)。具体而言，可以在第一氮化膜103形成后且形成第一栅电极104之前，在第一氮化膜103上形成氧化膜；还可以在第二氮化膜106形成后、形成第二栅电极107之前，在第二氮化膜106上形成氧化膜。
在本实施方式中，并不限于所形成的第二氮化膜106的厚度与第一氮化膜103的膜厚所减少的量相一致，例如，可以为2nm左右以上且为35nm左右以下。具体而言，可以根据例如统计方法来预测第一氮化膜103的膜厚的减少量，再按照该预测结果来设定第二氮化膜106的厚度。也可以实际地测量出第一氮化膜103的膜厚的减少量，再按照该测量结果来设定第二氮化膜106的厚度。
(第二实施方式)
以下，按照附图详细说明本发明的第二实施方式的固态摄像装置及制造该固态摄像装置的方法。本实施方式的固态摄像装置的整体结构与图1所示的第一实施方式相同。
参照图3(a)～图3(f)和图4(a)～图4(d)，说明本实施方式的固态摄像装置的转送部结构及形成该转送部的方法。本实施方式的固态摄像装置转送部具有3层栅极结构，在图3(a)～图3(f)和图4(a)～图4(d)中，仅示出了1个下层栅电极(第一栅电极)，但多个第一栅电极布置在半导体衬底上，相互间有一定的距离。
首先，如图3(a)所示，半导体衬底201上依序层叠第一氧化膜(氧化硅膜)202及第一氮化膜(氮化硅膜)203。在该情况下，半导体衬底201可以是例如硅衬底。例如，在该衬底上可以设有P型或N型的半导体层(以下包含该半导体层称为“半导体衬底201”)。通道区域形成在从半导体衬底201表面开始算起的规定深度处。能够使用例如热氧化膜(氧化硅膜)作第一氧化膜202，该热氧化膜，例如通过进行850℃以上的热处理而具有10～50nm左右的厚度。能够使用氮化硅膜作第一氮化膜203，例如是利用低压化学气相沉积法形成，而具有20～100nm左右的厚度。其次，为了形成第一栅电极204，在第一氮化膜203上形成例如多晶硅膜204A等导电膜。
其次，如图3(b)所示，使用光刻技术和干式蚀刻技术将多晶硅膜204A图案化，在第一氮化膜203上形成第一栅电极204。在进行该图案化的过程中，第一栅电极204下侧以外的第一氮化膜203由于该蚀刻而导致膜厚有一定的减少。虽然图3(b)中未示，多个第一栅电极204形成在第一氮化膜203上，相互间留有规定的间隔。
其次，如图3(c)所示，通过对构成第一栅电极204的多晶硅进行热氧化，在第一栅电极204的上部及侧壁形成第二氧化膜(氧化硅膜)205。因为在第一氮化膜203上的氧化膜生长速率、和在构成第一栅电极204的多晶硅膜上的氧化膜生长速率存在差异，所以第一氮化膜203表面几乎不被氧化。
其次，如图3(d)所示，在半导体衬底201上形成第二氮化膜206，使其厚度相当于第一氮化膜203由于该蚀刻而减少的厚度。于是，第二氧化膜205和多个第一栅电极204之间的第一氮化膜203被第二氮化膜206所覆盖。能够使用例如氮化硅膜作第二氮化膜206，利用例如低压CVD法来形成该氮化硅膜，第一栅电极204下侧的第一氮化膜203的薄膜厚度被设定得与第一栅电极204下侧以外的第一氮化膜203和第二氮化膜206的厚度的合计值相等。
其次，如图3(e)所示，为了形成第二栅电极207，在半导体衬底201上形成例如多晶硅膜207A等导电膜。
其次，如图3(f)所示，利用光刻和蚀刻将多晶硅膜207A图案化，至少在相邻的各第一栅电极204之间的第二氮化膜206上形成多个第二栅电极207。各个第二栅电极207与相对应的第一栅电极204被第二氧化膜205及第二氮化膜206隔开，同时，与半导体衬底201被第一氧化膜202、第一氮化膜203及第二氮化膜206隔开。在第二栅电极207下侧以外的第二氮化膜206由于蚀刻膜厚有一定量的减少。
在本实施方式中，形成第二栅电极207，每个第二栅电极207与相对应的第一栅电极204部分重叠。也可以取而代之，不设置该部分重叠部，或在之后的步骤中将该部分重叠部去除。
其次，如图4(a)所示，通过将构成第二栅电极207的多晶硅热氧化，而在第二栅电极207的上部及侧壁形成第三氧化膜(氧化硅膜)208。因为在第二氮化膜206上的氧化膜生长速率、和在构成第二栅电极207的多晶硅膜上的氧化膜生长速率之间存在差异，所以第二氮化膜206表面几乎不被氧化。
其次，如图4(b)所示，在半导体衬底201上形成第三氮化膜209，使其厚度相当于第二氮化膜206由于蚀刻所导致的膜厚的减少量。这样，位于第三氧化膜208和第二栅电极207之间的第二氮化膜206便被第三氮化膜209所覆盖。能够使用例如氮化硅膜作第三氮化膜209，该氮化硅膜，例如是利用低压化学气相沉积法形成，以便将第一栅电极204下侧的第一氮化膜203的厚度设定得与第二栅电极207下侧以外(正确来说后述的第三栅电极210下侧)的第一氮化膜203、第二氮化膜206和第三氮化膜209的膜厚的合计值相等。
其次，如图4(c)所示，为了形成第三栅电极210，在半导体衬底201上形成例如多晶硅膜210A等导电膜。
其次，如图4(d)所示，利用光刻和蚀刻将多晶硅膜210A图案化，至少在相邻的各个第二栅电极207间的第三氮化膜209上形成多个第三栅电极210。各第三栅电极210与第二栅电极207被第三氧化膜208及第三氮化膜209隔开，同时，与半导体衬底201被第一氧化膜202、第一氮化膜203、第二氮化膜206及第三氮化膜209隔开。
在本实施方式中，形成第三栅电极210，每个第三栅电极210与相对应的第二栅电极207部分重叠，但是也可以取而代之，不设置该部分重叠部，或在之后的步骤中将该部分重叠部去除。
如上所述，根据本实施方式，不除去第一栅电极204下侧以外的第一氮化膜203及第二栅电极207下侧以外的第二氮化膜206，而重新形成其厚度相当于在蚀刻等前面的步骤中第一氮化膜203所减少的膜厚量的第二氮化膜206，同时，重新形成其膜厚相当于在蚀刻等前面的步骤中第二氮化膜206所减少的膜厚量的第三氮化膜209，于是，能够用进行了相同的热处理的连续膜(即第一氮化膜203)来构成第一栅电极204下侧的氮化膜、第二栅电极207下侧的氮化膜以及第三栅电极210下侧的氮化膜。结果是，能够获得转送率良好的固态摄像装置。
根据本实施方式，在形成第二氮化膜206时，让第一栅电极204下侧以外的第一氮化膜203残存下来，便能够避免在第一栅电极204下侧的氮化膜和第二栅电极207下侧的氮化膜之间产生空隙。因此，能够防止第一栅电极204和第二栅电极207之间的击穿电压、以及第一栅电极204和半导体衬底201之间的击穿电压下降，从而几乎不会产生漏电流。
根据本实施方式，在第三氮化膜209形成时，使第二栅电极207下侧以外的第二氮化膜206残存下来，便能够避免在第二栅电极207下侧的氮化膜和第三栅电极210下侧的氮化膜之间产生空隙。因此，能防止第二栅电极207和第三栅电极210之间的击穿电压、以及第二栅电极207和半导体衬底201之间的击穿电压下降，从而难以产生漏电流。
根据本实施方式，能够将第一栅电极204下侧的氮化膜的厚度、第二栅电极207下侧的氮化膜的厚度、和第三栅电极210下侧的氮化膜的厚度设定为相等。因此，能够防止各栅电极下的电势产生差异，从而能够维持良好的饱和电荷量和转送效率。
根据本实施方式，第一栅电极204和第二栅电极207电气上被第二氧化膜205和第二氮化膜206隔开，同时，第二栅电极207和第三栅电极210电气上被第三氧化膜208和第三氮化膜209隔开。从而提高了栅极间击穿电压，而更难以产生漏电流。由于氮化膜的介电常数是氧化膜的介电常数的大约2倍，所以层间薄膜的实效厚度减小。因此，能够确保良好的转送效率。
本实施方式中，栅电极204、207及210各自的下侧的栅极绝缘膜，使用包括热氧化膜和氮化硅膜的二层构造(ON构造)，但是，也可以取而代之，使用在氮化硅膜上进一步形成热氧化膜和低压CVD氧化膜的三层结构(ONO结构)。换言之，在第一氮化膜203形成后、形成第一栅电极204前，在第一氮化膜203上形成氧化膜；在第二氮化膜206形成后、形成第二栅电极207前，在第二氮化膜206上形成氧化膜；在第三氮化膜209形成后、形成第三栅电极210前，在第三氮化膜209上形成氧化膜。
在本实施方式中，重新形成的相当于第一氮化膜203的厚度的减少量的第二氮化膜206的厚度、和重新形成的相当于第二氮化膜206的厚度的减少量的第三氮化膜209的厚度，没有特别的限制，例如可以为2nm左右以上且为35nm左右以下。具体而言，例如，根据统计方法来预测第一氮化膜203及第二氮化膜206各自的膜厚的减少量，并按照该测量结果来设定第二氮化膜206及第三氮化膜209的厚度。也可以实际测量第一氮化膜203及第二氮化膜206各自厚度的减少量，并按照该测量结果来设定第二氮化膜206及第三氮化膜209的厚度。
在本实施方式中，以具有3层栅极结构的转送部的固态摄像装置为对象，但是，也可以取而代之，以具有4层以上的栅极结构的转送部的固态摄像装置为对象。
工业实用性
本发明的固态摄像装置及其制造方法，能够实现具有良好的转送效率和饱和电荷量的固态摄像装置，具体而言，作为用在带照相摄像功能的手机中、摄像机、以及数码相机等等中的固态摄像装置，或用在打印机中的线感测器等，都极其有用。
Claims (22)
1.一种固态摄像装置，包括：
半导体衬底，
第一氧化膜与第一氮化膜，以该顺序层叠地形成在该半导体衬底上，
多个第一栅电极，排列在该第一氮化膜上，该多个第一栅电极相互间留有规定的间隔，
第二氧化膜，形成为覆盖各个所述第一栅电极的上部与侧壁，
第二氮化膜，形成为覆盖该第二氧化膜和位于该第一栅电极之间的该第一氮化膜，以及
多个第二栅电极，至少形成在位于两个相邻的该第一栅电极之间的该第二氮化膜上；
各个所述第二栅电极与相对应的该第一栅电极由该第二氧化膜与该第二氮化膜隔开，同时，各个所述第二栅电极与该半导体衬底由该第一氧化膜、该第一氮化膜以及该第二氮化膜隔开。
2.根据权利要求1所述的固态摄像装置，其中：
在各个所述第一栅电极与该第一氮化膜之间、以及各个所述第二栅电极与该第二氮化膜之间分别设有氧化膜。
3.根据权利要求1或2所述的固态摄像装置，其中：
该第二氮化膜的厚度被调节，以便各个所述第一栅电极下的电势与各个所述第二栅电极下的电势相等。
4.根据权利要求1或2所述的固态摄像装置，其中：
位于各个所述第二栅电极下的该第一氮化膜和该第二氮化膜的厚度的合计值，与位于各个所述第一栅电极下的该第一氮化膜的厚度相等。
5.根据权利要求1或2所述的固态摄像装置，其中：
位于各个所述第一栅电极下的该第一氮化膜和位于各个所述第二栅电极下的该第一氮化膜是一个连续的膜。
6.一种固态摄像装置，包括：
半导体衬底，
第一氧化膜与第一氮化膜，以该顺序层叠地形成在该半导体衬底上，
多个第一栅电极，排列在该第一氮化膜上，该多个第一栅电极相互间留有规定的间隔，
第二氧化膜，形成为覆盖各个所述第一栅电极的上部与侧壁，
第二氮化膜，形成为覆盖该第二氧化膜和位于该第一栅电极之间的该第一氮化膜，
多个第二栅电极，至少形成在位于两个相邻的该第一栅电极之间的该第二氮化膜上，
第三氧化膜，形成以覆盖各个所述第二栅电极的上部与侧壁，
第三氮化膜，形成以覆盖该第三氧化膜和位于该第二栅电极之间的该第二氮化膜，以及
多个第三栅电极，至少形成在位于两个相邻的该第二栅电极之间的该第三氮化膜上；
各个所述第二栅电极与相对应的该第一栅电极由该第二氧化膜与该第二氮化膜隔开，同时，各个所述第二栅电极与该半导体衬底由该第一氧化膜、该第一氮化膜以及该第二氮化膜隔开；
各个所述第三栅电极与相对应的该第二栅电极由该第三氧化膜与该第三氮化膜隔开，同时，各个所述第三栅电极与该半导体衬底由该第一氧化膜、该第一氮化膜、该第二氮化膜以及该第三氮化膜隔开。
7.根据权利要求6所述的固态摄像装置，其中：
在各个所述第一栅电极和该第一氮化膜之间、各个所述第二栅电极和该第二氮化膜之间、以及各个所述第三栅电极和该第三氮化膜之间，分别设有氧化膜。
8.根据权利要求6或7所述的固态摄像装置，其中：
第三氮化膜的厚度被调节，以便各个所述第一栅电极下的电势、各个所述第二栅电极下的电势以及各个所述第三栅电极下的电势相等。
9.根据权利要求6或7所述的固态摄像装置，其中：
位于各个所述第三栅电极下的该第一氮化膜、该第二氮化膜以及该第三氮化膜的厚度的合计值，与位于各个所述第一栅电极下的该第一氮化膜的厚度相等。
10.根据权利要求6或7所述的固态摄像装置，其中：
位于各个所述第一栅电极下的该第一氮化膜、位于各个所述第二栅电极下的该第一氮化膜以及位于各个所述第三栅电极下的该第一氮化膜是一个连续的膜。
11.一种固态摄像装置的制造方法，包括：
第一步骤，在半导体衬底上形成第一氧化膜与第一氮化膜，以该第一氧化膜、第一氮化膜的顺序层叠；
第二步骤，在该第一氮化膜上形成多个第一栅电极，以便该多个第一栅电极排列起来，相互间留有规定的间隔；
第三步骤，形成第二氧化膜，以便该第二氧化膜覆盖各个所述第一栅电极的上部及侧壁；
第四步骤，形成第二氮化膜，以便该第二氮化膜覆盖该第二氧化膜与位于该第一栅电极之间的第一氮化膜；以及
第五步骤，至少在位于两个相邻的该第一栅电极之间的该第二氮化膜上形成多个第二栅电极。
12.根据权利要求11所述的固态摄像装置的制造方法，其中：
进一步包括：
在第二步骤之前，在该第一氮化膜上形成氧化膜的步骤；以及
在第五步骤之前，在该第二氮化膜上形成氧化膜的步骤。
13.根据权利要求11或12所述的固态摄像装置的制造方法，其中：
该第二氮化膜的厚度被调节，以便各个所述第一栅电极下的电势与各个所述第二栅电极下的电势相等。
14.根据权利要求11或12所述的固态摄像装置的制造方法，其中：
该第二氮化膜的厚度被调节，以便位于各个所述第二栅电极下的该第一氮化膜和该第二氮化膜的厚度的合计值，与位于各个所述第一栅电极下的该第一氮化膜的厚度相等。
15.根据权利要求11或12所述的固态摄像装置的制造方法，其中：
该第二氮化膜的厚度在2nm以上且35nm以下。
16.根据权利要求11或12所述的固态摄像装置的制造方法，其中：
在该第二步骤中，位于各个所述第一栅电极外侧的该第一氮化膜残存下来。
17.一种固态摄像装置的制造方法，包括：
第一步骤，在半导体衬底上形成第一氧化膜与第一氮化膜，以该第一氧化膜与第一氮化膜的顺序叠层起来；
第二步骤，在该第一氮化膜上形成多个第一栅电极，该多个第一栅电极排列起来，相互间留有规定的间隔。
第三步骤，形成第二氧化膜，以便该第二氧化膜覆盖各个所述第一栅电极的上部及侧壁；
第四步骤，形成第二氮化膜，以便该第二氮化膜覆盖该第二氧化膜与位于该第一栅电极之间的第一氮化膜；
第五步骤，至少在位于两个相邻的该第一栅电极之间的该第二氮化膜上形成多个第二栅电极；
第六步骤，形成第三氧化膜，以便该第三氧化膜覆盖各个所述第二栅电极的上部及侧壁；
第七步骤，形成第三氮化膜，以便该第三氮化膜覆盖该第三氧化膜和位于该第二栅电极之间的第二氮化膜；以及
第八步骤，至少在位于两个相邻的该第二栅电极之间的该第三氮化膜上形成多个第三栅电极。
18.根据权利要求17所述的固态摄像装置的制造方法，其中：
进一步包括：
在第二步骤之前，在该第一氮化膜上形成氧化膜的步骤；
在第五步骤之前，在该第二氮化膜上形成氧化膜的步骤；以及
在第八步骤之前，在该第三氮化膜上形成氧化膜的步骤。
19.根据权利要求17或18所述的固态摄像装置的制造方法，其中：
第三氮化膜的厚度被调节，以便各个所述第一栅电极下的电势、各个所述第二栅电极下的电势以及各个所述第三栅电极下的电势相等。
20.根据权利要求17或18所述的固态摄像装置的制造方法，其中：
第三氮化膜的厚度被调节，以便位于各个所述第三栅电极下的该第一氮化膜、该第二氮化膜以及该第三氮化膜的厚度的合计值，与位于各个所述第一栅电极下的该第一氮化膜的厚度相等。
21.根据权利要求17或18所述的固态摄像装置的制造方法，其中：
第三氮化膜的厚度在2nm以上且35nm以下。
22.根据权利要求17或18所述的固态摄像装置的制造方法，其中：
在该第二步骤中，位于各个所述第一栅电极外侧的该第一氮化膜残存下来；
在该第五步骤中，位于各个所述第二栅电极外侧的该第二氮化膜残存下来。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP020294/2006 | 2006-01-30 | ||
| JP2006020294A JP2007201319A (ja) | 2006-01-30 | 2006-01-30 | 固体撮像装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101361190A true CN101361190A (zh) | 2009-02-04 |
Family
ID=37680528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006800512840A Pending CN101361190A (zh) | 2006-01-30 | 2006-12-06 | 固态摄像装置及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090045442A1 (zh) |
| JP (1) | JP2007201319A (zh) |
| CN (1) | CN101361190A (zh) |
| TW (1) | TW200737505A (zh) |
| WO (1) | WO2007086203A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102279505A (zh) * | 2010-06-14 | 2011-12-14 | 株式会社东芝 | 照相机组件及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100309358A1 (en) * | 2009-06-05 | 2010-12-09 | Renesas Electronics Corporation | Solid-state imaging device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4677737A (en) * | 1986-05-23 | 1987-07-07 | Tektronix, Inc. | Self aligned zero overlap charge coupled device |
| JP2976585B2 (ja) * | 1991-05-10 | 1999-11-10 | ソニー株式会社 | 半導体装置の製造方法 |
| TW218426B (zh) * | 1992-05-11 | 1994-01-01 | Samsung Electronics Co Ltd | |
| JPH09172156A (ja) * | 1995-12-20 | 1997-06-30 | Toshiba Corp | 固体撮像素子及びその製造方法 |
| DE69732520T2 (de) * | 1996-09-10 | 2006-02-09 | Dalsa Corp., Waterloo | Ladungsgekoppelte anordnung und verfahren zur herstellung |
-
2006
- 2006-01-30 JP JP2006020294A patent/JP2007201319A/ja not_active Withdrawn
- 2006-12-06 WO PCT/JP2006/324789 patent/WO2007086203A1/en active Application Filing
- 2006-12-06 CN CNA2006800512840A patent/CN101361190A/zh active Pending
- 2006-12-06 US US12/162,561 patent/US20090045442A1/en not_active Abandoned
-
2007
- 2007-01-17 TW TW096101799A patent/TW200737505A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102279505A (zh) * | 2010-06-14 | 2011-12-14 | 株式会社东芝 | 照相机组件及其制造方法 |
| CN102279505B (zh) * | 2010-06-14 | 2014-05-07 | 株式会社东芝 | 照相机组件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200737505A (en) | 2007-10-01 |
| JP2007201319A (ja) | 2007-08-09 |
| WO2007086203A1 (en) | 2007-08-02 |
| US20090045442A1 (en) | 2009-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8183603B2 (en) | Solid-state imaging device for inhibiting dark current | |
| CN102170529B (zh) | 三维mos晶体管、固体摄像器件及其制造方法和电子装置 | |
| US7544560B2 (en) | Image sensor and fabrication method thereof | |
| US11574940B2 (en) | Metal-insulator-metal capacitor structure to increase capacitance density | |
| US11955502B2 (en) | Solid-state image sensor to reduce display unevenness of a captured image | |
| US8704321B2 (en) | Solid-state imaging device | |
| KR20100030604A (ko) | 고체 촬상 장치 및 고체 촬상 장치의 제조 방법 | |
| JPH10223877A (ja) | 固体撮像素子とその製造方法 | |
| CN103975437B (zh) | 固态成像元件以及电子装置 | |
| US20110298023A1 (en) | Solid-state imaging device | |
| CN101361190A (zh) | 固态摄像装置及其制造方法 | |
| JP2006261229A (ja) | 固体撮像素子およびその製造方法 | |
| CN104752510A (zh) | 晶体管、包括晶体管的图像传感器以及晶体管的制造方法 | |
| US6348720B1 (en) | Solid state image sensing device and method of manufacturing the same | |
| US7964451B2 (en) | Solid state imaging device and method for fabricating the same | |
| CN101471262A (zh) | 半导体器件的制造方法 | |
| JP2007142030A (ja) | 固体撮像素子及びその製造方法 | |
| JPH01291460A (ja) | 固体撮像装置 | |
| JP2011204740A (ja) | 固体撮像装置及びその製造方法 | |
| JP2006253480A (ja) | 固体撮像素子およびその製造方法 | |
| JP2002110959A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0917985A (ja) | 撮像素子とその製造方法 | |
| JP2006253479A (ja) | 固体撮像素子およびその製造方法 | |
| JPH07122721A (ja) | 固体撮像素子およびその製造方法 | |
| JP2002118244A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090204 |