JP2011204740A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2011204740A
JP2011204740A JP2010068032A JP2010068032A JP2011204740A JP 2011204740 A JP2011204740 A JP 2011204740A JP 2010068032 A JP2010068032 A JP 2010068032A JP 2010068032 A JP2010068032 A JP 2010068032A JP 2011204740 A JP2011204740 A JP 2011204740A
Authority
JP
Japan
Prior art keywords
film
oxide film
gate electrode
solid
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010068032A
Other languages
English (en)
Inventor
Akihiko Ueda
壮彦 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010068032A priority Critical patent/JP2011204740A/ja
Publication of JP2011204740A publication Critical patent/JP2011204740A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】集光率を向上できると共に、エッチングダメージ層の形成を防止する。
【解決手段】固体撮像装置は、画素部40と周辺回路部50を有する半導体基板1と、画素部の上部に形成されたフォトダイオード(PD)部3及びフローティングディフュージョン(FD)部20と、周辺回路部の上部に形成された複数のソース/ドレイン領域18と、画素部及び周辺回路部の上に形成されたゲート絶縁膜4と、PD部とFD部との間に形成された転送ゲート電極5と、各ソース/ドレイン領域同士の間に形成された周辺ゲート電極6と、PD部の上を覆うように形成された反射防止膜13と、転送ゲート電極の側面に形成された第1のサイドウォール15と、周辺ゲート電極の側面に形成された第2のサイドウォール16とを備えている。反射防止膜、第1のサイドウォール及び第2のサイドウォールは、酸化膜と窒化膜とを含む積層膜である。
【選択図】図1

Description

本発明は、固体撮像装置及びその製造方法に関し、特に、サイドウォールスペーサを備える固体撮像装置及びその製造方法に関する。
従来から、電荷結合素子(charge coupled device:CCD)イメージセンサ又は相補型金属酸化膜半導体(complementary metal oxide semiconductor:CMOS)イメージセンサと呼ばれる固体撮像装置は、サイドウォールスペーサを形成するためのエッチングにより生じるエッチングダメージ層を含んでいる。このため、固体撮像装置のフォトダイオード(photodiode:PD)領域及びフローティングディフュージョン(floating diffusion:FD)領域において、エッチングダメージ層の欠陥を介してリーク電流が発生して、画像の出画時にそのリーク電流の発生部において白点となり、画素特性が悪化する。
この問題を解決するために、エッチングダメージ層を減少させた固体撮像装置及びその製造方法が例えば特許文献1等に提示されている。
このような従来の固体撮像装置について図14を参照しながら説明する。
図14に示すように、半導体基板101の上部に活性領域を分離する素子分離領域102が形成されている。また、半導体基板101の上部に、それぞれがN拡散層104a及びN拡散層104bにより構成されるFD領域103と拡散層領域105とが形成されている。半導体基板101の上には、エッチングによる半導体基板101の主面へのダメージの発生を防止するためのエッチング保護膜としての酸化膜110が形成されている。酸化膜110の上におけるFD領域103と拡散層領域105との間には、ゲート電極109が形成され、該ゲート電極109の側面には酸化膜110及び窒化膜の積層膜であるサイドウォールスペーサ111aが形成されている。ここで、サイドウォールスペーサ111aと半導体基板101との間にも酸化膜110が形成されている。また、ゲート電極109の上にも酸化膜110が形成されている。
次に、前記従来の固体撮像装置の製造方法について図15及び図16を参照しながら説明する。
まず、図15に示すように、半導体基板101の上部に活性領域を分離する素子分離領域102を選択的に形成する。その後、化学気相成長(chemical vapor deposition:CVD)法により、半導体基板101の主面全体に酸化膜110を形成する。酸化膜110は、膜厚が50nm程度になるように薄く形成する。次に、酸化膜110の上における素子分離領域102同士の間にゲート電極109を形成する。続いて、ゲート電極109をマスクとし、酸化膜110を介して、イオン注入を行ってN拡散層104aを形成する。その後、ゲート電極109の上面及び側面を覆うように酸化膜110を再度形成する。続いて、半導体基板101の主面全体に、酸化膜110とは異なる材質の膜として、膜厚が150nm〜200nmの窒化膜111を積層する。
次に、図16に示すように、窒化膜111をエッチングして、サイドウォールスペーサ111aを形成する。このエッチングは、酸化膜110が残るような条件で行う。次に、ゲート電極109及びサイドウォールスペーサ111aをマスクとし、酸化膜110を介して、後にFD領域103及び拡散層領域105となる領域に、イオン注入を行ってN拡散層104bを形成する。
特開2002−190586号公報
今後、固体撮像装置の小型化及び多画素化のニーズの高まりに伴い、画素の微細化及び動作の高速化がさらに進むと予想される。画素の微細化及び動作の高速化に伴い、集光率の向上と共にさらに微細化したトランジスタが必要となるため、反射防止膜を最適に形成した上で、さらに薄膜化したサイドウォールスペーサを備えたトランジスタが必要となる。このため、サイドウォールスペーサの下地となる酸化膜を薄く形成しているにも拘わらず、サイドウォールスペーサをより薄膜化するために酸化膜の上に形成された窒化膜のエッチング時間を長くしなければならない。これにより、酸化膜の下の半導体基板がエッチングダメージを受け、エッチングダメージ層により生じるリーク電流の増加によって、画像の出画時の白点の増加のおそれがある。
本発明は、前記従来の問題に鑑み、その目的は、集光率を向上できると共に、エッチングダメージ層の低減に優れた固体撮像装置を得られるようにすることにある。
前記の目的を達成するために、本発明は、固体撮像装置をフォトダイオード部の上に酸化膜と窒化膜との積層膜が形成されている構成とする。
具体的に、本発明に係る固体撮像装置は、画素部と周辺回路部を有する半導体基板と、画素部の上部に形成されたフォトダイオード部及びフローティングディフュージョン部と、周辺回路部の上部に形成された複数のソース/ドレイン領域と、画素部及び周辺回路部の上に形成されたゲート絶縁膜と、ゲート絶縁膜の上におけるフォトダイオード部とフローティングディフュージョン部との間に形成された転送ゲート電極と、ゲート絶縁膜の上における各ソース/ドレイン領域同士の間に形成された周辺ゲート電極と、フォトダイオード部の上を覆うように形成された反射防止膜と、転送ゲート電極におけるフローティングディフュージョン部が形成されている側の側面に形成された第1のサイドウォールスペーサと、周辺ゲート電極の側面に形成された第2のサイドウォールスペーサとを備え、反射防止膜、第1のサイドウォールスペーサ及び第2のサイドウォールスペーサは、酸化膜と窒化膜とを含む積層膜である。
本発明に係る固体撮像装置によると、酸化膜と窒化膜とを含む積層膜である反射防止膜と共に半導体基板の上に酸化膜の積層膜を備えるため、集光率を向上できると共にエッチングダメージ層の形成を防止することができる。
本発明に係る固体撮像装置において、反射防止膜は、第1の酸化膜と第2の酸化膜と窒化膜とを含む積層膜であり、第1のサイドウォールスペーサは、断面がL字状の第1の酸化膜と断面がL字状の第2の酸化膜と窒化膜とを含む積層膜であり、第2のサイドウォールスペーサは、断面がI字形状の第1の酸化膜と断面がL字形状の第2の酸化膜と窒化膜とを含む積層膜であることが好ましい。
本発明に係る固体撮像装置は、反射防止膜において、前記第1の酸化膜の膜厚は10nm以上且つ30nm以下であり、前記第2の酸化膜の膜厚は5nm以上且つ20nm以下であり、前記窒化膜の膜厚は20nm以上且つ60nm以下であることが好ましい。
本発明に係る固体撮像装置において、ソース/ドレイン領域の上部には、シリサイド層が形成されていてもよい。
本発明に係る固体撮像装置の製造方法は、画素部及び周辺回路部を有する半導体基板の画素部に不純物を注入することによりフォトダイオード部を形成する工程(a)と、画素部及び周辺回路部の上にゲート絶縁膜を形成する工程(b)と、画素部の上に形成されたゲート絶縁膜の上に、転送ゲート電極を形成し、周辺回路部に形成されたゲート絶縁膜の上に、周辺ゲート電極を形成する工程(c)と、ゲート絶縁膜、転送ゲート電極及び周辺ゲート電極を覆うように第1の酸化膜を形成する工程(d)と、周辺ゲート電極の側面に第1の酸化膜が残存するように、周辺回路部の上に形成された第1の酸化膜を除去する工程(e)と、画素部及び周辺回路部の上において、第1の酸化膜、転送ゲート電極及び周辺ゲート電極を覆うように第2の酸化膜及び窒化膜を順次形成する工程(f)と、転送ゲート電極の側面に、第1の酸化膜、第2の酸化膜及び窒化膜が残存するように、画素部の上に形成された第1の酸化膜、第2の酸化膜及び窒化膜を除去し、周辺ゲート電極の側面に、第2の酸化膜及び窒化膜が残存するように、周辺回路部の上に形成された第2の酸化膜及び窒化膜を除去する工程(g)と、画素部の上部における転送ゲート電極の側面に残存している窒化膜の側方に、不純物を注入することによりフローティングディフュージョン部を形成し、周辺回路部の上部における周辺ゲート電極の側面に残存している窒化膜の側方に、不純物を注入することによりソース/ドレイン領域を形成する工程(h)とを備えている。
本発明に係る固体撮像装置の製造方法によると、ゲート絶縁膜、転送ゲート電極及び周辺ゲート電極を覆うように第1の酸化膜を形成し、第1の酸化膜、転送ゲート電極及び周辺ゲート電極を覆うように第2の酸化膜及び窒化膜を順次形成するため、集光率を向上できると共にエッチングダメージ層の形成を防止することができる。
本発明に係る固体撮像装置の製造方法は、工程(h)よりも後に、前記ソース/ドレイン領域の上部にシリサイド層を形成する工程(h1)をさらに備えていてもよい。
本発明に係る固体撮像装置の製造方法において、工程(d)において形成される第1の酸化膜の膜厚は、10nm以上且つ30nm以下であり、工程(f)において形成される第2の酸化膜の膜厚は、5nm以上且つ20nm以下であり、窒化膜の膜厚は、30nm以上且つ100nm以下であることが好ましい。
本発明に係る固体撮像装置の製造方法は、工程(f)よりも後に、フォトダイオード部の上の窒化膜の膜厚を薄くする工程(f1)をさらに備えていてもよい。
本発明に係る固体撮像装置の製造方法は、工程(f1)において、前記窒化膜の膜厚を20nm以上且つ60nm以下にすることが好ましい。
本発明に係る固体撮像装置によると、集光率を向上できると共に、半導体基板に対するエッチングダメージを防ぐことができるため、リーク電流を低減できるので、画素特性を良好にできる。
本発明の一実施形態に係る固体撮像装置を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程のパターンレイアウトを示す平面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程のパターンレイアウトを示す平面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程のパターンレイアウトを示す平面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 本発明の一実施形態に係る固体撮像装置の製造方法の一工程を示す断面図である。 従来の固体撮像装置を示す断面図である。 従来の固体撮像装置の製造方法の一工程を示す断面図である。 従来の固体撮像装置の製造方法の一工程を示す断面図である。
本発明の一実施形態に係る固体撮像装置について図1を参照しながら説明する。
図1に示すように、画素部40と周辺回路部50とを有する、例えばシリコンからなる半導体基板1の上部において、画素部40と周辺回路部50との境界に素子分離酸化膜2が形成されている。画素部40の上部にはフォトダイオード(PD)部3及びフローティングディフュージョン(FD)部20が形成され、周辺回路部50の上部には複数のソース/ドレイン領域18が形成されている。ソース/ドレイン領域18の上部にはサリサイド層23が形成されている。画素部40の上において、FD部20が形成された領域の上を除き、酸化シリコンからなるゲート絶縁膜4が形成され、周辺回路部50の上において、隣り合うソース/ドレイン領域18の間にゲート絶縁膜4が形成されている。画素部40において、ゲート絶縁膜4の上におけるPD部3とFD部20との間に転送ゲート電極であるトランスファゲート5が形成され、周辺回路部50において、ゲート絶縁膜4の上に周辺ゲート電極であるトランジスタゲート6が形成されている。PD部3の上におけるゲート絶縁膜4並びにトランスファゲート5の側面及び上面には第1の酸化膜(シリコン酸化膜)7、第2の酸化膜(シリコン酸化膜)10及び第1の窒化膜(シリコン窒化膜)11が順次形成されている。トランスファゲート5におけるFD部20が形成されている側の側面には、断面がL字状の第1の酸化膜7、断面がL字状の第2の酸化膜10及び第1の窒化膜11の積層膜である画素部(第1の)サイドウォールスペーサ15が形成されている。また、トランジスタゲート6の側面には、断面がI字状の第1の酸化膜7、断面がL字状の第2の酸化膜10及び第1の窒化膜11の積層膜である周辺回路部(第2の)サイドウォールスペーサ16が形成されている。PD部3の上には、ゲート絶縁膜4、第1の酸化膜7及び第2の酸化膜10の3層の酸化膜と、第1の窒化膜11とにより、酸化膜と窒化膜との積層構造からなる反射防止膜13が設けられている。ここで、反射防止膜13において、第1の酸化膜7の膜厚は例えば10nm以上且つ30nm以下であり、第2の酸化膜10の膜厚は例えば5nm以上且つ20nm以下であり、第1の窒化膜11の膜厚は例えば20nm以上且つ60nm以下である。画素部40において、反射防止膜13、トランスファゲート5、画素部サイドウォールスペーサ15を覆うように第3の酸化膜21が形成されている。画素部40において、第3の酸化膜21の上における反射防止膜13の上を除く領域を覆うように第2の窒化膜24が形成され、周辺回路部50において、トランジスタゲート6、周辺回路部サイドウォールスペーサ16及びサリサイド層23を覆うように第2の窒化膜24が形成されている。第2の窒化膜24及び反射防止膜13を覆うように層間絶縁膜26が形成されている。層間絶縁膜26には配線層が形成されるが、配線層の構造については図示を省略する。
本発明の一実施形態に係る固体撮像装置によると、酸化膜と窒化膜との積層膜である反射防止膜13と共に半導体基板1の上に酸化膜の積層膜が形成されているため、集光率を向上できると共にエッチングダメージ層の形成を防止することができ、リーク電流を低減できるので、画素特性を良好にできる。
次に、本発明の一実施形態に係る固体撮像装置の製造方法について図2〜図13を参照しながら説明する。
まず、図2に示すように、画素部40と周辺回路部50とを有する半導体基板1の上部において、画素部40と周辺回路部50との境界に素子分離酸化膜2を形成する。また、イオン注入法により画素部40の上部に不純物を注入することによってPD部3を形成する。続いて、半導体基板1の上に、膜厚が例えば5nm以上且つ20nm以下のゲート絶縁膜4を形成し、画素部40におけるゲート絶縁膜4の上にトランスファゲート5を選択的に形成し、周辺回路部50におけるゲート絶縁膜4の上にトランジスタゲート6を選択的に形成する。
次に、図3に示すように、例えば化学気相成長(CVD)法によりゲート絶縁膜4、トランスファゲート5及びトランジスタゲート6を覆うように、膜厚が10nm以上且つ30nm以下程度の第1の酸化膜7を形成する。続いて、リソグラフィ法により第1の酸化膜7の上に画素部40を覆うパターンを有する第1のレジスト膜8を形成する。このとき、図4に示すように、画素部40に形成した部材は、第1のレジスト膜に覆われる。ここで、図4において、周辺回路部50に形成した部材は省略している。続いて、第1のレジスト膜8をマスクとして、ドライエッチング法により周辺回路部50におけるトランジスタゲート6の側面に薄膜化した断面がI字状の第1の酸化膜サイドウォールスペーサ9を形成する。画素部40における第1の酸化膜7の膜厚は、その表面がエッチングされないため第1の酸化膜7を形成した当初の膜厚を維持している。
次に、図5に示すように、第1のレジスト膜8を除去した後に、例えばCVD法により画素部40及び周辺回路部50を覆うように、膜厚が5nm以上且つ20nm以下程度の第2の酸化膜10を形成し、第2の酸化膜10の上に、膜厚が例えば30nm以上且つ100nm以下程度の第1の窒化膜11を形成する。その後、リソグラフィ法によりPD部3の上側部分を開口するパターンを有する第2のレジスト膜12を形成する。続いて、ドライエッチング法により、第2のレジスト膜12をマスクとして、露出している第1の窒化膜11の膜厚が20nm以上且つ60nm以下程度になるようにエッチングする。これにより、PD部3の上に、ゲート絶縁膜4、第1の酸化膜7及び第2の酸化膜10の3層の酸化膜と、第1の窒化膜11とにより、酸化膜と窒化膜との積層構造からなる反射防止膜13が形成される。
次に、図6に示すように、第2のレジスト膜12を除去した後に、リソグラフィ工程により、画素部40における反射防止膜13及びトランスファゲート5の上に、PD部3が露出しないように第3のレジスト膜14を形成する。ここで、図6においては、反射防止膜13を省略している。また、周辺回路部50に形成した部材も省略している。
次に、図7に示すように、第3のレジスト膜14をマスクとしたドライエッチング法により、画素部40のトランスファゲート5における後にFD部を形成する側の側面に、断面がL字状の第1の酸化膜7、断面がL字状の第2の酸化膜10及び第1の窒化膜11の積層膜である画素部(第1の)サイドウォールスペーサ15を形成する。また、周辺回路部50において、トランジスタゲート6の側面に、第1の酸化膜サイドウォールスペーサ9、断面がL字状の第2の酸化膜10及び第1の窒化膜11の積層膜である周辺回路部(第2の)サイドウォールスペーサ16を形成する。
ここで、画素部サイドウォールスペーサ15を形成する前において、第1の酸化膜7の膜厚は、形成した当初の膜厚相当である10nm以上且つ30nm以下である。このため、第1の窒化膜11をエッチング法により除去する際に第2の酸化膜10も除去したとしても、第1の酸化膜7の膜厚を例えば10nm程度残すことができるため、第1の酸化膜7はエッチング保護膜として機能する。仮に、第1の酸化膜7もエッチング法により除去したとしても、その下にはゲート絶縁膜4が残存する構造となっている。
これにより、トランスファゲート5の側面の画素部サイドウォールスペーサ15の下において、酸化膜がエッチング保護膜として機能するため、サイドウォールスペーサ15を形成する際の半導体基板1に対するエッチングダメージを防ぐことができる。
次に、図8に示すように、第3のレジスト膜14を除去した後に、リソグラフィ法により画素部40を覆うパターンを有する第4のレジスト膜17を形成する。続いて、第4のレジスト膜17をマスクとして、周辺回路部50における表面が露出している半導体基板1の上部にイオン注入法により不純物を注入して、ソース/ドレイン領域18を形成する。
次に、図9に示すように、第4のレジスト膜17を除去した後に、リソグラフィ工程によりトランスファゲート5の近傍を開口したパターンを有する第5のレジスト膜19を形成する。図9において、周辺回路部50に形成した部材は省略している。
次に、図10に示すように、第5のレジスト膜19をマスクとして、例えばフッ酸溶液を用いたウエットエッチング法により、第5のレジスト膜19の開口部において、画素部サイドウォールスペーサ15を形成する際にエッチング保護膜として機能した第1の酸化膜7及びゲート絶縁膜4を除去する。その後、イオン注入法によって、露出した半導体基板1の上部に不純物を注入して、FD部20を形成する。
このとき、イオン注入を行う前に、第1の酸化膜7及びゲート絶縁膜4を除去することにより、FD部20の容量を安定化することができる。これは、第1の酸化膜7及びゲート絶縁膜4を残存させたままイオン注入すると、それらの膜厚のばらつきによりイオン注入層の深さが変動するためである。
次に、図11に示すように、第5のレジスト膜19を除去した後に、例えばCVD法により画素部40及び周辺回路部50を覆うように、10nm以上且つ70nm以下程度の第3の酸化膜21を形成する。続いて、リソグラフィ法により画素部40を覆うパターンを有する第6のレジスト膜22を形成する。その後、第6のレジスト膜22をマスクとしたドライエッチング法により、ソース/ドレイン領域18を露出し、露出したソース/ドレイン領域18の上部にサリサイド層23を形成する。
次に、図12に示すように、第6のレジスト膜22を除去した後に、例えばCVD法により画素部40及び周辺回路部50を覆うように、10nm以上且つ50nm以下程度の第2の窒化膜24を形成する。続いて、リソグラフィ法により反射防止膜13の上を開口するパターンを有する第7のレジスト膜25を形成する。その後、第7のレジスト膜25をマスクとしたドライエッチング法によって、露出している第2の窒化膜24を除去する。このとき、第3の酸化膜21も除去しても構わない。反射防止膜13の上の第2の窒化膜24を除去するため、反射防止膜13は、酸化膜と窒化膜との2層構造を維持できることにより、集光率の低下を防止できる。
次に、図13に示すように、第7のレジスト膜25を除去した後に、画素部40及び周辺回路部50を覆うように、反射防止膜13の上に配線層を形成するための層間絶縁膜26を形成する。その後、図示はしていないが、層間絶縁膜26に配線層を形成して固体撮像装置を完成させる。
本発明の一実施形態に係る固体撮像装置の製造方法によると、反射防止膜を形成することによって集光率を向上できる。また、薄膜化した第1の酸化膜サイドウォールスペーサを形成するためのエッチングの際に、画素部をレジスト膜で覆うことにより、FD部に対するエッチングダメージを防ぐことができる。さらに、画素部サイドウォールスペーサを形成するためのエッチングにおいても、エッチング保護膜として酸化膜を機能させることができるため、エッチングの影響が半導体基板に及ぶことを防ぐことができる。これにより、従来の固体撮像装置と比べダメージ層を低減できるため、リーク電流を低減できる。このため、固体撮像装置の画像の出画時の白点を低減できるので、画素特性が良好となる。
なお、本発明の固体撮像装置の製造方法としてCMOSイメージセンサを例としているが、サイドウォール構造を有するその他の構成の固体撮像装置にも、同様に本発明を適用することができる。
本発明に係る固体撮像装置及びその製造方法は、集光率を向上できると共に、半導体基板に対するエッチングダメージを防ぐことができるため、リーク電流を低減できて、画素特性を良好にでき、特に、サイドウォールスペーサを備える固体撮像装置及びその製造方法等に有用である。
1 半導体基板
2 素子分離酸化膜
3 フォトダイオード(PD)部
4 ゲート絶縁膜
5 トランスファゲート(転送ゲート電極)
6 トランジスタゲート(周辺ゲート電極)
7 第1の酸化膜
8 第1のレジスト膜
9 第1の酸化膜サイドウォールスペーサ
10 第2の酸化膜
11 第1の窒化膜
12 第2のレジスト膜
13 反射防止膜
14 第3のレジスト膜
15 画素部(第1の)サイドウォールスペーサ
16 周辺回路部(第2の)サイドウォールスペーサ
17 第4のレジスト膜
18 ソース/ドレイン領域
19 第5のレジスト膜
20 フローティングディフュージョン(FD)部
21 第3の酸化膜
22 第6のレジスト膜
23 サリサイド層
24 第2の窒化膜
25 第7のレジスト膜
26 層間絶縁膜
40 画素部
50 周辺回路部

Claims (9)

  1. 画素部と周辺回路部を有する半導体基板と、
    前記画素部の上部に形成されたフォトダイオード部及びフローティングディフュージョン部と、
    前記周辺回路部の上部に形成された複数のソース/ドレイン領域と、
    前記画素部及び周辺回路部の上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜の上における前記フォトダイオード部と前記フローティングディフュージョン部との間に形成された転送ゲート電極と、
    前記ゲート絶縁膜の上における前記各ソース/ドレイン領域同士の間に形成された周辺ゲート電極と、
    前記フォトダイオード部の上を覆うように形成された反射防止膜と、
    前記転送ゲート電極における前記フローティングディフュージョン部が形成されている側の側面に形成された第1のサイドウォールスペーサと、
    前記周辺ゲート電極の側面に形成された第2のサイドウォールスペーサとを備え、
    前記反射防止膜、第1のサイドウォールスペーサ及び第2のサイドウォールスペーサは、酸化膜と窒化膜とを含む積層膜であることを特徴とする固体撮像装置。
  2. 前記反射防止膜は第1の酸化膜と第2の酸化膜と窒化膜とを含む積層膜であり、
    前記第1のサイドウォールスペーサは、断面がL字状の前記第1の酸化膜と断面がL字状の前記第2の酸化膜と前記窒化膜とを含む積層膜であり、
    前記第2のサイドウォールスペーサは、断面がI字状の前記第1の酸化膜と断面がL字状の前記第2の酸化膜と前記窒化膜とを含む積層膜であることを特徴とする請求項1に記載の固体撮像装置。
  3. 前記反射防止膜において、前記第1の酸化膜の膜厚は10nm以上且つ30nm以下であり、前記第2の酸化膜の膜厚は5nm以上且つ20nm以下であり、前記窒化膜の膜厚は20nm以上且つ60nm以下であることを特徴とする請求項2に記載の固体撮像装置。
  4. 前記ソース/ドレイン領域の上部には、シリサイド層が形成されていることを特徴とする請求項1〜3のうちのいずれか1項に記載の固体撮像装置。
  5. 画素部及び周辺回路部を有する半導体基板の画素部に不純物を注入することによりフォトダイオード部を形成する工程(a)と、
    前記画素部及び周辺回路部の上にゲート絶縁膜を形成する工程(b)と、
    前記画素部の上に形成された前記ゲート絶縁膜の上に、転送ゲート電極を形成し、前記周辺回路部に形成された前記ゲート絶縁膜の上に、周辺ゲート電極を形成する工程(c)と、
    前記ゲート絶縁膜、転送ゲート電極及び周辺ゲート電極を覆うように第1の酸化膜を形成する工程(d)と、
    前記周辺ゲート電極の側面に前記第1の酸化膜が残存するように、前記周辺回路部の上に形成された前記第1の酸化膜を除去する工程(e)と、
    前記画素部及び周辺回路部の上において、前記第1の酸化膜、転送ゲート電極及び周辺ゲート電極を覆うように第2の酸化膜及び窒化膜を順次形成する工程(f)と、
    前記転送ゲート電極の側面に、前記第1の酸化膜、第2の酸化膜及び窒化膜が残存するように、前記画素部の上に形成された前記第1の酸化膜、第2の酸化膜及び窒化膜を除去し、前記周辺ゲート電極の側面に、前記第2の酸化膜及び窒化膜が残存するように、前記周辺回路部の上に形成された前記第2の酸化膜及び窒化膜を除去する工程(g)と、
    前記画素部の上部における前記転送ゲート電極の側面に残存している前記窒化膜の側方に、不純物を注入することによりフローティングディフュージョン部を形成し、前記周辺回路部の上部における前記周辺ゲート電極の側面に残存している前記窒化膜の側方に、不純物を注入することによりソース/ドレイン領域を形成する工程(h)とを備えていることを特徴とする固体撮像装置の製造方法。
  6. 前記工程(h)よりも後に、前記ソース/ドレイン領域の上部にシリサイド層を形成する工程(h1)をさらに備えていることを特徴とする請求項5に記載の固体撮像装置の製造方法。
  7. 前記工程(d)において形成される前記第1の酸化膜の膜厚は、10nm以上且つ30nm以下であり、
    前記工程(f)において形成される前記第2の酸化膜の膜厚は、5nm以上且つ20nm以下であり、前記窒化膜の膜厚は、30nm以上且つ100nm以下であることを特徴とする請求項5又は6に記載の固体撮像装置の製造方法。
  8. 前記工程(f)よりも後に、前記フォトダイオード部の上の前記窒化膜の膜厚を薄くする工程(f1)をさらに備えていることを特徴とする請求項5〜7のうちのいずれか1項に記載の固体撮像装置の製造方法。
  9. 前記工程(f1)において、前記窒化膜の膜厚を20nm以上且つ60nm以下にすることを特徴とする請求項8に記載の固体撮像装置の製造方法。
JP2010068032A 2010-03-24 2010-03-24 固体撮像装置及びその製造方法 Withdrawn JP2011204740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010068032A JP2011204740A (ja) 2010-03-24 2010-03-24 固体撮像装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068032A JP2011204740A (ja) 2010-03-24 2010-03-24 固体撮像装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011204740A true JP2011204740A (ja) 2011-10-13

Family

ID=44881131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068032A Withdrawn JP2011204740A (ja) 2010-03-24 2010-03-24 固体撮像装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011204740A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630713A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630713A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US11355533B2 (en) Solid-state imaging device, method of manufacturing the same, and imaging apparatus
JP5493382B2 (ja) 固体撮像装置、その製造方法および撮像装置
JP5318955B2 (ja) 空隙を有する浅型トレンチ分離構造と、これを使用するcmos画像センサと、cmos画像センサの製造方法
JP4340248B2 (ja) 半導体撮像装置を製造する方法
JP2010267993A (ja) Cmosイメージセンサ及びその製造方法
JP4075797B2 (ja) 固体撮像素子
JP5976500B2 (ja) プラズマ損傷からフォトダイオードを保護するcmosイメージセンサの製造方法
JP2005347325A (ja) 固体撮像素子及びその製造方法
JP2010212536A (ja) 固体撮像装置の製造方法
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JPWO2013088984A1 (ja) 固体撮像素子および電子機器
JP2009088447A (ja) 固体撮像素子およびその製造方法
KR20100100615A (ko) 고체 촬상 장치와 그 제조 방법, 및 촬상 장치
JP2016219792A (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
US8076207B2 (en) Gate structure and method of making the same
JP2011204740A (ja) 固体撮像装置及びその製造方法
JP2012019085A (ja) 固体撮像装置及びその製造方法
JP5240146B2 (ja) 固体撮像素子
JP5386875B2 (ja) 固体撮像装置の製造方法
JP2011176334A (ja) 画像撮像デバイス及びその製造方法
US7863077B2 (en) Image sensor and method for manufacturing the same
JP2009302103A (ja) 固体撮像装置およびその製造方法および撮像装置
JP2009231377A (ja) 固体撮像装置及びその製造方法
CN101442065A (zh) 图像传感器及其制造方法
US20090194795A1 (en) Solid state imaging device and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130315