CN101360398B - 内凹式导电柱的电路板结构及其制作方法 - Google Patents

内凹式导电柱的电路板结构及其制作方法 Download PDF

Info

Publication number
CN101360398B
CN101360398B CN2007101434370A CN200710143437A CN101360398B CN 101360398 B CN101360398 B CN 101360398B CN 2007101434370 A CN2007101434370 A CN 2007101434370A CN 200710143437 A CN200710143437 A CN 200710143437A CN 101360398 B CN101360398 B CN 101360398B
Authority
CN
China
Prior art keywords
conductive
insulating barrier
poles
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101434370A
Other languages
English (en)
Other versions
CN101360398A (zh
Inventor
李少谦
张志敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN2007101434370A priority Critical patent/CN101360398B/zh
Publication of CN101360398A publication Critical patent/CN101360398A/zh
Application granted granted Critical
Publication of CN101360398B publication Critical patent/CN101360398B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明一种内凹式导电柱的电路板结构的制作方法,其包括:首先,提供一导电层;形成多个导电柱于导电层的一表面;形成一绝缘层于形成导电柱的导电层表面上;令这些导电柱的顶端显露于绝缘层相对远离导电层的一表面;去除这些导电柱显露的顶端,以使这些导电柱的高度相对低于绝缘层高度而内凹于绝缘层中。因此,可通过绝缘层取代防焊层来确保部分的导电层不会接触到焊接材料。此外,由于导电柱内凹于绝缘层中,所以当配置焊接材料时,焊接材料与导电柱的接合可靠度能够提升。

Description

内凹式导电柱的电路板结构及其制作方法
技术领域
本发明涉及一种电路板结构及其制造方法,且特别是有关于一种内凹式导电柱的电路板结构及其制造方法。
背景技术
一般而言,现有用以承载及电性连接多个电子组件的电路板主要是由多个图案化导电层(patterned conductive layers)以及多个绝缘层(dielectric layers)交替叠合所构成。其中,这些图案化导电层是由铜箔层(copper foil)直接经过图案化制程,或由铜箔层经电镀制程增加导电层厚度再经过图案化制程所定义形成。这些绝缘层是分别配置于相邻这些图案化导电层之间,用以隔离这些图案化导电层。此外,这些相互重叠的图案化导电层之间是透过导电孔道(conductive via)而彼此电性连接。另外,电路板的表面上还可配置各种电子组件(例如主动组件或被动组件),并通过电路板内部线路来达到电性信号传递(electrical signalpropagation)的目的。
图1为现有的一种电路板的剖面示意图。请参考图1,现有电路板100的图案化导电层120配置于绝缘层110上,且图案化导电层120具有多个接垫(pad)122。图案化焊罩层(patterned solder mask layer)130配置于绝缘层110上以覆盖部分图案化导电层120。图案化焊罩层130具有多个开132,以分别暴露出这些接垫122。此外,这些焊球(solderball)140分别配置于这些接垫122上且分别电性连接至这些接垫122。
然而,在现有电路板100的制作过程中,在形成图案化焊罩层130时,这些开口132的位置可能无法分别精确对准这些接垫122而产生偏移,使得部分这些接垫122(可参考图1右边的接垫122)被图案化焊罩层130所覆盖的范围过大。此外,在影像转移时,亦有可能受到露光、曝光不足、显影能力不足或显影不全等原因造成开口132过小。因此,当这些焊球140分别形成于这些接垫122上时,部分这些焊球140(可参考图1右边的焊球140)与对应的接垫122之间的接合面积变小,进而降低部分这些焊球140与对应的接垫122之间的接合可靠度。
发明内容
本发明目的是提供一种内凹式导电柱的电路板结构及其制作方法,用以制作内凹式导电柱的电路板,以让焊接材料与导电柱的接合度更佳。
本发明提出一种制作内凹式导电柱的电路板结构的方法,其包括:首先,提供一导电层;形成多个导电柱于导电层的一表面;形成一绝缘层于形成导电柱的导电层表面上;令这些导电柱的顶端显露于绝缘层相对远离导电层的一表面;以及去除这些导电柱显露的顶端,以使这些导电柱的高度相对低于绝缘层高度而内凹于绝缘层中。
在本发明的一实施例中,形成这些导电柱的步骤包括图案化蚀刻(etching)导电层。
在本发明的一实施例中,去除这些导电柱显露的顶端的方法包括蚀刻。
在本发明的一实施例中,在去除这些导电柱显露的顶端后,还包括配置一焊接材料至内凹于绝缘层中的这些导电柱上而外凸于绝缘层。
本发明还提出一种制作内凹式导电柱的电路板结构的方法,包括:首先,提供一导电层;形成一绝缘层于导电层的一表面上;于绝缘层中形成多个孔道,其中这些孔道显露出导电层的表面;填入一导电材料于这些孔道中,以形成多个导电柱于导电层的表面上,使得这些导电柱的顶端显露于绝缘层相对远离导电层的一表面;以及去除这些导电柱显露的顶端,以使这些导电柱的高度相对低于绝缘层高度而内凹于绝缘层中。
在本发明的一实施例中,填入导电材料于这些孔道中的方法包括电镀(electroplating)、网印导电胶或导电高分子材料。
在本发明的一实施例中,导电胶包括铜胶或银胶。
在本发明的一实施例中,去除这些导电柱显露的顶端后,还包括配置一焊接材料至内凹于绝缘层中的这些导电柱上而外凸于绝缘层。
本发明再提出一种内凹式导电柱的电路板结构,包括一导电层、多个导电柱以及一图案化绝缘层。这些导电柱形成于导电层的一表面,且与导电层电性连接。图案化绝缘层覆盖于导电层的表面,其中这些导电柱的顶端显露于图案化绝缘层相对远离导电层的一表面,且这些导电柱的高度相对低于图案化绝缘层高度而内凹于图案化绝缘层中。
在本发明的一实施例中,还包括一焊接材料层,形成于这些导电柱上而外凸于图案化绝缘层。
本发明由于将绝缘层形成于导电层的外层,可取代防焊层的功用,所以可避免现有技术中防焊层需要对位接垫而造成防焊开口偏移,或者是影像转移时所造成的防焊开口过小的问题。此外,由于导电柱内凹于绝缘层中,使得焊接材料能填入绝缘层而与导电柱有效地接合,而可让焊接材料与导电柱的接合可靠度提升,也不需额外配置接垫。
为让本发明的上述特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
图1为现有的一种电路板的剖面示意图;
图2A~图2F为本发明第一实施例的制作内凹式导电柱的电路板结构的流程示意图;
图3A~图3F为本发明第二实施例的制作内凹式导电柱的电路板结构的流程示意图。
【主要组件符号说明】
100:电路板
110:绝缘层
120:图案化导电层
122:接垫
130:图案化焊罩层
132:开口
140:焊球
200、300:内凹式导电柱的电路板结构
210:导电层
210a:图案化导电层
212、232:表面
220:导电柱
222:顶端
230:绝缘层
240:焊接材料层
310:导电层
310a:图案化导电层
312:表面
320:绝缘层
322:孔道
322a:开口
324:表面
330:导电柱
332:顶端
340:焊接材料层
h1、h2、h3、h4:高度
具体实施方式
第一实施例
图2A~图2F为本发明第一实施例的制作内凹式导电柱的电路板结构的流程示意图。请参考图2A,首先提供一导电层210,此导电层210例如为一金属层,其材质可为铜。接着,请参考图2B,对导电层210进行图案化蚀刻,以让导电层的表面212形成多个导电柱220。在另一未绘示的实施例中,导电柱220亦可以焊线机直接打成凸块或其它适当的方式形成于导电层210的表面212。
再来,请参考图2C,在导电层210形成导电柱220的表面212形成一绝缘层230。形成绝缘层230于导电层210上的方式包括将一介电材料与导电层210彼此压合,或者通过印刷介电材料的方式将绝缘层230形成于导电层210上。然后,请参考图2D,令这些导电柱220的顶端222显露于绝缘层230相对远离导电层210的一表面232。例如在介电材料未固化前将导电层210与介电材料压合直到这些导电柱220的顶端222显露于介电材料为止,亦可在介电材料固化之后再进行研磨的制程来让这些导电柱220的顶端222显露于介电材料为止。
接着,请参考图2E,可通过蚀刻等方法移除这些导电柱220的顶端222,使得导电柱220的高度h1相对低于绝缘层230的高度h2。此外,在本实施例中,蚀刻导电柱220的制程进行时,可同时对导电层210进行图案化蚀刻,以形成图案化导电层210a,而减少制程的步骤。然后,请参考图2F,在本实施例中,进行完移除导电柱220的顶端222后,还可通过电镀或印刷等方式配置一焊接材料于内凹于绝缘层230中的这些导电柱220上,以形成一焊接材料层240。
也就是说,在经过前述的制作方法后,能够制作出一内凹式导电柱的电路板结构200。更进一步来说,内凹式导电柱的电路板结构200包括一导电层210(图案化导电层210a)、多个导电柱220以及一图案化绝缘层230。
如图2E所示,这些导电柱220形成于导电层210的一表面212,且与导电层210电性连接。图案化绝缘层230覆盖于表面212,其中这些导电柱220的顶端222显露于图案化绝缘层230相对远离导电层210的一表面232,且这些导电柱220的高度相对低于图案化绝缘层230而内凹于图案化绝缘层230中。此外,在图2F中,内凹式导电柱的电路板结构200还包括一焊接材料层240,其形成于这些导电柱220上而外凸于图案化绝缘层230。另外,导电层210可与导电柱220的材质相同,其材质包括铜、铝或其合金。
在此必须说明的是,内凹式导电柱的电路板结构200可应用于不同形式的芯片封装结构,其外型可依照设计者的需求而有所改变。此外,内凹式导电柱的电路板结构200还可包括彼此交叠配置的多个导电层220与多个图案化绝缘层230。因此,本实施例只是用以举例而非限定本发明。另外,内凹式导电柱的电路板结构200亦不限于由本实施例的制作方法制作。
第二实施例
图3A~图3F为本发明第二实施例的制作内凹式导电柱的电路板结构的流程示意图。本实施例与前一实施例相类似,其不同处在于:前一实施例在形成导电柱220之后,再形成绝缘层230;本实施例则是在形成绝缘层320之后,再形成导电柱330。详细流程请参照以下说明,其相似处将不再赘述。
请参考图3A,首先形成一导电层310,其具有至少一表面312。接着,请参考图3B,通过压合或印刷等方式在导电层310形成导电柱330的表面312形成一绝缘层320。再来,请参考图3C,对绝缘层320进行激光钻孔或是微影等方式,以在绝缘层320中形成多个孔道322,而显露出导电层310的部分表面312。
然后,请参考图3D,例如通过印刷填塞、电镀、溅镀或气相沉积的方式,将一导电材料填入这些孔道322之中,以在导电层310的表面形成多个导电柱330,其中这些导电柱330的顶端会分别自这些孔道322显露出来。在本实施例中,导电材料包括铜、铜胶、银胶或导电高分子材料。再来,请参考图3E,例如用蚀刻的方法去除这些导电柱330显露出来的顶端332,以让这些导电柱330的高度h3相对低于绝缘层的高度h4。在蚀刻导电柱330的顶端332时,亦可同时形成图案化导电层310a。再接着,请参考图3F,在这些导电柱330的表面形成一焊接材料层340。
附带一提的是,在另一实施例中,通过电镀等方式填入导电材料于孔道322的中时,在绝缘层320的表面324(如图3D所示)亦会电镀上一层金属。接下来,可通过研磨或蚀刻的方式来让绝缘层320的表面324显露出来。此外,在又一实施例中,将导电材料填入这些孔道322之中时,可通过配置一防镀层于孔道322的开口322a(如图3C所示)来控制所形成的导电柱330的高度h3(如图3E所示),使得导电柱330的高度h3相对低于绝缘层的高度h4(如图3E所示),便可省掉去除这些导电柱330的顶端332的步骤。
经由前述的制作之后,可制作出一内凹式导电柱的电路板结构300(请参考图3F),其结构上类似于前一实施例的内凹式导电柱的电路板结构200(请参考图2F)。简单来说,内凹式导电柱的电路板结构300包括一导电层310(图案化导电层310a)、多个导电柱330以及一图案化绝缘层320,其中,这些导电柱330内凹于图案化绝缘层320中。此外,在图3F中,内凹式导电柱的电路板结构300更可包括一焊接材料层340。
综上所述,本发明由于将绝缘层形成于导电层的外层,可取代防焊层来确保部分的导电层不会接触到焊接材料。因此,可避免现有中防焊层需要对位接垫而造成防焊开口偏移,或者是影像转移时所造成的防焊开口过小的问题。此外,由于导电柱内凹于绝缘层中,使得焊接材料能填入绝缘层,使得结构上的强度较佳,以让焊接材料与导电柱有效地接合。因此,焊接材料与导电柱的接合可靠度提升,也不需额外配置接垫。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何所属技术领域中具有通常知识者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (11)

1.一种制作内凹式导电柱的电路板结构的方法,其特征在于包括:
提供一导电层;
形成多个导电柱于该导电层的一表面;
形成一绝缘层于该导电层的该表面上;
令这些导电柱的顶端显露于该绝缘层相对远离该导电层的一表面;以及
去除这些导电柱显露的该顶端,以使这些导电柱的高度相对低于该绝缘层而内凹于该绝缘层中。
2.如权利要求1所述的制作内凹式导电柱的电路板结构的方法,其特征在于,所述形成这些导电柱的步骤包括:
图案化蚀刻该导电层。
3.如权利要求1所述的制作内凹式导电柱的电路板结构的方法,其特征在于,去除这些导电柱显露的该顶端的方法包括研磨或蚀刻。
4.如权利要求1所述的制作无焊垫式电路板结构的方法,其特征在于,在去除这些导电柱显露的该顶端后,还包括:
配置一焊接材料至内凹于该绝缘层中的这些导电柱上而外凸于该绝缘层。
5.一种制作内凹式导电柱的电路板结构的方法,其特征在于包括:
提供一导电层;
形成一绝缘层于该导电层的一表面上;
于该绝缘层中形成多个孔道,其中这些孔道显露出该导电层的该表面;
填入一导电材料于这些孔道中,以形成多个导电柱于该导电层的该表面上,使得这些导电柱的顶端显露于该绝缘层相对远离该导电层的一表面;以及
去除这些导电柱显露的该顶端,以使这些导电柱的高度相对低于该绝缘层而内凹于该绝缘层中。
6.如权利要求5所述的制作内凹式导电柱的电路板结构的方法,其特征在于,填入该导电材料于这些孔道中的方法包括印刷填塞、电镀、溅镀或气相沉积的方式。
7.如权利要求5或6所述的制作内凹式导电柱的电路板结构的方法,其特征在于,填入这些孔道中的导电材料包括铜或导电高分子材料。
8.如权利要求5或6所述的制作内凹式导电柱的电路板结构的方法,其特征在于,填入这些孔道中的导电材料包括铜胶或银胶。
9.如权利要求5所述的制作无焊垫式电路板结构的方法,其特征在于,在去除这些导电柱显露的该顶端后,还包括:
配置一焊接材料至内凹于该绝缘层中的这些导电柱上而外凸于该绝缘层。
10.一种内凹式导电柱的电路板结构,其特征在于包括:
一导电层;
多个导电柱,形成于该导电层的一表面,且与该导电层电性连接;以及
一图案化绝缘层,覆盖于该导电层的该表面,其中这些导电柱的顶端显露于该绝缘层相对远离该导电层的一表面,且这些导电柱的高度相对低于该绝缘层而内凹于该绝缘层中。
11.如权利要求10所述的无焊垫式电路板结构,其特征在于,还包括一焊接材料层,形成于这些导电柱上而外凸于该绝缘层。
CN2007101434370A 2007-07-31 2007-07-31 内凹式导电柱的电路板结构及其制作方法 Expired - Fee Related CN101360398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101434370A CN101360398B (zh) 2007-07-31 2007-07-31 内凹式导电柱的电路板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101434370A CN101360398B (zh) 2007-07-31 2007-07-31 内凹式导电柱的电路板结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101360398A CN101360398A (zh) 2009-02-04
CN101360398B true CN101360398B (zh) 2010-06-02

Family

ID=40332709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101434370A Expired - Fee Related CN101360398B (zh) 2007-07-31 2007-07-31 内凹式导电柱的电路板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101360398B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
CN105451473A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 多层软性电路板及其制作方法
CN105636365B (zh) * 2014-10-27 2018-03-13 健鼎(无锡)电子有限公司 转接板的制作方法
CN114205989A (zh) * 2020-09-17 2022-03-18 欣兴电子股份有限公司 电路板及其制造方法
TWI736421B (zh) 2020-09-17 2021-08-11 欣興電子股份有限公司 電路板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674017B1 (en) * 1998-12-24 2004-01-06 Ngk Spark Plug Co., Ltd. Multilayer-wiring substrate and method for fabricating same

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开平8-236240A 1996.09.13
JP特开平9-260793A 1997.10.03
全文.

Also Published As

Publication number Publication date
CN101360398A (zh) 2009-02-04

Similar Documents

Publication Publication Date Title
US9980380B2 (en) Printed circuit board consisting of at least two printed circuit board regions
KR101455234B1 (ko) 회로 보드 구조체 제조 방법 및 회로 보드 구조체
CN1882224B (zh) 配线基板及其制造方法
CN102111968B (zh) 多层布线基板的制造方法及多层布线基板
JP5010737B2 (ja) プリント配線板
CN102612265B (zh) 内置元件电路板、内置元件电路板的制造方法
CN103458628B (zh) 多层电路板及其制作方法
CN103687339B (zh) 电路板及其制作方法
KR100836653B1 (ko) 회로기판 및 그 제조방법
CN101436578A (zh) 配线基板和制造配线基板的方法
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
CN101360398B (zh) 内凹式导电柱的电路板结构及其制作方法
US20100101083A1 (en) Method for fabricating circuit board structure with concave conductive cylinders
US6548766B2 (en) Printed wiring board for attachment to a socket connector, having recesses and conductive tabs
CN103906370B (zh) 芯片封装结构、具有内埋元件的电路板及其制作方法
CN105282969A (zh) 印刷电路板及其制造方法
CN105592639A (zh) 电路板及其制作方法
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN103781292A (zh) 电路板及其制作方法
TWI462660B (zh) 電路板及其製作方法
JP2007220873A (ja) 半導体装置及びその製造方法
CN101990791B (zh) 印刷电路板及其制造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2005277387A (ja) 多層フレキシブル回路基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

CF01 Termination of patent right due to non-payment of annual fee