CN114205989A - 电路板及其制造方法 - Google Patents
电路板及其制造方法 Download PDFInfo
- Publication number
- CN114205989A CN114205989A CN202010979240.6A CN202010979240A CN114205989A CN 114205989 A CN114205989 A CN 114205989A CN 202010979240 A CN202010979240 A CN 202010979240A CN 114205989 A CN114205989 A CN 114205989A
- Authority
- CN
- China
- Prior art keywords
- conductive
- layer
- circuit board
- conductive layer
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 26
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000000853 adhesive Substances 0.000 claims abstract description 26
- 230000001070 adhesive effect Effects 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 171
- 239000012790 adhesive layer Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 12
- 239000002923 metal particle Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 1
- 239000007791 liquid phase Substances 0.000 description 9
- 230000001052 transient effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本揭示内容的一些实施方式提供一种电路板以及制造电路板的方法,包含以下步骤。提供第一导电层;提供粘着材料以及至少一个导电块,其中粘着材料具有导电性;使用粘着材料将至少一个导电块粘合于第一导电层的一表面上;提供绝缘层;设置绝缘层于第一导电层的表面上以及至少一个导电块上;以及设置第二导电层于绝缘层上。本揭示内容提供的电路板,为内部导电块的厚度以及线路图案的设计提供更大的弹性。
Description
技术领域
本揭示内容涉及电路板及其制造方法。具体来说,本揭示内容涉及内埋导电块的电路板及其制造方法。
背景技术
现行制造内埋导电块(局部增厚)的电路板的方法,主要是通过两种方式,一种为电镀导电层,第二种则是先在基板的绝缘层中形成通孔,将导电材料填充于通孔中,接着在绝缘层以及填充于通孔的导电材料的上表面以及下表面,形成导电层。
然而,第一种方法中的电镀的厚度存在着限制,例如无法形成厚度大于200微米的导电块结构。第二种方法,则会受限于现有习知的基板厚度,导致导电块的厚度受到限制。因此,现行内埋导电块的方法中,导电块增厚的幅度存在着限制。
另一方面,在第二种方式中,若需进一步将导电层图案化形成线路,图案化区域还需避开填充导电材料的部分,限制了线路图案的设计弹性。
因此,如何使内埋于电路板的导电块具有厚度调整的弹性,以及提升导电层图案化区域的弹性,是亟欲解决的问题。
发明内容
本揭示内容中的一态样是一种电路板,包含:第一导电层、至少一个粘着层、至少一个导电块、绝缘层以及第二导电层。至少一个粘着层,设置于第一导电层的表面上,并且至少一个粘着层具有导电性。至少一个导电块,包含顶表面以及相对于顶表面的底表面,其中底表面接触至少一个粘着层,并经由至少一个粘着层粘合于第一导电层上。绝缘层,覆盖第一导电层的表面上以及至少一个导电块上。第二导电层,设置于绝缘层上。
在一些实施方式中,第一导电层的厚度,相对于第一导电层、至少一个粘着层以及至少一个导电块的厚度的比例大于1:15。
在一些实施方式中,第一导电层、至少一个粘着层以及至少一个导电块的厚度总和为20微米至3毫米。
在一些实施方式中,第一导电层的厚度大于3微米。
在一些实施方式中,至少一个粘着层的厚度小于5微米。
在一些实施方式中,至少一个粘着层接触至少一个导电块的底表面的表面积,不超过至少一个导电块的底表面的表面积。
在一些实施方式中,更包含多个导电块,其中多个导电块的大小不同、形状不同或大小以及形状均不同。
在一些实施方式中,更包含至少一个导电柱,至少一个导电柱穿设于第二导电层以及绝缘层,并延伸至至少一个导电块的顶表面上。
在一些实施方式中,至少一个导电柱的顶部与第二导电层共平面。
在一些实施方式中,至少一个导电柱为导电柱,并且该至少一个导电块为导电块,导电柱位于导电块上。
在一些实施方式中,至少一个导电柱为多个导电柱,并且至少一个导电块为导电块,多个导电柱位于导电块上。
在一些实施方式中,第一导电层为图案化第一导电层、第二导电层为图案化第二导电层或其组合。
在一些实施方式中,至少一个粘着层的材料包含金属粒子。
本揭示内容中的一态样是一种制造电路板的方法,包含:提供第一导电层;提供粘着材料以及至少一个导电块,其中粘着材料具有导电性;使用粘着材料将至少一个导电块粘合于第一导电层的表面上;提供绝缘层;设置绝缘层于第一导电层的表面上以及至少一个导电块上;以及设置第二导电层于绝缘层上。
在一些实施方式中,使用粘着材料将至少一个导电块粘合于第一导电层的表面上的步骤,包含加热粘着材料,使粘着材料呈流动态后,使用粘着材料将至少一个导电块粘合于第一导电层的表面上。
在一些实施方式中,设置绝缘层于第一导电层的表面上以及至少一个导电块上的步骤,包含:移除一部分的绝缘层,形成向上凹陷的至少一个凹槽,覆盖并且容置至少一个导电块于至少一个凹槽中;以及压合绝缘层、至少一个导电块以及第一导电层。
在一些实施方式中,更包含形成至少一个导电柱,至少一个导电柱穿设于第二导电层以及绝缘层,并延伸至至少一个导电块的顶表面上。
在一些实施方式中,形成至少一个导电柱的步骤,包含:移除部分的绝缘层以及部分的第二导电层,暴露出至少一个导电块的顶表面,形成至少一个盲孔;以及,将导电材料填满至少一个盲孔,使导电材料接触第二导电层,以形成至少一个导电柱。
在一些实施方式中,设置第二导电层于绝缘层上的步骤后,包含图案化第一导电层以及第二导电层。
应当理解,前述的一般性描述和下文的详细描述都是示例,并且旨在提供对所要求保护的本揭示内容的进一步解释。
附图说明
通过阅读以下参考附图对实施方式的详细描述,可以更完整地理解本揭示内容。
图1A至图1G示例性地描述根据本揭示内容的一些实施方式中制造电路板的流程。
图2A至图2B示例性地描述根据本揭示内容的一些实施方式中制造包含导电柱的电路板的流程。
图3A至图3B示例性地描述根据本揭示内容的另一些实施方式中制造包含导电柱的电路板的流程。
图4示例性地描述根据本揭示内容的一些实施方式中制造包含线路的电路板的流程。
图5示例性地描述根据本揭示内容的一些实施方式中制造包含线路以及导电柱的电路板的流程。
【主要元件符号说明】
100:电路板 110:导电层
111:第一导电层 1111:表面
112:第二导电层 113:图案化第一导电层
114:图案化第二导电层 120:粘着层
130:导电块 131:第一导电块
132:第二导电块 133:第三导电块
134:顶表面 135:顶表面
140:绝缘层 150:导电柱
A:凹槽 B:盲孔
具体实施方式
可以理解的是,下述内容提供的不同实施方式或实施例可实施本揭露的标的不同特征。特定构件与排列的实施例是用以简化本揭露而非局限本揭露。当然,这些仅是实施例,并且不旨在限制。举例来说,以下所述的第一特征形成于第二特征上的叙述包含两者直接接触,或两者之间隔有其他额外特征而非直接接触。此外,本揭露在多个实施例中可重复参考数字及/或符号。这样的重复是为了简化和清楚,而并不代表所讨论的各实施例及/或配置之间的关系。
本说明书中所用的术语一般在本领域以及所使用的上下文中具有通常性的意义。本说明书中所使用的实施例,包括本文中所讨论的任何术语的例子仅是说明性的,而不限制本揭示内容或任何示例性术语的范围和意义。同样地,本揭示内容不限于本说明书中所提供的一些实施方式。
将理解的是,尽管本文可以使用术语第一、第二等来描述各种元件,但是这些元件不应受到这些术语的限制。这些术语用于区分一个元件和另一个元件。举例来说,在不脱离本实施方式的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
在本文中,术语“和/或”包含一个或多个相关联的所列项目的任何和所有组合。
在本文中,术语「包含」、「包括」、「具有」等应理解为开放式,即,意指包括但不限于。
图1A至图1G示例性地描根据本揭示内容的一些实施方式中制造电路板的流程。
首先,请见图1A。提供第一导电层111。在一些实施方式中,第一导电层111为金属,例如铜(铜箔),但不以此为限。在一些实施方式中,第一导电层的厚度大于3微米,例如3微米至10微米(3微米、4微米、5微米、6微米、7微米、8微米、9微米、或10微米),但不限于此。
接着,请见图1B以及图1C。涂布具有导电性的粘着材料于第一导电层111的表面1111,作为粘着层120,将导电块130粘合于第一导电层111的表面1111。在一些实施方式中,也可先将粘着材料涂布于导电块130的底表面,将导电块130粘合于第一导电层111的表面1111。
在一些实施方式中,粘着层120接触导电块130的底表面的表面积,不超过导电块130的底表面的表面积,也就是,粘着层120不会超出导电块130的底表面。在一些实施方式中,粘着材料包含具有导电物质的导电膏,例如暂态液相烧结(Transient Liquid PhaseSintering;TLPS)粘着材料。暂态液相烧结粘着材料包含金属粒子的组合(例如铜与锡)以及溶剂,原理是借由加热能于粘着界面产生液相的金属粒子的组合,形成界面液相流动态后,随着反应扩散进行,液相的熔点逐渐上升,借此使得粘着层120的熔点超过粘着温度,固化为粘着层120,并达到粘着第一导电层111的效果。暂态液相烧结粘着材料形成的粘着层120,不仅具有高度可靠性,并且具有低电阻(优良导电性,电阻率可小于1x10-6Ω·m)以及高导热(导热率大于20W/mk)效果,可导通导电块130以及第一导电层111,并协助导电块130的散热。在一实施方式中,加热暂态液相烧结粘着材料至高于150℃,并低于第一导电层111以及导电块130的熔点(例如160℃、170℃、180℃、190℃、或200℃,但不限于此),可以使得暂态液相烧结粘着材料呈液相流动态。在一实施方式中,粘着层120,厚度小于5微米,例如0.01微米至5微米,例如1微米、2微米、3微米、4微米、或前述任意区间的数值,但不限于此。
在一些实施方式中,不限制导电块130大小以及形状。在一实施方式中,导电块130的大小或形状可以相同;在另一实施方式中,导电块130的大小或形状不同(例如图1C的第一导电块131、第二导电块132以及第三导电块133)。在一实施方式中,导电块130可以是长条状延伸式结构,例如导电垫或线路。
在一些实施方式中,第一导电层111、粘着层120以及导电块130的厚度总和可以为20微米至3毫米,例如20微米、40微米、60微米、80微米、100微米、200微米、400微米、600微米、800微米、1毫米、2毫米、3毫米、或前述区间中的任一数值,但不限于此。值得说明的是,通过粘着层120的使用,以及先将导电块130粘着第一导电层111,再接合其他元件的方式,使得导电块130不受到常规电路板厚度的限制,为内埋导电块130的电路板的结构,提供了更为弹性的应用。举例而言,在一些实施方式中,可以使用较厚的导电块130,使得第一导电层111的厚度,相对于第一导电层111、粘着层120以及导电块130的厚度的比例大于1:15,例如1:15至1:30(举例而言1:16、1:17、1:18、1:19、1:20、1:21、1:22、1:23、1:24、1:25、1:26、1:27、1:28、1:29、1:30、或前述任意区间中的比例),但不限于此。
接着,请见图1D至图1G。图1D,提供绝缘层140。图1E,移除一部分的绝缘层140,在绝缘层140的表面形成向上凹陷、可容置导电块130的凹槽A。图1F以及图1G,将绝缘层140设置于第一导电层111的表面1111上以及导电块130上,使得导电块130容置于凹槽A中;同时,提供第二导电层112,并将第二导电层112设置于绝缘层140上,获得电路板100。
在一些实施方式中,第二导电层112的材料以及厚度可以与第一导电层111相同或类似。
在另一些实施方式中,设置绝缘层140于第一导电层111的表面1111上以及导电块130上的步骤,也可以先在第一绝缘层上形成可容置导电块130的凹槽A,再将包含凹槽A的第一绝缘层覆盖于导电块130以及第一导电层111上,使得凹槽A容置导电块130。再根据所需的绝缘层140厚度将未经凹槽形成处理的一或多层第二绝缘层设置于包含凹槽A的第一绝缘层上。最后,将第二导电层112设置于第二绝缘层或最上层的第二绝缘层之上,获得电路板100。在一些实施方式中,设置绝缘层140于第一导电层111的表面1111上以及导电块130上以及将第二导电层112设置于绝缘层140上的步骤,包含使用热压合的方式,同时压合第一导电层111、绝缘层140、导电块130以及第二导电层112,获得电路板100,其中第一导电层111、导电块130、粘着层120以及第二导电层112均具有导电性,彼此电性连通,可构成导电结构。
请见图2A至图2B,示例性地描述根据本揭示内容的一些实施方式中制造包含导电柱150的电路板的流程。
首先,请见图2A,移除一部分的绝缘层140以及一部分的第二导电层112,暴露出导电块130的顶表面134,形成盲孔B。接着,请再见图2B,将导电材料填满盲孔B,形成导电柱150。即,导电柱150穿设于第二导电层112以及绝缘层140,并延伸至导电块130的顶表面134上。在一些实施方式中,部分的导电块130(例如第三导电块133)的顶表面135上可以不设置导电柱150。
在一些实施方式中,导电材料可以与导电层110的材料相同,例如铜。在一些实施方式中,可以利用雷射或是选择性蚀刻形成盲孔B,再将第二导电层112做为电镀种子层,填满导电材料于盲孔B中,形成导电柱150。在一些实施方式中,导电柱150的顶部与第二导电层112共平面。
导电柱150用于协助导电块130的散热,本领域的技术人员可以依散热需求度、成本、后续制程等考量,选择性的形成一或多个导电柱150于导电块130上。
在一些实施方式中,请见图3A至图3B,示例性地描述根据本揭示内容的另一些实施方式中制造包含导电柱150的电路板100的流程,其中除了一个导电柱150形成于一个导电块130外,还包含多个导电柱150形成于一个导电块130的态样,目前在于可针对使用时易发热的导电块130,加大散热面积。图3A例示分别形成一个盲孔B于第一导电块131上,以及两个盲孔B于第二导电块132上。图3B则例示填满导电材料于盲孔B中,形成导电柱150。在一些实施方式中,图3A以及图3B可以类似于图2A以及图2B所述的方法,形成盲孔B以及导电柱150。
即,本揭示内容中的电路板100,可以包含导电柱150于导电块130上、多个导电柱150于导电块130上、导电块130上不设置导电柱150、或是同时存在以上设置方式的态样。
在一些实施方式中,请见图4,可以经由微影技术以及蚀刻,对于第一导电层111、第二导电层112或两者进行图案化,形成图案化第一导电层113、图案化第二导电层114或图案化第一导电层113以及图案化第二导电层114,作为线路之用。
例如,可以在包含导电块130的电路板100中进一步图案化第一导电层111以及第二导电层112,形成图案化第一导电层113以及图案化第二导电层114。又或请见图5,可以在包含导电块130以及导电柱150的电路板100中进一步图案化第一导电层111以及第二导电层112。值得强调的是,由于本揭示内容的一些实施方式中,导电块130并不会贯通绝缘层140以及第二导电层112,并且部分导电块130上不具有导电柱150(例如第三导电块133)。因此,在图案化第二导电层112时,不会受限于导电块130的位置。
本揭示内容的一些实施方式所揭示的电路板以及制造电路板的方法,利用可导电的粘着材料,粘合导电层以及导电块,相较于现有习知应用电镀,形成导电块于导电层,或是将导电材料填充于基板中绝缘层的通孔的方式,本揭示内容的导电块的厚度可以不受基板或是电镀的限制,有着更好的弹性,并且免于导电层的图案化位置须避开导电块位置的限制,为线路图案提供更多样的设计变化。
尽管本揭示内容已根据某些实施方式具体描述细节,其他实施方式也是可行的。因此,所附权利要求的精神和范围不应限于本文所记载的实施方式。
Claims (19)
1.一种电路板,其特征在于,包含:
第一导电层;
至少一个粘着层,设置于该第一导电层的表面上,并且该至少一个粘着层具有导电性;
至少一个导电块,包含顶表面以及相对于该顶表面的底表面,其中该底表面接触该至少一个粘着层,并经由该至少一个粘着层粘合于该第一导电层上;
绝缘层,覆盖该第一导电层的该表面上以及该至少一个导电块上;以及
第二导电层,设置于该绝缘层上。
2.根据权利要求1所述的电路板,其特征在于,其中该第一导电层的厚度,相对于该第一导电层、该至少一个粘着层以及该至少一个导电块的厚度的比例大于1:15。
3.根据权利要求1所述的电路板,其特征在于,其中该第一导电层、该至少一个粘着层以及该至少一个导电块的厚度总和为20微米至3毫米。
4.根据权利要求1所述的电路板,其特征在于,其中该第一导电层的厚度大于3微米。
5.根据权利要求1所述的电路板,其特征在于,其中该至少一个粘着层的厚度小于5微米。
6.根据权利要求1所述的电路板,其特征在于,其中该至少一个粘着层接触该至少一个导电块的该底表面的表面积,不超过该至少一个导电块的该底表面的表面积。
7.根据权利要求1所述的电路板,其特征在于,更包含多个导电块,其中该多个导电块的大小不同、形状不同或大小以及形状均不同。
8.根据权利要求1所述的电路板,其特征在于,更包含至少一个导电柱,该至少一个导电柱穿设于该第二导电层以及该绝缘层,并延伸至该至少一个导电块的该顶表面上。
9.根据权利要求8所述的电路板,其特征在于,其中该至少一个导电柱的顶部与该第二导电层共平面。
10.根据权利要求8所述的电路板,其特征在于,其中该至少一个导电柱为导电柱,并且该至少一个导电块为导电块,该导电柱位于该导电块上。
11.根据权利要求8所述的电路板,其特征在于,其中该至少一个导电柱为多个导电柱,并且该至少一个导电块为导电块,该多个导电柱位于该导电块上。
12.根据权利要求1所述的电路板,其特征在于,其中该第一导电层为图案化第一导电层、该第二导电层为图案化第二导电层或其组合。
13.根据权利要求1所述的电路板,其特征在于,其中该至少一个粘着层的材料包含金属粒子。
14.一种制造电路板的方法,其特征在于,包含:
提供第一导电层;
提供粘着材料以及至少一个导电块,其中该粘着材料具有导电性;
使用该粘着材料将该至少一个导电块粘合于该第一导电层的表面上;
提供绝缘层;
设置该绝缘层于该第一导电层的该表面上以及该至少一个导电块上;以及
设置第二导电层于该绝缘层上。
15.根据权利要求14所述的方法,其特征在于,其中使用该粘着材料将该至少一个导电块粘合于该第一导电层的该表面上的步骤,包含加热该粘着材料,使该粘着材料呈流动态后,使用该粘着材料将该至少一个导电块粘合于该第一导电层的该表面上。
16.根据权利要求14所述的方法,其特征在于,其中设置该绝缘层于该第一导电层的该表面上以及该至少一个导电块上的步骤,包含:
移除一部分的该绝缘层,形成向上凹陷的至少一个凹槽,覆盖并且容置该至少一个导电块于该至少一个凹槽中;以及
压合该绝缘层、该至少一个导电块以及该第一导电层。
17.根据权利要求14所述的方法,其特征在于,更包含形成至少一个导电柱,该至少一个导电柱穿设于该第二导电层以及该绝缘层,并延伸至该至少一个导电块的顶表面上。
18.根据权利要求17所述的方法,其特征在于,其中形成该至少一个导电柱的步骤,包含:
移除一部分的该绝缘层以及一部分的该第二导电层,暴露出该至少一个导电块的顶表面,形成至少一个盲孔;以及
将导电材料填满该至少一个盲孔,使该导电材料接触该第二导电层,以形成该至少一个导电柱。
19.根据权利要求14所述的方法,其特征在于,其中设置该第二导电层于该绝缘层上的步骤后,包含图案化该第一导电层以及该第二导电层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010979240.6A CN114205989A (zh) | 2020-09-17 | 2020-09-17 | 电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010979240.6A CN114205989A (zh) | 2020-09-17 | 2020-09-17 | 电路板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114205989A true CN114205989A (zh) | 2022-03-18 |
Family
ID=80644689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010979240.6A Pending CN114205989A (zh) | 2020-09-17 | 2020-09-17 | 电路板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114205989A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713687B2 (en) * | 2000-12-26 | 2004-03-30 | Denso Corporation | Printed wiring board and method for manufacturing printed wiring board |
CN101083238A (zh) * | 2007-02-01 | 2007-12-05 | 上海交通大学 | 带有弹性导电凸块的微电子元件及其制造方法 |
CN101360398A (zh) * | 2007-07-31 | 2009-02-04 | 欣兴电子股份有限公司 | 内凹式导电柱的电路板结构及其制作方法 |
CN104703384A (zh) * | 2013-12-10 | 2015-06-10 | 旭德科技股份有限公司 | 线路板及其制作方法 |
US20170092631A1 (en) * | 2015-09-29 | 2017-03-30 | Infineon Technologies Austria Ag | Interconnection Structure, LED Module and Method |
KR20190092085A (ko) * | 2018-01-30 | 2019-08-07 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
-
2020
- 2020-09-17 CN CN202010979240.6A patent/CN114205989A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6713687B2 (en) * | 2000-12-26 | 2004-03-30 | Denso Corporation | Printed wiring board and method for manufacturing printed wiring board |
CN101083238A (zh) * | 2007-02-01 | 2007-12-05 | 上海交通大学 | 带有弹性导电凸块的微电子元件及其制造方法 |
CN101360398A (zh) * | 2007-07-31 | 2009-02-04 | 欣兴电子股份有限公司 | 内凹式导电柱的电路板结构及其制作方法 |
CN104703384A (zh) * | 2013-12-10 | 2015-06-10 | 旭德科技股份有限公司 | 线路板及其制作方法 |
US20170092631A1 (en) * | 2015-09-29 | 2017-03-30 | Infineon Technologies Austria Ag | Interconnection Structure, LED Module and Method |
KR20190092085A (ko) * | 2018-01-30 | 2019-08-07 | 삼성전자주식회사 | 전자파 차폐구조 및 그 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084509B2 (ja) | 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法 | |
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
JP2011501410A (ja) | 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ | |
US8178957B2 (en) | Electronic component device, and method of manufacturing the same | |
CN104051377A (zh) | 功率覆盖结构及其制作方法 | |
CN108076584B (zh) | 柔性电路板、电路板元件及柔性电路板的制作方法 | |
EP3584833B1 (en) | Power module with improved alignment | |
JP5110163B2 (ja) | 部品内蔵モジュールの製造方法 | |
US20220210916A1 (en) | Substrate structure and manufacturing method thereof, electronic device | |
JP5436837B2 (ja) | 半導体装置内蔵基板の製造方法 | |
CN107770946A (zh) | 印刷布线板及其制造方法 | |
JP2011222554A (ja) | 半導体チップ内蔵配線基板 | |
JP5200870B2 (ja) | 部品内蔵モジュールの製造方法 | |
CN114205989A (zh) | 电路板及其制造方法 | |
TWI736421B (zh) | 電路板及其製造方法 | |
JP4443349B2 (ja) | 多層配線基板の製造方法 | |
CN102117801B (zh) | 高功率型发光二极管模块结构制作方法 | |
CN1312763C (zh) | 芯片埋入式半导体元件封装结构 | |
JP2008198916A (ja) | 半導体装置及びその製造方法 | |
JP7119583B2 (ja) | プリント配線板およびその製造方法 | |
JP5836751B2 (ja) | 薄膜配線基板 | |
JP2006049536A (ja) | 多層回路基板 | |
JP5593625B2 (ja) | 多層配線基板の製造方法 | |
CN107305849A (zh) | 封装结构及其制作方法 | |
JP4720767B2 (ja) | フレキシブル基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |