CN101354755A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101354755A
CN101354755A CNA2008101334771A CN200810133477A CN101354755A CN 101354755 A CN101354755 A CN 101354755A CN A2008101334771 A CNA2008101334771 A CN A2008101334771A CN 200810133477 A CN200810133477 A CN 200810133477A CN 101354755 A CN101354755 A CN 101354755A
Authority
CN
China
Prior art keywords
antenna
film
semiconductor devices
integrated circuit
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101334771A
Other languages
English (en)
Other versions
CN101354755B (zh
Inventor
山崎舜平
小山润
加藤清
高缘贵章
八洼裕人
柳泽真
大谷久
杉山荣二
堀越望
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101354755A publication Critical patent/CN101354755A/zh
Application granted granted Critical
Publication of CN101354755B publication Critical patent/CN101354755B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/24—Supports; Mounting means by structural association with other equipment or articles with receiving set
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07794—Antenna details the record carrier comprising a booster or auxiliary antenna in addition to the antenna connected directly to the integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

一种能够进行无线通信的半导体器件，其具有在对外力、尤其是压紧力的抵抗力方面的高可靠性，并且能在不妨碍电波接收的情况下防止集成电路中的静电放电。该半导体器件包括连接到集成电路的芯片上天线和在无接触的情况下将包括在接收的电波中的信号或功率发送到芯片上天线的增益天线。在该半导体器件中，集成电路和芯片上天线插在通过用树脂填充纤维体形成的一对结构体之间。结构体中的一个设置在芯片上天线与增益天线之间。具有约为106～1014Ω/cm2的表面电阻值的导电膜在每个结构体的至少一个表面上形成。

Description

半导体器件及其制造方法
技术领域
[0001]
本发明涉及能够进行无线通信的半导体器件及其制造方法。
背景技术
[0002]
用于通过无线发送和接收信号(RFID：射频识别)识别个体对象的技术已经在各种领域中得到实际应用，而且作为新的信息通信模式这种技术的市场有望进一步扩张。RF标签也称为ID芯片、无线标签、或IC标签，且典型包括天线和用半导体衬底形成的集成电路(IC芯片)。在RFID中，信号通常在也称为阅读器或读写器的询问器与RF标签之间无线发送和接收。RF标签常常采用卡、或比卡小的芯片的形式。但是，它们可以根据预期的用途采用各种形式。
[0003]
更进一步地，RF标签本身具有挠性时，RF标签可以附着于具有挠性的材料(挠性材料)，例如纸或塑料。使用挠性衬底的RF标签的结构在专利文件1(日本公开专利申请No.2005-229098)中公开。具有挠性的RF标签可以更广泛地使用，并且RF标签有望应用于更广阔的领域。
发明内容
[0004]
由于RF标签有望在多种领域中使用，在实际应用中在任何环境下都保证可靠性是重要的目标。
[0005]
一个示例是在对外力的抵抗力方面的可靠性。RF标签被分成以下类型：具有外部天线的标签，其中集成电路和天线被单独形成并连接；和具有芯片上天线的标签，其中集成电路和天线在一个衬底上形成(集成)。具有外部天线的标签的优点是对天线的尺寸或形状没有限制并且可以增大通信范围，与具有芯片上天线的标签不同。但是，在使用挠性衬底的RF标签的情形中，集成电路与天线之间的连接在有外力施加于衬底时容易被切断，而且在对外力的抵抗力方面的可靠性与具有芯片上天线的标签相比不是很充分。此外，与具有芯片上天线的标签相比，集成电路与天线之间的连接部分的初始缺陷导致成品率的下降。
[0006]
为了向RF标签添加功能，集成电路的尺寸和存储器容量不可避免地增大。但是，随着电路尺寸的增加和存储器容量的增大，集成电路占有的面积也趋于增大，并且从而减小了RF标签在对外力的抵抗力方面的可靠性。因此，出现了这样的问题，有望用于多种应用的RF标签的上述优点没有得到充分利用。更进一步地，即使集成电路占有的面积没有改变，仍然存在用于提高使用挠性衬底的标签在对从外部局部施加的压力(压紧力)的抵抗力方面的可靠性的空间。
[0007]
另外，在集成电路中，容易发生静电放电(ESD)，其中半导体元件退化或被通过充电积聚的电荷的释放损坏。特别在诸如塑料的绝缘衬底中容易发生充电。因此，不仅必须在集成电路中提供用于保证放电路径的保护电路，而且还要为支撑集成电路的衬底采取针对ESD的措施。RF标签上覆盖能防止充电的导电衬底以便防止ESD时，电波可能被阻塞，这可能影响来自询问器的信号或功率的接收。
[0008]
鉴于上述问题，本发明的目的是提供在对外力、特别是压紧力的抵抗力方面的高可靠性，和在不妨碍能够进行无线通信的半导体器件中的电波接收的情况下防止集成电路中的静电放电。
[0009]
本发明的半导体器件包括连接到集成电路的芯片上天线(第一天线)和在无接触的情况下将包含在接收的电波中的信号或功率发送到芯片上天线的增益天线(第二天线)。在本发明的半导体器件中，集成电路和芯片上天线插在通过用树脂填充纤维体形成的一对结构体之间。结构体中的一个设置在芯片上天线与增益天线之间。具有约为106～1014Ω/cm2的表面电阻值的导电抗静电膜在每个结构体的至少一个表面上形成。抗静电膜可以在与集成电路和芯片上天线相对的一侧、或不与集成电路和芯片上天线相对的一侧上形成。更进一步地，抗静电膜可以在结构体的任何一个表面上或结构体的两个表面上都形成。
[0010]
具体地，结构体可以通过用有机树脂填充有机化合物或无机化合物的纤维体形成。包括集成电路的层(元件层)和结构体可以通过热压粘结相互固定。或者，可以提供用于固定元件层和结构体的层。又或者，将纤维体放在元件层上，然后用有机树脂填充纤维体，从而形成固定于元件层的结构体。
[0011]
元件层的厚度为1～10μm，优选地为1～5μm。结构体对的总厚度优选地为20～100μm。用这样的厚度，可以制造能被弯曲的半导体器件。
[0012]
作为纤维体，可以使用采用了有机化合物或无机化合物的高强度纤维的纺织物或无纺织物。高强度纤维具体地说是具有高拉伸弹性模量或高杨氏模量的纤维。通过使用高强度纤维作为纤维体，即使压紧力局部施加于半导体器件，压力也会被散布于整个纤维体，并且可以防止半导体器件的一部分被伸长。也就是说，可以防止因半导体器件的一部分的伸长而导致的布线、半导体元件等的破坏。更进一步地，作为有机树脂，可以使用热塑性树脂或热固性树脂。
[0013]
根据本发明，在能够进行无线通信的半导体器件中，可以提供在对外力、特别是压紧力的抵抗力方面的高可靠性并且可以在不妨碍电波接收的情况下防止集成电路中的静电放电。
附图说明
[0014]
图1A和1B均是图解本发明的半导体器件的结构的透视图，图1C是图1B的横断面图。
图2是图解本发明的半导体器件的结构的方框图。
图3A～3C均是本发明的半导体器件的横断面图。
图4A和4B均图解集成电路与芯片上天线的位置关系。
图5A和5B均是纤维体的顶视平面图。
图6是图解集成电路的结构的方框图。
图7图解相对于施加电压的不运行的样品的数目。
图8A～8C图解制造本发明的半导体器件的方法。
图9A和9B图解制造本发明的半导体器件的方法。
图10A和10B图解制造本发明的半导体器件的方法。
图11图解制造本发明的半导体器件的方法。
图12图解制造本发明的半导体器件的方法。
图13A～13D图解制造本发明的半导体器件的方法。
图14A～14C图解制造本发明的半导体器件的方法。
图15A和15B图解制造本发明的半导体器件的方法。
图16A～16C图解制造本发明的半导体器件的方法。
图17A～17C图解制造本发明的半导体器件的方法。
图18A～18D均图解增益天线的形状。
图19A和19B均图解增益天线与芯片上天线之间的位置关系。
图20A～20C均图解本发明的半导体器件的应用模式。
具体实施方式
[0015]
在下文中，将参照附图详细描述本发明的实施方案模式和实施方案。请注意本领域的技术人员容易理解可以在不脱离本发明的目的和范围的情况下以各种方式修改模式和细节。因此，本发明不应理解为局限于实施方案模式和实施方案的说明。
[0016]
(实施方案模式1)
图1A是图解本发明的半导体器件的叠层结构的透视图。本发明的半导体器件包括集成电路101和连接到集成电路101的芯片上天线102。集成电路101和芯片上天线102以集成方式形成。也就是说，芯片上天线102直接在集成电路101上形成并以连接到集成电路101的方式形成。集成电路101和芯片上天线102设置在通过用树脂填充纤维体形成的结构体103和104之间。此外，本发明的半导体器件包括增益天线105。结构体104插在芯片上天线102与增益天线105之间。请注意图1A图解其中增益天线105在支撑衬底106上形成的示例。
[0017]
图4A是图1A所示的芯片上天线102和集成电路101的放大图。虽然在图1A和4A中芯片上天线102是具有一个线圈的矩形环路天线，但本发明不限于这种结构。环路天线的形状不限于矩形而是可以是具有曲线的形状，例如圆形。线圈的数目不限于一个而是可以是多个。请注意当芯片上天线102具有一个线圈时，集成电路101与芯片上天线102之间产生的寄生电容可以减小。
[0018]
更进一步地，在图1A和4A中，芯片上天线102经布置以致围绕集成电路101的***。芯片上天线102设置在没有设置集成电路101的区域中，与虚线所示的馈电部分108相应的部分除外。请注意本发明不限于这种结构，并且如图4B所示，芯片上天线202可以经布置以致至少部分地与集成电路101重叠，与虚线所示的馈电部分108相应的部分除外。请注意当如图1A和4A所示芯片上天线102布置在没有设置集成电路101的区域中时，集成电路101与芯片上天线102之间产生的寄生电容可以减小。
[0019]
另外，增益天线105为矩形环状，在被虚线107围绕的区域中具有一个线圈，但是本发明不限于这种结构。增益天线105的环状部分不限于矩形，而是可以是具有曲线的形状，例如圆形。线圈的数目不限于一个，而是可以是多个。
[0020]
增益天线105可以通过主要在虚线107围绕的环路形区域中的电磁感应向/从芯片上天线102发送和接收信号或供电。此外，增益天线105可以通过主要在除虚线107围绕的部分之外的区域中的电波向/从询问器发送和接收信号或供电。在询问器与半导体器件之间，用作载体的电波(载波)的频率优选约为30MHz～5GHz，并且例如可以使用950MHz或2.45GHz的频带。
[0021]
接下来，描述结构体103和104的结构和布置。图1B是本发明的半导体器件的透视图，其中在图1A中示出的集成电路101、芯片上天线102、结构体103和104、以及在支撑衬底106上形成的增益天线105被堆叠在一起。图1C是图1B中虚线A-A’的横断面图。
[0022]
结构体103包括有机化合物或无机化合物的纤维体103a和填充纤维体103a的有机树脂103b。以类似方式，结构体104包括有机化合物或无机化合物的纤维体104a和填充纤维体104a的有机树脂104b。
[0023]
请注意本实施方案模式图解结构体103和104中使用单层纤维体的情形；但是本发明不限于这种结构。在每个结构体中，可以堆叠两层或更多层纤维体。特别是当每个结构体中使用三层或更多层纤维体时，半导体器件在对外力、尤其是压紧力的抵抗力方面的可靠性得到提高。
[0024]
集成电路101和芯片上天线102设置在结构体103和104之间。结构体104设置在芯片上天线102和增益天线105之间。请注意在图1C中，与芯片上天线102相比集成电路101设置得距离增益天线105更近；但是本发明不限于这种结构。与集成电路101相比芯片上天线102可以设置得距离增益天线105更近。
[0025]
更进一步地，在本发明中，具有导电性和约为106～1014Ω/cm2的表面电阻值的抗静电膜109和抗静电膜110分别在结构体103和104的至少一个表面上形成。具体地，在图1C中，抗静电膜109在集成电路101和芯片上天线102上方的一侧形成，有结构体103插在它们之间。请注意本发明不限于这种结构。抗静电膜109可以设置在结构体103与集成电路101和芯片上天线102之间，或者两个抗静电膜109可以以结构体103插在两个抗静电膜109之间的形式形成。以类似方式，在图1C中，抗静电膜110在集成电路101和芯片上天线102下方的一侧形成，有结构体104插在它们之间。请注意本发明不限于这种结构。抗静电膜110可以设置在结构体104与集成电路101和芯片上天线102之间，或者两个抗静电膜110可以以结构体104插在两个抗静电膜110之间的形式形成。
[0026]
图3A是沿虚线A-A’的横断面图，其中抗静电膜109设置在结构体103与集成电路101和芯片上天线102之间；且抗静电膜110设置在结构体104与集成电路101和芯片上天线102之间。图3B是沿虚线A-A’的横断面图，其中抗静电膜109在结构体103的两个表面上形成；且抗静电膜110在结构体104的两个表面上形成。图3C是沿虚线A-A’的横断面图，其中两个抗静电膜109以结构体103插在它们之间的形式形成，两个抗静电膜110以结构体104插在它们之间的形式形成，并且抗静电膜109或抗静电膜110中使用的材料分散在包含在结构体103中的有机树脂103b中和包含在结构体104中的有机树脂104b中。
[0027]
对于抗静电膜109和110，可以使用表面活性剂、导电聚合物、其中分散有诸如炭黑或银的导电颗粒的树脂、硅氧烷基树脂、硅氧烷基材料等等。表面活性剂的具体例子包括非离子表面活性剂，诸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N，N-双(2-羟基乙基)烷基胺、N-2-羟基乙基-N-2-羟烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇酰胺；阴离子表面活性剂，诸如烷基磺酸盐、烷基苯磺酸盐和磷酸烷基酯；阳离子表面活性剂，诸如四烷基铵盐和三烷基苯甲基铵盐；和两性表面活性剂，诸如烷基甜菜碱和烷基咪唑甜菜碱。使用表面活性剂时，抗静电膜109和110中的每一个的厚度优选地约为0.01～1μm。导电聚合物的例子包括聚吡咯基和聚噻吩基聚合物。请注意硅氧烷基树脂是由作为原料的硅氧烷基材料形成的并具有Si-O-Si键的树脂。除作为取代基的氢之外，硅氧烷基树脂还可以包含氟、烷基和芳烃中的至少一个。低聚物也包含在硅氧烷基树脂中。
[0028]
集成电路101和芯片上天线102可以直接地或用充当粘合剂的粘合层固定于结构体103和104。
[0029]
结构体103的厚度和结构体104的厚度可以制成近似相同的，具体地，一个结构体的厚度与另一个结构体的厚度的比为1∶0.8～1∶1.2，并且有机树脂103b和104b使用相同的材料，由此可以减少半导体器件的翘曲。此外，通过使结构体103的厚度与结构体104的厚度近似相同，具体地，通过使一个结构体的厚度与另一个结构体的厚度的比为1∶0.8～1∶1.2，当半导体器件因应力的施加而弯曲时，可以防止压力局部施加于设置在结构体103和104之间的集成电路101和芯片上天线102。因此，可以提高半导体器件的可靠性。
[0030]
具体地，结构体103和104合起来的厚度优选地为20～100μm。能被弯曲的薄半导体器件可以用具有上述厚度的结构体形成。
[0031]
作为有机树脂103b和104b，可以使用热固性树脂，诸如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂、或氰酸盐树脂；热塑性树脂，诸如聚苯氧基树脂、聚醚酰亚胺树脂、或氟树脂；多种上述热固性树脂和热塑性树脂。通过使用上述有机树脂，纤维体可以通过热处理固定于集成电路101和芯片上天线102。请注意有机树脂103b和104b的玻璃化转变温度越高，优选地，集成电路101和芯片上天线102受到局部施加压力的损坏越少。
[0032]
高导热性填料可以分散在有机树脂103b和104b中或纤维束中。高导热性填料的例子包括铝氮化物、硼氮化物、硅氮化物、氧化铝、和银、铜的金属颗粒等。有机树脂或纤维束中包括高导热性填料时，集成电路101和芯片上天线102中产生的热可以被轻易地释放到外面。因此，可以抑制半导体器件中的蓄热，且可以降低半导体器件的破坏。
[0033]
纤维体103a和104a中的每一个都是使用有机化合物或无机化合物的高强度纤维的纺织物或无纺织物。纤维体103a和104a这样布置以致与集成电路101和芯片上天线102的整个表面重叠。高强度纤维具体地说是具有高拉伸弹性模量或高杨氏模量的纤维。高强度纤维的典型例子包括聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酸胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维、和碳纤维。玻璃纤维的例子包括使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。请注意纤维体103a和104a可以由上述高强度纤维中的一种或多种形成。
[0034]
或者，纤维体103a和104a可以是使用用于经纱和纬纱的纤维束(单纱)(在下文中，纤维束称为纱束)形成的纺织物，或通过以随机方式或在一个方向上堆叠多种纤维的纱束获得的无纺织物。在纺织物的情形中，可以酌情使用平纹织物、斜纹织物、缎纹织物等等。
[0035]
纱束可以具有圆形或椭圆形横截面。作为纤维纱束，可以使用已经经历过用高压水流、用液体作为介质的高频率振动、连续超声振动进行的纤维开松、用滚筒进行的压紧等的纤维纱束。经过纤维开松的纤维纱束具有大的宽度，具有在厚度方向上数目更少的单纱，并具有椭圆形或扁平形的横截面。更进一步地，用松散的加捻纱作为纤维纱束时，纱束被轻易地打平并具有椭圆形或扁平形的横截面。通过使用如上所述具有椭圆形或扁平形横截面的纱束，制成薄的纤维体103a和104a是可能的。因此，结构体103和104可以制成薄的，并且因此可以制造薄的半导体器件。纱束的直径为4～200μm以及4～400μm时本发明的效果得到证实。理论上，纱束的直径甚至可以更小。此外，纤维的厚度为4～20μm时，本发明的效果得到证实。理论上，纤维的厚度甚至可以更小，并且纤维的厚度视纤维的材料而定。
[0036]
请注意在本说明书的附图中，纤维体103a和104a作为纺织物示出，其中该纺织物为使用每个均具有椭圆形横截面的纱束的平纹织物。
[0037]
图5A和5B均是纤维体103a和104a的顶视平面图，其中该纤维体103a和104a是用用于经纱和纬纱的纤维纱束形成的纺织物。
[0038]
如图5A所示，纤维体103a和104a是用以固定距离间隔的经纱150和以固定距离间隔的纬纱151纺织的。这种用经纱150和纬纱151形成的纤维体具有没有经纱150和纬纱151的区域(篮孔(basketholes)152)。有机树脂103b和104b进一步填充这样的纤维体103a和104a；因此可以进一步增加纤维体103a和104a与集成电路101和芯片上天线102之间的粘结。
[0039]
如图5B所示，在纤维体103a和104a的每一个中，经纱150和纬纱151的密度可以高并且篮孔152的比例可以低。典型地，篮孔152的尺寸优选地小于局部压紧部分的面积，并且优选地具有一边长度为0.01～0.2mm的矩形形状。纤维体103a和104a的每一个中的篮孔152具有这样小的面积时，即使纤维体103a和104a受到具有尖锐末端的构件(典型地为诸如钢笔或铅笔的书写材料)的压紧，压力也能被整个纤维体103a和104a吸收。
[0040]
更进一步地，为了提高有机树脂到纤维纱束内的渗透性，纤维可以经过表面处理。表面处理的例子包括用于使纤维表面活性化的电晕放电、等离子体放电等以及使用硅烷偶联剂或钛酸盐偶联剂的表面处理。
[0041]
集成电路101的厚度优选地为1～10μm，更优选地为1～5μm。用具有这样厚度的集成电路101，可以制造能被弯曲的半导体器件。
[0042]
纤维体103a和104a为使用经纱和纬纱的纺织物时，不同纤维体中经纱和纬纱的方向可以不同。纤维体103a和104a具有不同的经纱和纬纱方向时，可以保证半导体器件在对任何方向上的挠曲的抵抗力方面的可靠性。更进一步地，由于施加压紧力时结构体103和104具有不同的拉伸方向，所以由局部压紧引起的伸展变成各向同性的。因此，可以进一步降低由压紧引起的半导体器件的破坏。纤维体的经纱和纬纱的方向的变化优选地为30°～60°，尤其是40°～50°。请注意每个纤维体包括多个堆叠的纤维体时，在一个结构体中经纱和纬纱的方向可以相互不同。
[0043]
在本发明中使用的结构体103和104中，用具有高拉伸弹性模量或高杨氏模量的高强度纤维作为纤维体。这样，即使施加诸如点压力或线压力的局部施加压力，压紧力也被散布于整个纤维体。因此，包括在集成电路101中的半导体元件、布线等不被折断，并且因此可以防止半导体器件被毁坏。更进一步地，由于使用薄的半导体膜，可以制造薄的集成电路101。因此，与使用体半导体元件的情形不同，半导体器件即使在半导体器件弯曲时也不容易毁坏。
[0044]
接下来，描述本发明的半导体器件的运行。图2图解方框图的示例，其中该方框图图解本发明的半导体器件的结构。图2中所示的半导体器件120包括增益天线122、集成电路123、和芯片上天线124。电波从询问器121发出时，增益天线122接收该电波，因此，增益天线122中产生交流电，而且增益天线122周围产生磁场。然后，包括在增益天线122中的环状部分和具有环形形状的芯片上天线124相互电磁耦合，使得芯片上天线124中产生感应电动势。集成电路123通过使用该感应电动势接收来自询问器121的信号或功率。相反，当电流依照集成电路123中产生的信号流过芯片上天线124使得增益天线122中产生感应电动势时，信号可以在从询问器121发出的电波的反射波上被发送到询问器121。
[0045]
请注意增益天线122可以分成主要电磁耦合到芯片上天线124的环状部分和主要接收来自询问器121的电波的部分。只要主要接收来自询问器121的电波的部分中的增益天线122具有使接收电波成为可能的形状(诸如偶极天线、折叠偶极天线、槽缝天线、弯折线天线、微带天线等的形状)就是可接受的。
[0046]
接下来，描述本发明的半导体器件中包含的集成电路的结构。图6是图解连接到芯片上天线901的集成电路902的一种模式的方框图。集成电路902包括电源电路903、解调电路904、调制电路905、调节器906、控制电路907、和存储器909。
[0047]
交流电流过增益天线时，在芯片上天线901中由感应电动势产生交流电压。在电源电路903中，来自芯片上天线901的交流电压被整流，并产生电源电压。在电源电路903中产生的电源电压被施加于控制电路907和调节器906。调节器906使来自电源电路903的电源电压稳定或调节电压的水平，其后，将形成的电压供应给集成电路902中的各种电路，诸如解调电路904、调制电路905、控制电路907、或存储器909。
[0048]
解调电路904解调由芯片上天线901接收的交流电信号并将形成的信号输出到随后的控制电路907。控制电路907依照来自解调电路904的信号输入进行算术处理，并独立地生成信号。控制电路907进行算术处理时，存储器909可以用作一级高速缓冲存储器或二级高速缓冲存储器。此外，控制电路907分析来自解调电路904的信号输入，并将信息的输出保存在存储器909中或依照从询问器发出的指令的内容将指令的内容保存在存储器909中。来自控制电路907的信号输出被编码并发送到调制电路905。调制电路905依照该信号向芯片上天线901施加交流电压，由此调制增益天线正在接收的电波。芯片上天线901调制的电波被询问器接收。请注意根据标准存在多种调制方法，例如调幅、调频、和调相，并且可以使用任何调制方法，只要它符合标准即可。
[0049]
存储器909可以是非易失性存储器或易失性存储器。作为存储器909，可以使用例如DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM，掩膜ROM(只读存储器)、EPROM(电可编程只读存储器)、闪速存储器、有机存储器等等。
[0050]
在本发明中，图6所示的半导体器件可以设有振荡电路或二次电池。
[0051]
虽然图6描述只包括一个芯片上天线的半导体器件的结构，但是本发明不限于这种结构。半导体器件可以包括两个芯片上天线，其中一个芯片上天线用于接收功率且另一个芯片上天线用于接收信号。设有两个芯片上天线时，用于供电的电波的频率和用于发送信号的电波的频率可以独立使用。
[0052]
在本发明的半导体器件中，使用芯片上天线，并且信号或功率可以在无接触的情况下在增益天线与芯片上天线之间发送和接收。因此，与外部天线连接到集成电路的情形不同，集成电路与天线之间的连接可能不会被外力切断，并且可以抑制连接的初始缺陷的出现。更进一步地，由于本发明中使用增益天线，与只使用芯片上天线的情形不同，可以获得外部天线的下列优点。例如，天线的尺寸或形状较少受到集成电路的面积的限制，天线能接收的电波的频带不特别受到限制，而且可以增大通信范围。
[0053]
另外，在本发明中，使用通过用树脂填充纤维体形成的一对结构体，由此可以提高半导体器件在对外力、尤其是压紧力的抵抗力方面的可靠性。此外，具有约为106～1014Ω/cm2的表面电阻值的导电抗静电膜在每个结构体的至少一个表面上形成时，可以在结构体具有绝缘性时防止结构体被充电而同时允许电波的传送。更进一步地，由于在本发明中增益天线没有连接到集成电路和芯片上天线，集成电路和芯片上天线可以完全被一对结构体包围。因此，不仅可以提高半导体器件在对外力的抵抗力方面的可靠性，而且可以通过防止对半导体元件的特性产生负面影响的诸如诸如Na的碱金属、碱土金属、或湿气的杂质进入集成电路来提高半导体器件的可靠性。
[0054]
由于本发明的半导体器件具有在对外力的抵抗力方面的高可靠性，所以可以扩大可以使用半导体器件的环境的条件，并且可以扩展半导体器件的应用范围。
[0055]
(实施方案模式2)
发明人用ESD检测器检验了施加电压时本发明的半导体器件的运行率。
[0056]
在对半导体器件的运行率的测试中，所有样品都具有其中芯片上天线和集成电路插在一对结构体之间的结构，所述一对结构体中的每一个都包括单层纤维体。半导体器件的面积为0.5mm×12.0mm。纤维体是使用经纱和纬纱的平纹织物。样品A是其中没有形成抗静电膜的样品。样品B是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图1C中一样不与芯片上天线和集成电路相面对，并且阳离子表面活性剂(产品名称：Staticide(注册商标)，由ACLStaticide公司生产)被用于抗静电膜。样品C是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图3A中一样与芯片上天线和集成电路相面对，并且聚噻吩基导电聚合物(产品名称：CONISOL(注册商标)，由InsCon技术有限公司生产)被用于抗静电膜。
[0057]
在测试中，所有电压都通过接触放电穿过结构体被施加于集成电路的中心部分。测试的步骤如下。首先，第一次施加+1kV的电压并随后用离子发生器除电约10秒钟。其次，再一次施加-1kV的电压并随后用离子发生器除电约10秒钟。然后，通过用询问器读取数据来检查半导体器件的运行。至于其运行已经过检查的样品，把第一次要施加的电压增加+1kV，把第二次要施加的电压增加-1kV，并用相似的步骤检查运行。
[0058]
图7图解相对于施加的电压没有运行的样品的数目。其中没有形成抗静电膜的所有样品A在施加±2kV的电压时都处于不运行状态。相反，其中形成抗静电膜的样品B和样品C的运行可以在施加多于±2kV的电压时被检查到。特别是在样品B中，存在施加±8kV的电压时可以检查到其运行的样品。因此，在本发明的半导体器件中，可以防止由静电放电引起的可靠性的下降。
[0059]
(实施方案模式3)
发明人检验了进行摩擦处理时本发明的半导体器件中的充电量。
[0060]
在对充电量的测试中，所有样品都具有其中芯片上天线和集成电路插在每个均包括单层纤维体的一对结构体之间的结构。结构体中包括的纤维体是使用经纱和纬纱的平纹织物。样品A是其中没有形成抗静电膜的样品。样品B是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图1C中一样不与芯片上天线和集成电路相面对，并且硅氧烷基低聚物(产品名称：COLCOAT，由COLCOAT有限公司生产)被用于抗静电膜。样品C是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图3A中一样与芯片上天线和集成电路相面对，并且硅氧烷基低聚物(产品名称：COLCOAT，由COLCOAT有限公司生产)被用于抗静电膜。样品D是其中结构体像在图3C中一样插在两个抗静电膜之间的样品，其中用于抗静电膜的材料分散在结构体中包含的有机树脂中，并且硅氧烷基低聚物(产品名称：COLCOAT，由COLCOAT有限公司生产)被用于抗静电膜。
[0061]
摩擦处理通过用纤维素无纺织物(产品名称：BEMCOT(注册商标)，由OZU公司生产和配销；由Asahi Kasei Fibers公司提供的材料)摩擦半导体器件的表面执行。
[0062]
在本实施方案模式中的充电量测试中，样品A的充电量为-582V；样品B，-1V；样品C，-455V；以及样品D，-650V。因此，将硅氧烷基低聚物用于抗静电膜时，抗静电膜在每个结构体的侧面形成，其中该抗静电膜如在样品B中一样不与芯片上天线和集成电路相面对，并且因此，达到了降低充电量的效果。
[0063]
(实施方案模式4)
发明人检验了进行摩擦处理时本发明的半导体器件中的充电量。
[0064]
在对充电量的测试中，所有样品都具有其中芯片上天线和集成电路插在每个均包括单层纤维体的一对结构体之间的结构。结构体中包括的纤维体是使用经纱和纬纱的平纹织物。样品A是其中没有形成抗静电膜的样品。样品B是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图1C中一样不与芯片上天线和集成电路相面对，并且聚噻吩基导电聚合物(产品名称：CONISOL(注册商标)，由InsCon技术有限公司生产)被用于抗静电膜。样品C是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图3A中一样与芯片上天线和集成电路相面对，并且聚噻吩基导电聚合物(产品名称：CONISOL(注册商标)，由InsCon技术有限公司生产)被用于抗静电膜。样品D是其中结构体如在图3C中一样插在两个抗静电膜之间的样品，其中用于抗静电膜的材料分散在包括在结构体中的有机树脂中，并且聚噻吩基导电聚合物(产品名称：CONISOL(注册商标)，由InsCon技术有限公司生产)被用于抗静电膜。
[0065]
摩擦处理通过用纤维素无纺织物(产品名称：BEMCOT(注册商标)，由OZU公司生产和配销；由Asahi Kasei Fibers公司提供的材料)摩擦半导体器件的表面执行。
[0066]
在本实施方案模式中的充电量测试中，样品A的充电量为-685V；样品B，+259V；样品C，-32V；以及样品D，-40V。因此，将聚噻吩基导电聚合物用于抗静电膜时，抗静电膜在每个结构体的侧面形成，其中该抗静电膜如在样品C中一样与芯片上天线和集成电路相面对，并且因此，达到了降低充电量的效果。此外，将聚噻吩基导电聚合物用于抗静电膜时，如在样品D中一样，结构体插在两个抗静电膜之间并且用于抗静电膜的材料分散在包括在结构体中的有机树脂中；因此，达到了降低充电量的效果。
[0067]
(实施方案模式5)
发明人检验了进行摩擦处理时本发明的半导体器件中的充电量。
[0068]
在对充电量的测试中，所有样品都具有其中芯片上天线和集成电路插在每个均包括单层纤维体的一对结构体之间的结构。结构体中包括的纤维体是使用经纱和纬纱的平纹织物。样品A是其中没有形成抗静电膜的样品。样品B是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图1C中一样不与芯片上天线和集成电路相面对，并且阳离子表面活性剂(产品名称：Staticide(注册商标)，由ACL Staticide公司生产)被用于抗静电膜。样品C是其中抗静电膜在每个结构体的侧面形成的样品，其中该抗静电膜如在图3A中一样与芯片上天线和集成电路相面对，并且阳离子表面活性剂(产品名称：Staticide(注册商标)，由ACL Staticide公司生产)被用于抗静电膜。样品D是其中结构体如在图3C中一样插在两个抗静电膜之间的样品，其中用于抗静电膜的材料分散在包括在结构体中的有机树脂中，并且阳离子表面活性剂(产品名称：Staticide(注册商标)，由ACL Staticide公司生产)被用于抗静电膜。
[0069]
摩擦处理通过用纤维素无纺织物(产品名称：BEMCOT(注册商标)，由OZU公司生产和配销；由Asahi Kasei Fibers公司提供的材料)摩擦半导体器件的表面执行。
[0070]
在本实施方案模式中的充电量测试中，样品A的充电量为-426V；样品B，-2V；样品C，+283V；以及样品D，-491V。因此，将阳离子表面活性剂用于抗静电膜时，抗静电膜在每个结构体的侧面形成，其中该抗静电膜如在样品B中一样不与芯片上天线和集成电路相面对，并且因此，达到了降低充电量的效果。
[0071]
(实施方案模式6)
在本实施方案模式中，描述了制造本发明的半导体器件的方法。虽然本实施方案模式描述作为半导体元件示例的薄膜晶体管(TFT)，但用于本发明的半导体器件的半导体元件不限于此。例如，可以使用记忆元件、二极管、电阻器、电容器、电感器等等以及TFT。
[0072]
首先，如图8A中所示，绝缘膜701、分离层702、绝缘膜703、和半导体膜704依次在具有耐热性的衬底700上形成。绝缘膜701、分离层702、绝缘膜703、和半导体膜704可以接连形成。
[0073]
作为衬底700，可以使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃衬底、石英衬底、陶瓷衬底等等。或者，可以使用包括不锈钢衬底的金属衬底或诸如硅衬底的半导体衬底。由具有挠性的合成树脂制成的衬底(诸如塑料)通常趋于具有比以上衬底低的允许温度极限；但是，可以使用该衬底，只要它能够耐受住制造工艺中的加工温度即可。
[0074]
塑料衬底的示例包括以聚对苯二甲酸乙二醇酯(PET)、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚酰胺合成纤维、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈-丁二烯-苯乙烯树脂、聚氯乙烯、聚丙烯、聚醋酸乙烯酯、和丙烯酸树脂为代表的聚酯。
[0075]
虽然在本实施方案模式中分离层702设置在衬底700的整个表面上，但本发明不限于这种结构。例如，分离层702可以通过光刻法等部分地在衬底700上形成。
[0076]
绝缘膜701和703中的每一个均是通过CVD法、溅射法等用诸如硅氧化物、硅氮化物(例如SiNx或Si3N4)、硅氧氮化物(SiOxNy，其中x＞y＞0)、或硅氮氧化物(SiNxOy，其中x＞y＞0)的绝缘材料形成的。
[0077]
提供绝缘膜701和703以便防止衬底700中包含的诸如Na的碱金属和碱土金属扩散到半导体膜704中并对诸如TFT的半导体元件的特性产生负面影响。此外，绝缘膜703用于防止分离层702中包含的杂质元素扩散到半导体膜704中，而且还用于在稍后分离半导体元件的步骤中保护半导体元件。更进一步地，绝缘膜703促进分离层702中的分离或者能防止半导体元件和布线在稍后分离半导体元件的步骤中被折断或损坏。
[0078]
绝缘膜701和703中的每一个均可以是单层绝缘膜或多个绝缘膜的叠层。在本实施方案模式中，绝缘膜703是通过依次堆叠厚度为100nm的硅氧氮化物膜、厚度为50nm的硅氮氧化物膜、和厚度为100nm的硅氧氮化物膜形成的。但是，每个膜的材料和厚度以及堆叠的膜的数量不限于此例。例如，下层中硅氧氮化物膜可以用通过旋涂法、狭缝式涂布法、液滴释放法(droplet discharging method)、印刷法等形成的厚度为0.5～3μm的硅氧烷基树脂代替。此外，中间层中的硅氮氧化物膜可以用硅氮化物膜代替。更进一步地，上层中的硅氧氮化物膜可以用硅氧化物膜代替。每个膜的厚度优选地在0.05～3μm的范围内，并且可以在此范围内自由选择。
[0079]
或者，最靠近分离层702的绝缘膜703的下层可以用硅氧氮化物膜或硅氧化物膜形成，该绝缘膜703的中间层可以用硅氧烷基树脂形成，该绝缘膜703的上层可以用硅氧化物膜形成。
[0080]
请注意硅氧烷基树脂是由硅氧烷基材料作为原料形成的并具有Si-O-Si键的树脂。除作为取代基的氢之外，硅氧烷基树脂还可以包含氟、烷基、和芳烃中的至少一种。
[0081]
硅氧化物膜可以通过热CVD法、等离子体CVD法、大气压CVD法、偏压ECR-CVD法等用诸如SiH4/O2或TEOS(四乙氧基硅烷)/O2的混合气体形成。硅氮化物膜典型地可以通过等离子体CVD法用SiH4和NH3的混合气体形成。硅氧氮化物膜和硅氮氧化物膜典型地可以通过等离子体CVD法用SiH4和N2O的混合气体形成。
[0082]
作为分离层702，可以使用金属膜、金属氧化物膜、或金属膜与金属氧化物膜的叠层膜。金属膜和金属氧化物膜中的每一个均可以具有单层结构或其中堆叠多个层的叠层结构。更进一步地，除金属膜和金属氧化物膜之外，还可以使用金属氮化物或金属氧氮化物。分离层702可以通过溅射法或诸如等离子体CVD法的各种CVD法形成。
[0083]
用于分离层702的金属的例子包括钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、和铱(Ir)。除由上述金属中的任何一种形成的膜之外，分离层702还可以是由包含上述金属中的任何一种作为主要成分的合金制成的膜或由包含上述金属中的任何一种的化合物制成的膜。
[0084]
或者，分离层702可以用单硅(Si)膜或由包含硅(Si)作为主要成分的化合物制成的膜形成。又或者，分离层702可以用由硅(Si)和任何上述金属的合金制成的膜形成。包含硅的膜可以具有无定形、微晶、和多晶结构中的任何一种。
[0085]
分离层702可以是单层上述膜或多个上述膜的叠层。其中有金属膜和金属氧化物膜堆叠的分离层702可以通过形成底层金属膜并随后氧化或氮化该金属膜的表面形成。具体地，可以在氧气氛或N2O气氛中对底层金属膜进行等离子体处理，或者可以在氧气氛或N2O气氛中对该金属膜进行热处理。或者，可以通过直接在底层金属膜上形成硅氧化物膜或硅氧氮化物膜来氧化该金属膜。以类似方式，可以通过直接在底层金属膜上形成硅氮氧化物膜或硅氮化物膜进行氮化。
[0086]
作为用于金属膜氧化或氮化的等离子体处理，可以用1×1011cm-3或以上、优选地为1×1011～9×1015cm-3的等离子体密度并且用诸如微波的高频率(例如2.45GHz的频率)进行高密度等离子体处理。
[0087]
虽然其中有金属膜和金属氧化物膜堆叠的分离层702可以通过氧化底层金属膜的表面形成，但是也可以在形成金属膜之后独立形成金属氧化物膜。例如，用钨作为金属时，通过溅射法、CVD法等形成钨膜作为底层金属膜，并随后对钨膜进行等离子体处理。因此，可以形成作为金属膜的钨膜和与该金属膜接触并由钨的氧化物形成的金属氧化物膜。
[0088]
半导体膜704优选地在绝缘膜703形成之后在不暴露于空气的情况下形成。半导体膜704的厚度为20～200nm(优选地为40～170nm，更优选地为50～150nm)。请注意半导体膜704可以是无定形半导体、半无定形半导体(微晶半导体)、或多晶半导体。更进一步地，不仅是硅、而且锗硅也可以用于半导体。使用锗硅时，锗的浓度优选地约为0.01～4.5at.％。
[0089]
请注意半无定形半导体膜是包含带有无定形半导体与具有晶体结构(包括单晶结构和多晶结构)的半导体之间的中间结构的半导体的膜。半无定形半导体相当于具有在自由能方面稳定的第三状态的半导体并且相当于具有短程有序和晶格畸变的晶体物质。晶粒大小为0.5～20nm的半无定形半导体可以分散在非单晶半导体中。关于半无定形半导体，其拉曼光谱转移到低于520cm-1的波数侧，并且在X射线衍射中观察到据说由Si晶格引起的衍射峰(111)和(220)。此外，半无定形半导体膜包含至少1at.％或更多的氢或卤素以便终止悬挂键。这里，为方便起见，这种半导体被称为半无定形半导体(SAS)。更进一步地，当包括诸如氦、氩、氪、或氖的稀有气体元素以便进一步促进晶格畸变时，提高了稳定性并且因此可以获得优良的半无定形半导体。
[0090]
另外，可以通过包含硅的气体的辉光放电分解获得SAS。包含硅的气体的典型例子是SiH4，并且也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等等。用氢、或其中向氢添加诸如氦、氩、氪和氖的一种或多种稀有气体元素的气体稀释包含硅的气体时，可以轻易地形成SAS。优选使用2～1000倍的稀释比稀释包含硅的气体。更进一步地，诸如CH4或C2H6的碳化物气体、诸如GeH4或GeF4的锗气体、F2等可以混入包含硅的气体中以便调节能带宽度为1.5～2.4eV或0.9～1.1eV。
[0091]
例如，在使用其中向SiH4添加H2的气体或其中向SiH4添加F2的气体的情形中，用半无定形半导体制造TFT时，TFT的亚阈值系数(亚阈值摆幅)可以为0.35V/dec或以下，典型地为0.25～0.09V/dec，并且迁移率可以为10cm2/Vsec。
[0092]
请注意半导体膜704可以通过已知技术结晶。作为已知的结晶方法，有用激光的激光结晶法和用催化元件的结晶法。或者，将用催化元件的结晶法与激光结晶法结合也是可能的。将诸如石英的耐热性衬底用于衬底700时，可以将任何下列结晶法结合：用电加热炉的热结晶法、用红外光的灯退火结晶法、用催化元件的结晶法、和约950℃下的高温退火。
[0093]
例如，使用激光结晶时，在激光结晶之前对半导体膜704应用550℃下的热处理四小时，以便提高半导体膜704对激光的抵抗力。然后，使用连续波固态激光器并用基波的第二至第四谐波进行照射，由此可以获得具有大结晶粒度的晶体。典型地，例如优选地使用Nd:YVO4激光器(1064nm的基波)的第二谐波(532nm)或第三谐波(355nm)。具体地，用非线性光学元件将从连续波YVO4激光器发出的激光转变成谐波，以便获得具有10W的输出功率的激光。接着，优选地用照射表面上的光学***将激光束定形为矩形形状或椭圆形形状，以便用激光照射半导体膜704。在这种情形中，需要约为0.01～100MW/cm2(优选为0.1～10MW/cm2)的激光功率密度，并且用约为10～2000cm/sec的扫描速率进行照射。
[0094]
作为连续波气体激光器，可以使用Ar激光器、Kr激光器等等。作为连续波固态激光器，可以使用：YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、镁橄榄石(Mg2SiO4)激光器、GdVO4激光器、Y2O3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器，Ti:蓝宝石激光器，等等。
[0095]
或者，可以使用下列脉冲激光器，例如：Ar激光器、Kr激光器、受激准分子激光器、CO2激光器、YAG激光器、Y2O3激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、紫翠玉激光器，Ti:蓝宝石激光器、铜蒸气激光器、和金蒸气激光器。
[0096]
脉冲激光的重复频率可以设为10MHz或以上，以便可以用比通常使用的几十至几百Hz的频带高得多的频带进行激光结晶。据说在通过用脉冲激光照射熔化半导体膜704之后使半导体膜704完全凝固要用几十至几百纳秒的时间。因此，通过使用上述频率，可以在半导体膜704被脉冲激光束熔化之后及半导体膜704变成凝固的之前用下一个脉冲激光照射半导体膜704。这样，可以连续地移动半导体膜704的固-液界面，以便形成具有已在扫描方向上连续生长的晶粒的半导体膜704。具体地，形成晶粒的聚集是可能的，其中该晶粒中的每一个均具有在扫描方向上约为10～30μm的宽度和在与扫描方向垂直的方向上约为1～5μm的宽度。通过形成已在扫描方向上连续生长的单个晶粒，形成至少在TFT的沟道方向上具有几个晶粒边界的半导体膜704是可能的。
[0097]
请注意可以通过平行地用连续波激光的基波和连续波激光的谐波照射进行激光结晶。或者，可以通过平行地用连续波激光的基波和脉冲激光的谐波照射进行激光结晶。
[0098]
另外，可以在诸如稀有气体或氮的惰性气体气氛中进行激光照射。因此，可以抑制由激光照射导致的半导体表面粗糙，并且可以抑制由界面态密度的变化引起的阈值的变化。
[0099]
通过上述激光照射，可以形成具有提高的结晶度的半导体膜704。请注意通过溅射法、等离子体CVD法、热CVD法等形成的多晶半导体可以用于半导体膜704。
[0100]
虽然在本实施方案模式中半导体膜704被结晶化，但它可以仍然作为未被结晶化的无定形硅膜或微晶半导体膜并进入后面的工艺。用无定形半导体或微晶半导体形成的TFT涉及的制造步骤比使用多晶半导体形成的TFT少；因此，它具有成本低和成品率高的优点。
[0101]
无定形半导体可以通过包含硅的气体的辉光放电分解获得。包含硅的气体的例子包括SiH4和Si2H6。可以使用用氢、或氢和氦稀释的包含硅的气体。
[0102]
接下来，进行沟道掺杂以便向半导体膜704添加低浓度的赋予p型导电性的杂质元素或赋予n型导电性的杂质元素。沟道掺杂可以根据选择在整个半导体膜704上或半导体膜704的一部分上进行。作为赋予p型导电性的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等等。作为赋予n型导电性的杂质元素，可以使用磷(P)、砷(As)等等。这里，用硼(B)作为杂质元素并以包含的硼的浓度为1×1016～5×1017/cm3的方式添加。
[0103]
接下来，如图8B所示，对半导体膜704进行处理(图案化)以具有预定的形状，以便形成岛形半导体膜705和706。然后，如图8C所示，形成使用岛形半导体膜705和706的半导体元件和作为芯片上天线的导体714。在本实施方案模式中，描述一个示例，其中形成TFT710和711作为在集成电路中使用的半导体元件。包括在绝缘膜703上形成的半导体元件、布线等的集成电路相当于元件层715。元件层715可以包括绝缘膜703。用作芯片上天线的导体714在元件层715上形成。
[0104]
用作芯片上天线的导体714可以用诸如银(Ag)、金(Au)、铜(Cu)、钯(Pd)、铬(Cr)、铂(Pt)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铝(Al)、铁(Fe)、钴(Co)、锌(Zn)、锡(Sn)、或镍(Ni)的金属形成。作为用作芯片上天线的导体714，可以使用由包含上述金属作为主要成分的合金或包含上述金属的化合物制成的膜以及由上述金属形成的膜。用作芯片上天线的导体714可以由单层的上述膜或多个上述膜的叠层形成。
[0105]
用作芯片上天线的导体714可以通过CVD法、溅射法、诸如丝网印刷或凹版印刷的印刷法、液滴释放法、分布法(dispensingmethod)、电镀法、光刻法、蒸发法、溅射法等形成。
[0106]
使用溅射法时，可以在靶与衬底700之间沉积掩膜以便形成导体714。或者，可以形成导电膜并随后通过刻蚀进行图案化以便形成导体714。进行刻蚀时，用由抗蚀剂等形成的掩膜进行湿法刻蚀或干法刻蚀。通过使用溅射法，导体714的厚度可以为0.3～5μm，优选为0.5～2μm。
[0107]
例如，使用丝网印刷法时，用作芯片上天线的导体714可以通过选择性地印刷导电浆料形成，其中每个均具有几纳米至几十微米的粒度的导电颗粒在有机树脂中分散到绝缘膜上。导电颗粒可以用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、锡(Sn)、铅(Pb)、锌(Zn)、铬(Cr)、钛(Ti)等形成。除这样的金属之外，导电颗粒可以用包含上述金属作为主要成分的合金或包含上述金属的化合物形成。或者，可以使用卤化银微粒或可分散纳米粒。更进一步地，作为导电浆料中包含的有机树脂，可以使用聚酰亚胺、硅氧烷基树脂、环氧树脂、硅树脂等等。
[0108]
作为上述金属的合金的例子，可以给出以下组合：银(Ag)和钯(Pd)、银(Ag)和铂(Pt)、金(Au)和铂(Pt)、金(Au)和钯(Pd)、以及银(Ag)和铜(Cu)。或者，例如可以使用用银(Ag)覆盖的铜(Cu)的导电颗粒。
[0109]
请注意形成用作芯片上天线的导体714时，优选的是通过印刷法或液滴释放法涂敷导电浆料，然后烘焙。例如，将包含银作为主要成分的导电颗粒(例如粒度为1～100nm)用于导电浆料时，可以通过在150～300℃的温度下烘焙导电浆料形成充当天线的抗静电膜。烘焙可以通过用红外灯、氙气灯、卤素灯等的灯退火或通过用电炉的炉退火执行。或者，可以使用用受激准分子激光器或Nd:YAG激光器的激光退火法。又或者，可以使用包含焊料或无铅焊料作为主要成分的微粒；在那种情形中，优选使用每个的粒度均为20μm或以下的微粒。焊料和无铅焊料具有成本低的优点。
[0110]
使用印刷法或液滴释放法时，用作芯片上天线的导体714可以在不使用用于曝光的掩膜的情况下形成。此外，使用液滴释放法或印刷法时，与光刻法的情形中不同的是可以避免可能被刻蚀除去的材料的浪费。更进一步地，由于不必使用用于曝光的昂贵掩膜，所以可以降低制造半导体器件的成本。
[0111]
接下来，如图9A所示，将其中用有机树脂724填充纤维体723的结构体725叠加在元件层715的侧面上，其中该结构体725不与衬底700相面对。这样的结构体725也称为预浸料坯。预浸料坯具体地以下列方式形成：用其中用有机溶剂稀释基质树脂的清漆填充纤维体，并且其后进行干燥以便使有机溶剂挥发并使基质树脂半固化。结构体725的厚度优选地为10～100μm，更优选地为10～30μm。使用具有这样的厚度的结构体时，可以制造能被弯曲的薄半导体器件。
[0112]
在本实施方案模式中，使用其中用有机树脂填充单层纤维体的结构体725；但是，本发明不限于这种结构。可以使用其中用有机树脂填充多个堆叠的纤维体的结构体。更进一步地，当堆叠多个结构体，其中在每个结构体中用有机树脂填充单层纤维体时，另一个层可以插在结构体之间。
[0113]
接下来，将结构体725加热并进行压力粘结使得结构体725的有机树脂724被塑化或固化。有机树脂724是有机塑料树脂时，随后通过将有机树脂冷却至室温将塑化的有机树脂固化。通过加热和压力粘结，有机树脂724被均匀地展开以致与元件层715紧密接触，并被固化。其中对结构体725进行压力粘结的步骤在大气压力或降低的压力下执行。
[0114]
然后，如图9B所示，使元件层715、导体714、和结构体725与衬底700分离。在本实施方案模式中，通过用物理力使元件层715、导体714、和结构体725与衬底700分离。分离层702可以部分保留而不是完全除去。分离可以通过用手或夹紧工具拉来执行，或者在滚动滚筒时分离。
[0115]
虽然在本实施方案模式中使用这样的方法，其中将金属氧化物膜用于分离层并用物理手段使元件层715以及导体714分离，但用于本发明的分离方法不限于此。例如，可以使用这样的方法，其中使用透光衬底700，将包含氢的无定形硅用于分离层702，并用激光束从衬底700侧照射分离层702以便使包含在无定形硅中的氢蒸发，使得衬底700与元件层715分离。
[0116]
或者，分离可以通过使用刻蚀分离层702的方法执行。在这种情形中，形成沟槽以致使分离层702部分地暴露。沟槽是通过切割、划刻、使用包括UV光的激光束的工艺过程、光刻法等形成的。沟槽可以足够深以便使分离层702暴露。更进一步地，用卤素氟化物作为刻蚀气体，并且通过沟槽引入气体。在本实施方案模式中，在例如使用ClF3(三氟化氯)、350℃的温度、300sccm的流量、800Pa的气压、和三小时的时间段的条件下执行刻蚀。或者，可以将氮混入ClF3气体。使用诸如ClF3的卤素氟化物时，可以选择性地刻蚀分离层702，而且可以使衬底700与元件层715分离。请注意卤素氟化物可以是气体或者是液体。
[0117]
或者，通过用机械抛光除去衬底的方法或用诸如HF的溶液溶解衬底来除去衬底的方法，可以使元件层715与衬底700分离。在这种情形中，不一定使用分离层702。
[0118]
接下来，如图10A所示，将其中用有机树脂721填充纤维体720的结构体722叠加在元件层715的侧面上，其中该元件层715通过上述分离被暴露。这样的结构体722也称为预浸料坯。预浸料坯具体地以下列方式形成：用其中用有机溶剂稀释基质树脂的清漆填充纤维体，并且其后进行干燥以便使有机溶剂蒸发并使基质树脂半固化。结构体722的厚度优选地为10～100μm，更优选地为10～30μm。使用具有这样的厚度的结构体时，可以制造能被弯曲的薄半导体器件。
[0119]
在本实施方案模式中，使用其中用有机树脂填充单层纤维体的结构体722；但是，本发明不限于这种结构。可以使用其中用有机树脂填充多个堆叠的纤维体的结构体722。更进一步地，当堆叠多个结构体，其中在每个结构体中用有机树脂填充单层纤维体时，另一个层可以插在结构体之间。
[0120]
接下来，将结构体722加热并进行压力粘结使得结构体722的有机树脂721被塑化或固化。有机树脂721是有机塑料树脂时，随后通过将有机树脂冷却至室温将塑化的有机树脂固化。通过加热和压力粘结，有机树脂721被均匀地展开以致与元件层715紧密接触，并被固化。其中对结构体722进行压力粘结的步骤在大气压力或降低的压力下执行。
[0121]
接下来，如图10B所示，抗静电膜730和抗静电膜731分别在结构体722和结构体725的表面上形成，其中该两个抗静电膜不与元件层715相面对。抗静电膜730和731中的每一个均具有导电性和约为106～1014Ω/cm2的表面电阻值。对于抗静电膜730和731，可以使用表面活性剂、导电聚合物、其中分散有诸如炭黑或银的导电颗粒的树脂、硅氧烷基树脂、硅氧烷基材料等等。表面活性剂的具体例子包括非离子表面活性剂，诸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N，N-双(2-羟基乙基)烷基胺、N-2-羟基乙基-N-2-羟烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇酰胺；阴离子表面活性剂，诸如烷基磺酸盐、烷基苯磺酸盐和磷酸烷基酯；阳离子表面活性剂，诸如四烷基铵盐和三烷基苯甲基铵盐；和两性表面活性剂，诸如烷基甜菜碱和烷基咪唑甜菜碱。使用表面活性剂时，抗静电膜730和731中的每一个的厚度优选地约为0.01～1μm。导电聚合物的例子包括聚吡咯基和聚噻吩基聚合物。
[0122]
使用硅氧烷基树脂时，抗静电膜730和731可以以下列方式形成。把通过将硅氧烷基树脂或硅氧烷基材料溶解或分散在诸如异丙醇、乙醇、丙醇、或丁醇的醇中获得的液体通过诸如浸渍、喷涂、用布擦拭、凹版涂布、辊涂、或印刷的方法涂敷于结构体722和725，并干燥或在干燥之后烘焙。
[0123]
请注意本实施方案模式中描述这样的例子，其中抗静电膜730和731分别在结构体722和725的表面上形成且不与元件层715相面对；但是，本发明不限于这种结构。在元件层715侧面上的抗静电膜730和731分别在结构体722和725的表面上形成时，抗静电膜730和731优选地在结构体722和725附着于元件层715之前形成。而且在这种情形中，本发明中使用具有约为106～1014Ω/cm2的表面电阻值的导电抗静电膜731；因此，即使用作芯片上天线的导体714和抗静电膜731直接相互接触，也不会损害芯片上天线的功能。
[0124]
构成多个半导体器件的半导体元件在结构体722和725之间形成时，切割元件层715以便使每个半导体器件分离。元件层715可以用激光照射装置、切片装置、划刻装置、诸如剪刀或刀具的具有利刃的切割装置等切割。使用激光照射装置时，可以使用下列激光器中的任何一种：诸如KrF、ArF或XeCl激光器的受激准分子激光器；诸如He、He-Cd、Ar、He-Ne、HF、或CO2激光器的气体激光器；固态激光器，诸如使用掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的诸如YAG、GdVO4、YVO4、YLF或YAlO3的晶体的晶体激光器、玻璃激光器、或红宝石激光器；或诸如GaN、GaAs、GaAlAs或InGaAsP激光器的半导体激光器。请注意优选地在固态激光器中酌情使用基波至第五谐波。
[0125]
接下来，如图11所示，增益天线740附着在与用作芯片上天线的导体714相对的一侧，有结构体725插在增益天线740和导体714之间。在图11中，在支撑衬底750上形成的增益天线740用粘合剂751附着于结构体725，有抗静电膜731插在增益天线740和结构体725之间。请注意虽然图11中使用支撑衬底750，但增益天线740可以在不使用支撑衬底750的情况下附着在结构体725上。
[0126]
更进一步地，在图11中增益天线740附着在与用作芯片上天线的导体714相对的一侧，有结构体725插在增益天线740和导体714之间；但是本发明不限于这种结构。如图12所示，增益天线740可以附着在与用作芯片上天线的导体714相对的一侧，有结构体722插在增益天线740和导体714之间。
[0127]
请注意本实施方案模式中描述了薄膜晶体管的例子；但是，本发明不限于这种结构。可以使用用SOI等形成的晶体管以及薄膜晶体管。此外，使用有机半导体或碳纳米管的晶体管也可以使用。
[0128]
根据本发明，能提供可能不被外力、特别是压紧力损坏而且能防止静电放电的高可靠的半导体器件。
[0129]
本实施方案模式可以酌情与其它实施方案模式和实施方案结合实现。
[0130]
(实施方案模式7)
在本实施方案模式中，描述了制造本发明的半导体器件的方法，其中用从半导体衬底(粘结衬底)转移到支撑衬底(基础衬底)的半导体膜形成半导体元件并将该半导体元件转移到结构体。
[0131]
首先，如图13A所示，绝缘膜201在粘结衬底200上形成。作为粘结衬底200，可以使用下列衬底中的任何一种：硅、锗等的单晶半导体衬底或多晶半导体衬底；或用诸如砷化镓或磷化铟的化合物半导体形成的单晶半导体衬底或多晶半导体衬底。或者，作为粘结衬底200，可以使用由具有晶格畸变的硅、其中将锗添加到硅的锗硅等形成的衬底。具有晶格畸变的硅可以通过在锗硅或硅氮化物上形成膜来形成，其中该具有晶格畸变的硅具有比硅更大的晶格常数。
[0132]
绝缘膜201是用诸如硅氧化物、硅氮氧化物、硅氧氮化物或硅氮化物的绝缘材料形成的。绝缘膜201可以是单个绝缘膜或多个绝缘膜的叠层。例如，在本实施方案模式中，绝缘膜201是这样形成的，其中包含氧的量比氮多的硅氧氮化物和包含氮的量比氧多的硅氮氧化物按照从靠近粘结衬底200的一侧的次序堆叠。
[0133]
例如，将硅氧化物用于绝缘膜201时，绝缘膜201可以通过诸如热CVD法、等离子体CVD法、大气压CVD法或偏压ECR-CVD法的气相沉积法用硅烷和氧气的混合气体、TEOS(四乙氧基硅烷)和氧气的混合气体等形成。在这种情形中，绝缘膜201的表面可以用氧等离子体处理致密化。更进一步地，将硅氮化物用于绝缘膜201时，绝缘膜201可以通过诸如等离子体CVD法的气相沉积法用硅烷和氨的混合气体形成。将硅氮氧化物或硅氧氮化物用于绝缘膜201时，绝缘膜201可以通过诸如等离子体CVD法的气相沉积法用硅烷和氨的混合气体或硅烷和硅氧化物的混合气体形成。
[0134]
或者，绝缘膜201可以通过化学气相沉积法用使用有机硅烷气体形成的硅氧化物形成。作为有机硅烷气体，可以使用包含硅的化合物，诸如硅酸乙酯(TEOS:Si(OC2H5)4)、四甲基硅烷(TMS:Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、或三二甲基氨基硅烷(trisdimethyaminosilane)(SiH(N(CH3)2)3)。
[0135]
接下来，如图13A所示，将氢或稀有气体、或氢离子或稀有气体离子按照箭头的指示添加到粘结衬底200，由此在距粘结衬底200的表面的某个深度处的区域中形成具有微孔的弱层202。形成弱层202的位置根据添加时的加速电压确定。从粘结衬底200转移到基础衬底204的半导体膜208的厚度根据弱层202的位置确定。因此，鉴于半导体膜208的厚度确定添加时的加速电压。半导体膜208的厚度为10～200nm，优选地为10～50nm。例如，将氢添加到粘结衬底200时，剂量优选地为1×1016～1×1017/cm2。
[0136]
请注意在上述形成弱层202的步骤中，以高浓度将氢或稀有气体、或氢离子或稀有气体离子添加到粘结衬底200，因此，粘结衬底200的表面***糙并且在某些情况下不能获得用于与基础衬底204粘结的足够强度。通过提供绝缘膜201，粘结衬底200的表面在添加氢或稀有气体、或氢离子或稀有气体离子时受到保护，从而基础衬底204和粘结衬底200可以很好地相互粘结。
[0137]
接下来，如图13B所示，绝缘膜203在绝缘膜201上形成。绝缘膜203是用诸如硅氧化物、硅氮氧化物、硅氧氮化物、或硅氮化物的绝缘材料以与绝缘膜201类似的方式形成的。绝缘膜203可以用单层绝缘膜或多个绝缘膜的叠层形成。或者，可以将通过化学气相沉积法用有机硅烷气体形成的硅氧化物用于绝缘膜203。在本实施方案模式中，将通过化学气相沉积法用有机硅烷气体形成的硅氧化物用于绝缘膜203。
[0138]
将诸如硅氮化物或硅氮氧化物的具有高阻挡性的绝缘膜用于绝缘膜201或绝缘膜203时，可以防止诸如碱金属或碱土金属的杂质从基础衬底204进入随后形成的半导体膜209。
[0139]
请注意，虽然在本实施方案模式中绝缘膜203在弱层202形成之后形成，但不一定提供绝缘膜203。但是，绝缘膜203在弱层202形成之后形成，这样，绝缘膜203的表面具有比在弱层202形成之前形成的绝缘膜201更高的平面性。因此，在稍后的步骤中执行的粘结的强度能够因绝缘膜203的形成而增加。
[0140]
同时，如图13C所示，绝缘膜205、分离层206、和绝缘膜207依次在基础衬底204上形成。
[0141]
绝缘膜205和207均是通过CVD法、溅射法等用诸如硅氧化物、硅氮化物(例如SiNx或Si3N4)、硅氧氮化物(SiOxNy，其中x＞y＞0)、或硅氮氧化物(SiNxOy，其中x＞y＞0)的绝缘材料形成的。
[0142]
提供绝缘膜205和207是以便防止基础衬底204中包含的诸如Na的碱金属和碱土金属扩散到在稍后的步骤中形成的半导体膜209中并对半导体元件的特性产生负面影响。此外，绝缘膜207能防止分离层206中包含的杂质元素扩散到半导体元件中，并能防止半导体元件和布线在稍后分离半导体元件的步骤中被折断或损坏。
[0143]
绝缘膜205和207中的每一个均可以是单个绝缘膜或多个绝缘膜的叠层。在本实施方案模式中，绝缘膜207是通过依次堆叠厚度为100nm的硅氧氮化物膜、厚度为50nm的硅氮氧化物膜、和厚度为100nm的硅氧氮化物膜形成的。但是，每个膜的材料和厚度以及堆叠的膜的数目不限于本例中的那些。例如，下层中硅氧氮化物膜可以用通过旋涂法、狭缝式涂布法、液滴释放法、印刷法等形成的厚度为0.5～3μm的硅氧烷基树脂代替。此外，中间层中的硅氮氧化物膜可以用硅氮化物膜代替。更进一步地，上层中的硅氧氮化物膜可以用硅氧化物膜代替。每个膜的厚度优选地为0.05～3μm，并且可以在此范围内自由选择。
[0144]
或者，最靠近分离层206的绝缘膜207的下层可以用硅氧氮化物膜或硅氧化物膜形成，该绝缘膜207的中间层可以用硅氧烷基树脂形成，该绝缘膜207的上层可以用硅氧化物膜形成。
[0145]
请注意硅氧烷基树脂是由硅氧烷基材料作为原料形成的并具有Si-O-Si键的树脂。除作为取代基的氢之外，硅氧烷基树脂还可以包含氟、烷基、和芳烃中的至少一种。
[0146]
硅氧化物膜可以通过热CVD法、等离子体CVD法、大气压CVD法、偏压ECR-CVD法等用诸如SiH4/O2或TEOS(四乙氧基硅烷)/O2的混合气体形成。硅氮化物膜典型地可以通过等离子体CVD法用SiH4和NH3的混合气体形成。硅氧氮化物膜和硅氮氧化物膜典型地可以通过等离子体CVD法用SiH4和N2O的混合气体形成。
[0147]
作为分离层206，可以使用金属膜、金属氧化物膜、或金属膜与金属氧化物膜的叠层膜。金属膜和金属氧化物膜中的每一个均可以具有单层结构或其中堆叠多个层的叠层结构。更进一步地，除金属膜和金属氧化物膜之外，还可以使用金属氮化物或金属氧氮化物。分离层206可以通过溅射法或诸如等离子体CVD法的各种CVD法形成。
[0148]
用于分离层206的金属的例子包括钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、和铱(Ir)。除由上述金属中的任何一种形成的膜之外，分离层206还可以是由包含上述金属中的任何一种作为主要成分的合金制成的膜或由包含上述金属中的任何一种的化合物制成的膜。
[0149]
或者，分离层206可以用单硅(Si)膜或由包含硅(Si)作为主要成分的化合物制成的膜形成。又或者，分离层206可以用由硅(Si)和任何上述金属的合金制成的膜形成。包含硅的膜可以具有无定形、微晶、和多晶结构中的任何一种。
[0150]
分离层206可以是单层上述膜或多个上述膜的叠层。其中有金属膜和金属氧化物膜堆叠的分离层206可以通过形成底层金属膜并随后氧化或氮化该金属膜的表面形成。具体地，可以在氧气氛或N2O气氛中对底层金属膜进行等离子体处理，或者可以在氧气氛或N2O气氛中对该金属膜进行热处理。或者，可以通过直接在底层金属膜上形成硅氧化物膜或硅氧氮化物膜来氧化该金属膜。以类似方式，可以通过直接在底层金属膜上形成硅氮氧化物膜或硅氮化物膜进行氮化。
[0151]
作为用于金属膜氧化或氮化的等离子体处理，可以用1×1011cm-3或以上、优选地为1×1011～9×1015cm-3的等离子体密度并且用诸如微波的高频率(例如2.45GHz的频率)进行高密度等离子体处理。
[0152]
虽然其中有金属膜和金属氧化物膜堆叠的分离层206可以通过氧化底层金属膜的表面形成，但是也可以在形成金属膜之后独立形成金属氧化物膜。例如，用钨作为金属时，通过溅射法、CVD法等形成钨膜作为底层金属膜，并随后对钨膜进行等离子体处理。因此，可以形成作为金属膜的钨膜和与该金属膜接触并由钨的氧化物形成的金属氧化膜。
[0153]
接下来，可以在粘结衬底200和基础衬底204通过粘结相互附着之前使粘结衬底200氢化。例如，氢化处理在氢气氛中在350℃下执行约两小时。
[0154]
随后，如图13D所示，粘结衬底200和基础衬底204相互附着使得绝缘膜203和207插在它们之间。绝缘膜203和绝缘膜207相互粘结，由此粘结衬底200和基础衬底204可以相互附着。
[0155]
粘结是通过范德瓦尔斯力形成的，因此即使在室温下也形成牢固的粘结。请注意由于上述粘结可以在低温下进行，所以可以使用多种衬底作为基础衬底204。作为基础衬底204，可以使用例如由铝硅酸盐玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃衬底；诸如石英衬底或蓝宝石衬底的衬底；由硅、砷化镓、磷化铟等形成的半导体衬底，等等。或者，可以用包括不锈钢衬底的金属衬底作为基础衬底204。
[0156]
请注意可以在基础衬底204和粘结衬底200相互附着之后进行热处理或压力处理。可以用热处理或压力处理增加粘结强度。
[0157]
热处理在粘结衬底200与基础衬底204之间的绝缘膜203和绝缘膜207相互粘结之后执行，由此使弱层202中的相邻微孔相互耦合，并增大微孔的体积。结果，如图14A所示，粘结衬底200沿着弱层202裂开或在弱层202内部分离；因此，曾经是粘结衬底200的一部分的半导体膜208在基础衬底204上形成。热处理优选地在等于或低于基础衬底204的允许温度极限的温度下执行。例如，热处理可以在400～600℃范围内的温度下执行。分离之后，与绝缘膜201和203一起，半导体膜208被转移到基础衬底204。其后，优选地执行400～600℃范围内的温度下的热处理以便使绝缘膜203与绝缘膜207之间的粘结更坚固。
[0158]
半导体膜208的晶面取向可以用粘结衬底200的晶面取向控制。可以酌情选择具有适合于将形成的半导体元件的晶面取向的粘结衬底200。晶体管的迁移率取决于半导体膜208的晶面取向。为了获得具有更高迁移率的晶体管，鉴于沟道的方向和晶面取向设置粘结衬底200的粘结方向。
[0159]
接下来，将转移的半导体膜208的表面平面化。虽然平面化不一定是必须的，但平面化使改善半导体膜208与稍后要形成的晶体管中的栅极绝缘膜之间的界面特性成为可能。具体地，平面化可以通过化学机械抛光(CMP)或液体射流抛光执行。半导体膜208的厚度通过平面化而减小。
[0160]
请注意虽然本实施方案模式描述使用Smart Cut(注册商标)的方法的情形，其中半导体膜208通过弱层202的形成与粘结衬底200分离，但是半导体膜208可以通过诸如ELTRAN(外延层转移)、电介质隔离法或PACE(等离子体辅助化学刻蚀)法的任何其它粘结方法粘结到基础衬底204。
[0161]
接下来，如图14B所示，对半导体膜208进行处理(图案化)以便具有预定形状，由此形成岛形半导体膜209。
[0162]
在本发明中，可以在使用通过上述步骤形成的半导体膜209的情况下形成诸如晶体管的各种半导体元件。图14C图解用半导体膜209形成的晶体管210。
[0163]
然后，在集成电路中使用的晶体管210上形成充当芯片上天线的导体223。
[0164]
用作芯片上天线的导体223可以用诸如银(Ag)、金(Au)、铜(Cu)、钯(Pd)、铬(Cr)、铂(Pt)、钼(Mo)、钛(Ti)、钽(Ta)、钨(W)、铝(Al)、铁(Fe)、钴(Co)、锌(Zn)、锡(Sn)、或镍(Ni)的金属形成。作为用作芯片上天线的导体223，可以使用由包含上述金属作为主要成分的合金或包含上述金属的化合物制成的膜以及由上述金属形成的膜。用作芯片上天线的导体223可以由单层的上述膜或多个上述膜的叠层形成。
[0165]
用作芯片上天线的导体223可以通过CVD法、溅射法、诸如丝网印刷或凹版印刷的印刷法、液滴释放法、分布法、电镀法、光刻法、蒸发法、溅射法等形成。
[0166]
例如，使用丝网印刷法时，用作芯片上天线的导体223可以通过选择性地印刷导电浆料形成，其中每个均具有几纳米至几十微米的粒度的导电颗粒在有机树脂中分散到绝缘膜上。导电颗粒可以用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、锡(Sn)、铅(Pb)、锌(Zn)、铬(Cr)、钛(Ti)等形成。除这样的金属之外，导电颗粒可以用包含上述金属作为主要成分的合金或包含上述金属的化合物形成。或者，可以使用卤化银微粒或可分散纳米粒。更进一步地，作为导电浆料中包含的有机树脂，可以使用聚酰亚胺、硅氧烷基树脂、环氧树脂、硅树脂等等。
[0167]
作为上述金属的合金的例子，可以给出以下组合：银(Ag)和钯(Pd)、银(Ag)和铂(Pt)、金(Au)和铂(Pt)、金(Au)和钯(Pd)、以及银(Ag)和铜(Cu)。或者，例如可以使用用银(Ag)覆盖的铜(Cu)的导电颗粒。
[0168]
请注意形成用作芯片上天线的导体223时，优选的是通过印刷法或液滴释放法涂敷导电浆料，然后烘焙。例如，将包含银作为主要成分的导电颗粒(例如粒度为1～100nm)用于导电浆料时，可以通过在150～300℃的温度下烘焙导电浆料形成充当天线的抗静电膜。烘焙可以通过用红外灯、氙气灯、卤素灯等的灯退火或通过用电炉的炉退火执行。或者，可以使用用受激准分子激光器或Nd:YAG激光器的激光退火法。又或者，可以使用包含焊料或无铅焊料作为主要成分的微粒；在那种情形中，优选使用每个的粒度均为20μm或以下的微粒。焊料或无铅焊料具有成本低的优点。
[0169]
使用印刷法或液滴释放法时，用作芯片上天线的导体223可以在不使用用于曝光的掩膜的情况下形成。此外，使用液滴释放法或印刷法时，与光刻法的情形中不同的是可以避免可能被刻蚀除去的材料的浪费。更进一步地，由于不必使用用于曝光的昂贵掩膜，可以降低制造半导体器件的成本。
[0170]
接下来，如图15A所示，结构体212通过热压粘结而粘结在导体223上。然后，元件层211、导体223、和结构体212与基础衬底204分离。
[0171]
作为结构体212，使用其中用有机树脂214填充纤维体213的物体。这样的结构体212也称为预浸料坯。预浸料坯具体地以下列方式形成：用其中用有机溶剂稀释基质树脂的清漆填充纤维体，并且其后进行干燥以便使有机溶剂挥发并使基质树脂半固化。结构体212的厚度优选地为10～100μm，更优选地为10～30μm。使用具有这样的厚度的结构体时，可以制造能被弯曲的薄半导体器件。
[0172]
请注意在本实施方案模式中，使用其中用有机树脂填充单层纤维体的结构体212；但是，本发明不限于这种结构。可以使用其中用有机树脂填充多个堆叠的纤维体的结构体。更进一步地，当堆叠多个结构体，其中在每个结构体中用有机树脂填充单层纤维体时，另一个层可以插在结构体之间。
[0173]
在结构体212中，有机树脂214通过热压粘结被塑化或固化。有机树脂214是有机塑料树脂时，随后通过将有机树脂冷却至室温将塑化的有机树脂固化。通过加热和压力粘结，有机树脂214被均匀地展开以致与元件层211紧密接触，并被固化。其中对结构体212进行压力粘结的步骤在大气压力或降低的压力下执行。
[0174]
分离发生在分离层206中。分离可以用物理力执行，例如通过用人的手或夹紧工具拉，或在滚动滚筒的同时分离。分离层206可以部分保留而不是完全除去。
[0175]
请注意本实施方案模式中使用这样的方法，其中将金属氧化物膜用于分离层并用物理手段使元件层211分离；但是，本发明中使用的分离方法不限于此。例如，可以使用这样的方法，其中使用透光基础衬底204，将包含氢的无定形硅用于分离层206，并用激光束从基础衬底204侧照射分离层206以便使包含在无定形硅中的氢蒸发，使得基础衬底204与元件层211分离。
[0176]
或者，分离可以通过刻蚀分离层206的方法执行。在这种情形中，形成沟槽以致使分离层206部分地暴露。沟槽是通过切割、划刻、使用包括UV光的激光束的工艺过程、光刻法等形成的。沟槽可以足够深以便使分离层206暴露。然后，用卤素氟化物作为刻蚀气体，并且通过沟槽引入气体。在本实施方案模式中，刻蚀是在例如使用ClF3(三氟化氯)、350℃的温度、300sccm的流量、800Pa的气压、和三小时的时间段的条件下执行的。或者，可以将氮混入ClF3气体。使用诸如ClF3的卤素氟化物时，可以选择性地刻蚀分离层206，而且可以使基础衬底204与元件层211分离。请注意卤素氟化物可以是气体或者是液体。
[0177]
或者，通过用机械抛光除去基础衬底204的方法或用诸如HF的溶液溶解衬底来除去基础衬底204的方法，可以使元件层211与基础衬底204分离。在这种情形中，不一定使用分离层206。
[0178]
接下来，如图15B所示，将其中用有机树脂216填充纤维体215的结构体217叠加元件层211的侧面上，其中该元件层211通过上述分离被暴露。结构体217的厚度优选地为10～100μm，更优选地为10～30μm。使用具有这样的厚度的结构体时，可以制造能被弯曲的薄半导体器件。
[0179]
请注意本实施方案模式中使用其中用有机树脂填充单层纤维体的结构体217；但是，本发明不限于这种结构。可以使用其中用有机树脂填充多个堆叠的纤维体的结构体。更进一步地，当堆叠多个结构体，其中在每个结构体中用有机树脂填充单层纤维体时，另一个层可以插在结构体之间。
[0180]
接下来，将结构体217加热并进行压力粘结使得结构体217的有机树脂216被塑化或固化。有机树脂216是有机塑料树脂时，随后通过将有机树脂冷却至室温将塑化的有机树脂固化。通过热压粘结，有机树脂216被均匀地展开以致与元件层211紧密接触，并被固化。其中对结构体217进行压力粘结的步骤在大气压力或降低的压力下执行。
[0181]
接下来，抗静电膜220和抗静电膜221分别在结构体212和结构体217的表面上形成，其中该两个抗静电膜不与元件层211相面对。抗静电膜220和221中的每一个均具有导电性和约为106～1014Ω/cm2的表面电阻值。对于抗静电膜220和221，可以使用表面活性剂、导电聚合物、其中分散有诸如炭黑或银的导电颗粒的树脂、硅氧烷基树脂、硅氧烷基材料等等。表面活性剂的具体例子包括非离子表面活性剂，诸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N，N-双(2-羟基乙基)烷基胺、N-2-羟基乙基-N-2-羟烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇酰胺；阴离子表面活性剂，诸如烷基磺酸盐、烷基苯磺酸盐和磷酸烷基酯；阳离子表面活性剂，诸如四烷基铵盐和三烷基苯甲基铵盐；和两性表面活性剂，诸如烷基甜菜碱和烷基咪唑甜菜碱。使用表面活性剂时，抗静电膜220和221中的每一个的厚度优选地约为0.01～1μm。导电聚合物的例子包括聚吡咯基和聚噻吩基聚合物。
[0182]
使用硅氧烷基树脂时，抗静电膜220和221可以以下列方式形成。把通过将硅氧烷基树脂或硅氧烷基材料溶解或分散在诸如异丙醇、乙醇、丙醇、或丁醇的醇中获得的液体通过诸如浸渍、喷涂、用布擦拭、凹版涂布、辊涂、或印刷的方法涂敷于结构体212和217，并干燥或在干燥之后烘焙。
[0183]
请注意本实施方案模式中描述这样的例子，其中抗静电膜220和221分别在结构体212和217的表面上形成且不与元件层211相面对；但是，本发明不限于这种结构。在元件层211侧面上的抗静电膜220和221分别在结构体212和217的表面上形成时，抗静电膜220和221优选地在结构体212和217附着于元件层211之前形成。而且在这种情形中，本发明中使用具有约为106～1014Ω/cm2的表面电阻值的导电抗静电膜220；因此，即使用作芯片上天线的导体223和抗静电膜220直接相互接触，也不会损害芯片上天线的功能。
[0184]
构成多个半导体器件的半导体元件在结构体212和217之间形成时，切割元件层211以便使每个半导体器件分离。元件层211可以用激光照射装置、切片装置、划刻装置、诸如剪刀或刀具的具有利刃的切割装置等切割。使用激光照射装置时，可以使用下列激光器中的任何一种：诸如KrF、ArF或XeCl激光器的受激准分子激光器；诸如He、He-Cd、Ar、He-Ne、HF、或CO2激光器的气体激光器；固态激光器，诸如使用掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的诸如YAG、GdVO4、YVO4、YLF或YAlO3的晶体的晶体激光器、玻璃激光器、或红宝石激光器；或诸如GaN、GaAs、GaAlAs或InGaAsP激光器的半导体激光器。请注意优选地在固态激光器中酌情使用基波至第五谐波。
[0185]
根据本发明，能提供可能不被外力、特别是压紧力损坏而且能防止静电放电的高可靠的半导体器件。
[0186]
本实施方案模式可以酌情与其它实施方案模式和实施方案结合实现。
[0187]
(实施方案模式8)
在本实施方案模式中，描述一个示例，其中布置纤维体以致与元件层重叠并且用有机树脂填充纤维体，由此形成与元件层附着的结构体。
[0188]
首先，如图16A所示，元件层401和充当芯片上天线的导体407在衬底400上形成。在图16A中，分离层402在元件层401与衬底400之间形成以便促进稍后元件层401与衬底400的分离；但是，本发明不限于这种结构。不一定提供分离层402，或者可以根据分离方法在必要时添加另一个层。
[0189]
然后，纤维体403堆叠在元件层401上以致与元件层401和导体407重叠。纤维体403是使用有机化合物或无机化合物的高强度纤维的纺织物或无纺织物，并且纤维体403覆盖元件层401和导体407的整个表面。高强度纤维具体地说是具有高拉伸弹性模量或高杨氏模量的纤维。高强度纤维的典型例子包括聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酸胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维、和碳纤维。玻璃纤维的例子包括使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。请注意纤维体403可以由上述高强度纤维中的一种或多种形成。
[0190]
或者，纤维体403可以是使用用于经纱和纬纱的纤维束(单纱)(在下文中，纤维束称为纱束)形成的纺织物，或通过以随机方式或在一个方向上堆叠多种纤维的纱束获得的无纺织物。在纺织物的情形中，可以酌情使用平纹织物、斜纹织物、缎纹织物等等。
[0191]
纱束可以具有圆形或椭圆形横截面。作为纤维纱束，可以使用已经经历过用高压水流、用液体作为介质的高频率振动、连续超声振动进行的纤维开松、用滚筒进行的压紧等的纤维纱束。经过纤维开松的纤维纱束具有大的宽度，具有在厚度方向上数目更少的单纱，并具有椭圆形或扁平形的横截面。更进一步地，用松散的加捻纱作为纤维纱束时，纱束被轻易地打平并具有椭圆形或扁平形的横截面。通过使用如上所述具有椭圆形或扁平形横截面的纱束，可以制成薄的结构体403。因此可以制造薄的半导体器件。纱束的直径为4～200μm以及4～400μm时本发明的效果得到证实。理论上，纱束的直径甚至可以更小。此外，纤维的厚度为4～20μm时，本发明的效果得到证实。理论上，纤维的厚度甚至可以更小，并且纤维的厚度视纤维的材料而定。
[0192]
接下来，如图16B所示，用有机树脂404填充纤维体403。有机树脂404通过加热被塑化或固化，由此形成固定到元件层401和导体407上的结构体405。有机树脂是有机塑料树脂时，随后通过将有机树脂冷却至室温使塑化的有机树脂固化。
[0193]
对于有机树脂404，可以使用热固性树脂，诸如环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂、或氰酸盐树脂；热塑性树脂，诸如聚苯氧基树脂、聚醚酰亚胺树脂、或氟树脂；或选自上述热固性树脂和热塑性树脂的多种树脂。使用上述有机树脂时，纤维体可以通过热处理固定于元件层。有机树脂404的玻璃化转变温度越高，优选地，有机树脂404受到局部施加压力的损坏越少。
[0194]
作为用有机树脂404填充的方法，可以使用印刷法、铸造法、液滴释放法、浸渍涂布法，等等。
[0195]
高导热性填料可以分散在有机树脂404中或纤维体403的纱束中。高导热性填料的例子包括铝氮化物、硼氮化物、硅氮化物、氧化铝、和银、铜的金属颗粒等。有机树脂或纤维纱束中包括传导性填料时，元件层中产生的热可以轻易地释放到外面。因此，可以抑制半导体器件中的蓄热，并且可以减少半导体器件的缺陷。
[0196]
请注意本实施方案模式中描述这样一个示例，其中结构体405包括单层纤维体403；但是本发明不限于这种结构。结构体405可以包括两层或更多层纤维体403。更进一步地，在本实施方案模式中结构体405和导体407直接相互固定；但是，可以在结构体405和导体407之间提供诸如绝缘膜的另一个层。
[0197]
接下来，如图16C所示，衬底400与元件层401分离。分离可以在分离层402内执行。作为分离元件层401的方法，可以使用如实施方案模式6或7中描述的下列方法中的任何一种：这样的方法，其中通过用物理力使元件层401和衬底400在分离层中裂开；这样的方法，其中将包含氢的无定形硅用于分离层402并用激光束从衬底400一侧照射分离层402以便使包含在无定形硅中的氢蒸发，使得衬底400与元件层401分离；刻蚀分离层402的方法；通过机械抛光除去衬底400的方法；和通过用诸如HF的溶液溶解衬底400除去衬底400的方法。
[0198]
接下来，叠加纤维体411以致其与衬底400的表面重叠，如图17A中所示，该纤维体411通过分离被暴露，并且其后，如图17B所示用有机树脂412填充纤维体411。然后，有机树脂412通过加热被塑化或固化，由此形成固定于元件层401的结构体413。结构体413与结构体405重叠，其中有元件层401插在它们之间。有机树脂是有机塑料树脂时，随后通过将树脂冷却至室温将塑化的有机树脂固化。
[0199]
请注意在本实施方案模式中结构体413包括单层结构体411；但是，本发明不限于这种结构。结构体413可以包括两层或更多层的纤维体411。
[0200]
接下来，如图17C所示，抗静电膜430和抗静电膜431分别在结构体405和结构体413的表面上形成，其中该两个抗静电膜不与元件层401相面对。抗静电膜430和431中的每一个均具有导电性和约为106～1014Ω/cm2的表面电阻值。对于抗静电膜430和431，可以使用表面活性剂、导电聚合物、其中分散有诸如炭黑或银的导电颗粒的树脂、硅氧烷基树脂、硅氧烷基材料等等。表面活性剂的具体例子包括非离子表面活性剂，诸如甘油脂肪酸酯、聚氧乙烯烷基醚、聚氧乙烯烷基苯基醚、N，N-双(2-羟基乙基)烷基胺、N-2-羟基乙基-N-2-羟烷基胺、聚氧乙烯烷基胺、聚氧乙烯烷基胺脂肪酸酯、和烷基二乙醇酰胺；阴离子表面活性剂，诸如烷基磺酸盐、烷基苯磺酸盐和磷酸烷基酯；阳离子表面活性剂，诸如四烷基铵盐和三烷基苯甲基铵盐；和两性表面活性剂，诸如烷基甜菜碱和烷基咪唑甜菜碱。使用表面活性剂时，抗静电膜430和431中的每一个的厚度优选地约为0.01～1μm。导电聚合物的例子包括聚吡咯基和聚噻吩基聚合物。
[0201]
使用硅氧烷基树脂时，抗静电膜430和431可以以下列方式形成。把通过将硅氧烷基树脂或硅氧烷基材料溶解或分散在诸如异丙醇、乙醇、丙醇、或丁醇的醇中获得的液体通过诸如浸渍、喷涂、用布擦拭、凹版涂布、辊涂、或印刷的方法涂敷于结构体405和413，并干燥或在干燥之后烘焙。
[0202]
请注意结构体405和结构体413被设置为具有几乎相同的厚度。因此，半导体器件因应力的施加而弯曲时，可以防止压力被局部施加于在结构体405和413之间提供的元件层401和导体407。因此，可以增加半导体器件的可靠性。
[0203]
根据本发明，能提供可能不被外力、特别是压紧力损坏而且能防止静电放电的高可靠的半导体器件。
[0204]
本实施方案模式可以酌情与其它实施方案模式和实施方案结合实现。
[0205]
【实施方案1】
在本实施方案中，描述本发明的半导体器件中包括的增益天线的形状。
[0206]
本发明的半导体器件中包括的增益天线可以分成主要电磁耦合到芯片上天线的环状部分和主要接收来自询问器的电波的部分。只要主要接收来自询问器的电波的部分中的增益天线具有使接收电波成为可能的形状就是可接受的。
[0207]
图18A图解增益天线的示例，其中该增益天线中主要接收电波的部分1801构成折叠偶极天线。图18B图解增益天线的示例，其中该增益天线中主要接收电波的部分1802是环状的。图18C图解增益天线的示例，其中该增益天线中主要接收电波的部分1803构成弯折线天线。图18D图解增益天线的示例，其中该增益天线中主要接收电波的部分1804具有这样的形状以致连接多个贴片元件(patchelement)。
[0208]
请注意在本发明中，主要从询问器接收电波的部分的形状不限于上述的那些。
[0209]
本实施方案可以酌情与其它实施方案模式和实施方案结合实现。
[0210]
【实施方案2】
在本实施方案中，描述芯片上天线与增益天线之间的位置关系。
[0211]
交流电流过增益天线时，增益天线中包括的环状部分与芯片上天线相互电磁耦合，因此，芯片上天线中产生感应电动势。芯片上天线和增益天线中包括的环状部分可以相互部分地重叠，有结构体插在它们之间，或者可以布置在不同区域中以致没有相互重叠。请注意芯片上天线布置在包括在增益天线中的环状部分中产生的磁通量最集中的位置，由此可以增大芯片上天线中产生的感应电动势。
[0212]
更进一步地，增益天线与芯片上天线和集成电路之间的阻抗匹配，由此可以降低因反射产生的功率损失。请注意由于与阻抗的虚数部分相对应的电抗根据增益天线与芯片上天线之间产生的电容的值而改变，所以在设计阶段应考虑增益天线与芯片上天线重叠的部分的面积以便阻抗匹配。但是，可以假定，增益天线与芯片上天线在有结构体插在它们之间的情况下附着时，在给定位置处不精确执行附着，并且因此，增益天线与芯片上天线相互移位。此外，在最坏的情形中，由于电容值的改变，阻抗不能匹配。
[0213]
因此，在本实施方案中，如图19A所示，包括在增益天线中的环状部分1901的宽度用dA表示并且芯片上天线1902的宽度用dB表示时，dA和dB的值经设置以致满足dA＞dB。芯片上天线1902的内缘和外缘与包括在增益天线中的环状部分1901重叠，芯片上天线1902的环路被中断的区域和包括在增益天线中的环状部分1901的环路被中断的区域除外。
[0214】
用上述结构，例如，即使图19A中所示的包括在增益天线中的环状部分1901和芯片上天线1902被附着时在图19B中箭头的方向上有偏差，包括在增益天线中的环状部分1901和芯片上天线1902相互重叠的部分的面积也可以几乎保持恒定。因此，即使附着中的对准精度不高，也可以防止电容值的改变，并且可以在没有阻抗不匹配的情况下制造半导体器件。
[0215】
本实施方案可以酌情与其它实施方案模式和实施方案结合实现。
[0216】
【实施方案3】
由于本发明的半导体器件具有挠性，它优选附着于具有挠性的物体或具有曲形表面的物体。更进一步地，由于本发明的半导体器件不仅具有高的抗冲击性和抗振动性而且具有在对局部施加的压力的抵抗力方面的高可靠性，所以该半导体器件的应用范围广泛。
[0217]
本发明的半导体器件中的集成电路包括其中数据不能被重写的诸如ROM的存储器时，防止伪造与该半导体器件附着的物体是可能的。更进一步地，例如，将本发明的半导体器件用于其市场价值决定性地取决于生产区域、生产者等的食品时，可以防止伪造该生产区域、生产者等。
[0218]
具体地，本发明的半导体器件可以附着于具有物体信息的标签，诸如货运标签、价格标签、和名称标签。此外，本发明的半导体器件本身可以用作标签。或者，例如，本发明的半导体器件可以附着于相当于声明事实为真的文件的证书，诸如户口簿、居民卡、护照、驾驶执照、身份证、会员卡、调查报告、***、现金卡、预付卡、病人登记卡、和月票、年票。又或者，例如，本发明的半导体器件可以附着于证券，其相当于声明私有财产权的证券，诸如汇票、支票、收据、提货单、仓库收据、股票、债权、礼券、和抵押证明。
[0219]
例如，本发明的半导体器件可以附着于物品的标记以便用该半导体器件进行物品的分配管理。
[0220]
如图20A所示，本发明的半导体器件1302附着于诸如产品标记1301的背面具有粘性的支撑物。半导体器件1302所附着的标记1301放在物品1303上。物品1303的识别数据可以从附着于标记1301的半导体器件1302被无线地读取。因此，半导体器件1302促进分配过程中的物品管理。本发明的半导体器件具有即使附着于具有挠性的标记1301也不会轻易被应力毁坏的优点。因此，优选的是将使用本发明的半导体器件的标记1301附着于具有曲形表面的物体。更进一步地，由于本发明的半导体器件1302具有在对压紧力的抵抗力方面的高可靠性，所以半导体器件1302可能不被压紧力或分配过程中的摩擦产生的静电毁坏。
[0221]
例如，在半导体器件1302中将可重写非易失性存储器用作集成电路中包括的存储器时，物品1303的分配过程可以被记录。此外，产品的生产过程被记录时，批发商、零售商、和消费者可以轻易地找出生产区域、生产者、制造日期、加工方法、等等。
[0222]
在具有关于它们所包含信息的价值的制品中，例如书籍、DVD、和CD，存在这样的问题，即制品中包含的全部信息的公开降低了它们作为制品的价值；另一方面，完全隐藏信息使得难以欣赏它们作为制品的价值。用本发明的半导体器件与之附着的包装材料包装以上制品，并随后将制品中包含的部分信息存储在半导体器件中使顾客能够在不会降低制品价值的情况下欣赏制品的价值。图20B图解用本发明的半导体器件1313与之附着的包装材料1312包装的书籍1311。
[0223]
然后，例如，将作为询问器的功能添加于诸如移动电话的便携式信息终端时，客户可以掌握书籍1311的一部分内容。
[0224]
用以上结构，即使没有公开制品中包含的全部信息，顾客也可以了解制品的内容。
[0225]
图20C图解本发明的半导体器件1320与之附着的无记名债券1321的示例。无记名债券1321包括但不限于邮票、车票、入场票、礼券、售书证、文具券、啤酒券、米券、各种赠券、各种服务券、等诸如此类。请注意半导体器件1320在无记名债券1321内部形成或在无记名债券1321的表面上形成以致被暴露。本发明的半导体器件具有这样的优点：即使附着于具有挠性的无记名债券1321也可能不会被应力损坏，也可能不会被由摩擦产生的静电损坏。
[0226]
本实施方案可以酌情与其它实施方案模式和实施方案结合实现。
本申请是基于2007年7月27日提交日本专利局的日本专利申请No.2007-195497，这里通过引用将其全部内容并入此处。

Claims (24)

1.一种半导体器件，其包括：
集成电路；
连接到集成电路的第一天线；
一对结构体，
其中集成电路和第一天线插在结构体对之间，
其中至少一个第一抗静电膜在结构体对中的一个的至少一个表面上被形成，以及
其中至少一个第二抗静电膜在结构体对中的另一个的至少一个表面上被形成；
第二天线，经设置使得结构体对中的一个插在第一天线与第二天线之间，
其中结构体对中的每一个均是通过用树脂填充纤维体形成的。
2.一种半导体器件，其包括：
集成电路；
连接到集成电路的第一天线；
一对结构体，其中集成电路和第一天线插在结构体对之间；
第二天线，经设置使得结构体对中的一个插在第一天线与第二天线之间，
其中结构体对中的每一个均是通过用树脂填充纤维体形成的，以及
其中当交流电流过第一天线和第二天线中的一个时，在第一天线和第二天线中的另一个中由电磁感应产生感应电动势。
3.如权利要求1所述的半导体器件，
其中结构体对中的一个的一个表面不与集成电路和第一天线相面对，以及
其中结构体对中的另一个的一个表面不与集成电路和第一天线相面对。
4.如权利要求1所述的半导体器件，
其中结构体对中的一个的一个表面与集成电路和第一天线相面对，以及
其中结构体对中的另一个的一个表面与集成电路和第一天线相面对。
5.如权利要求1所述的半导体器件，
其中第一抗静电膜在结构体对中的一个的相对侧上被形成，以及
其中第二抗静电膜在结构体对中的另一个的相对侧上被形成。
6.如权利要求1或2所述的半导体器件，
其中结构体对具有绝缘性。
7.如权利要求1所述的半导体器件，
其中抗静电膜是表面活性剂、导电聚合物、其中分散有导电颗粒的树脂、和硅氧烷基树脂中的一个。
8.如权利要求1所述的半导体器件，
其中抗静电膜具有106～1014Ω/cm2的表面电阻值。
9.如权利要求1或2所述的半导体器件，
其中第一天线为环状，
其中第二天线的一部分为环状，
其中第一天线的宽度比第二天线的一部分的宽度小，以及
其中第一天线的内缘和外缘与第二天线重叠。
10.如权利要求1或2所述的半导体器件，
其中第一天线为具有一个线圈的环状，
其中第二天线的一部分为具有一个线圈的环状，
其中第一天线的宽度比第二天线的一部分的宽度小，以及
其中第一天线的内缘和外缘与第二天线重叠。
11.如权利要求1或2所述的半导体器件，
其中集成电路中使用薄膜晶体管。
12.如权利要求1所述的半导体器件，
其中当交流电流过第一天线和第二天线中的一个时，在第一天线和第二天线中的另一个中由电磁感应产生感应电动势。
13.如权利要求1或2所述的半导体器件，
其中纤维体包括经纱和纬纱，在该经纱和纬纱中的每一个中多个有机化合物或无机化合物的单纱被捆在一起，以及
其中在结构体对中经纱和纬纱的方向不同。
14.如权利要求1或2所述的半导体器件，
其中聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酸胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维、和碳纤维中的一个被用于纤维体。
15.如权利要求1或2所述的半导体器件，
其中树脂包括热固性树脂或热塑性树脂中的一个。
16.如权利要求15所述的半导体器件，
其中热固性树脂是环氧树脂、不饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂、和氰酸盐树脂中的一个。
17.如权利要求15所述的半导体器件，
其中热塑性树脂是聚苯氧基树脂、聚醚酰亚胺树脂、和氟树脂中的一个。
18.一种制造半导体器件的方法，包括步骤：
将集成电路和连接到集成电路的第一天线插在一对结构体之间，
其中至少一个第一抗静电膜在结构体对中的一个的至少一个表面上被形成，以及
其中至少一个第二抗静电膜在在结构体对中的另一个的至少一个表面上被形成；以及
将第二天线附着于结构体对中的一个使得结构体对中的一个插在第一天线与第二天线之间，
其中结构体对中的每一个均是通过用树脂填充纤维体形成的。
19.如权利要求18所述的方法，
其中结构体对中的一个的一个表面不与集成电路和第一天线相面对，以及
其中结构体对中的另一个的一个表面不与集成电路和第一天线相面对。
20.如权利要求18所述的方法，
其中结构体对中的一个的一个表面与集成电路和第一天线相面对，以及
其中结构体对中的另一个的一个表面与集成电路和第一天线相面对。
21.如权利要求18所述的方法，
其中第一抗静电膜在结构体对中的一个的相对侧上被形成，以及
其中第二抗静电膜在结构体对中的另一个的相对侧上被形成。
22.如权利要求18所述的方法，
其中结构体对具有绝缘性。
23.如权利要求18所述的方法，
其中抗静电膜是表面活性剂、导电聚合物、其中分散有导电颗粒的树脂、和硅氧烷基树脂中的一个。
24.如权利要求18所述的方法，
其中抗静电膜具有106～1014Ω/cm2的表面电阻值。
CN2008101334771A 2007-07-27 2008-07-25 半导体器件及其制造方法 Expired - Fee Related CN101354755B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007195497 2007-07-27
JP2007195497 2007-07-27
JP2007-195497 2007-07-27

Publications (2)

Publication Number Publication Date
CN101354755A true CN101354755A (zh) 2009-01-28
CN101354755B CN101354755B (zh) 2013-07-31

Family

ID=39929604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101334771A Expired - Fee Related CN101354755B (zh) 2007-07-27 2008-07-25 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US7932589B2 (zh)
EP (1) EP2019425A1 (zh)
JP (1) JP5189429B2 (zh)
KR (2) KR101489167B1 (zh)
CN (1) CN101354755B (zh)
TW (1) TWI442536B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102236814A (zh) * 2010-04-26 2011-11-09 永奕科技股份有限公司 射频识别标签模组
CN102236815A (zh) * 2010-04-26 2011-11-09 永奕科技股份有限公司 射频识别标签模组、容置体与堆叠容置体结构
CN111247695A (zh) * 2017-10-18 2020-06-05 康普技术有限责任公司 宽带堆叠贴片辐射元件及相关的相控阵列天线

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2019425A1 (en) 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
CN103500700B (zh) * 2008-06-06 2016-06-08 株式会社半导体能源研究所 半导体装置的制造方法
JP2010041040A (ja) * 2008-07-10 2010-02-18 Semiconductor Energy Lab Co Ltd 光電変換装置および光電変換装置の製造方法
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010035625A1 (en) 2008-09-25 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Semi conductor device
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
US8089418B2 (en) * 2008-12-04 2012-01-03 Intel Corporation Antenna structure
WO2010140495A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140539A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
WO2010140522A1 (en) * 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5501174B2 (ja) * 2009-09-17 2014-05-21 株式会社半導体エネルギー研究所 半導体装置
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US8895950B2 (en) 2009-10-23 2014-11-25 Nantero Inc. Methods for passivating a carbonic nanolayer
KR20120112803A (ko) * 2010-01-29 2012-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 이용한 전자 기기
KR101678055B1 (ko) * 2010-06-15 2016-11-22 삼성전자 주식회사 전자파 간섭 제거 장치 및 이를 포함하는 반도체 패키지
KR20120077473A (ko) * 2010-12-30 2012-07-10 삼성모바일디스플레이주식회사 플렉서블 기판 및 상기 플렉서블 기판을 포함하는 표시 장치
DE102011056323A1 (de) * 2011-12-13 2013-06-13 Infineon Technologies Ag Booster-Antennenstruktur für eine Chipkarte
JP5850784B2 (ja) 2012-03-29 2016-02-03 Ｄｏｗａエレクトロニクス株式会社 ブースターアンテナおよびその製造方法
CN104428946B (zh) 2012-06-26 2018-04-06 东洋制罐集团控股株式会社 Rf标签
JP5929549B2 (ja) * 2012-06-26 2016-06-08 東洋製罐株式会社 Ｒｆタグ
US9324020B2 (en) * 2012-08-30 2016-04-26 Nxp B.V. Antenna structures and methods for omni directional radiation patterns
EP2915161B1 (en) 2012-11-05 2020-08-19 University of Florida Research Foundation, Inc. Brightness compensation in a display
EP2926376B1 (en) * 2012-11-30 2017-11-08 University of Florida Research Foundation, Inc. Ambipolar vertical field effect transistor
JP2014119784A (ja) * 2012-12-13 2014-06-30 Toppan Printing Co Ltd Ｉｃ付冊子及びその製造方法
US20140203912A1 (en) * 2013-01-23 2014-07-24 King's Metal Fiber Technologies Co., Ltd. Radio frequency identification tag
JP6119325B2 (ja) * 2013-03-14 2017-04-26 セイコーエプソン株式会社 干渉フィルター、干渉フィルターの製造方法、光学モジュール、電子機器、及び接合基板
KR102068093B1 (ko) * 2013-11-04 2020-01-20 엘지디스플레이 주식회사 플렉서블 표시장치 제조 방법
US10839975B2 (en) * 2014-03-10 2020-11-17 The Boeing Company Graphene coated electronic components
JP2015216072A (ja) 2014-05-13 2015-12-03 株式会社ジャパンディスプレイ 有機ｅｌ装置及びその製造方法
CN207320328U (zh) * 2015-02-16 2018-05-04 株式会社村田制作所 天线装置及通信终端装置
KR20170108109A (ko) * 2015-03-06 2017-09-26 후지필름 가부시키가이샤 광전 변환 소자, 태양 전지 및 조성물
FR3042296B1 (fr) * 2015-10-09 2018-11-30 Fenotag Produit, procede et outil industriel permettant la fabrication de tags rfid dans le domaine de la tracabilite de produits textiles comme par exemple dans les blanchisseries industrielles
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
GB2562043B (en) * 2017-04-28 2020-04-29 Drayson Tech Europe Ltd Loop RF Power Harvester
JP6360611B1 (ja) * 2017-12-05 2018-07-18 ユニチカ株式会社 不燃性シート、該不燃性シートを含む防煙垂壁
US11259443B1 (en) * 2019-03-11 2022-02-22 Smartrac Investment B.V. Heat resistant RFID tags
US20240118327A1 (en) * 2021-01-27 2024-04-11 Sumitomo Electric Industries, Ltd. Diamond sensor unit
CN115706082A (zh) * 2021-08-13 2023-02-17 联华电子股份有限公司 具有蛇状金属导线的金属内连线结构

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602051A (en) * 1983-09-07 1986-07-22 Denki Kagaku Kogyo Kabushiki Kaisha Resin composition having electromagnetic wave shielding effort
CA2026113C (en) * 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) * 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JP3024399B2 (ja) 1992-11-13 2000-03-21 松下電器産業株式会社 半導体集積回路
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
EP0832467B8 (en) * 1995-06-16 2008-05-28 Rohm Co., Ltd. Semiconductor device, ic card utilizing the same and communication system
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
JPH10307898A (ja) 1997-05-09 1998-11-17 Toppan Printing Co Ltd 充電式非接触ｉｃカードシステム
JP3646472B2 (ja) * 1997-05-19 2005-05-11 株式会社日立製作所 非接触型ｉｃカードおよび送受信回路
JP3566056B2 (ja) 1997-12-26 2004-09-15 セイコーインスツルメンツ株式会社 電子機器
US6414318B1 (en) * 1998-11-06 2002-07-02 Bridge Semiconductor Corporation Electronic circuit
TW484101B (en) * 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
US6224965B1 (en) * 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) * 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
DE10004922A1 (de) * 2000-02-04 2001-08-09 Giesecke & Devrient Gmbh Transponder, insbesondere für eine kontaktlose Chipkarte
JP2001229355A (ja) * 2000-02-17 2001-08-24 Tamura Electric Works Ltd 非接触ｉｃカード
JP3835968B2 (ja) * 2000-03-06 2006-10-18 松下電器産業株式会社 半導体集積回路
JP3614747B2 (ja) * 2000-03-07 2005-01-26 Ｎｅｃエレクトロニクス株式会社 昇圧回路、それを搭載したｉｃカード及びそれを搭載した電子機器
US20020049714A1 (en) * 2000-05-11 2002-04-25 Shunpei Yamazaki Communication system
JP2002231545A (ja) 2001-02-02 2002-08-16 Matsushita Electric Ind Co Ltd 非接触電源装置
US6870516B2 (en) * 2001-02-16 2005-03-22 Integral Technologies, Inc. Low cost antennas using conductive plastics or conductive composites
JP3905418B2 (ja) * 2001-05-18 2007-04-18 セイコーインスツル株式会社 電源装置および電子機器
JP2003006592A (ja) 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 情報送受信装置
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003070187A (ja) 2001-08-27 2003-03-07 Toshiba Eng Co Ltd 非接触データキャリア装置並びに内蔵二次電池の充電方法
JP2003123033A (ja) 2001-10-12 2003-04-25 Nec Eng Ltd Ｉｃチップ及びそれを用いる商品管理システム並びに商品管理方法
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
KR100430001B1 (ko) * 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP3915092B2 (ja) 2002-01-21 2007-05-16 株式会社エフ・イー・シー Ｉｃカード用のブースタアンテナ
JP4007932B2 (ja) 2002-03-19 2007-11-14 株式会社タキオン マイクロ波送電法、マイクロ波受電装置及びｉｄタグシステム
JP2003299255A (ja) 2002-04-02 2003-10-17 Nippon Telegr & Teleph Corp <Ntt> 携帯型充電装置
JP2003317058A (ja) * 2002-04-19 2003-11-07 Oji Paper Co Ltd Ｉｃチップ実装体
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
JP2004023765A (ja) * 2002-06-20 2004-01-22 Sanyo Electric Co Ltd 無線型データ伝送装置
JP2004064937A (ja) * 2002-07-31 2004-02-26 Nec Corp チャージポンプ型昇圧回路
WO2004036482A2 (en) * 2002-10-18 2004-04-29 Symbol Technologies, Inc. System and method for minimizing unwanted re-negotiation of a passive rfid tag
JP4015008B2 (ja) * 2002-11-21 2007-11-28 株式会社ルネサステクノロジ 通信用半導体集積回路および無線通信システム
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP2004343410A (ja) 2003-05-15 2004-12-02 Hitachi Maxell Ltd 非接触通信式情報担体
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP3902769B2 (ja) * 2003-08-29 2007-04-11 松下電器産業株式会社 降圧電圧出力回路
US7737658B2 (en) * 2003-10-27 2010-06-15 Sony Corporation Battery packs having a charging mode and a discharging mode
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2005229098A (ja) 2003-12-12 2005-08-25 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005210843A (ja) 2004-01-23 2005-08-04 Toyota Motor Corp 電力供給システム、車載電源装置及び路側電源装置
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005235615A (ja) * 2004-02-20 2005-09-02 Hitachi Maxell Ltd アダプタパネル、電子機器、及びケーブルコネクタ認識システム
JP2005252853A (ja) 2004-03-05 2005-09-15 Fec Inc Ｒｆ−ｉｄ用アンテナ
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP2005316724A (ja) 2004-04-28 2005-11-10 Matsushita Electric Works Ltd アクティブ型ｒｆｉｄタグ
JP2005321911A (ja) 2004-05-07 2005-11-17 Dainippon Printing Co Ltd 発光素子付き透明ｉｃカード
JP2005352434A (ja) 2004-05-11 2005-12-22 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法および電子機器
JP4611093B2 (ja) * 2004-05-12 2011-01-12 セイコーインスツル株式会社 電波発電回路
JP2006004015A (ja) 2004-06-15 2006-01-05 Ts Photon:Kk バッテリーレス型プログラム制御可能な論理回路付きｒｆｉｄ応答器
JP2006024087A (ja) * 2004-07-09 2006-01-26 Nec Corp 無線デバイス、その製造方法、その検査方法及び検査装置並びに無線装置及びその製造方法
CN100530575C (zh) 2004-07-30 2009-08-19 株式会社半导体能源研究所 层压***、ic薄片、ic薄片卷、以及ic芯片的制造方法
JP4749074B2 (ja) * 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
CN102831460B (zh) * 2004-09-09 2016-08-03 株式会社半导体能源研究所 无线芯片
KR101176027B1 (ko) 2004-10-19 2012-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 안테나를 구비한 반도체장치 및 그 제조 방법
JP2006180073A (ja) 2004-12-21 2006-07-06 Okayama Prefecture 無線ｉｃタグ
JP4541246B2 (ja) 2004-12-24 2010-09-08 トッパン・フォームズ株式会社 非接触ｉｃモジュール
JP2006293690A (ja) 2005-04-11 2006-10-26 Sanyo Electric Co Ltd 集積回路及び無線ｉｃタグ
CN100412881C (zh) * 2005-04-30 2008-08-20 仁宝电脑工业股份有限公司 无线射频识别***
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070030681A1 (en) * 2005-07-29 2007-02-08 Brian Farrell Electromechanical structure and method of making same
US7776656B2 (en) * 2005-07-29 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1758439A1 (en) 2005-08-23 2007-02-28 THOMSON Licensing Peripheral skirt intended to be attached underneath the bottom panel of a device, and corresponding device
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
WO2007086046A2 (en) * 2006-01-24 2007-08-02 Nds Limited Chip attack protection
CN101401112B (zh) * 2006-03-10 2013-01-02 株式会社半导体能源研究所 半导体器件
CN101385039B (zh) * 2006-03-15 2012-03-21 株式会社半导体能源研究所 半导体器件
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
EP2038818B1 (en) * 2006-06-26 2014-10-15 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP4382783B2 (ja) * 2006-08-09 2009-12-16 富士通株式会社 Ｒｆｉｄタグ
EP2070019A4 (en) * 2006-10-02 2015-07-01 Semiconductor Energy Lab SEMICONDUCTOR DEVICE
EP2019425A1 (en) * 2007-07-27 2009-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236814A (zh) * 2010-04-26 2011-11-09 永奕科技股份有限公司 射频识别标签模组
CN102236815A (zh) * 2010-04-26 2011-11-09 永奕科技股份有限公司 射频识别标签模组、容置体与堆叠容置体结构
CN101937885A (zh) * 2010-08-12 2011-01-05 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN101937885B (zh) * 2010-08-12 2013-03-20 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN111247695A (zh) * 2017-10-18 2020-06-05 康普技术有限责任公司 宽带堆叠贴片辐射元件及相关的相控阵列天线
CN111247695B (zh) * 2017-10-18 2022-08-19 康普技术有限责任公司 宽带堆叠贴片辐射元件及相关的相控阵列天线

Also Published As

Publication number Publication date
US20150014419A1 (en) 2015-01-15
JP5189429B2 (ja) 2013-04-24
US20110186949A1 (en) 2011-08-04
KR101489167B1 (ko) 2015-02-03
US9412060B2 (en) 2016-08-09
JP2009054145A (ja) 2009-03-12
US7932589B2 (en) 2011-04-26
KR101489173B1 (ko) 2015-02-05
TW200924154A (en) 2009-06-01
CN101354755B (zh) 2013-07-31
KR20130090392A (ko) 2013-08-13
TWI442536B (zh) 2014-06-21
EP2019425A1 (en) 2009-01-28
US20090085182A1 (en) 2009-04-02
KR20090012173A (ko) 2009-02-02
US8872331B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
CN101354755B (zh) 半导体器件及其制造方法
JP5770325B2 (ja) 半導体装置
US8159043B2 (en) Semiconductor device
CN101803008B (zh) 半导体装置及其制造方法
US8049669B2 (en) Semiconductor device comprising circuit between first and second conducting wires
US9449999B2 (en) Semiconductor device and IC card
CN1918708B (zh) 半导体装置
TW200903720A (en) Method for manufacturing semiconductor device
TW200903665A (en) Method for manufacturing semiconductor device
TW200828809A (en) Oscillator circuit and semiconductor device including the same
JP5222628B2 (ja) 半導体装置
KR101298950B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1127934

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1127934

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130731

Termination date: 20200725

CF01 Termination of patent right due to non-payment of annual fee