CN101304015B - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN101304015B CN101304015B CN2008100887838A CN200810088783A CN101304015B CN 101304015 B CN101304015 B CN 101304015B CN 2008100887838 A CN2008100887838 A CN 2008100887838A CN 200810088783 A CN200810088783 A CN 200810088783A CN 101304015 B CN101304015 B CN 101304015B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- protective layer
- supporting mass
- semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种耐湿性提高的半导体装置及其制造方法,且提供一种能将制造工序简略化、提高生产性的半导体装置的制造方法。本发明通过将半导体芯片等的侧面部等由厚的保护层覆盖而提供一种能防止水分等侵入的、可靠性高的CSP结构等的半导体装置及其制造方法。提供这样的生产性高的半导体装置的制造方法,通过从贴附在半导体芯片上的支承体背面侧来蚀刻支承体,能不经过切割工序而分割半导体装置。
Description
技术领域
本发明涉及半导体装置及其制造方法,特别涉及使用支承体的CSP(Chip Size Package:芯片尺寸封装)型半导体装置及其制造方法。
背景技术
近年来,作为新的封装技术CSP被广泛关注。所谓CSP是指具有与半导体芯片的外形大致相同尺寸外形的小型封装。作为CSP的一种已知有BGA(Ball Grid Array:球栅阵列)型的半导体装置。BGA型半导体装置为在封装的一侧的面上配置多个由焊锡等金属材料构成的球状端子。
为了提高安装密度而要求半导体芯片薄型化,为了满足该要求,需要将半导体基板变薄。但若半导体基板变薄,则在制造工序中由于强度降低而产生翘曲或破损而不能进行运送。因此,将玻璃基板或保护带等支承体与半导体基板的一个面贴合,对没贴合支承体的面进行磨削来使半导体基板变薄。
图29是表示现有BGA型的具备支承体的半导体装置的概略剖面图。在由硅(Si)等构成的半导体基板100表面形成由CCD(Charge CoupledDevice:电荷耦合装置)型图像传感器或CMOS型图像传感器等元件构成的半导体集成电路101,且经由绝缘膜103形成与半导体集成电路101电连接的焊盘电极102。焊盘电极102被由氮化硅膜等构成的钝化膜104所覆盖。
玻璃基板等支承体105经由环氧树脂等构成的粘接层106而贴合在半导体基板100的表面上。为了在制造工序中牢固地保持薄型化的半导体基板100,也为了防止支承体105自身翘曲和破损,支承体105较厚形成,例如薄型化后的半导体基板100的厚度是100μm左右时,支承体105的厚度是400μm左右。
在半导体基板100的侧面和背面上形成由氧化硅膜和氮化硅膜等构成的绝缘膜107。将与焊盘电极102电连接的配线层108沿半导体基板100的侧面和背面形成在绝缘膜107上。形成由抗焊剂等构成的保护层109,将绝 缘膜107和配线层108覆盖。在保护层109的规定区域形成开口部,并形成通过该开口部与配线层108电连接的球状导电端子110。
经过沿各个半导体装置的边界即规定的切割线DL而使用切割刀将支承体105和保护层109等切分成单个的工序(所谓的切割工序),制造出这种半导体装置。
上述技术例如在以下的专利文献中有记载。
专利文献1:日本特开2006-93367号公报
上述半导体装置虽然具有保护层109,覆盖与焊盘电极102连接的配线层108,但由具有吸湿性的树脂构成的保护层109和粘接层106与支承体等的接触部的耐湿性弱,有支承体105从半导体元件剥离的危险这样的可靠性上的问题。
随着精密加工的进展,每张晶片的芯片数量增加,且对于一张晶片的切割线D1的数量也增加。因此将上述的切割线DL一个一个地切分的现有的制造方法还存在有切割工序需要时间长的问题。特别是将玻璃基板这样刚性高的基板作为支承体105使用时,难于将支承体105切断,这也是切割工序需要时间长的原因之一。而且要求电子机器更加高功能化和薄型化。
发明内容
本发明的目的在于提供一种可靠性高的半导体装置,其进一步的目的在于提供一种将制造工序简略化且生产性好的半导体装置的制造方法,而且,还以谋求半导体装置的薄型化为目的。
本发明是鉴于上述课题而开发的,其主要特点如下。即本发明的半导体装置包括:与半导体芯片内的电路元件连接且形成在该半导体芯片上的侧面部附近的金属焊盘、形成在所述半导体芯片的侧面部和背面部的绝缘膜、与所述金属焊盘的背面连接且与所述绝缘膜相接地从所述半导体芯片的侧面部向背面部延伸的金属配线、将所述半导体芯片的侧面部和背面部填埋而形成的保护层、经由所述保护层形成的开口部而与所述金属配线电连接的导电端子。
所述保护层由第一保护层和第二保护层构成。
具有以将包含所述金属焊盘在内的所述半导体芯片的表面部覆盖的方式进行粘接的支承体。
在所述半导体装置上层合其他的半导体装置,使上侧半导体装置的所述保护层与下侧的半导体装置相接。
且本发明的半导体装置包括:与半导体芯片内的电路元件连接且形成在该半导体芯片上的侧面部附近的金属焊盘、形成在所述半导体芯片的侧面部和背面部的绝缘膜、与所述金属焊盘的背面连接且与所述绝缘膜相接地从所述半导体芯片的侧面部向背面部延伸的金属配线、所述半导体芯片的侧面部和背面部形成的保护层、经由形成在所述保护层的开口部与所述金属配线连接的导电端子、形成在所述保护层上且将所述半导体芯片的侧面部填埋的导电性膜。
所述半导体装置具有以将包含所述金属焊盘在内的所述半导体芯片的表面部覆盖的方式粘接的支承体。
本发明的半导体装置的制造方法包括:准备经由第一绝缘膜而形成有金属焊盘的半导体基板,并将包含所述金属焊盘在内的所述半导体基板的表面侧与支承体的表面进行贴合的工序;从所述半导体基板的背面侧除去一部分而使所述第一绝缘膜露出的工序;在所述半导体基板的整个背面形成第二绝缘膜的工序;除去所述第一和第二绝缘膜的一部分而使所述金属焊盘露出的工序;形成与所述金属焊盘的背面连接并向所述半导体基板的背面延伸的金属配线的工序;除去所述半导体基板的一部分而在所述支承体的表面形成到达所述支承体厚度方向中途的槽的工序;将包含所述槽的所述半导体基板的整个背面填埋地形成保护层的工序;形成经由所述保护层形成的开口部而与所述金属配线电连接的导电端子的工序。
形成所述保护层的工序具有在形成第一保护层之后在该第一保护层上形成第二保护层的工序。
本发明半导体装置的制造方法包括:准备经由第一绝缘膜而形成有金属焊盘的半导体基板,并将包含所述金属焊盘的所述半导体基板的表面侧与支承体的表面贴合的工序;从所述半导体基板的背面侧将其一部分除去而使所述第一绝缘膜露出的工序;在所述半导体基板的整个背面形成第二绝缘膜的工序;除去所述第一和第二绝缘膜的一部分而使所述金属焊盘露出的工序;形成与所述金属焊盘的背面连接并向所述半导体基板的背面延伸的金属配线的工序;除去所述半导体基板的一部分且在所述支承体的表面形成到达所述支承体厚度方向中途的槽的工序;在包含所述槽的所述半 导体基板的背面侧形成第一保护层的工序;形成经由所述第一保护层形成的开口部而与所述金属配线电连接的导电端子的工序;在所述第一保护层上形成第二保护层的工序。
形成所述保护层或所述第一保护层的工序中涂布注塑树脂。
形成所述第二保护层的工序中涂布导电性材料。
具有将所述支承体薄膜化的工序。且具有将所述支承体除掉的工序。
本发明的半导体装置的制造方法包括:将晶片状半导体基板的表面侧与支承体的表面贴合的工序;将所述半导体基板的一部分除去的工序;在所述支承体的表面形成到达所述支承体厚度方向中途的槽的工序;蚀刻所述支承体的背面直到所述槽从所述支承体的背面外露,通过分割所述支承体得到各个半导体装置的工序。
本发明半导体装置的制造方法包括:在晶片状半导体基板的表面侧贴合带并在所述带上贴合所述支承体表面的工序;将所述半导体基板的一部分除去的工序;在所述带的所述半导体基板侧的面形成到达所述带的厚度方向中途的槽的工序;形成被形成在所述半导体基板的侧面和背面上且在与所述槽对应的位置具有开口部的保护层的工序;蚀刻所述支承体的背面直到所述带从所述支承体的背面侧露出的工序;向露出的所述带供给溶解剂而将所述带从所述半导体基板剥离,并通过分离所述半导体基板和所述支承体而得到各个半导体装置的工序。
本发明半导体装置的制造方法包括:将晶片状半导体基板的表面侧与支承体的表面贴合的工序;将所述半导体基板的一部分除去的工序;在所述支承体的表面形成到达所述支承体厚度方向中途的槽的工序;至少蚀刻所述支承体背面的与所述槽对应的位置而使与所述槽对应位置的支承体的厚度变薄的工序;通过向所述支承体加负载而将所述支承体沿所述槽分割而得到各个半导体装置的工序。
根据本发明,由于形成了将整个半导体芯片填埋的保护层,所以能提供与现有结构相比耐湿性提高的半导体装置。根据本发明,由于不一个一个地切分切割线就能以一次处理得到单片化的半导体装置,所以能大幅度缩短切割工序所需要的时间,能提高生产性。由于具有将支承体进行薄膜化的工序或将支承体除掉的工序,所以能将半导体装置薄型化。
附图说明
图1是说明本发明第一实施例半导体装置制造方法的剖面图;
图2是说明本发明第一实施例半导体装置制造方法的剖面图;
图3A、B是说明本发明第一实施例半导体装置制造方法的剖面图;
图4是说明本发明第一实施例半导体装置制造方法的剖面图;
图5是说明本发明第一实施例半导体装置制造方法的剖面图;
图6是说明本发明第一实施例半导体装置制造方法的剖面图;
图7是说明本发明第一实施例半导体装置制造方法的剖面图;
图8是说明本发明第一实施例半导体装置制造方法的剖面图;
图9是说明本发明第二实施例半导体装置制造方法的剖面图;
图10是说明本发明第二实施例半导体装置制造方法的剖面图;
图11是说明本发明第三实施例半导体装置制造方法的剖面图;
图12是说明本发明第四实施例半导体装置制造方法的剖面图;
图13是说明本发明第五实施例半导体装置制造方法的剖面图;
图14是说明本发明第六实施例半导体装置制造方法的剖面图;
图15是说明本发明第七实施例半导体装置制造方法的剖面图;
图16是说明本发明第七实施例半导体装置制造方法的剖面图;
图17是说明本发明第七实施例半导体装置制造方法的剖面图;
图18是说明本发明第七实施例半导体装置制造方法的剖面图;
图19是说明本发明第八实施例半导体装置制造方法的剖面图;
图20是说明本发明第九实施例半导体装置制造方法的剖面图;
图21是说明本发明第九实施例半导体装置制造方法的剖面图;
图22是说明本发明第九实施例半导体装置制造方法的剖面图;
图23是说明本发明第十实施例半导体装置制造方法的剖面图;
图24是说明本发明第十实施例半导体装置制造方法的剖面图;
图25是说明本发明第十一实施例半导体装置制造方法的剖面图;
图26是说明本发明第十一实施例半导体装置制造方法的剖面图;
图27是说明本发明第十一实施例半导体装置制造方法的剖面图;
图28是说明本发明第十一实施例半导体装置制造方法的剖面图;
图29是说明现有半导体装置的剖面图。
符号说明
1、101半导体集成电路
2、100半导体基板
2a半导体芯片
3、103绝缘膜 4、38、68、102焊盘电极
5、104钝化膜
6、71、52、106粘接层
7、105支承体
8、12、18、32、40、42、54、61开口部
9、107绝缘膜
10、108配线层
11、53槽
13、13a、21、31、41、55、109保护层、第一保护层
14、15、110导电端子
20、30、35、37、43、45、56、60、67、70、75半导体装置
DL切割线
35、65第一半导体装置
36、66第二半导体装置
46导电糊
16、47抗蚀剂层
50带
72、51空腔
17保护部件
下面参照附图说明本发明的第一实施例。图1至图8是分别以制造工序顺序表示的剖面图或平面图。以下说明的制造工序是使用晶片状半导体基板进行的,以规定的切割线DL作为边界以矩阵状形成多个半导体装置,为了方便而说明形成其中一个半导体装置的工序。
具体实施方式
首先如图1所示,准备在其表面形成有半导体集成电路1(例如CCD传感器、CMOS传感器、照度传感器等受光元件或发光元件、由层合晶体 管等半导体元件构成的驱动电路或逻辑电路、与它们连接的配线等)的、由硅(Si)等构成的晶片状半导体基板2。半导体基板2例如有300μm~700μm左右的厚度。在半导体基板2的表面上绝缘膜3(例如通过热氧化法或CVD法等形成的氧化硅膜)例如形成为2μm的膜厚度。
然后通过喷溅法或电镀法以及其他的成膜方法形成铝(Al)、铝合金或铜(Cu)等金属层,然后将未图示的抗蚀剂层作为掩模来蚀刻该金属层,在绝缘膜3上形成例如1μm膜厚度的焊盘电极4。焊盘电极4是经由未图示的配线将半导体集成电路1与其周边元件电连接的外部连接用电极。从后述的导电端子14经由焊盘电极4而将电源电压、接地电压或各种信号向半导体集成电路1或半导体基板2等供给。焊盘电极4的配置位置没有限定,也可以配置在半导体集成电路1上。
然后在半导体基板2的表面形成覆盖在焊盘电极4的一部分上或全部的钝化膜5(例如通过CVD法形成的氮化硅膜)。图1中,钝化膜5形成为覆盖在焊盘电极4的一部分上。
然后,在包含焊盘电极4的半导体基板2的表面上经由由环氧树脂、聚酰亚胺(例如感光性聚酰亚胺)、抗蚀剂、丙烯等构成的粘接层6来贴合晶片状的支承体7。本实施例将支承体7的半导体基板2侧的面作为表面,将其他的面作为背面。在半导体集成电路1包含受光元件和发光元件的情况下,由于粘接层6成为从半导体集成电路1放射的光或向半导体集成电路1射入的光的通道,所以最好是透明的、由能透射光的性能良好的材料构成。
支承体7例如可以是膜状的保护带,也可以是玻璃、石英、陶瓷、金属等刚性的基板,也可以由树脂构成。支承体7在支承半导体基板2的同时还具有保护其元件表面的功能,其膜厚度例如是约400μm左右。在半导体集成电路1包含受光元件和发光元件的情况下,支承体7由透明或半透明的材料构成,具有透射光的性能。
然后对半导体基板2的背面使用背面磨削装置(磨床)进行背磨削,将半导体基板2减薄直到规定的厚度(例如100μm左右)。该磨削工序也可以为蚀刻处理,也可以将磨削和蚀刻处理并用。按照最终制品的用途和规格以及准备的半导体基板2的最初厚度,也有时不需要进行该磨削工序。
然后如图2所示,从半导体基板2的背面侧有选择地仅对半导体基板2 中与焊盘电极4对应的规定区域进行蚀刻,使绝缘膜3露出一部分。以下将该露出的部分作为开口部8。开口部8在半导体基板2的背面侧形成为格子状,这样如图3A、图3B所示,晶片状的半导体基板2被分割成岛状。
参照图3A、图3B说明对该半导体基板2的有选择的蚀刻。图3A、图3B是从半导体基板2侧看的概略平面图,图2与沿图3A、图3B的X-X的剖面图对应。
如图3A所示,也可以将半导体基板2蚀刻成比支承体7宽度窄的大致长方形的形状。如图3B所示,通过仅蚀刻形成有焊盘电极4的区域,还可以使半导体基板2的外周成为凹凸状。后者使半导体基板2与支承体7重叠的面积大,半导体基板2残留到支承体7的外周附近。因此,从提高支承体7对半导体基板2的支承强度的观点看,后者的结构为好。根据后者的结构,由于能防止由半导体基板2与支承体7的热膨胀率差异而引起的支承体7的翘曲,所以能防止半导体装置的裂纹和剥离。也可以将半导体基板2设计成与图3A、图3B所示的平面形状不同的形状。以后说明将半导体基板2如图3A所示进行蚀刻时的制造工序。
本实施例中,使半导体基板2的横向宽度越靠近表面侧越宽地倾斜蚀刻半导体基板2的侧壁,但也可以使半导体基板2的宽度固定而使其侧壁与支承体7的主面垂直地进行蚀刻。
然后将利用等离子CVD法等形成的氧化硅膜或氮化硅膜等绝缘膜9形成在包含开口部8内部的半导体基板2的侧面和背面上。接着如图4所示,将未图示的抗蚀剂层作为掩模来有选择地蚀刻绝缘膜3和绝缘膜9。通过该蚀刻将从焊盘电极4的一部分到切割线DL的区域所形成的绝缘膜3和绝缘膜9有选择地除去,使焊盘电极4的至少一部分在开口部8的底部露出。
然后,通过喷溅法或电镀法以及其他的成膜方法将成为配线层10的铝(Al)、和铜(Cu)等金属层形成例如1μm的膜厚度。然后将未图示的抗蚀剂层作为掩模有选择地来蚀刻该金属层。如图5所示,通过该蚀刻使该金属层与焊盘电极4连接而成为形成在半导体基板2的侧面和背面上的配线层10。
然后形成覆盖配线层10的未图示的电极连接层(例如层合镍层和金层)。之所以形成电极连接层是因为由铝等构成的配线层10难于与由焊锡等构成的导电端子14接合,也为了防止导电端子14的材料向配线层10流 入。也可以在形成保护层13后形成该电极连接层。
然后如图6所示,利用切割刀或干蚀刻从半导体基板2侧将钝化膜5、粘接层6和支承体7的表面除去一部分,形成到支承体7厚度方向中途的槽11。槽11沿各个半导体装置的边界(切割线DL)而相对支承体7的表面在纵横方向上被形成多个。这样,半导体基板2被分断成半导体芯片。以下作为半导体芯片2a而继续说明。
只要使粘接层6的侧面露出,并不限定槽11的截面形状是图6所示的V字状,也可以是椭圆状或大致长方形等,但从使后述的保护层21的槽11内覆盖性良好的观点看,最好设定成V字状或使上部(靠近半导体芯片2a表面的部分)向外侧弯曲的形状。
接着如图7所示,将在与后述导电端子14的形成区域对应的位置具有开口部12的保护层13形成为厚到:从包含所述槽11的半导体芯片2a的侧面到背面地将整个半导体芯片2a填埋。
在此,所述保护层13的形成例如如下进行。首先例如使用网板印刷法以将所述半导体芯片2a填埋的方式形成具有开口部12的注塑树脂,直到比所述半导体芯片2a高30μm左右。
作为所述保护层13的材料可以使用聚酰亚胺类树脂、抗焊剂膜等有机类材料。也可以使用吸收可见光或红外线等的吸收材料。
作为所述保护层13的形成方法可以利用分配方法(涂布法)进行涂布。
如上,本实施例的保护层13将所述粘接层6的侧面完全覆盖,且形成为厚到将整个半导体芯片2a填埋。因此本发明的半导体装置20与现有的半导体装置相比提高了耐湿性。因此作为保护层13即使与现有同样地使用耐湿性不好的抗焊剂膜,由于该抗焊剂膜形成为比现有结构足够厚而耐湿性不会降低。
然后在从保护层13的开口部12露出的电极连接层上网板印刷导电材料(例如焊锡),通过将该导电材料以热处理进行回流焊而形成图8所示的球状导电端子14。导电端子14的形成方法并不限定于上述,也可以由电解电镀法和使用分配器将焊锡等涂布到规定区域的所谓分配法等形成。这样,焊盘电极4就经由配线层10与导电端子14电连接。
虽然省略了图示的说明,但通过将所述支承体7的整个背面均匀地进行蚀刻而能使支承体7变薄到规定的厚度(例如50μm左右),还能将半导 体装置20薄型化。
作为蚀刻方法,最好是使用背面磨削装置(磨床)进行机械蚀刻,或一边使基板旋转一边使用包含氟酸等的药液进行蚀刻的旋转湿蚀刻。但只要是蚀刻支承体7整个背面的方法,则也可以是浸泡蚀刻等其他蚀刻方法。
如图8所示,通过使用切割刀将所述保护层13和支承体7进行分断就完成了芯片尺寸封装型的半导体装置20。经由导电端子14将半导体装置20向印刷基板等安装。
第一实施例利用所述保护层13包含所述粘接层6侧面地将整个半导体芯片2a完全覆盖。因此,抑制了粘接层6与外部大气接触,能防止腐蚀物质(例如水分)向半导体集成电路1或粘接层6侵入。
下面参照附图说明本发明的第二实施例。对于与第一实施例相同的结构和制造工序以相同的符号表示而省略其说明。
如图8所示,第一实施例通过保护层13将半导体基板2的整个背面覆盖。与此相对,如图9所示,第二实施例的半导体装置30中,其特点是采用如下工序,即将第一保护层13a形成到临近半导体基板2的背面,如图10所示,在该第一保护层13a上形成具有开口部的第二保护层31。经由所述第二保护层31中所形成的开口部而在所述电极连接层上形成导电端子14。
在此,本实施例中作为第一保护层13a是使用分配法涂布例如加入了填充剂的底填充料。作为所述第一保护层13a的材料可以使用注塑树脂、聚酰亚胺树脂、抗焊剂膜等有机类材料。也可以使用吸收可见光或红外线等的吸收材料,也可以使用反射可见光或红外线等的反射材料。作为所述第二保护层31则使用抗焊剂材料。
下面参照图11说明本发明的第三实施例。对于与第一和第二实施例相同的结构和制造工序则以相同的符号表示而省略其说明。
第一和第二实施例中,以填埋所述槽11的方式形成保护层13和第一保护层13a。与此相对,如图11所示,第三实施例的半导体装置35的特点为采用如下工序,即以大致均匀的膜厚在半导体基板2的背面形成具有开口部的保护层41,经由所述保护层41的开口部而在所述电极连接层上形成导电端子14。使用分配法以覆盖所述槽11的方式形成导电糊46(例如银糊)。也可以使用网板印刷来形成导电糊46。
以上说明的所述半导体装置35由于与现有半导体装置100形成的保护层109同样地形成保护层41后,使用导电糊46将槽11和半导体芯片2a的侧面进行填埋,所以与现有结构相比提高了耐湿性。由于形成有导电糊46,所以能反射可见光或红外线等。
若在半导体集成电路1上形成粘接层,则有可能使该半导体装置的质量降低。例如在半导体集成电路1包含受光元件和发光元件的情况下,粘接层妨碍向半导体集成电路1的光入射(或从半导体集成电路1的光出射)而有时得不到希望的质量。另外,还有兰光(Blu-Ray)这样特定波长的光使粘接层劣化,由于该劣化的粘接层半导体装置的动作质量降低的问题。
于是如图12所示,第四实施例的半导体装置45通过形成空腔51而在半导体集成电路1与支承体7之间不夹有粘接层52。因此,对于由于粘接层52的存在而使动作质量降低的半导体装置(例如兰光受光用半导体装置)就成为有效的结构。作为第四实施例来说明具有所述空腔51的结构,但本发明对于上述第一、第二和第三实施例也可以采用具有所述空腔51的结构。
在具有所述空腔51的状态下将所述支承体7全部蚀刻时,则如图13所示那样形成具备在半导体集成电路1上具有开口部61的粘接层52的第五实施例半导体装置60。本发明对于上述第一、第二和第三实施例也可以采用全部蚀刻所述支承体的结构。
接着,作为第六实施例参照图14说明将具备具有所述开口部61的粘接层52的半导体装置在垂直(上下)方向上层合多个的层合型半导体装置67。图14表示将第一和第二半导体装置65、66按顺序层合的层合型半导体装置67的剖面图。所述半导体装置65、66具备从开口部61向外部露出的焊盘电极68。除了焊盘电极68从开口部61向外部露出这一点之外,与已经说明过的焊盘电极4是同样的结构。
所述层合型半导体装置67是在完成各半导体装置65、66之后,将第二半导体装置66的导电端子14与第一半导体装置65的焊盘电极68对齐而重叠,然后例如通过热压接法将导电端子14与焊盘电极68连接而完成。在上述说明中说明了将同一种类(同一尺寸)的半导体装置之间进行层合,但只要是焊盘电极68和导电端子14对齐的半导体装置,就并不限定于是将同一种类(同一尺寸)的半导体装置之间进行层合。当然也可能在所述半导体装置66上进一步层合其他的半导体装置。
由于这种层合型半导体装置67没有支承体7,所以能将层合结构的高度设定成最小。由于通过保护层13将半导体基板2填埋地,即从半导体芯片2a的侧面到背面将整体覆盖地来形成保护层13,所以还能以使上下半导体装置65、66贴紧的状态进行层合,所以成为耐冲击性等强的结构。所述保护层13也可以由第一保护层13a和第二保护层31构成。
接着参照图1到图6和图15到图18说明第七实施例。由于第一实施例中说明了图1到图6,所以省略详细的说明,但考虑单片化后支承体7的厚度来设定图6中槽11的深度,例如若将最终支承体7的厚度设定成50μm左右,则形成槽11,使其底部配置在距离支承体7表面约70μm左右深度位置。即使在利用切割刀形成槽11的情况下,使用切割刀的工序也仅是该工序,如后述那样得到各个半导体装置的工序中不使用切割刀。因此,与在形成槽11的工序和用于得到各个半导体装置的工序这两个工序中使用切割刀的制造方法相比,本实施例使用切割刀的工序少,所以能缩短作为整个制造工序所需要的时间。
然后如图15所示,在与后述导电端子15的形成区域和槽11对应的位置,例如以10μm的厚度形成具有开口部12、18的保护层21。保护层21的形成例如如下进行。首先利用涂布-涂覆法将聚酰亚胺树脂、抗焊剂等有机类材料向整个面涂布,并实施热处理(预烘)。然后使涂布的有机类材料曝光-显影而形成露出规定区域的开口,之后对它实施热处理(后烘)。这样,在与导电端子15的形成区域和槽11对应的位置就得到具有开口部12、18的保护层21。本实施例的保护层21虽然完全覆盖了粘接层6的侧面,但支承体7的侧面仅是靠近半导体基板2的部分被覆盖,至少切割线DL上没形成保护层21。
换言之,保护层21的端部被配置在从支承体7的表面到槽11底部的中途,在槽11的底部没形成保护层21。通过这样在与保护层21的槽11对应的位置形成开口部18,而能防止在后述的支承体7背面蚀刻工序后邻接的半导体装置通过保护层21相连接,能恰当地将各半导体装置分离。
然后在从保护层21的开口部12露出的电极连接层上网板印刷导电材料(例如焊锡),通过将该导电材料以热处理进行回流而形成图16所示的球状导电端子15。导电端子15的形成方法并不限定于上述,也可以由电解电镀法和使用分配器将焊锡等涂布到规定区域的所谓分配法(涂布法)等 形成。这样,焊盘电极4就经由配线层10与导电端子15电连接。
然后从半导体基板2的背面侧旋转涂布液体状的抗蚀剂材料,包括槽11内壁在内将导电端子15和保护层21等整体由抗蚀剂层16覆盖。抗蚀剂层16具有的厚度为将半导体芯片2a填埋的程度。然后通过实施热处理使该抗蚀剂层16硬化。由于经由开口部18而在槽11内填充有抗蚀剂层16,所以在槽11的底部抗蚀剂层16与支承体7接触。
接着,将例如膜状的UV带或玻璃基板等保护部件17贴合在半导体芯片2a的背面上。在以下叙述的支承体7背面蚀刻工序和之后的运送时,保护部件17保持半导体芯片2a,且具有保护导电端子15等的功能。
接着如图17所示,从支承体7的背面将支承体7的整个背面均匀地进行蚀刻直到使槽11和抗蚀剂层16外露,使支承体7变薄到规定的厚度(例如50μm左右)。作为蚀刻方法,最好是使用背面磨削装置(磨床)进行机械蚀刻,或一边使基板旋转一边使用包含氟酸等的药液进行蚀刻的旋转湿蚀刻。但只要是蚀刻支承体7整个背面的方法,则也可以是浸泡蚀刻(デイツプエツチング)等其他的蚀刻方法。
根据预先计算的蚀刻比例以时间管理该支承体7的蚀刻,或利用光学装置检测抗蚀剂层16的露出等,通过这样的方法终止。这样使晶片状的支承体7岛状地单片化,即能一并形成芯片状单片化的半导体装置70。
即使使槽11从支承体7的背面外露,在槽11内也形成有抗蚀剂层16,在半导体芯片2a的背面上也贴合着保护部件17。因此,各半导体装置70不会分散。由于抗蚀剂层16和保护部件17成为障碍,所以药液等腐蚀物质不会向半导体芯片2a侧侵入,半导体装置70的动作特性不会恶化。
在将支承体7的背面蚀刻后,各半导体装置70在贴合有保护部件17的状态下被运送,但相邻的半导体装置70之间被抗蚀剂层16无间隙地填充。因此,在运送时相邻的半导体装置70之间难于产生相互擦碰而缺损等机械损伤。
然后从支承体7的背面侧供给规定的溶解剂来溶解露出的抗蚀剂层16,然后从保护部件17拾取单片化的半导体装置70。在保护部件17是UV带时,通过向保护部件17照射紫外线来降低其粘接性,就能容易地拾取半导体装置70。
也可以在支承体7的背面上贴合新的其他带,然后将保护部件17剥离, 然后从半导体芯片2a的背面侧供给规定的溶解剂来溶解抗蚀剂层16。
如图18所示,通过以上的工序完成芯片尺寸封装型的半导体装置70。半导体装置70经由导电端子15被安装在印刷基板等上。
以上说明的第七实施例不是如现有技术那样将切割线DL一个一个地切分来得到各个半导体装置,而是通过蚀刻支承体7的整个背面来得到各半导体装置。因此,由于是使所有的半导体装置一并被单片化,所以能大幅度缩短切割工序所需要的时间,能飞跃性提高生产性。
第七实施例由于同时谋求支承体7的薄型化和半导体装置的单片化,所以与现有技术相比能高效率地制造薄型的半导体装置。由于支承体7的薄型化是在配线层10、导电端子15和保护层21等半导体装置的结构要件全部形成后进行,所以由薄型化引起的支承体7的刚性降低不会在各结构要件的形成阶段造成影响。
即使通过支承体7的背面蚀刻而使槽11从支承体7的背面外露,在槽11内形成有抗蚀剂层16,在半导体芯片2a的背面上贴合着保护部件17。因此,蚀刻物质(例如支承体7的背面蚀刻时所产生的微粒子和该蚀刻工序使用的药液等)不会向半导体芯片2a侧侵入,能抑制质量的恶化。
第七实施例中,粘接层6的侧面被保护层21完全覆盖,支承体7的侧面中靠近半导体基板2的一侧被覆盖。因此,抑制了粘接层6与外部大气接触,能防止蚀刻物质(例如水分)向半导体集成电路1和粘接层6侵入。
下面参照附图说明本发明的第八实施例。对于与第七实施例相同的结构和制造工序则以相同的符号表示而省略其说明。
如图17所示,第七实施例中将支承体7的背面蚀刻到支承体7厚度方向的中途。与此相对,第八实施例的特点是采用将支承体7全部蚀刻的工序。该支承体7的蚀刻例如通过管理蚀刻比例而在支承体7全部被蚀刻的时刻点终止。如图19所示,经过该工序而能得到最上面是粘接层6的半导体装置75。这时,粘接层6具有保护半导体芯片2a的表面上方的作用。
由于第八实施例也与第七实施例同样地是使各半导体装置全部地一并被单片化,所以能大幅度缩短切割工序所需要的时间,能提高生产性。且没有了支承体7的厚度,所以能得到比第七实施例更薄型的半导体装置。
下面参照附图说明本发明的第九实施例。对于与第七和第八实施例相同的结构和制造工序则以相同的符号表示而省略其说明。
第七和第八实施例中,将粘接层6均匀地形成在半导体基板2与支承体7之间。与此相对,如图20所示,第九实施例的特点是局部地形成粘接层71,在半导体芯片2a与支承体7之间形成与第四实施例的图12中的空腔51同样的空腔72。
空腔72是被半导体芯片2a、粘接层71和支承体7包围的内部空间,例如通过在半导体基板2的表面上环状地涂布粘接层71的材料,然后贴合支承体7来形成。
在这样具有空腔72的状态下,与使用图16和图17说明过的工序同样地蚀刻支承体7的背面直到将槽11外露,形成具备空腔72的半导体装置。
虽然与第四实施例的叙述重复,但若在半导体集成电路1上形成粘接层,则有可能使该半导体装置的质量降低。例如在半导体集成电路1包含受光元件和发光元件的情况下,粘接层妨碍向半导体集成电路1的光入射(或从半导体集成电路1的光出射)而有时得不到希望的质量。
另外,还有由于兰光(Blu-Ray)这样特定波长的光使粘接层劣化,由于该劣化的粘接层使半导体装置的动作质量降低的问题。
由于第九实施例与第四实施例同样地通过形成空腔72而在半导体集成电路1与支承体7之间不夹有粘接层52。因此,对于由于粘接层的存在而使动作质量降低的半导体装置(例如兰光受光用半导体装置)就成为有效的结构。
在如图20所示那样具有空腔72的状态下,如第八实施例说明的那样将支承体7全部蚀刻时,则如图21所示形成具备在半导体集成电路1上具有开口部32的粘接层71的半导体装置。这成为与图13所示的第五实施例的具有开口部61的粘接层52的结构同样的结构。
因此与第六实施例的叙述同样地,能将如图22所示那样具备具有开口部32的粘接层71的半导体装置在垂直方向上层合多个而形成层合型半导体装置。虽然重复,但参照图22说明其概要情况。图22表示将半导体装置35、36按顺序层合的层合型半导体装置37的剖面图。半导体装置35、36具备从开口部32向外部露出的焊盘电极38。除了焊盘电极38从开口部32向外部露出这一点之外,与已经说明过的焊盘电极4是同样的结构。
层合型半导体装置37是在完成各半导体装置65、66之后,将半导体装置36的导电端子15与半导体装置35的焊盘电极38对齐而重叠,然后 例如通过热压接法将导电端子15与焊盘电极38连接而完成。当然也可能在半导体装置36上层合其他的半导体装置。由于这种层合型半导体装置37没有支承体7,所以能将层合结构的高度设定成最小。
下面参照附图说明本发明的第十实施例。对于与第七到第九实施例相同的结构和相同的制造工序则以相同的符号表示而省略其说明。
第七到第九实施例中将支承体7的整个背面均匀地进行蚀刻。与此相对,第十实施例采用局部蚀刻支承体7背面的处理。首先如图23所示,形成槽11和抗蚀剂层16,在半导体芯片2a的背面上贴合保护部件17后,将在与槽11对应的位置具有开口部40抗蚀剂层47有选择地形成在支承体7的背面上。
然后如图24所示,以抗蚀剂层47作为掩模局部地蚀刻支承体7的背面而形成开口部42。开口部42在与槽11相对的位置,即沿各个半导体装置的边界相对支承体7的背面在纵横方向上形成多个。该蚀刻进行到使开口部42到达槽11而使槽11和抗蚀剂层16外露,这样,晶片状的支承体7被岛状地单片化,一并形成被单片化为芯片状的半导体装置43。
作为蚀刻方法,从一次处理大量基板而谋求缩短制造工序时间的观点看,最好是湿蚀刻。这时只要以形成有上述抗蚀剂层47的状态浸泡在充满规定药液的容器内便可。支承体7背面的蚀刻也可以通过干蚀刻和喷砂进行。
图24中从背面到达槽11的支承体7的侧壁被倾斜蚀刻,但在利用干蚀刻和喷砂等各向异性蚀刻来蚀刻支承体7时,也可以使该侧壁与支承体7的主面大致垂直。
然后从开口部42供给规定的溶解剂来溶解抗蚀剂层16,之后从保护部件17将各半导体装置43剥离,
以上说明的第十实施例不是如现有技术那样将切割线DL一个一个地切分来得到各个半导体装置,而是使用沿各个半导体装置的边界具有开口部42的抗蚀剂层47来将支承体7的背面局部蚀刻而得到各个半导体装置。因此,由于是使所有的半导体装置一并被单片化,所以能大幅度缩短切割工序所需要的时间,能飞跃性提高生产性。
下面参照附图说明本发明的第十一实施例。对于与第七到第十实施例相同的结构和制造工序则以相同的符号表示而省略其说明。
如图25所示,在半导体基板2的表面上经由粘接层6贴合带50,在带50上贴合支承体7。带50例如由聚酰亚胺构成,最好是由与粘接层6和后述的保护层55不同的材料构成。这是由于在除去带50时有时供给使带50的粘性降低的溶剂,而这时不会将粘接层6和保护层55同时除去。然后在与第七实施例同样的工序形成开口部8、绝缘膜9和配线层10等。
然后如图26所示,利用切割刀和干蚀刻从半导体芯片2a侧部分地除去钝化膜5、粘接层6和带50,这样形成到达带50的厚度方向中途的槽53。槽53沿各个半导体装置的边界(切割线DL)而相对带50的表面在纵横方向上形成多个。
然后,在与导电端子15的形成区域和槽53对应的位置形成具有开口部12、54的由抗焊剂等构成的保护层55。本实施例的保护层55虽然完全覆盖了粘接层6的侧面,但带50的侧面仅是靠近半导体芯片2a的部分被覆盖,至少切割线DL上没形成保护层55。
换言之,保护层55的端部被配置在从粘接层6侧面到槽53底部的中途,在槽53的底部没形成保护层55。通过这样在与槽53对应的位置形成开口部54,能防止在除去带50时邻接的半导体装置通过保护层55相连接,能恰当地将各半导体装置分离。
然后如图27所示,在从保护层55的开口部12露出的电极连接层上形成导电端子15。接着从半导体芯片2a的背面侧涂布抗蚀剂材料,包含槽53内壁在内将导电端子15和保护层55等整体由抗蚀剂层16覆盖。在槽53的底部抗蚀剂层16与带50接触。然后在半导体芯片2a的背面上贴合保护部件17。
接着如使用图24说明的那样,使用抗蚀剂层47来部分地蚀刻支承体7而使带50露出。然后向露出的带50供给规定的溶解剂来除去带50,使半导体芯片2a与支承体7分离。
接着除去抗蚀剂层16,从保护部件17拾取单片化的半导体装置56。通过以上的工序则完成图28所示的芯片尺寸封装型半导体装置56。
由于第十一实施例也与第七到第十实施例同样地是使各半导体装置全部一并被单片化,所以能大幅度缩短切割工序所需要的时间,能提高生产性。且没有了支承体7的厚度,所以能得到薄型的半导体装置。
下面说明本发明的第十二实施例。对于与第一到第五实施例相同的结 构和制造工序则省略或简略其说明。
如图16所示,第七实施例中包含槽11内壁在内将导电端子15和保护层21等整体由抗蚀剂层16覆盖。与此相对,第十二实施例中不形成抗蚀剂层16,在半导体芯片2a的背面上贴合保护部件17。除了不形成抗蚀剂层16这一点之外是与图16相同的结构,所以第十二实施例的图示省略。
然后,均匀地蚀刻整个支承体7的背面,或是在支承体7的背面有选择地形成在与槽11对应的位置具有开口部的抗蚀剂层(参照图23),以该抗蚀剂层作为掩模来部分地蚀刻支承体7。
在此,第七、第十实施例进行蚀刻直到使槽11外露,这样,晶片状的支承体7被单片化,一并形成被单片化为芯片状的半导体装置。与此相对,第十二实施例中在槽11临近外露时使支承体7的蚀刻停止。即在与槽11对应的位置支承体7的厚度非常薄。该位置的支承体7的厚度例如是50~100μm。
由于在槽11被外露之前不进行蚀刻,所以即使没形成抗蚀剂层16,也由于支承体7成为障碍而使腐蚀物质(例如支承体7的背面蚀刻时所产生的微粒子和该蚀刻工序使用的药液等)不会向半导体基板2侧侵入,能抑制质量的恶化。
然后向该支承体7变薄的部位加以物理的机械负载而使支承体7沿槽11切断。具体地例如使用人手或规定的器具从支承体7的背面侧向表面侧沿槽11加以规定的按压来将支承体7切断。
这样,晶片状的支承体7被岛状地单片化,即形成被单片化为芯片状的半导体装置。
这样,由经过两阶段工序(支承体7的背面蚀刻工序和向槽11的对应位置给予物理负载的工序)也能谋求半导体装置的单片化。根据该制造方法,有不形成抗蚀剂层16而能防止腐蚀物质向半导体芯片2a侧侵入的优点。由于不需要使用切割刀,所以能缩短切割工序所需要的时间。通过向支承体7的背面中与槽11对应的所有位置连续地或同时地施加物理负载而大致一并得到单片化的半导体装置,能提高生产性。
本发明并不限定于上述实施例,当然在不脱离其要旨的范围能进行变更。例如上述实施例说明了具有球状导电端子的BGA(Ball Grid Array)型的半导体装置,但本发明也可以适用于LGA(Land Grid Array:面栅 阵列)型和其他的CSP(Chip Size Package)型半导体装置。
上述实施例中将导电端子形成在半导体基板的背面上,但也可以与半导体基板的侧面邻接地配置导电端子。
第七到第十二实施例形成有保护层21、55,但也能适用于不形成保护层的半导体装置,作为用于有效得到单片化为芯片状的半导体装置的制造方法能被广泛适用。这时,作为配线层10最好使用对腐蚀物质(水分等)耐性高的金属材料(例如铜)。
Claims (14)
1.一种半导体装置,其特征在于,包括:与半导体芯片内的电路元件连接且形成在该半导体芯片上的侧面部附近的金属焊盘、
形成在所述半导体芯片的侧面部和背面部的绝缘膜、
与所述金属焊盘的背面连接且与所述绝缘膜相接地从所述半导体芯片的侧面部向背面部延伸的金属配线、
将包含所述半导体芯片端部在内的整体以均匀的面填埋的保护层、
经由形成于所述保护层的开口部而与所述金属配线电连接的导电端子,
所述保护层的端部的厚度比所述半导体芯片、所述绝缘膜、所述金属配线的合计厚度更厚。
2.如权利要求1所述的半导体装置,其特征在于,所述保护层包括第一保护层和第二保护层。
3.如权利要求1或2所述的半导体装置,其特征在于,具有以覆盖包含所述金属焊盘在内的所述半导体芯片表面部的方式进行粘接的支承体。
4.一种半导体装置,其特征在于,在权利要求1所述的半导体装置上层合其他的半导体装置,使上侧的权利要求1所述的半导体装置的所述保护层与下侧的半导体装置相接。
5.一种半导体装置,其特征在于,包括:与半导体芯片内的电路元件连接且形成在该半导体芯片上的侧面部附近的金属焊盘、
形成在所述半导体芯片的侧面部和背面部的绝缘膜、
与所述金属焊盘的背面连接且与所述绝缘膜相接地从所述半导体芯片的侧面部向背面部延伸的金属配线、
形成在所述半导体芯片的侧面部和背面部的保护层、
经由形成于所述保护层的开口部而与所述金属配线连接的导电端子、
形成在所述保护层上且从所述半导体芯片的侧面部到端部以均匀的面进行填埋的导电性膜。
6.如权利要求5所述的半导体装置,其特征在于,具有以覆盖包含所述金属焊盘在内的所述半导体芯片表面部的方式进行粘接的支承体。
7.一种半导体装置的制造方法,其特征在于,包括:
准备经由第一绝缘膜而形成有金属焊盘的半导体基板,并将包含所述金属焊盘在内的所述半导体基板的表面侧与支承体的表面贴合的工序、
从所述半导体基板的背面侧将其一部分除去而使所述第一绝缘膜露出的工序、
在所述半导体基板的整个背面形成第二绝缘膜的工序、
除去所述第一和第二绝缘膜的一部分而使所述金属焊盘露出的工序、
形成与所述金属焊盘的背面连接并在所述半导体基板的背面延伸的金属配线的工序、
除去所述半导体基板的一部分而在所述支承体的表面形成到达所述支承体厚度方向中途的槽的工序、
以填埋包含所述槽在内的所述半导体基板的整个背面的方式形成保护层的工序、
形成经由形成于所述保护层的开口部而与所述金属配线电连接的导电端子的工序。
8.如权利要求7所述的半导体装置的制造方法,其特征在于,形成所述保护层的工序具有:在形成第一保护层之后在该第一保护层上形成第二保护层的工序。
9.一种半导体装置的制造方法,其特征在于,包括:
准备经由第一绝缘膜而形成有金属焊盘的半导体基板,并将包含所述金属焊盘在内的所述半导体基板的表面侧与支承体的表面贴合的工序、
从所述半导体基板的背面侧将其一部分除去而使所述第一绝缘膜露出的工序、
在所述半导体基板的整个背面形成第二绝缘膜的工序、
除去所述第一和第二绝缘膜的一部分而使所述金属焊盘露出的工序、
形成与所述金属焊盘的背面连接并在所述半导体基板的背面延伸的金属配线的工序、
除去所述半导体基板的一部分且在所述支承体的表面形成到达所述支承体厚度方向中途的槽的工序、
在包含所述槽在内的所述半导体基板的背面侧形成第一保护层的工序、
形成经由形成于所述第一保护层的开口部而与所述金属配线电连接的导电端子的工序、
在所述第一保护层上形成第二保护层的工序。
10.如权利要求7所述的半导体装置的制造方法,其特征在于,形成所述保护层的工序中涂布注塑树脂。
11.如权利要求8或9所述的半导体装置的制造方法,其特征在于,形成所述第一保护层的工序中涂布注塑树脂。
12.如权利要求9所述的半导体装置的制造方法,其特征在于,形成所述第二保护层的工序中涂布导电性材料。
13.如权利要求7至9中任一项所述的半导体装置的制造方法,其特征在于,具有将所述支承体进行薄型化的工序。
14.如权利要求7至9中任一项所述的半导体装置的制造方法,其特征在于,具有去除所述支承体的工序。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007122753A JP5101157B2 (ja) | 2007-05-07 | 2007-05-07 | 半導体装置の製造方法 |
JP122753/07 | 2007-05-07 | ||
JP143965/07 | 2007-05-30 | ||
JP2007143965A JP5122184B2 (ja) | 2007-05-30 | 2007-05-30 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101304015A CN101304015A (zh) | 2008-11-12 |
CN101304015B true CN101304015B (zh) | 2012-11-07 |
Family
ID=40055286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100887838A Expired - Fee Related CN101304015B (zh) | 2007-05-07 | 2008-05-07 | 半导体装置及其制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5101157B2 (zh) |
CN (1) | CN101304015B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102496622B (zh) * | 2011-11-25 | 2016-03-30 | 格科微电子(上海)有限公司 | 图像传感器芯片的封装方法以及摄像模组 |
US9117715B2 (en) * | 2012-07-18 | 2015-08-25 | Hong Kong Applied Science and Technology Research Institute Company Limited | Wafer-level device packaging |
CN105261627A (zh) * | 2015-10-19 | 2016-01-20 | 格科微电子(上海)有限公司 | 图像传感器芯片的csp封装方法及封装件 |
US20170186712A1 (en) * | 2015-12-29 | 2017-06-29 | Xintec Inc. | Chip package and method for forming the same |
JP6604476B2 (ja) * | 2016-03-11 | 2019-11-13 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
TWI717846B (zh) | 2018-09-25 | 2021-02-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
CN109830890B (zh) * | 2019-01-15 | 2021-10-22 | 华天慧创科技(西安)有限公司 | 一种芯片模组、晶圆级芯片的封装结构及封装方法 |
CN114497962A (zh) * | 2021-12-22 | 2022-05-13 | 中国电子科技集团公司第二十九研究所 | 一种宽带阻抗匹配定向耦合器的设计方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7102238B2 (en) * | 2003-04-24 | 2006-09-05 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085363A (ja) * | 1999-09-13 | 2001-03-30 | Mitsui High Tec Inc | 半導体装置の製造方法 |
US6818532B2 (en) * | 2002-04-09 | 2004-11-16 | Oriol, Inc. | Method of etching substrates |
TWI229435B (en) * | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
JP4562371B2 (ja) * | 2002-10-30 | 2010-10-13 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4334397B2 (ja) * | 2003-04-24 | 2009-09-30 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP4248355B2 (ja) * | 2003-09-24 | 2009-04-02 | 三洋電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2006093367A (ja) * | 2004-09-24 | 2006-04-06 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP4522213B2 (ja) * | 2004-09-29 | 2010-08-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4728033B2 (ja) * | 2005-04-19 | 2011-07-20 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
-
2007
- 2007-05-07 JP JP2007122753A patent/JP5101157B2/ja active Active
-
2008
- 2008-05-07 CN CN2008100887838A patent/CN101304015B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7102238B2 (en) * | 2003-04-24 | 2006-09-05 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2008277709A (ja) | 2008-11-13 |
CN101304015A (zh) | 2008-11-12 |
JP5101157B2 (ja) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101304015B (zh) | 半导体装置及其制造方法 | |
US7969007B2 (en) | Semiconductor device and manufacturing method thereof | |
US6353267B1 (en) | Semiconductor device having first and second sealing resins | |
US6864172B2 (en) | Manufacturing method of semiconductor device | |
US7399683B2 (en) | Manufacturing method of semiconductor device | |
KR102123249B1 (ko) | 패키지 구조체 및 그 제조 방법 | |
CN1320617C (zh) | 半导体器件的芯片规模表面安装封装及其制造方法 | |
TW577160B (en) | Semiconductor device and manufacturing method thereof | |
US7154189B2 (en) | Semiconductor device and method for fabricating the same | |
CN1992151B (zh) | 半导体装置的制造方法 | |
CN101355058B (zh) | 半导体装置及其制造方法 | |
KR100661042B1 (ko) | 반도체 장치의 제조 방법 | |
EP1043772A2 (en) | Method for packaging and mounting semiconductor device and device obtained thereby | |
TWI604570B (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
CN101740415A (zh) | 集成电路结构及其形成方法 | |
US10140498B2 (en) | Wafer-level packaging sensing device and method for forming the same | |
US6420208B1 (en) | Method of forming an alternative ground contact for a semiconductor die | |
CN101083241A (zh) | 半导体装置及其制造方法 | |
JP3466145B2 (ja) | 半導体装置とその製造方法 | |
CN114724967A (zh) | 一种具有tsv的异构芯片封装结构的封装方法 | |
US20070114672A1 (en) | Semiconductor device and method of manufacturing the same | |
KR100948999B1 (ko) | 반도체 패키지 제조 방법 | |
CN219738949U (zh) | 半导体封装件 | |
JP2003309227A (ja) | 半導体装置およびその製造方法 | |
CN114420573A (zh) | 全方位封装结构的制备方法和全方位封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121107 Termination date: 20210507 |