CN105261627A - 图像传感器芯片的csp封装方法及封装件 - Google Patents
图像传感器芯片的csp封装方法及封装件 Download PDFInfo
- Publication number
- CN105261627A CN105261627A CN201510674986.5A CN201510674986A CN105261627A CN 105261627 A CN105261627 A CN 105261627A CN 201510674986 A CN201510674986 A CN 201510674986A CN 105261627 A CN105261627 A CN 105261627A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- image sensor
- sensor chip
- metal line
- line layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供一种图像传感器芯片的CSP封装方法及封装件。所述CSP封装方法包括：提供图像传感器芯片，所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；将所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。本发明图像传感器芯片的CSP封装件，缩短了电流路径，减小了衬底电阻和电路损耗，降低了各像素单元之间的衬底电阻差异，提高了像素阵列中心与边缘的信号均匀性，改善了图像传感器的成像性能。对于采用N型衬底的图像传感器，N型衬底可以从半导体衬底背面接电源，无需从半导体衬底功能面形成较深的离子注入，降低了工艺难度，允许更大的EPI层厚度。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种图像传感器芯片的CSP封装方法及封装件。
背景技术
目前，主流的图像传感器（ImageSensor）芯片封装技术包括：COB（ChipsOnBoard）和CSP（ChipScalePackaging）。其中CSP是指芯片尺寸封装和芯片核心尺寸基本相同的芯片封装技术，CSP内核面积与封装面积的比例约为1:1.1，凡是符合这一标准的封装都可以称之为CSP。这样的封装形式大大提高了印刷电路板（PCB）上的集成度，减小了电子器件的体积和重量，提高了产品的性能。
现有图像传感器芯片的CSP封装件如图1、图2所示，其中，图像传感器芯片1包括形成于半导体衬底2的功能面2a上的像素阵列3；半导体衬底2的背面2b依次形成有第一绝缘层4、金属线层5、第二绝缘层6。
随着集成度的提高，芯片面积减小，尤其是前照式（FSI）图像传感器，单个像素单元尺寸小，用于连接电信号的空间极为有限，例如，每个像素单元的接地需要通过半导体衬底2连接到像素阵列3***的保护环（guardring）10上，而此保护环10再通过金属互连连接到焊盘（PAD）11。以200万像素像素尺寸1.75μm为例，像素阵列为1600╳1200，处于像素阵列中心的像素单元P与像素阵列边缘的最小间距L（=600╳1.75μm）也会达到1000μm以上，电流路径长，衬底电阻大，电路损耗大，并且由于各像素单元与阵列边缘之间的距离不同，导致各像素单元的衬底电阻差异大，最终导致像素阵列中心与边缘的信号不均匀，影响图像传感器的成像性能。
此外，对于采用N型衬底的图像传感器，当N型衬底需要接电源时，通常要从半导体衬底功能面形成较深的离子注入才能将其接出，工艺上较难实现，限制了半导体衬底上的外延层（EPI）的厚度。
发明内容
本发明的目的在于提供一种图像传感器芯片的CSP封装方法及封装件，减小衬底电阻和电路损耗，降低各像素单元之间的衬底电阻差异，提高像素阵列中心与边缘的信号均匀性，改善图像传感器的成像性能。
为实现上述目的，本发明采用如下技术方案：
本发明的一个方面提供一种图像传感器芯片的CSP封装方法，包括：提供图像传感器芯片，所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；将所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。
优选地，于所述半导体衬底背面依次形成第一绝缘层、金属线层、第二绝缘层，于所述第一绝缘层中形成至少一个通孔，于所述通孔中填充导电材料，所述导电材料分别与所述半导体衬底背面、金属线层电连接。
优选地，于所述半导体衬底背面依次形成金属电极层、第一绝缘层、金属线层、第二绝缘层，所述金属电极层与所述电导体衬底背面电连接，于所述第一绝缘层中形成至少一个通孔，于所述通孔中填充导电材料，所述导电材料分别与所述金属电极层、金属线层电连接。
优选地，所述半导体衬底为P型衬底，所述焊料凸点接地。
优选地，所述半导体衬底为N型衬底，所述焊料凸点接电源。
优选地，所述半导体衬底的厚度为50μm-200μm。
本发明的另一方面提供一种图像传感器芯片的CSP封装件，所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。
优选地，所述半导体衬底背面依次形成有第一绝缘层、金属线层、第二绝缘层，所述第一绝缘层中设置有至少一个通孔，所述通孔中填充有导电材料，所述导电材料分别与所述半导体衬底背面、金属线层电连接。
优选地，所述半导体衬底背面依次形成有金属电极层、第一绝缘层、金属线层、第二绝缘层，所述金属电极层与所述电导体衬底背面电连接，所述第一绝缘层中设置有至少一个通孔，所述通孔中填充有导电材料，所述导电材料分别与所述金属电极层、金属线层电连接。
优选地，所述半导体衬底为P型衬底，所述焊料凸点接地。
优选地，所述半导体衬底为N型衬底，所述焊料凸点接电源。
优选地，所述半导体衬底的厚度为50μm-200μm。
与现有技术相比，本发明具有如下技术效果：
本发明图像传感器芯片的CSP封装件，缩短了电流路径，减小了衬底电阻和电路损耗，降低了各像素单元之间的衬底电阻差异，提高了像素阵列中心与边缘的信号均匀性，改善了图像传感器的成像性能。对于采用N型衬底的图像传感器，N型衬底可以从半导体衬底背面接电源，无需从半导体衬底功能面形成较深的离子注入，降低了工艺难度，允许更大的EPI层厚度。
附图说明
通过说明书附图以及随后与说明书附图一起用于说明本发明某些原理的具体实施方式，本发明所具有的其它特征和优点将变得清楚或得以更为具体地阐明。其中：
图1为现有图像传感器芯片的CSP封装件的剖视图；
图2为现有图像传感器芯片的CSP封装件的俯视图；
图3为根据本发明实施例1的图像传感器芯片的CSP封装件的剖视图；
图4为根据本发明实施例2的图像传感器芯片的CSP封装件的剖视图。
具体实施方式
为解决现有图像传感器芯片的CSP封装件信号不均匀成像质量差的问题，本发明的一个方面提供一种图像传感器芯片的CSP封装方法，包括：提供图像传感器芯片，所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；将所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。
本发明的另一方面提供一种图像传感器芯片的CSP封装件，所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。
本发明图像传感器芯片的CSP封装件，缩短了电流路径，减小了衬底电阻和电路损耗，降低了各像素单元之间的衬底电阻差异，提高了像素阵列中心与边缘的信号均匀性，改善了图像传感器的成像性能。对于采用N型衬底的图像传感器，N型衬底可以从半导体衬底背面接电源，无需从半导体衬底功能面形成较深的离子注入，降低了工艺难度，允许更大的EPI层厚度。
下面结合附图对本发明的具体实施例做详细的说明。
实施例1
图3为根据本发明实施例1的图像传感器芯片的CSP封装件的剖视图。
如图3所示，图像传感器芯片101包括形成于半导体衬底102的功能面102a上的像素阵列103，半导体衬底102的背面102b依次形成有第一绝缘层104、金属线层105、第二绝缘层106，第一绝缘层104中设置有至少一个通孔108，该通孔108中填充有导电材料，该通孔108中的导电材料分别与半导体衬底102的背面102b、金属线层105电连接，从而电连接半导体衬底102的背面102b与金属线层105，金属线层105通过焊料凸点107连接电信号，例如，当半导体衬底102为P型衬底时，所述焊料凸点107接地；当半导体衬底102为N型衬底时，所述焊料凸点107接电源。
相较于现有技术，本实施例图像传感器芯片的CSP封装件中，像素阵列的各像素单元只需穿过半导体衬底的厚度D（约50μm-200μm），无需穿过像素阵列中心到边缘的距离L（1000μm以上），缩短了电流路径，减小了衬底电阻和电路损耗，降低了各像素单元之间的衬底电阻差异，提高了像素阵列中心与边缘的信号均匀性，改善了图像传感器的成像性能。此外，对于采用N型衬底的图像传感器，N型衬底可以从半导体衬底背面接电源，无需从半导体衬底功能面形成较深的离子注入，降低了工艺难度，允许更大的EPI层厚度。
本发明还提供了该图像传感器芯片的CSP封装方法，包括：提供图像传感器芯片101，该图像传感器芯片101包括形成于半导体衬底102的功能面102a上的像素阵列103，于半导体衬底102的背面102b依次形成第一绝缘层104、金属线层105、第二绝缘层106，于第一绝缘层104中形成至少一个通孔108，于通孔108中填充导电材料，该通孔108中的导电材料分别与半导体衬底102的背面102b、金属线层105电连接，从而电连接半导体衬底102的背面102b与金属线层105，金属线层105通过焊料凸点107连接电信号，例如，当半导体衬底102为P型衬底时，所述焊料凸点107接地；当半导体衬底102为N型衬底时，所述焊料凸点107接电源。
实施例2
图4为根据本发明实施例2的图像传感器芯片的CSP封装件的剖视图。
如图4所示，图像传感器芯片201包括形成于半导体衬底202的功能面202a上的像素阵列203，半导体衬底202的背面202b依次形成有金属电极层209、第一绝缘层204、金属线层205、第二绝缘层206，其中金属电极层209与半导体衬底202的背面202b电连接，第一绝缘层204中设置有至少一个通孔208，该通孔208中填充有导电材料，该通孔208中的导电材料分别与金属电极层209、金属线层205电连接，从而电连接半导体衬底202的背面202b与金属线层205，金属线层205通过焊料凸点207连接电信号，例如，当半导体衬底202为P型衬底时，所述焊料凸点207接地；当半导体衬底202为N型衬底时，所述焊料凸点207接电源。
在实施例1中，基于通孔位置的分布，像素阵列中的不同像素单元与通孔之间的距离仍存在一定差异，因此各像素单元的衬底电阻仍略有差异。而在本实施例中，像素阵列203中的所有像素单元先连到同一个金属电极层209后再与金属线层205相连，各像素单元与金属电极层209的距离大致相同，衬底电阻差异进一步减小。优选地，金属电极层209与像素阵列203的位置对应且金属电极层209的面积不小于像素阵列203的面积，各像素单元与金属电极层209之间的距离均等于半导体衬底202的厚度D（约50μm-200μm），衬底电阻相同，信号均匀性更好，大大改善了图像传感器的成像性能。此外，对于采用N型衬底的图像传感器，N型衬底可以从半导体衬底背面接电源，无需从半导体衬底功能面形成较深的离子注入，降低了工艺难度，允许更大的EPI层厚度。
本发明还提供了该图像传感器芯片的CSP封装方法，包括：提供图像传感器芯片201，该图像传感器芯片201包括形成于半导体衬底202的功能面202a上的像素阵列203，于半导体衬底202的背面202b先通过溅射和/或电镀工艺形成金属电极层209，该金属电极层209与半导体衬底202的背面202b电连接，然后再依次形成第一绝缘层204、金属线层205、第二绝缘层206，于第一绝缘层204中形成至少一个通孔208，于通孔208中填充导电材料，该通孔208中的导电材料分别与金属电极层209、金属线层205电连接，从而电连接半导体衬底202的背面202b与金属线层205，金属线层205通过焊料凸点207连接电信号，例如，当半导体衬底202为P型衬底时，所述焊料凸点207接地；当半导体衬底202为N型衬底时，所述焊料凸点207接电源。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种图像传感器芯片的CSP封装方法，其特征在于，包括：
提供图像传感器芯片，所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；
将所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。
2.如权利要求1所述的图像传感器芯片的CSP封装方法，其特征在于，于所述半导体衬底背面依次形成第一绝缘层、金属线层、第二绝缘层，于所述第一绝缘层中形成至少一个通孔，于所述通孔中填充导电材料，所述导电材料分别与所述半导体衬底背面、金属线层电连接。
3.如权利要求1所述的图像传感器芯片的CSP封装方法，其特征在于，于所述半导体衬底背面依次形成金属电极层、第一绝缘层、金属线层、第二绝缘层，所述金属电极层与所述电导体衬底背面电连接，于所述第一绝缘层中形成至少一个通孔，于所述通孔中填充导电材料，所述导电材料分别与所述金属电极层、金属线层电连接。
4.如权利要求1所述的图像传感器芯片的CSP封装方法，其特征在于，所述半导体衬底为P型衬底，所述焊料凸点接地。
5.如权利要求1所述的图像传感器芯片的CSP封装方法，其特征在于，所述半导体衬底为N型衬底，所述焊料凸点接电源。
6.如权利要求1所述的图像传感器芯片的CSP封装方法，其特征在于，所述半导体衬底的厚度为50μm-200μm。
7.一种图像传感器芯片的CSP封装件，其特征在于，
所述图像传感器芯片包括形成于半导体衬底功能面上的像素阵列；
所述半导体衬底背面与金属线层相连，所述金属线层通过焊料凸点连接电信号。
8.如权利要求7所述的图像传感器芯片的CSP封装件，其特征在于，所述半导体衬底背面依次形成有第一绝缘层、金属线层、第二绝缘层，所述第一绝缘层中设置有至少一个通孔，所述通孔中填充有导电材料，所述导电材料分别与所述半导体衬底背面、金属线层电连接。
9.如权利要求7所述的图像传感器芯片的CSP封装件，其特征在于，所述半导体衬底背面依次形成有金属电极层、第一绝缘层、金属线层、第二绝缘层，所述金属电极层与所述电导体衬底背面电连接，所述第一绝缘层中设置有至少一个通孔，所述通孔中填充有导电材料，所述导电材料分别与所述金属电极层、金属线层电连接。
10.如权利要求7所述的图像传感器芯片的CSP封装件，其特征在于，所述半导体衬底为P型衬底，所述焊料凸点接地。
11.如权利要求7所述的图像传感器芯片的CSP封装件，其特征在于，所述半导体衬底为N型衬底，所述焊料凸点接电源。
12.如权利要求7所述的图像传感器芯片的CSP封装件，其特征在于，所述半导体衬底的厚度为50μm-200μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510674986.5A CN105261627A (zh) | 2015-10-19 | 2015-10-19 | 图像传感器芯片的csp封装方法及封装件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510674986.5A CN105261627A (zh) | 2015-10-19 | 2015-10-19 | 图像传感器芯片的csp封装方法及封装件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105261627A true CN105261627A (zh) | 2016-01-20 |
Family
ID=55101233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510674986.5A Pending CN105261627A (zh) | 2015-10-19 | 2015-10-19 | 图像传感器芯片的csp封装方法及封装件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105261627A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498387B1 (en) * | 2000-02-15 | 2002-12-24 | Wen-Ken Yang | Wafer level package and the process of the same |
| CN101136418A (zh) * | 2007-10-25 | 2008-03-05 | 上海交通大学 | 背照式光门型cmos图像传感器 |
| CN101261984A (zh) * | 2007-03-08 | 2008-09-10 | 育霈科技股份有限公司 | 半导体组件封装结构及其方法 |
| CN101304015A (zh) * | 2007-05-07 | 2008-11-12 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN103311205A (zh) * | 2013-05-16 | 2013-09-18 | 华天科技（西安）有限公司 | 一种防止芯片凸点短路的封装件及其制造工艺 |
| CN103985722A (zh) * | 2013-02-13 | 2014-08-13 | 拉碧斯半导体株式会社 | 半导体装置及其制造方法、以及搭载了半导体装置的*** |
-
2015
- 2015-10-19 CN CN201510674986.5A patent/CN105261627A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498387B1 (en) * | 2000-02-15 | 2002-12-24 | Wen-Ken Yang | Wafer level package and the process of the same |
| CN101261984A (zh) * | 2007-03-08 | 2008-09-10 | 育霈科技股份有限公司 | 半导体组件封装结构及其方法 |
| CN101304015A (zh) * | 2007-05-07 | 2008-11-12 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN101136418A (zh) * | 2007-10-25 | 2008-03-05 | 上海交通大学 | 背照式光门型cmos图像传感器 |
| CN103985722A (zh) * | 2013-02-13 | 2014-08-13 | 拉碧斯半导体株式会社 | 半导体装置及其制造方法、以及搭载了半导体装置的*** |
| CN103311205A (zh) * | 2013-05-16 | 2013-09-18 | 华天科技（西安）有限公司 | 一种防止芯片凸点短路的封装件及其制造工艺 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741528B2 (en) | Semiconductor device with an electrically-coupled protection mechanism and associated systems, devices, and methods | |
| US20210335724A1 (en) | Semiconductor Device with Partial EMI Shielding and Method of Making the Same | |
| KR101647853B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN109803523B (zh) | 一种封装屏蔽结构及电子设备 | |
| CN107919322B (zh) | 具有减少谐波的瞬态电压抑制二极管及其制造和使用方法 | |
| CN111383924A (zh) | 具有使用激光烧蚀的部分emi屏蔽去除的半导体器件 | |
| US20150303172A1 (en) | Reconstitution techniques for semiconductor packages | |
| KR20200074890A (ko) | 개방 단자를 갖는 차폐된 반도체 패키지 및 이의 제작 방법 | |
| CN103824867A (zh) | 电连接晶圆的方法和用该方法制造的半导体设备 | |
| CN102790030B (zh) | 具有偏置钝化以减少电迁移的半导体结构 | |
| US20180308890A1 (en) | Image sensing chip packaging structure and packaging method therefor | |
| CN106463427A (zh) | 半导体装置及其制造方法 | |
| KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| US20150228602A1 (en) | Semicondcutor chip and semionducot module | |
| US20200343641A1 (en) | Method for fabricating electronic package | |
| US7719118B2 (en) | Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package | |
| CN105261627A (zh) | 图像传感器芯片的csp封装方法及封装件 | |
| CN103151341B (zh) | ***级封装结构 | |
| US11784104B2 (en) | Method of forming electronic chip package having a conductive layer between a chip and a support | |
| US10424553B2 (en) | Semiconductor devices with underfill control features, and associated systems and methods | |
| US20140151892A1 (en) | Three dimensional through-silicon via construction | |
| CN211457878U (zh) | 一种封装屏蔽结构及电子设备 | |
| CN104332465B (zh) | 一种3d封装结构及其工艺方法 | |
| CN112349603B (zh) | 一种功率器件的制作方法、功率器件和电子设备 | |
| US20120241209A1 (en) | Wafer-level electromagnetic interference shielding structure and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160120 |