CN101277378A - 图像缩放装置及其线缓冲器 - Google Patents

图像缩放装置及其线缓冲器 Download PDF

Info

Publication number
CN101277378A
CN101277378A CNA2007101496485A CN200710149648A CN101277378A CN 101277378 A CN101277378 A CN 101277378A CN A2007101496485 A CNA2007101496485 A CN A2007101496485A CN 200710149648 A CN200710149648 A CN 200710149648A CN 101277378 A CN101277378 A CN 101277378A
Authority
CN
China
Prior art keywords
address signal
signal
port memory
place value
line buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101496485A
Other languages
English (en)
Other versions
CN101277378B (zh
Inventor
黄崇勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101277378A publication Critical patent/CN101277378A/zh
Application granted granted Critical
Publication of CN101277378B publication Critical patent/CN101277378B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Image Processing (AREA)
  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

一种将原始图像数据缩放至不同大小而输出图像数据的装置。此装置包含插补器以及线缓冲器。插补器用以产生输出图像数据的线数据，且至少其中之一线数据是由原始图像数据的多个线数据以插补运算推导而得。线缓冲器则是用以寄存原始图像数据的线数据中同一线数据上的像素数据，以供进行插补运算。其中，线缓冲器包含多个单端口存储器，且每一个单端口存储器是供存取以读取及写入非互邻的像素数据的位值。

Description

图像缩放装置及其线缓冲器
技术领域
本发明涉及一种用以缩放图像的装置及其线缓冲器，且特别是涉及一种在液晶显示器中用以缩放图像的装置及其线缓冲器。
背景技术
一般为了缩放图像以符合不同操作模式的需求，通常会在液晶显示器的控制器中藉由线缓冲器(Line Buffer)来快取像素数据，以供进行插补运算(Interpolation)。此外，为了同步进行插补运算的读取及写入动作，通常会以双端口存储器作为线缓冲器来使用。然而，由于双端口存储器在集成电路(IC)中会占据相当大的空间，所以不易减少制作成本以及尺寸大小。
因此，有必要提出一种线缓冲器，可同步进行读取及写入动作，并且具有低成本和小尺寸的优点。
发明内容
本发明的目的是在提供一种线缓冲器，用以供同步进行读取及写入的动作，并同时减少制作成本以及其尺寸大小。
依照本发明一实施例，提出一种将原始图像数据缩放至不同大小而输出图像数据的装置。此装置包含一插补器以及至少一线缓冲器。插补器用于产生输出图像数据的线数据，且至少其中之一线数据是由原始图像数据的多个线数据以插补运算推导而得。线缓冲器则是用以寄存原始图像数据的线数据中同一线数据上的像素数据，以供进行插补运算。其中，线缓冲器包含多个单端口存储器，且每一个单端口存储器供存取以读取及写入非互邻的像素数据的位值。
依照本发明另一实施例，提出一种线缓冲器，用以寄存一原始图像数据的线数据中同一线数据上的像素数据，以藉由原始图像数据的线数据的插补运算而将原始图像数据缩放至不同大小。此线缓冲器包含多个单端口存储器，每一个单端口存储器供存取以读取及写入非互邻的像素数据的位值。
由上述本发明的实施例可知，此用以缩放图像的装置及其线缓冲器可供同步进行读取及写入的动作，并可有效地减少制作成本及尺寸大小。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：
图1示出了一种用以缩放图像的装置的方块示意图。
图2示出了依照本发明一实施例的图像缩放装置中Y轴向插补区块的示意图。
图3示出了在正常情况下线缓冲器中进行写入及读取操作的时序图。
图4示出了在冲突情况下线缓冲器中进行写入及读取操作的时序图。
附图符号说明
100：图像缩放装置               224：第二单端口存储器
110、140：先入先出寄存器        230：逻辑门
120：线缓冲器                   240：触发器
130：Y轴向插补器                250：第一多路复用器
150：X轴向插补器                252：第二多路复用器
210：时序控制电路               254：第三多路复用器
222：第一单端口存储器。
具体实施方式
请参照图1，示出了一种用以缩放图像的装置的方块示意图。此图像缩放装置100用于将一原始图像数据IM1缩放至不同尺寸大小，并输出另一图像数据IM3，且分为Y轴向插补区块以及X轴向插补区块。图像缩放装置100中的Y轴向插补区块包含先入先出(first-in first-out，FIFO)寄存器110、至少一线缓冲器120以及Y轴向插补器130，而图像缩放装置100中的X轴向插补区块则包含另一先入先出寄存器140以及X轴向插补器150。Y轴向插补区块中的先入先出寄存器110用于寄存原始图像数据IM1的像素数据，并将其像素数据写入线缓冲器120。线缓冲器120用于寄存原始图像数据IM1的线数据中同一线数据上的像素数据，以供进行插补运算，且原始图像数据IM1的线数据中同一线数据上的像素数据依序具有相对应的地址，例如：像素0，1，2，3，…。Y轴向插补器130用于输出一图像数据IM2，并产生输出图像数据IM2的线数据，且至少其中之一线数据是由原始图像数据IM1的线数据在Y轴向以插补运算推导而得。X轴向插补区块中的先入先出寄存器140用于寄存图像数据IM2的像素数据。而X轴向插补器150则是用以输出图像数据IM3，并产生输出图像数据IM3的线数据，且至少其中之一线数据是由图像数据IM2的线数据在X轴向以插补运算推导而得。
请参照图2，示出了依照本发明一实施例的图像缩放装置中Y轴向插补区块的示意图。在本实施例中，如图1中所示图像缩放装置100的Y轴向插补区块用于进行双线性插补运算(bilinear interpolation)，并包括先入先出寄存器110、时序控制电路210、两相同的线缓冲器120以及Y轴向插补器130，其中，每一个线缓冲器120用于处理原始图像数据IM1中的一线数据。时序控制电路210接收一时序信号CLK，并输出一读取使能信号RDEN，其中，读取使能信号RDEN用于接收经由先入先出寄存器110传送而来的像素数据的位值。此外，时序控制电路210亦接收一输入使能信号DENI，以输出一第一写入地址信号W1，用以将像素数据的位值写入线缓冲器120，并接收一输出使能信号DENO，以输出一第一读取地址信号R1，用以自线缓冲器120中读取像素数据的位值，其中，当第一写入地址信号W1由时序控制电路210输出时，一写入使能信号WR亦会被驱动输出。每一个线缓冲器120均具有一第一单端口存储器222以及一第二单端口存储器224，且第一单端口存储器222及第二单端口存储器224均供存取以读取及写入非互邻的像素数据的位值。第一单端口存储器222用于存取奇数地址的像素数据，而第二单端口存储器224用于存取偶数地址的像素数据，其中第一单端口存储器222或第二单端口存储器224可为一静态随机存取存储器(static random access memory，SRAM)。
此外，第一单端口存储器222及第二单端口存储器224均分别藉由一第二写入地址信号W2或一第二读取地址信号R2来进行存取，其中，第二写入地址信号W2是由第一写入地址信号W1中最低有效位(Least SignificantBit，LSB)除外的其余位所组成，而第二读取地址信号R2是由第一读取地址信号R1中最低有效位除外的其余位所组成。
每一个线缓冲器120中更包括逻辑门230、触发器240、第一多路复用器250、第二多路复用器252以及第三多路复用器254。当写入使能信号WR被驱动且第一写入地址信号W1的最低有效位，即W1[0]，为1时，逻辑门230会正驱(assert)一第一选择信号FS，否则逻辑门230会反驱(de-assert)第一选择信号FS。换言之，逻辑门230用于决定像素数据的位值是否会写入存储器中，并决定像素数据的位值写入第一单端口存储器222或第二单端口存储器224中。触发器240用于接收时序信号CLK，并寄存第一读取地址信号R1的最低有效位，即R1[0]，以决定像素数据的位值是自第一单端口存储器222或第二单端口存储器224中读取出来。第一多路复用器250分别当第一选择信号FS被反驱以及正驱时，传送第二读取地址信号R2以及第二写入地址信号W2至第一单端口存储器222，而第二多路复用器252则是分别当第一选择信号FS被正驱以及反驱时，传送第二读取地址信号R2以及第二写入地址信号W2至第二单端口存储器224。第三多路复用器254则是在由触发器240所输出的第一读取地址信号R1的最低有效位分别为0和1时，输出各别自第一单端口存储器222以及第二单端口存储器224中读取出来的位值。
图3示出了在正常情况下线缓冲器中进行写入及读取操作的时序图。请参照图2及图3，当时序控制电路210接收输入使能信号DENI时，第一写入地址信号W1会由时序控制电路210输出，且具相对地址的像素0，1，2，3，…会根据时序信号CLK依序分别写入第一单端口存储器222以及第二单端口存储器224。当时序控制电路210接收输出使能信号DENO时，第一读取地址信号R1会由时序控制电路210输出，且具相对地址的像素0，1，2，3，…会根据时序信号CLK依序分别读取自第一单端口存储器222以及第二单端口存储器224中。
图4示出了在冲突情况下线缓冲器中进行写入及读取操作的时序图。请参照图2及图4，当时序控制电路210接收输出使能信号DENO及输入使能信号DENI，使得一奇数地址像素数据的位值写入第一单端口存储器222且另一奇数地址像素数据的位值亦读取自第一单端口存储器222的情形同步发生时，或是一偶数地址像素数据的位值写入第二单端口存储器224且另一偶数地址像素数据的位值亦读取自第二单端口存储器224的情形同步发生时，时序控制电路210会停止输出用以驱动(assert)输入使能信号DENI的读取使能信号RDEN，且此时奇数地址或偶数地址像素数据的位值写入的动作会暂时停止；亦即，时序控制电路210会停止读取由先入先出寄存器110传送而来的像素数据的位值，而奇数地址或偶数地址像素数据的位值写入的动作则是会在时序信号CLK的一个周期期间暂时停止，其中，时序信号CLK用于时序控制电路210以接收像素数据的位值。
因此，先入先出寄存器110便于时序信号CLK的上述周期期间暂时存储暂停写入线缓冲器120中的奇数地址或偶数地址像素数据的位值。而另一方面，先入先出寄存器110亦可置于线缓冲器120之后，藉以在时序信号CLK的上述周期期间暂时存储暂停自线缓冲器120中读取出来的奇数地址或偶数地址像素数据的位值。之后，时序控制电路210再继续输出读取使能信号RDEN，并接收输出使能信号DENO’以进行读取的操作。因此，线缓冲器120的写入及读取动作便可再度回到正常的状态。
依照本发明上述的实施例可知，应用此用以缩放图像的装置及其线缓冲器可供同步进行读取及写入的动作，并可有效地减少制作成本及尺寸大小。
虽然本发明已以一实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (19)

1.一种将原始图像数据缩放至不同大小以输出图像数据的装置，包含：
插补器，用以产生该输出图像数据的线数据，且该些线数据的至少其中之一是由该原始图像数据的多个线数据以插补运算推导而得；以及
至少一线缓冲器，用以寄存该原始图像数据的该些线数据中同一线数据上的像素数据，以供进行该插补运算；
其中，该线缓冲器包含多个单端口存储器，且每一该些单端口存储器供存取以读取及写入非互邻的该些像素数据的位值。
2.如权利要求1所述的装置，其中，该些像素数据依序具有相对应的地址。
3.如权利要求2所述的装置，更包含：
时序控制电路，接收一输出使能信号以产生一第一读取地址信号，用以自该线缓冲器中读取一第一像素数据的位值，并接收一输入使能信号以产生一第一写入地址信号，用以将一第二像素数据的位值写入该线缓冲器中。
4.如权利要求3所述的装置，其中，该线缓冲器中更包含一第一单端口存储器以及一第二单端口存储器，分别用以存取该些像素数据中的奇数地址及偶数地址像素数据。
5.如权利要求4所述的装置，其中，该第一单端口存储器以及该第二单端口存储器均分别根据一第二写入地址信号或一第二读取地址信号来进行存取动作，其中，该第二写入地址信号是由该第一写入地址信号中最低有效位除外的其余位所组成，该第二读取地址信号是由该第一读取地址信号中最低有效位除外的其余位所组成。
6.如权利要求5所述的装置，其中，当该第一读取地址信号以及该第一写入地址信号由该时序控制电路输出时，若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别为1和0，该第一像素数据的位值是读取自该第一单端口存储器，且该第二像素数据的位值是写入于该第二单端口存储器；若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别为0和1，该第一像素数据的位值是读取自该第二单端口存储器，该第二像素数据的位值是写入于该第一单端口存储器。
7.如权利要求6所述的装置，其中，当该第一写入地址信号由该时序控制电路输出时，借此驱动一写入使能信号。
8.如权利要求7所述的装置，其中，该线缓冲器中更包含：
逻辑门，当该写入使能信号被驱动且该第一写入地址信号的该最低有效位为1时，正驱一第一选择信号，否则反驱该第一选择信号；
触发器，寄存该第一读取地址信号的该最低有效位；
第一多路复用器，分别当该第一选择信号被反驱以及正驱时传送该第二读取地址信号以及该第二写入地址信号至该第一单端口存储器；
第二多路复用器，分别当该第一选择信号被正驱以及反驱时传送该第二读取地址信号以及该第二写入地址信号至该第二单端口存储器；以及
第三多路复用器，当由该触发器所输出的该第一读取地址信号的该最低有效位分别为0和1时，输出各别读取自该第一单端口存储器以及该第二单端口存储器中的位值。
9.如权利要求5所述的装置，其中，当该时序控制电路接收该输出使能信号及该输入使能信号以读取并写入该些奇数地址或该些偶数地址像素数据的位值时，该时序控制电路停止输出用以驱动该输入使能信号的一读取使能信号，且该第二像素数据的位值暂时停止写入的动作。
10.如权利要求9所述的装置，更包含：
先入先出寄存器，用以暂时存储暂停写入该线缓冲器的该第二像素数据的位值。
11.如权利要求9所述的装置，其中，该第二像素数据的位值的写入动作在一时序信号的一周期期间暂时停止，其中，该时序信号是用于该时序控制电路以接收该些像素数据的位值。
12.一种线缓冲器，用以寄存一原始图像数据的线数据中同一线数据上的像素数据，以藉由该原始图像数据的该些线数据的插补运算而将该原始图像数据缩放至不同大小，该线缓冲器包含：
多个单端口存储器，每一该些单端口存储器供存取以读取及写入非互邻的该些像素数据的位值。
13.如权利要求12所述的线缓冲器，其中，该线缓冲器中包含一第一单端口存储器以及一第二单端口存储器，分别用以存取该些像素数据中的奇数地址及偶数地址像素数据。
14.如权利要求13所述的线缓冲器，其中，当用以存取第一像素数据以及第二像素数据的第一读取地址信号以及第一写入地址信号被接收时，若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别为1和0，该第一像素数据的位值是读取自该第一单端口存储器，且该第二像素数据的位值是写入于该第二单端口存储器，若该第一读取地址信号以及该第一写入地址信号的该最低有效位分别为0和1，该第一像素数据的位值是读取自该第二单端口存储器，该第二像素数据的位值是写入于该第一单端口存储器。
15.如权利要求14所述的线缓冲器，其中，该第一单端口存储器以及该第二单端口存储器均分别根据一第二写入地址信号或一第二读取地址信号来进行存取动作，其中，该第二写入地址信号是由该第一写入地址信号中最低有效位除外的其余位所组成，该第二读取地址信号是由该第一读取地址信号中最低有效位除外的其余位所组成。
16.如权利要求15所述的线缓冲器，更包含：
逻辑门，当一写入使能信号被驱动且该第一写入地址信号的该最低有效位为1时，正驱一第一选择信号，否则反驱该第一选择信号；
触发器，寄存该第一读取地址信号的该最低有效位；
第一多路复用器，分别当该第一选择信号被反驱以及正驱时传送该第二读取地址信号以及该第二写入地址信号至该第一单端口存储器；
第二多路复用器，分别当该第一选择信号被正驱以及反驱时传送该第二读取地址信号以及该第二写入地址信号至该第二单端口存储器；以及
第三多路复用器，当由该触发器所输出的该第一读取地址信号的该最低有效位分别为0和1时，输出各别读取自该第一单端口存储器以及该第二单端口存储器中的位值。
17.如权利要求14所述的线缓冲器，其中，该线缓冲器外部的时序控制电路接收一输出使能信号，以输出用以自该线缓冲器中读取该第一像素数据的位值的该第一读取地址信号，并接收一输入使能信号，以输出用以写入该第二像素数据的位值于该线缓冲器中的该第一写入地址信号。
18.如权利要求17所述的线缓冲器，其中，当该时序控制电路接收该输出使能信号及该输入使能信号以读取并写入该些奇数地址或该些偶数地址像素数据的位值时，该时序控制电路停止输出用以驱动该输入使能信号的一读取使能信号，且该第二像素数据的位值暂时停止写入的动作。
19.如权利要求18所述的线缓冲器，其中，该第二像素数据的位值的写入动作在一时序信号的一周期期间暂时停止，其中，该时序信号用于该时序控制电路以接收该些像素数据的位值。
CN2007101496485A 2007-03-28 2007-09-10 图像缩放装置及其线缓冲器 Expired - Fee Related CN101277378B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/692,244 2007-03-28
US11/692,244 US8144170B2 (en) 2007-03-28 2007-03-28 Apparatus for scaling image and line buffer thereof

Publications (2)

Publication Number Publication Date
CN101277378A true CN101277378A (zh) 2008-10-01
CN101277378B CN101277378B (zh) 2011-11-09

Family

ID=39793487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101496485A Expired - Fee Related CN101277378B (zh) 2007-03-28 2007-09-10 图像缩放装置及其线缓冲器

Country Status (3)

Country Link
US (1) US8144170B2 (zh)
CN (1) CN101277378B (zh)
TW (1) TWI365441B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102572279A (zh) * 2010-12-23 2012-07-11 三星电子株式会社 针对数字图像稳定优化的旋转内插像素的光栅输出
CN108667740A (zh) * 2017-03-29 2018-10-16 腾讯科技（深圳）有限公司 流量控制的方法、装置及***

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI424430B (zh) * 2009-01-23 2014-01-21 Realtek Semiconductor Corp 控制畫面輸入與輸出之裝置與方法
US20130262787A1 (en) * 2012-03-28 2013-10-03 Venugopal Santhanam Scalable memory architecture for turbo encoding

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4459677A (en) * 1980-04-11 1984-07-10 Ampex Corporation VIQ Computer graphics system
US4475161A (en) * 1980-04-11 1984-10-02 Ampex Corporation YIQ Computer graphics system
US4564915A (en) * 1980-04-11 1986-01-14 Ampex Corporation YIQ Computer graphics system
US4670711A (en) * 1985-02-04 1987-06-02 The Boeing Company High-speed transient pulse height counter
US5426610A (en) * 1990-03-01 1995-06-20 Texas Instruments Incorporated Storage circuitry using sense amplifier with temporary pause for voltage supply isolation
US5579273A (en) * 1990-03-01 1996-11-26 Texas Instruments Incorporated Storage circuitry using sense amplifier shared between memories of differing number of rows
US5774110A (en) * 1994-01-04 1998-06-30 Edelson; Steven D. Filter RAMDAC with hardware 11/2-D zoom function
JPH0850651A (ja) * 1994-08-05 1996-02-20 Mitsubishi Electric Corp 画像処理ｌｓｉ
US5825367A (en) * 1995-07-26 1998-10-20 Winbond Electronics Corp. Apparatus for real time two-dimensional scaling of a digital image
US5621870A (en) * 1995-07-26 1997-04-15 Winbond Electronic Corp. Method and apparatus for uniformly scaling a digital image
US5887079A (en) * 1996-01-31 1999-03-23 Sumitomo Metal Industries Limited Image processing apparatus
US6166772A (en) * 1997-04-01 2000-12-26 Compaq Computer Corporation Method and apparatus for display of interlaced images on non-interlaced display
US6339434B1 (en) * 1997-11-24 2002-01-15 Pixelworks Image scaling circuit for fixed pixed resolution display
US6903733B1 (en) * 1997-11-24 2005-06-07 Pixelworks, Inc. Ultra-high bandwidth multi-port memory system for image scaling applications
US6943834B1 (en) * 1998-02-06 2005-09-13 Canon Kabushiki Kaisha Apparatus and method of converting image data to video signals
US6366692B1 (en) * 1998-03-30 2002-04-02 Intel Corporation Median computation-based integrated color interpolation and color space conversion methodology from 8-bit bayer pattern RGB color space to 24-bit CIE XYZ color space
US6798420B1 (en) * 1998-11-09 2004-09-28 Broadcom Corporation Video and graphics system with a single-port RAM
US6608630B1 (en) * 1998-11-09 2003-08-19 Broadcom Corporation Graphics display system with line buffer control scheme
US6628291B1 (en) * 1999-09-02 2003-09-30 International Business Machines Corporation Method and apparatus for display refresh using multiple frame buffers in a data processing system
GB2383145B (en) * 2001-10-31 2005-09-07 Alphamosaic Ltd Data access in a processor
EP1507249A1 (en) * 2003-08-12 2005-02-16 ARM Limited Display controller for rotation of display image
GB0319910D0 (en) * 2003-08-23 2003-09-24 Koninkl Philips Electronics Nv Touch-input active matrix display device
US7508997B2 (en) * 2004-05-06 2009-03-24 Samsung Electronics Co., Ltd. Method and apparatus for video image interpolation with edge sharpening
FR2871976B1 (fr) * 2004-06-22 2006-08-11 St Microelectronics Sa Decodeur ldpc
US7490208B1 (en) * 2004-10-05 2009-02-10 Nvidia Corporation Architecture for compact multi-ported register file
US7603603B2 (en) * 2005-05-31 2009-10-13 Stmicroelectronics Pvt. Ltd. Configurable memory architecture with built-in testing mechanism
JP2007109204A (ja) * 2005-09-15 2007-04-26 Fujitsu Ltd 画像処理装置及び画像処理方法
JP2007096431A (ja) * 2005-09-27 2007-04-12 Matsushita Electric Ind Co Ltd 任意の変換比率を有するデジタル・ビデオ・フォーマット下方変換装置及び方法
JP4725336B2 (ja) * 2006-01-30 2011-07-13 ブラザー工業株式会社 画像処理装置および画像処理プログラム
US7533222B2 (en) * 2006-06-29 2009-05-12 Mosys, Inc. Dual-port SRAM memory using single-port memory cell
US20080055327A1 (en) * 2006-09-06 2008-03-06 Barinder Singh Rai Highly Efficient Display FIFO

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102572279A (zh) * 2010-12-23 2012-07-11 三星电子株式会社 针对数字图像稳定优化的旋转内插像素的光栅输出
CN108667740A (zh) * 2017-03-29 2018-10-16 腾讯科技（深圳）有限公司 流量控制的方法、装置及***
CN108667740B (zh) * 2017-03-29 2022-02-15 腾讯科技（深圳）有限公司 流量控制的方法、装置及***

Also Published As

Publication number Publication date
CN101277378B (zh) 2011-11-09
TW200839733A (en) 2008-10-01
TWI365441B (en) 2012-06-01
US20080238943A1 (en) 2008-10-02
US8144170B2 (en) 2012-03-27

Similar Documents

Publication Publication Date Title
EP2035934A2 (en) Dual-port sram memory using single-port memory cell
CN101310339A (zh) 具有多个内部数据总线和存储器库交错的存储器装置和方法
CN101894362B (zh) 一种图像放大装置及方法
KR101313330B1 (ko) 이미지 티어링 효과를 방지할 수 있는 영상 표시 시스템 및그것의 영상 표시 방법
CN101277378B (zh) 图像缩放装置及其线缓冲器
US6259648B1 (en) Methods and apparatus for implementing pseudo dual port memory
US20030097526A1 (en) High-speed first-in-first-out buffer
WO2021189781A1 (zh) 具有数据欠载自恢复功能的显示控制器及方法
CN102004626B (zh) 双口存储器
CN101825997A (zh) 一种异步先入先出存储器
KR100283413B1 (ko) 텍스처 매핑시스템
WO2018148918A1 (zh) 存储设备、芯片及存储设备的控制方法
TWI665670B (zh) 多埠記憶體架構
CN100557584C (zh) 用于对网络和存储器进行耦合的存储器控制器和方法
CN101110259A (zh) 先进先出存储器
CN102663987B (zh) 双路视频信号的显示驱动方法及其装置
CN101930713A (zh) 显示装置的存储器架构及其读取方法
CN101404145B (zh) 液晶显示控制***
JP4019757B2 (ja) 記憶装置
CN100354814C (zh) 存储器写入方法与控制装置
CN101452695B (zh) 数据存取装置及方法
JP5499131B2 (ja) デュアルポートメモリおよびその方法
TW201044371A (en) Memory architecture of display device and reading method thereof
CN102902642B (zh) 一种基于数据监听的fpga-dsp高速数据交换方法
CN106445842B (zh) 一种数据缓存器和数据缓存方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111109

Termination date: 20190910

CF01 Termination of patent right due to non-payment of annual fee