CN102663987B - 双路视频信号的显示驱动方法及其装置 - Google Patents
双路视频信号的显示驱动方法及其装置 Download PDFInfo
- Publication number
- CN102663987B CN102663987B CN201210073331.9A CN201210073331A CN102663987B CN 102663987 B CN102663987 B CN 102663987B CN 201210073331 A CN201210073331 A CN 201210073331A CN 102663987 B CN102663987 B CN 102663987B
- Authority
- CN
- China
- Prior art keywords
- vision signal
- signal
- vision
- interval
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
- G06F3/1431—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using a single graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明实施例公开了一种双路视频信号的显示驱动方法及其装置,涉及信号处理领域,能够将两路时钟频率不相同且内容完全不同的视频信号合并为一路包含两路视频信息的视频信号。该方法包括:以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号;以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。本发明应用于双视显示。
Description
技术领域
本发明涉及信号处理领域,尤其涉及一种双路视频信号的显示驱动方法及其装置。
背景技术
显示技术的发展给人们带来了双视显示器,这种显示器可以在同一个显示屏上,显示出不同的影像,并分别展现给位于显示器左侧和右侧的用户。
比如,在汽车上,司机需要通过显示器查看全球定位***,同时副驾驶座上的乘客想要通过显示器观看娱乐节目,一台普通显示器肯定不能同时满足双方的需求。双视显示这项新技术可以很好地解决该问题。在向司机显示全球定位***的信息的同时,双视显示器还可以向乘客显示乘客想要的娱乐节目。
但是,发明人在实现本发明的过程中发现,现有技术中的双视显示器还未能很好地解决将两个时钟频率不同的完全独立的视频信号融合为一个同时含有两个视频图像信息的视频信号的问题,这给双视显示器的应用推广带来不便。
发明内容
本发明所要解决的技术问题在于提供一种双路视频信号的显示驱动方法及其装置,能够将两路时钟频率不相同且内容完全不同的视频信号合并为一路包含两路视频信息的视频信号。
为解决上述技术问题,本发明双路视频信号的显示驱动方法及其装置采用如下技术方案:
一种双路视频信号的显示驱动方法,所述双路视频信号包括第一视频信号和第二视频信号,所述方法包括:
以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号;
以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。
以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号具体为:
以一个第二视频信号的时钟周期的间隔读取第二视频信号并暂存在先入先出寄存器中;
以一个第一视频信号的时钟周期的间隔读取暂存在先入先出寄存器中的第二视频信号并暂存在随机存取存储器中;
以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号暂存在缓冲器中。
所述将所述读取的第一视频信号以及第二视频信号暂存在缓冲器中具体为:
将所述读取的第一视频信号以及第二视频信号的子像素数据间隔暂存在缓冲器中。
一种双路视频信号的显示驱动装置,所述双路视频信号包括第一视频信号和第二视频信号,所述装置包括:
读取存储单元,用于以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号;
输出单元,用于以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。
所述读取存储单元包括:
第一读取存储模块,用于以一个第二视频信号的时钟周期的间隔读取第二视频信号并暂存在先入先出寄存器中,
和
用于以一个第一视频信号的时钟周期的间隔读取暂存在先入先出寄存器中的第二视频信号并暂存在随机存取存储器中;
第二读取存储模块,用于以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号暂存在缓冲器中。
所述第二读取存储模块具体用于:
以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号的子像素数据间隔暂存在缓冲器中。
在本发明的技术方案中,以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号,之后,以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,通过将读取的第一视频信号和第二视频信号同步暂存并同时进行输出,且输出第一视频信号和第二视频信号的子像素间隔排布,相当于输出一路经过处理并包含两路视频信号内容的视频信号,经过双视显示面板上的视差屏障或是透镜光栅的作用,可实现理想的双视显示的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中双路视频信号的显示驱动方法流程图一;
图2为本发明实施例中双路视频信号的显示驱动方法流程图二;
图3为本发明实施例中第二视频信号时序图;
图4为本发明实施例中第一视频信号时序图;
图5为本发明实施例中缓冲器存储空间示意图;
图6为本发明实施例中双路视频信号的显示驱动装置示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一
本发明实施例提供一种双路视频信号的显示驱动方法,所述双路视频信号包括第一视频信号和第二视频信号,如图1所示,该方法包括:
步骤S101、以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号;
为了实现在一个显示面板上同时同步显示两路视频信号的目的,每一路视频信号的每一帧图像至多能在该显示面板上显示一半像素点的内容。在现有技术中,每一个时钟周期,一路视频信号向显示装置输入一个像素点的数据,于是,为了能够在同一显示屏上同时显示两路视频信号并且保证一定的显示清晰度,对每一路视频信号来说,以一个时钟周期的间隔读取该路视频信号即意味着以一个像素点的间隔读取该路视频信号的一个像素数据。
在分别将第一视频信号和第二视频信号以一个时钟周期的间隔读取后,通过将读取的第一视频信号和第二视频信号同步暂存并同时进行输出,可实现将第一视频信号与第二视频信号同时同步在同一显示面板上显示。
如图2所示,步骤S101具体为:
步骤S1011、以一个第二视频信号的时钟周期的间隔读取第二视频信号并暂存在先入先出寄存器中;
如图3所示,在t1时间段内,第二视频信号使能信号为高电平,这表明在该时间段内,在每一个第二视频信号时钟信号的上升沿到来时,第二视频信号对显示装置的数据总线上的像素数据进行更新,在下一个第二视频信号时钟信号的上升沿到来前,数据总线上的像素数据保持不变。
图3中的第二计数器为一位二进制加法计数器,第二视频信号使能信号为第二计数器的使能信号,当第二视频信号使能信号为高电平时,第二计数器被启动,开始进行加法计数。在第二视频信号使能信号为高电平且第二视频信号时钟信号的上升沿到来时,第二计数器做一位二进制加法运算;并且在第二视频信号使能信号变为低电平时,第二计数器清零。具体地,在t1时间段的开始时刻到来之前第二计数器的值为零,进入t1时间段后,在第二视频信号时钟信号的第一个上升沿到来时,第二计数器在原先为0的输出值上加1,则第二计数器的输出值变为1;在第二视频信号时钟信号的第二个上升沿到来时,第二计数器对原先为1的输出值加1,则根据二进制加法法则,第二计数器的输出值应变为10,但第二计数器为一位加法计数器,输出值只有一位,则此时第二计数器取10的末位0,舍首位1,此时第二计数器的输出值由1变为0。
先入先出寄存器,简称FIFO,FIFO是一种典型的高速缓冲器器件,同步FIFO的数据读写通过外部的时钟信号驱动,适用于对高速的视频数据流进行缓存。在本发明实施例中,其受第二计数器以及第二视频信号时钟信号共同驱动,在第二计数器的输出值为1且第二视频信号时钟信号为下降沿时,FIFO从数据总线上读取第二视频信号的一个像素数据暂存在FIFO内的一个存储空间内,则由图3可知,在t2时间段内,FIFO不读取数据总线上的数据,则FIFO每一次读取的像素数据与前一次读取的像素数据之间间隔一个时钟周期不进行读取像素数据,则当第二视频信号向显示装置的数据总线输入一帧图像的像素数据后,FIFO实际上只读取并暂存了第二视频信号这一帧图像的一半的像素数据。
需要说明的是,FIFO的一个存储空间所能存储的二进制的位数恰为一个像素数据的二进制位数,则FIFO内的每一个存储空间只能存储一个像素数据。
步骤S1012、以一个第一视频信号的时钟周期的间隔读取暂存在先入先出寄存器中的第二视频信号并暂存在随机存取存储器中;
如图4所示,与图3类似的,在t3时间段内,第一视频信号使能信号为高电平,在此时间段内,当第一视频信号时钟信号的上升沿到来时,第一视频信号对另一条数据总线内的像素数据进行更新。与第二计数器类似的,第一视频信号使能信号为第一计数器的使能信号,在第一视频信号使能信号为低电平时,第一计数器的输出值始终为0;在第一视频信号使能信号为高电平时,第一计数器的输出值在每一个第一视频信号时钟信号的上升沿到来时发生变化,由于第一计数器与第二计数器一样为一位二进制加法计数器,则第一计数器的输出值与第二计数器一样在1与0之间变化。具体由图4可知,在t3时间段内,当第一视频信号时钟信号的上升沿到来时,第一计数器的输出值由0变为1或由1变为0。
随机存取存储器,简称RAM,在第一计数器的输出值为0且FIFO内有像素数据时,读取FIFO内的一个像素数据并写入RAM内的一个存储空间内,每一次RAM读取的像素数据都写入RAM的写入地址所指向的存储空间,在RAM结束写入后,写入地址更新,RAM在现有的写入地址上加1,更新后的写入地址指向的存储空间与更新前写入地址指向的存储空间相邻。
在第一计数器的输出值为0但FIFO内无像素数据时,RAM不执行读写操作,同时,也不改变指向存储空间的写入地址。
需要说明的是,FIFO的特点是顺序写入数据顺序输出数据,相当于第二视频信号的一半像素数据按像素数据的输入顺序进行缓存。
在现有技术中,在视频信号向显示装置的数据总线输入一行像素数据后,视频信号进入行间隙时间,在这段行间隙时间内,视频信号暂停向显示装置输入像素数据,在行间隙时间结束后,视频信号向显示装置输入下一行的像素数据。
类似地,在视频信号向显示装置输入完整一帧的像素数据后,视频信号会进入帧间隙时间,在帧间隙时间内,视频信号暂停向显示装置输入像素数据。帧间隙时间的长度为行扫描时间的若干倍,行扫描时间的具体长度为行数据传输时间与行间隙时间之和。
当第二视频信号处于行间隙时间或帧间隙时间时,第二视频信号暂停向显示装置输入像素数据,FIFO内存储的像素数据的个数不增加。而此时无论第一视频信号使能信号是否仍为高电平,均存在第一计数器为0的时刻,所以在行间隙时间或帧间隙时间内,若FIFO内存在像素数据,RAM继续执行读取FIFO内像素数据的任务,即使在行间隙时间或帧间隙时间到来之前FIFO内存有像素数据,经过任一间隙时间后FIFO内的剩余像素数据都会被RAM的读取-写入动作清空。
进一步的,大容量FIFO的价格较为高昂,出于成本的考虑,用于对视频数据进行缓存的FIFO的容量较小,在本发明实施例中,FIFO的最小容量为一行像素数据大小的一半,RAM的最小容量可设计为一帧图像的一半像素数据的大小。
特别的,经过帧间隙时间后,在下一帧的图像数据到来时,RAM根据第二视频信号的控制信号得知此时第二视频信号输入的像素数据为一帧图像的第一个像素数据时,RAM将其写入地址置零。
步骤S1013、以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号暂存在缓冲器中。
具体地,将所述读取的第一视频信号以及第二视频信号的子像素数据间隔暂存在缓冲器中。
如图4所示,在t3时间段内,第一视频信号向显示装置输入像素数据,当第一计数器的输出值为1且第一视频信号时钟信号的下降沿到来时,缓冲器同时读取第一视频信号的一个像素数据和第二视频信号的一个像素数据并将两个像素数据以子像素间隔存储的方式依次存储在缓冲器内的六个存储空间内,如图5所示,为缓冲器的六个存储空间,1a、1b、1c三个存储空间用于存放第一视频信号的一个像素的三个子像素数据,2a、2b、2c三个存储空间用于存放第二视频信号的一个像素的三个子像素数据。
缓冲器读取的第一视频信号的像素数据来自第一视频信号输入数据的数据总线,所读取的第二视频信号的像素数据来自RAM内的一个存储空间,每当缓冲器读取RAM内的一个像素数据,RAM将其读出地址加1。
需要说明的是,当第一视频信号的控制信号表明第一视频信号向显示装置输入新一帧的图像信号时,RAM将其读出地址置零,指向RAM内的第一个存储空间,每当缓冲器读取RAM内的一个像素数据,RAM将其读出地址加1。
步骤S102、以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。
由于第一视频信号和第二视频信号是两路完全独立的视频信号,故而两路视频信号的时钟没有固定的相位关系,甚至,两路视频信号的时钟频率不相同。为了能够同时在同一显示面板上进行显示,通过暂存第一视频信号和第二视频信号达到将第一视频信号和第二视频信号的时钟、频率统一的目的后,再将经过暂存的第一视频信号和第二视频信号以相同的时钟周期输出。
在本发明实施例中,输出视频信号时钟信号与第一视频信号时钟信号相同,输出视频信号使能信号为第一视频信号使能信号的延时,延时时间为第一视频信号时钟信号的一个周期。当输出视频信号使能信号为高电平且第一视频信号时钟信号的上升沿到来时,缓冲器将存储空间1a、2b、1c内的数据输出至输出视频信号总线,在下一个第一视频信号时钟信号的上升沿到来时,缓冲器将存储空间2a、1b、2c内的数据输出至输出视频信号总线,在显示面板显示时,显示面板上横向相邻的两个像素分别显示两个相邻上升沿到来时送出的两个像素数据,经过双视显示面板上的视差屏障或是透镜光栅的作用,可达到让位于显示器左侧和右侧的用户看到不同的视频图像的目的。
在本实施例的技术方案中,以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号,之后,以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,通过将读取的第一视频信号和第二视频信号同步暂存并同时进行输出,且输出第一视频信号和第二视频信号的子像素间隔排布,相当于输出一路经过处理并包含两路视频信号内容的视频信号,经过双视显示面板上的视差屏障或是透镜光栅的作用,可实现理想的双视显示的效果。
实施例二
本发明实施例提供一种双路视频信号的显示驱动装置,如图6所示,该装置包括:
读取存储单元11,用于以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号;
为了实现在一个显示面板上同时同步显示两路视频信号的目的,每一路视频信号的每一帧图像至多能在该显示面板上显示一半像素点的内容。在现有技术中,每一个时钟周期,一路视频信号向显示装置输入一个像素点的数据,于是,为了能够在同一显示屏上同时显示两路视频信号并且保证一定的显示清晰度,对每一路视频信号来说,读取存储单元11以一个时钟周期的间隔读取该路视频信号即意味着以一个像素点的间隔读取该路视频信号的一个像素数据。
在分别将第一视频信号和第二视频信号以一个时钟周期的间隔读取后,通过将读取的第一视频信号和第二视频信号同步暂存并同时进行输出,可实现将第一视频信号与第二视频信号同时同步在同一显示面板上显示。
如图6所示,所示读取存储单元11具体包括:
第一读取存储模块111,用于以一个第二视频信号的时钟周期的间隔读取第二视频信号并暂存在先入先出寄存器中,和用于以一个第一视频信号的时钟周期的间隔读取暂存在先入先出寄存器中的第二视频信号并暂存在随机存取存储器中;
具体地,如图3所示,在t1时间段内,第二视频信号使能信号为高电平,这表明在该时间段内,在每一个第二视频信号时钟信号的上升沿到来时,第二视频信号对显示装置的数据总线上的像素数据进行更新,在下一个第二视频信号时钟信号的上升沿到来前,数据总线上的像素数据保持不变。
图3中的第二计数器为一位二进制加法计数器,第二视频信号使能信号为第二计数器的使能信号,当第二视频信号使能信号为高电平时,第二计数器被启动,开始进行加法计数。在第二视频信号使能信号为高电平且第二视频信号时钟信号的上升沿到来时,第二计数器做一位二进制加法运算;并且在第二视频信号使能信号变为低电平时,第二计数器清零。具体地,在t1时间段的开始时刻到来之前第二计数器的值为零,进入t1时间段后,在第二视频信号时钟信号的第一个上升沿到来时,第二计数器在原先为0的输出值上加1,则第二计数器的输出值变为1;在第二视频信号时钟信号的第二个上升沿到来时,第二计数器对原先为1的输出值加1,则根据二进制加法法则,第二计数器的输出值应变为10,但第二计数器为一位加法计数器,输出值只有一位,则此时第二计数器取10的末位0,舍首位1,此时第二计数器的输出值由1变为0。
先入先出寄存器,简称FIFO,FIFO是一种典型的高速缓冲器器件,同步FIFO的数据读写通过外部的时钟信号驱动,适用于对高速的视频数据流进行缓存。在本发明实施例中,其受第二计数器以及第二视频信号时钟信号共同驱动,在第二计数器的输出值为1且第二视频信号时钟信号为下降沿时,FIFO从数据总线上读取第二视频信号的一个像素数据暂存在FIFO内的一个存储空间内,则由图3可知,在t2时间段内,FIFO不读取数据总线上的数据,则FIFO每一次读取的像素数据与前一次读取的像素数据之间间隔一个时钟周期不进行读取像素数据,则当第二视频信号向显示装置的数据总线输入一帧图像的像素数据后,FIFO实际上只读取并暂存了第二视频信号这一帧图像的一半的像素数据。
需要说明的是,FIFO的一个存储空间所能存储的二进制的位数恰为一个像素数据的二进制位数,则FIFO内的每一个存储空间只能存储一个像素数据。
如图4所示,与图3类似的,在t3时间段内,第一视频信号使能信号为高电平,在此时间段内,当第一视频信号时钟信号的上升沿到来时,第一视频信号对其数据总线内的像素数据进行更新。与第二计数器类似的,第一视频信号使能信号为第一计数器的使能信号,在第一视频信号使能信号为低电平时,第一计数器的输出值始终为0;在第一视频信号使能信号为高电平时,第一计数器的输出值在每一个第一视频信号时钟信号的上升沿到来时发生变化,由于第一计数器与第二计数器一样为一位二进制加法计数器,则第一计数器的输出值与第二计数器一样在1与0之间变化。具体由图4可知,在t3时间段内,当第一视频信号时钟信号的上升沿到来时,第一计数器的输出值由0变为1或由1变为0。
随机存取存储器,简称RAM,在第一计数器的输出值为0且FIFO内有像素数据时,读取FIFO内的一个像素数据并写入RAM内的一个存储空间内,每一次RAM读取的像素数据都写入RAM的写入地址所指向的存储空间,在RAM结束写入后,写入地址更新,RAM在现有的写入地址上加1,更新后的写入地址指向的存储空间与更新前写入地址指向的存储空间相邻。
在第一计数器的输出值为0但FIFO内无像素数据时,RAM不执行读写操作,同时,也不改变指向存储空间的写入地址。
需要说明的是,FIFO的特点是顺序写入数据顺序输出数据,相当于第二视频信号的一半像素数据按像素数据的输入顺序进行缓存。
在现有技术中,在视频信号向显示装置的数据总线输入一行像素数据后,视频信号进入行间隙时间,在这段行间隙时间内,视频信号暂停向显示装置输入像素数据,在行间隙时间结束后,视频信号向显示装置输入下一行的像素数据。
类似地,在视频信号向显示装置输入完整一帧的像素数据后,视频信号会进入帧间隙时间,在帧间隙时间内,视频信号暂停向显示装置输入像素数据。帧间隙时间的长度为行扫描时间的若干倍,行扫描时间的具体长度为行数据传输时间与行间隙时间之和。
当第二视频信号处于行间隙时间或帧间隙时间时,第二视频信号暂停向显示装置输入像素数据,FIFO内存储的像素数据的个数不增加。而此时无论第一视频信号使能信号是否仍为高电平,均存在第一计数器为0的时刻,所以在行间隙时间或帧间隙时间内,若FIFO内存在像素数据,RAM继续执行读取FIFO内像素数据的任务,即使在行间隙时间或帧间隙时间到来之前FIFO内存有像素数据,经过任一间隙时间后FIFO内的剩余像素数据都会被RAM的读取-写入动作清空。
进一步的,大容量FIFO的价格较为高昂,出于成本的考虑,用于对视频数据进行缓存的FIFO的容量较小,在本发明实施例中,FIFO的最小容量为一行像素数据大小的一半,RAM的最小容量可设计为一帧图像的一半像素数据的大小。
特别的,经过帧间隙时间后,在下一帧的图像数据到来时,RAM根据第二视频信号的控制信号得知此时第二视频信号输入的像素数据为一帧图像的第一个像素数据时,RAM将其写入地址置零。
第二读取存储模块112,用于以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号暂存在缓冲器中。
所述第二读取存储模块112具体用于:以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号的子像素数据间隔暂存在缓冲器中。
如图4所示,在t3时间段内,第一视频信号向显示装置输入像素数据,当第一计数器的输出值为1且第一视频信号时钟信号的下降沿到来时,缓冲器同时读取第一视频信号的一个像素数据和第二视频信号的一个像素数据并将两个像素数据以子像素间隔存储的方式依次存储在缓冲器内的六个存储空间内,如图5所示,为缓冲器的六个存储空间,1a、1b、1c三个存储空间用于存放第一视频信号的一个像素的三个子像素数据,2a、2b、2c三个存储空间用于存放第二视频信号的一个像素的三个子像素数据。
缓冲器读取的第一视频信号的像素数据来自第一视频信号输入数据的数据总线,所读取的第二视频信号的像素数据来自RAM内的一个存储空间,每当缓冲器读取RAM内的一个像素数据,RAM将其读出地址加1。
需要说明的是,当第一视频信号的控制信号表明第一视频信号向显示装置输入新一帧的图像信号时,RAM将其读出地址置零,指向RAM内的第一个存储空间,每当缓冲器读取RAM内的一个像素数据,RAM将其读出地址加1。
输出单元12,用于以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。
由于第一视频信号和第二视频信号是两路完全独立的视频信号,故而两路视频信号的时钟没有固定的相位关系,甚至,两路视频信号的时钟频率不相同。为了能够同时在同一显示面板上进行显示,通过暂存第一视频信号和第二视频信号达到将第一视频信号和第二视频信号的时钟、频率统一的目的后,输出单元12再将经过暂存的第一视频信号和第二视频信号以相同的时钟周期输出。
在本发明实施例中,输出视频信号时钟信号与第一视频信号时钟信号相同,输出视频信号使能信号为第一视频信号使能信号的延时,延时时间为第一视频信号时钟信号的一个周期。当输出视频信号使能信号为高电平且第一视频信号时钟信号的上升沿到来时,缓冲器将存储空间1a、2b、1c内的数据输出至输出视频信号总线,在下一个第一视频信号时钟信号的上升沿到来时,缓冲器将存储空间2a、1b、2c内的数据输出至输出视频信号总线,在显示面板显示时,显示面板上横向相邻的两个像素分别显示两个相邻上升沿到来时送出的两个像素数据,经过双视显示面板上的视差屏障或是透镜光栅的作用,可达到让位于显示器左侧和右侧的用户看到不同的视频图像的目的。
在本实施例的技术方案中,以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号,之后,以相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,通过将读取的第一视频信号和第二视频信号同步暂存并同时进行输出,且输出第一视频信号和第二视频信号的子像素间隔排布,相当于输出一路经过处理并包含两路视频信号内容的视频信号,经过双视显示面板上的视差屏障或是透镜光栅的作用,可实现理想的双视显示的效果。
通过以上的实施方式的描述,所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在可读取的存储介质中,如计算机的软盘,硬盘或光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述的方法。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (4)
1.一种双路视频信号的显示驱动方法,所述双路视频信号包括第一视频信号和第二视频信号,其特征在于,所述方法包括:
以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号,具体为:以一个第二视频信号的时钟周期的间隔读取第二视频信号并暂存在先入先出寄存器中;以一个第一视频信号的时钟周期的间隔读取暂存在先入先出寄存器中的第二视频信号并暂存在随机存取存储器中;以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及从随机存取存储器中读取的第二视频信号暂存在缓冲器中;
以与第一视频信号时钟信号相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。
2.根据权利要求1所述的方法,其特征在于,所述将所述读取的第一视频信号以及第二视频信号暂存在缓冲器中具体为:
将所述读取的第一视频信号以及第二视频信号的子像素数据间隔暂存在缓冲器中。
3.一种双路视频信号的显示驱动装置,所述双路视频信号包括第一视频信号和第二视频信号,其特征在于,所述装置包括:
读取存储单元,用于以一个时钟周期的间隔读取并暂存第一视频信号和第二视频信号;所述读取存储单元包括:第一读取存储模块,用于以一个第二视频信号的时钟周期的间隔读取第二视频信号并暂存在先入先出寄存器中,和用于以一个第一视频信号的时钟周期的间隔读取暂存在先入先出寄存器中的第二视频信号并暂存在随机存取存储器中;第二读取存储模块,用于以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及从随机存取存储器中读取的第二视频信号暂存在缓冲器中;
输出单元,用于以与第一视频信号时钟信号相同的时钟周期将所述读取并暂存的第一视频信号和第二视频信号输出,输出第一视频信号和第二视频信号的子像素间隔排布。
4.根据权利要求3所述的装置,其特征在于,所述第二读取存储模块具体用于:
以一个第一视频信号的时钟周期的间隔读取第一视频信号以及暂存在随机存取存储器中的第二视频信号,并将所述读取的第一视频信号以及第二视频信号的子像素数据间隔暂存在缓冲器中。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210073331.9A CN102663987B (zh) | 2012-03-19 | 2012-03-19 | 双路视频信号的显示驱动方法及其装置 |
PCT/CN2012/084003 WO2013139126A1 (zh) | 2012-03-19 | 2012-11-02 | 双路视频信号的显示驱动方法及其装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210073331.9A CN102663987B (zh) | 2012-03-19 | 2012-03-19 | 双路视频信号的显示驱动方法及其装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102663987A CN102663987A (zh) | 2012-09-12 |
CN102663987B true CN102663987B (zh) | 2015-04-01 |
Family
ID=46773454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210073331.9A Expired - Fee Related CN102663987B (zh) | 2012-03-19 | 2012-03-19 | 双路视频信号的显示驱动方法及其装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102663987B (zh) |
WO (1) | WO2013139126A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102663987B (zh) * | 2012-03-19 | 2015-04-01 | 京东方科技集团股份有限公司 | 双路视频信号的显示驱动方法及其装置 |
CN108234818B (zh) * | 2017-12-13 | 2020-10-20 | 苏州长风航空电子有限公司 | 一种视频帧存轮寻操作算法的实现方法 |
CN110072124B (zh) | 2018-01-24 | 2020-08-04 | 杭州海康威视数字技术股份有限公司 | 一种对视频信号进行复合的方法、装置及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1138800A (zh) * | 1995-02-17 | 1996-12-25 | 株式会社日立制作所 | 用于分配数字音频图象数据的方法及*** |
CN1549947A (zh) * | 2002-05-16 | 2004-11-24 | ���ǵ�����ʽ���� | 液晶显示器及用于驱动该液晶显示器的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5724063A (en) * | 1995-06-07 | 1998-03-03 | Seiko Epson Corporation | Computer system with dual-panel LCD display |
JP2001249644A (ja) * | 2000-03-03 | 2001-09-14 | Kyocera Corp | 液晶表示装置 |
CN102663987B (zh) * | 2012-03-19 | 2015-04-01 | 京东方科技集团股份有限公司 | 双路视频信号的显示驱动方法及其装置 |
-
2012
- 2012-03-19 CN CN201210073331.9A patent/CN102663987B/zh not_active Expired - Fee Related
- 2012-11-02 WO PCT/CN2012/084003 patent/WO2013139126A1/zh active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1138800A (zh) * | 1995-02-17 | 1996-12-25 | 株式会社日立制作所 | 用于分配数字音频图象数据的方法及*** |
CN1549947A (zh) * | 2002-05-16 | 2004-11-24 | ���ǵ�����ʽ���� | 液晶显示器及用于驱动该液晶显示器的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102663987A (zh) | 2012-09-12 |
WO2013139126A1 (zh) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103021378B (zh) | 一种多屏拼接显示装置和方法 | |
CN100385498C (zh) | 液晶显示板控制装置、控制方法以及液晶显示设备 | |
CN101404151A (zh) | 一种多屏拼接装置和方法 | |
CN101176142A (zh) | 利用存储控制单元显示图像 | |
CN100356404C (zh) | 图像信号处理电路和图像显示装置 | |
CN103377030A (zh) | 图像旋转控制方法及装置 | |
CN102663987B (zh) | 双路视频信号的显示驱动方法及其装置 | |
US20070076511A1 (en) | Method and apparatus for mapping memory | |
KR20080079864A (ko) | 이미지 티어링 효과를 방지할 수 있는 영상 표시 시스템 및그것의 영상 표시 방법 | |
CN102968972A (zh) | 一种液晶面板驱动电路、液晶显示装置及一种驱动方法 | |
CN106293578A (zh) | 显卡、图像显示装置、图像显示方法和*** | |
US20110148888A1 (en) | Method and apparatus for controlling multiple display panels from a single graphics output | |
CN100446084C (zh) | 画面数据传送方法、影像数据传送方法以及时序控制模块 | |
CN108206034B (zh) | 用于提供多端口存储器的方法及*** | |
CN102663989A (zh) | 一种用于移动终端显示的缓存处理方法及装置 | |
CN104469241A (zh) | 一种实现视频帧率变换的装置 | |
CN101540144A (zh) | 双屏lcd刷新方法、装置及*** | |
CN100555391C (zh) | 处理信号的装置和方法 | |
US8305384B2 (en) | System and method for storing and accessing pixel data in a graphics display device | |
CN102207839A (zh) | 消除图像水平撕裂的方法及*** | |
CN101277378B (zh) | 图像缩放装置及其线缓冲器 | |
US8581919B2 (en) | Display controllers including memory controllers | |
CN101131814B (zh) | 图像处理方法以及图像显示*** | |
CN101930713A (zh) | 显示装置的存储器架构及其读取方法 | |
CN103824550A (zh) | 一种基于分时复用技术的液晶屏显示***及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150401 Termination date: 20210319 |
|
CF01 | Termination of patent right due to non-payment of annual fee |