CN102902642B - 一种基于数据监听的fpga-dsp高速数据交换方法 - Google Patents
一种基于数据监听的fpga-dsp高速数据交换方法 Download PDFInfo
- Publication number
- CN102902642B CN102902642B CN201210357829.8A CN201210357829A CN102902642B CN 102902642 B CN102902642 B CN 102902642B CN 201210357829 A CN201210357829 A CN 201210357829A CN 102902642 B CN102902642 B CN 102902642B
- Authority
- CN
- China
- Prior art keywords
- data
- dsp
- fpga
- address
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
Abstract
本发明一种基于数据监听的FPGA－DSP高速数据交换方法，采用数据监听模块监控DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，即写入的是显示数据，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后在LCD上显示出来。与现有技术相比，不需要专门从DSP的SDRAM导出显示数据到FPGA，节省了FPGA由于导入显示数据所花费的数据交换时间，提高数据采集***的实时处理显示能力。
Description
技术领域
本发明属于数据交换技术领域，更为具体地讲，涉及一种基于数据监听的FPGA－DSP高速数据交换方法。
背景技术
随着电子信息技术的不断发展，高速的数据交换已经成为高速测试仪器等急需解决的重要问题。
在数据采集***中，由于采集速度的不断提高，在现有条件下，DSP（DigitalSignal Processor，即数字信号处理器）与FPGA（Field－Programmable Gate Array，即现场可编程门阵列）的数据交换速度已经跟不上采集***的高速采集。
在数据采集***中，传统的处理显示模块，LCD（Liquid Crystal Display，液晶显示器）是挂在DSP上的，利用DSP的并行***接口，即PPI接口来驱动LCD。这样做有两个缺点，其一是占用了大量的DSP资源，消耗了大量的时间，降低了整个数据采集***的实时性；其二是当需要驱动比较大的LCD时，由于需要管理更大容量的显存以及PPI接口单元输出点时钟频率的限制，数据采集***处理速度降低十分严重，LCD屏幕更新速度也变慢，已经无法满足显示需要。
图1是现有改进的数据交换基本原理框图。
如图1所示，现有的改进是将LCD挂在FPGA上，DSP将显示数据首先写入存储器中，图1中存储器采用SDRAM（Synchronous Dynamic Random AccessMemory，即同步动态随机存储器）；再把存储器中的显示数据导入FPGA的存储器中SRAM 1、SRAM2（Static Random Access Memory，静态随机存储器）进行显示。
FPGA相对于DSP来说是一个异步设备。异步设备的特点是接口简单，但是传输速率低，传输一个显示数据往往需要耗费几个时钟周期。当显示数据量较大时，这种异步传输方式将耗费大量时间。同时，在显示数据传输过程中，所有从高速采集模块过来的采集数据无法存储和处理显示，只有在显示数据传输完毕后方能进行处理，直接导致了整个数据采集***实时性的下降。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基于数据监听的FPGA—DSP高速数据交换方法，以减少数据交换时间，满足工程应用的实时性要求。
为实现以上目的，本发明提供一种基于数据监听的FPGA－DSP高速数据交换方法，其特征在于，包括以下步骤：
（1）、将DSP连接其SDRAM的控制线，地址线以及数据总线全部接到FPGA的管脚上，以便获取DSP对其SDRAM的操作、地址和数据信息；
在FPGA内部设置一个数据监听模块；
（2）、数据监听模块实时监测控制线，对控制线的控制信号进行解析来获取DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后FPGA将显示数据、采集数据在LCD上显示出来。
本发明的目的是这样实现的：
本发明基于数据监听的FPGA－DSP高速数据交换方法，采用数据监听模块监控DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，即写入的是显示数据，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后在LCD上显示出来。与现有技术相比，不需要专门从DSP的SDRAM导出显示数据到FPGA，节省了FPGA由于导入显示数据所花费的数据交换时间，提高数据采集***的实时处理显示能力。
附图说明
图1是现有改进的数据交换基本原理框图；
图2是本发明基于数据监听的FPGA－DSP高速数据交换方法的一种具体实施方式的原理框图；
图3是图1所示基于数据监听的FPGA-DSP高速数据交换方法的时序图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。
实施例
图2是本发明基于数据监听的FPGA－DSP高速数据交换方法的一种具体实施方式的原理框图。
数据监听是指两个设备在进行数据交换时，第三方在不影响其工作的情况下，实时监测数据传输状态，在满足某种状态时，将传输的数据同时存储到第三方的设备的过程。
在本实施例中，如图2所示，要实现数据监听，首先将DSP连接其SDRAM的控制线，地址线以及数据总线全部接到FPGA的管脚上，以便获取DSP对其SDRAM的操作、地址和数据信息。
由于FPGA不知道DSP何时对其SDRAM进行操作，也不知道DSP对其SDRAM进行的是什么操作，所以必须对DSP对其SDRAM的控制线进行实时监测。在本实施例中，如图2所示，在FPGA内部设置一个数据监听模块，对控制线的控制信号进行解析来获取DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，这些工作全部都由数据监听模块来完成。最后在FPGA将显示数据、波形数据在LCD上显示出来。
在本实施例中，如图2所示，用ADSP-BF531作DSP处理器，xilinx的spartan-6作为FPGA芯片。SDRAM分配有显示缓冲区，在DSP往其SDRAM显示缓冲区写入数据，即显示数据时，FPGA中的数据监听模块将显示数据接收到FIFO，然后存储到一片SRAM1中，而另外一片SRAM2则负责显示，当一屏数据监听完毕后两片SRAM进行切换，将最新接收的显示数据进行显示。
结果表明：经过数据监听模块的实时监测接收，使得DSP不需要将写入其SDRAM缓冲区的菜单等数据导入到FPGA中，就可以实时地在LCD上显示菜单等显示数据，大大减少了处理显示的时间。应用在数字示波器的设计中，数据的处理显示部分采用该方法，可以大幅提高其波形捕获率，该设计明显提高了***的实时性。
图3是图1所示基于数据监听的FPGA－DSP高速数据交换方法的时序图。
在本实施例中，数据监听模块在FPGA内部通过verilog代码编程来实现。
表1是SDRAM的基本操作命令表：
表1
如表1中所示，SDRAM操作命令是通过各种控制/地址信号的组合来完成（H代表高电平，L代表低电平，X表示高低电平均没有影响）。
如图3所示，数据监听模块实时监测DSP连接其SDRAM的控制线，控制线的控制信号CS、RAS、CAS、WE，当所有控制信号为低时，从表1中可以看出，DSP对其SDRAM的控制处于模式寄存器设置（MRS）状态，此时，数据监听模块将地址线的控制字接收下来，并解析出DSP对其SDRAM的操作模式、突发传输方式（顺序、交错）以及突发长度，然后如果控制信号CS=0、RAS=0、CAS=1、WE=1时，BANK激活，此时数据监听模块接收来自地址线BANK地址和行地址，并进行判断，看是否为所接收的显示数据地址范围，如果不是，则等待下一次BANK激活，如果是，则：
等到CS=0、RAS=1、CAS=0、WE=0时，为写状态，此时对列地址进行判断，若不是所要存储的显示数据地址范围，则数据监听模块不作响应，若是，则结合突发传输方式和突发长度产生FIFO使能信号，将列地址和数据信息存入到一FIFO中，重复本步骤，直到不满足为止。
其他DSP对其SDRAM的操作（如读操作、自刷新操作等）则不作响应。
在监听得到显示数据后，将存储在FIFO中BANK地址、行地址、列地址组成的地址和数据一一对应起来，经过地址换算，将显示数据存储到挂在FPGA上的显示存储器，即SRAM中。由于不是需要将所有写的数据存储下来，而是有选择地将某些地址段，即显示数据段的数据存下来，所以在数据监听模块设计了接收数据的地址范围接口，由设计者根据需要，通过DSP的软件来设定想要得到的数据，即显示数据的地址范围。
本发明通过对现有的数据交换方法进行改进，实现了一种基于数据监听的FPGA—DSP高速数据交换方法，有助于数据采集***性能的提高，在具体实施过程中设计难度低，稍微多占用几个FPGA的IO口即可实现显示数据的高速交换，本发明可以应用于许多类似的数据交换场合，以提高数据采集的实时性能。实验证明，与传统的数据交换方法相比，本发明有效地减小了显示数据的传输时间。
尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。
Claims (4)
1.一种基于数据监听的FPGA－DSP高速数据交换方法，其特征在于，包括以下步骤：
(1)、将DSP连接其SDRAM的控制线，地址线以及数据总线全部接到FPGA的管脚上，以便获取DSP对其SDRAM的操作、地址和数据信息；
在FPGA内部设置一个数据监听模块；
(2)、数据监听模块实时监测控制线，对控制线的控制信号进行解析来获取DSP对其SDRAM所进行的操作，如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中，并与高速采集模块过来的采集数据合并，最后FPGA将显示数据、采集数据在LCD上显示出来。
2.根据权利要求1所示的基于数据监听的FPGA－DSP高速数据交换方法，所述步骤(2)中如果是写操作并且地址在显示数据地址范围内，则在DSP给其SDRAM写数据的同时接收数据到FPGA，然后存入FPGA的显示存储器中的具体步骤为：
2.1)数据监听模块对控制线的控制信号进行解析，当DSP对其SDRAM的控制处于模式寄存器设置状态时，数据监听模块将地址线控制字接收下来，并解析出DSP对其SDRAM的操作模式、突发传输方式和突发长度，进入步骤2.2)；
2.2)、如果数据监听模块对控制线的控制信号进行解析，DSP对其SDRAM的控制处于Bank激活状态，数据监听模块对BANK地址和行地址进行判断，看是否为所接收的显示数据地址范围，如果不是，则等待下一次BANK激活，如果是，则进入步骤2.3)；
2.3)、如果数据监听模块对控制线的控制信号进行解析，DSP对其SDRAM的控制处于写状态，此时对列地址进行判断，若不是所要存储的显示数据地址范围，则数据监听模块不作响应，若是，则结合突发传输方式和突发长度产生FIFO使能信号，将列地址和数据信息存入到一FIFO中，重复本步骤，直到列地址不在所要存储的显示数据地址范围内为止；
其他DSP对其SDRAM的操作，数据监听模块则不作响应；
在监听得到显示数据后，将存储在FIFO中BANK地址、行地址、列地址组成的地址和数据一一对应起来，经过地址换算，将显示数据存储到FPGA的显示存储器中。
3.根据权利要求1所示的基于数据监听的FPGA－DSP高速数据交换方法，所述的数据监听模块在FPGA内部通过verilog代码编程来实现。
4.根据权利要求1所示的基于数据监听的FPGA－DSP高速数据交换方法，所述的显示存储器为两片SRAM，交替用于数据监听存储或显示。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210357829.8A CN102902642B (zh) | 2012-09-24 | 2012-09-24 | 一种基于数据监听的fpga-dsp高速数据交换方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210357829.8A CN102902642B (zh) | 2012-09-24 | 2012-09-24 | 一种基于数据监听的fpga-dsp高速数据交换方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102902642A CN102902642A (zh) | 2013-01-30 |
| CN102902642B true CN102902642B (zh) | 2015-01-21 |
Family
ID=47574886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210357829.8A Expired - Fee Related CN102902642B (zh) | 2012-09-24 | 2012-09-24 | 一种基于数据监听的fpga-dsp高速数据交换方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102902642B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014160186A1 (en) * | 2013-03-13 | 2014-10-02 | Bosch Automotive Service Solutions Llc | Vehicle measurement apparatus having a system-on-a-chip device, a sensor and a wireless adapter |
| CN107255961B (zh) * | 2017-06-14 | 2019-05-03 | 电子科技大学 | 一种高效数据交互的无线智能示波器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101694609A (zh) * | 2009-10-15 | 2010-04-14 | 上海大学 | 一种提高高清图像实时采集***dsp外部存储器接口速度的结构和方法 |
| CN101883217A (zh) * | 2010-07-16 | 2010-11-10 | 中国科学院长春光学精密机械与物理研究所 | 针对cfa图像的嵌入式实时彩色复原装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011047508A1 (en) * | 2009-10-22 | 2011-04-28 | Tianjin University Of Technology | Embedded vision tracker and mobile guiding method for tracking sequential double color beacons array with extremely wide-angle lens |
-
2012
- 2012-09-24 CN CN201210357829.8A patent/CN102902642B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101694609A (zh) * | 2009-10-15 | 2010-04-14 | 上海大学 | 一种提高高清图像实时采集***dsp外部存储器接口速度的结构和方法 |
| CN101883217A (zh) * | 2010-07-16 | 2010-11-10 | 中国科学院长春光学精密机械与物理研究所 | 针对cfa图像的嵌入式实时彩色复原装置 |
Non-Patent Citations (1)
| Title |
|---|
| 杨永东等.基于FPGA+DSP的高速数据采集***设计.《吉首大学学报(自然科学版)》.2009,第30卷(第4期),第65-68页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102902642A (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN2938113Y (zh) | 一种数字示波器 | |
| CN103325426B (zh) | 基于ddr2sdram阵列分段存储的无缝采集方法 | |
| CN110940841B (zh) | 基于fpga的数字三维示波器快速采集*** | |
| CN103294836A (zh) | 基于pcie的雷达数据采集显控***及其方法 | |
| WO2021189781A1 (zh) | 具有数据欠载自恢复功能的显示控制器及方法 | |
| CN206272746U (zh) | 一种基于fpga的数字视频显示接口模块 | |
| CN103760525A (zh) | 一种补齐式原地矩阵转置方法 | |
| US20060119604A1 (en) | Method and apparatus for accelerating the display of horizontal lines | |
| CN114638863A (zh) | 基于fpga的差分动态显微图像处理方法、装置及*** | |
| CN102902642B (zh) | 一种基于数据监听的fpga-dsp高速数据交换方法 | |
| CN203787060U (zh) | 一种具有多vga输出接口的显示屏测试装置 | |
| CN103389413B (zh) | 一种频谱直方图的实时统计方法 | |
| CN101079313A (zh) | 一种无读取延迟的先进先出存储器 | |
| WO2018148918A1 (zh) | 存储设备、芯片及存储设备的控制方法 | |
| CN203708370U (zh) | 一种多路数字图像处理*** | |
| CN113109778B (zh) | 一种基于中断响应机制的多体制雷达预处理实现方法 | |
| CN103813125B (zh) | 一种多路数字图像处理*** | |
| CN102184715B (zh) | 一种基于融合通信终端的刷屏装置和方法 | |
| CN101998135A (zh) | 移动电视信号采集及播放***、控制方法 | |
| CN101277378B (zh) | 图像缩放装置及其线缓冲器 | |
| CN201522841U (zh) | Lcd控制器 | |
| CN108182169B (zh) | 一种mtd滤波器中高效fft实现方法 | |
| CN102646071B (zh) | 单周期执行高速缓存写命中操作的装置及方法 | |
| CN103824550B (zh) | 一种基于分时复用技术的液晶屏显示***及方法 | |
| CN106919363A (zh) | 一种基于异步先进先出的sdram缓存器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150121 Termination date: 20200924 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |