CN101276797A - 电性光学装置 - Google Patents

Abstract

本发明的目的是在电性光学装置的端子部中抑制界面电阻的增加。本发明在作为电性光学装置的液晶显示装置的下衬底的像素部(14)中，形成有像素用连接配线(24)、像素用钼膜(96)、像素用透明导电膜(28)的导电堆叠膜，在端子部(20)中，形成有端子用连接配线(124)、端子用钼膜(196)、端子用透明导电膜(128)的导电堆叠膜。像素用连接配线(24)与端子用连接配线(124)在同一步骤中形成，且具有含钛的最上层。此外，像素用钼膜(96)与端子用钼膜(196)在同一步骤中形成，像素用透明导电膜(28)与端子用透明导电膜(128)在同一步骤中形成。此外，也可使用其它可进行湿式蚀刻的导电材料来取代钼膜。

Description

电性光学装置

技术领域

本发明涉及电性光学装置，特别是涉及具备配置于中央部的像素部、及用以在周边部安装其它半导体电路或其它配线衬底的端子部的电性光学装置。

背景技术

在如液晶显示装置的电性光学装置中，将进行显示的像素部配置于中央部，并在其周边部配置用以驱动像素部的电路。在进行驱动的电路为较大规模或是较为高速的情况等，而必须使用配置有其它半导体电路或其它配线衬底的半导体电路时，在电性光学装置的周边部设置端子部，并安装其它半导体电路或其它配线衬底。

如此，当必须在中央部设置像素部、在周边部设置端子部时，较佳为在同一步骤中形成像素部及端子部。

例如在专利文件1中揭示有一种在显示装置等中，适用于COG(Chip On Glass：玻璃覆晶封装)技术的端子部的形成方法。在此，在像素部的形成钼栅极电极的同一步骤中，也在端子部形成钼配线，在形成像素部的数据线的同一步骤中，也在端子部形成连接配线。之后，在全面形成保护膜及平坦化层，然后，在像素部中去除数据线上的平坦化层的同一步骤中，将端子部中比数据线的终端部更外侧的平坦化层予以去除。之后，在像素部中在保护膜形成接触孔的同一步骤中，也在端子部将保护膜相对较宽地予以去除。然后在像素部，在平坦化层上形成与所述接触孔连接的透明导电膜而作为像素电极，在端子部，在连接配线上形成透明导电膜，在其上适用COG技术。在此，数据线及连接配线使用钼/铝/钼的堆叠结构或钛/铝/钛的堆叠结构，保护膜使用SixNy(氮化硅)，平坦化层使用丙烯酸树脂，透明导电膜使用氧化铟锡(ITO)或氧化铟锌(IZO)。端子部也使用ITO或IZO，为了在从端子部的形成至COG的安装为止的显示装置的制造步骤中，可抑制端子部腐蚀的产生和端子部表面的氧化覆膜的形成，可获得COG安装时的良好的电性连接，以及确保COG安装后的产品的可靠性。

专利文件1：日本特开2006-309028号公报

发明内容

(发明所期望解决的课题)

如上所述，在专利文件1中，像素部的形成中所使用的钼配线、钼/铝/钼的堆叠结构或钛/铝/钛的堆叠结构、以及透明导电膜，也分别用于端子部的形成。

在此叙述钼系与钛系作为连接配线层，两者各有优缺点。即，在钼系中，容易进行湿式蚀刻，并且由环境气体所形成的表面膜为氧化膜或氢氧化膜，而容易以水等予以去除，但相反的，不易进行干式蚀刻，因此精细化的程度有所限制。另一方面，钛系可进行干式蚀刻而有益于精细化，但却容易氧化，例如在其上形成氧化铟锡时，则会由于其形成环境气体产生氧化膜等，使界面电阻上升。

此外，随着配线及端子部的精细化的进展，虽然如专利文件1所述的SixNy的保护膜，也可通过使用氟系气体的干式蚀刻而形成为期望的形状，但此时的含氟的反应性成分，作为表面生成物而形成于连接配线的表面。在连接配线为钼系时，可通过水等的洗净，使这些表面生成物与氢氧化钼膜一同去除，但在钛系时，仅通过水洗净不易予以去除。

如此，为了配线和端子部的精细化，虽然较佳为仍使用钛系连接配线，但如上述，端子部的连接配线与氧化铟锡之间的界面电阻的增加，以及难以去除表面生成物，仍是需要解决的课题。

本发明的目的在于提供一种电性光学装置及电性光学装置制造方法，可抑制随着透明导电膜的形成所造成的界面电阻的增加。此外，其它目的在于提供一种电性光学装置及电性光学装置制造方法，可容易将使用氟系气体进行干式蚀刻时所产生的表面生成物予以去除，而能够抑制界面电阻的增加。以下的手段对于这些目的中至少一项具有贡献。

(用以解决课题的手段)

本发明的电性光学装置，具备：像素部，配置于中央部；及端子部，用以在周边部安装其它半导体电路或其它配线衬底；而前述端子部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：端子用连接配线，具有含钛的最上层；端子用中间膜，是由可进行湿式蚀刻的导电材料所构成；以及端子用透明导电膜。

上述构成的电性光学装置，在端子部的堆叠结构中，在透明导电膜与含钛的层之间配置中间膜。由此，相比于直接在含钛的层上形成透明导电膜，更能够抑制氧化膜的形成并抑制界面电阻的增加。

此外，例如在中间膜形成后形成SixNy的保护膜时，由于以氟系干式蚀刻所形成的表面生成物也形成于中间膜上，因此容易通过中间膜表面的湿式蚀刻，或是因情况的不同而通过水等的洗净予以去除。

此外，在本发明的电性光学装置中，较佳为前述像素部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：像素用连接配线，以与形成前述端子用连接配线相同的步骤来形成；像素用中间膜，以与形成前述端子用中间膜相同的步骤来形成；以及像素用透明导电膜，以与形成前述端子用透明导电膜相同的步骤来形成。

如此，构成像素部的堆叠结构的各层，以与形成构成端子部的堆叠结构的各层相同的步骤来形成，因此可使形成步骤达成共通化，不需进行特别步骤而能够同时形成端子部的堆叠结构及像素部的堆叠结构。

此外，本发明的电性光学装置，具备：像素部，配置于中央部；及端子部，用以在周边部安装其它半导体电路或其它配线衬底；而端子部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：端子用连接配线，具有含钛的最上层；端子用保护绝缘层；端子用中间膜，是用以覆盖露出于形成在前述端子用保护绝缘层的端子用开口部的前述端子用连接配线的膜，且由可进行湿式蚀刻的导电材料所构成；以及端子用透明导电膜。

根据上述构成，保护绝缘层形成于以含钛的层为最上层的连接配线上。即，至目前为止的结构与背景技术的结构相同。此时，在端子部的堆叠结构中，在透明导电膜与含钛的层之间也配置中间膜。由此，相比于直接在含钛的层上形成透明导电膜，更能够抑制氧化膜的形成并抑制界面电阻的增加。

例如，在形成保护绝缘层前，虽然也可在以含钛的层为最上层的连接配线形成后继续形成中间膜，但此时可能需要使用连续成膜装置等。如果根据上述构成，可形成为下列结构：使用现有的装置构成以含钛的层为最上层的连接配线及保护绝缘层，且在之后形成透明导电膜前，在期望抑制界面电阻的端子部，追加性地加上中间膜。由此，不需使用昂贵的连续成膜装置等，也可抑制端子部的界面电阻的增加。此外，可形成为在构成端子部的多个端子的全部追加性地加上中间膜的结构，或是仅在期望抑制界面电阻的既定的端子追加性地加上中间膜的结构。

此外，在本发明的电性光学装置中较佳为，前述像素部具有以下由下层侧向上层侧依序堆叠下列构件的堆叠结构：像素用连接配线，以与形成前述端子用连接配线相同的步骤来形成；像素用保护绝缘层，以与形成前述端子用保护绝缘层相同的步骤来形成；以及像素用透明导电膜，为用以覆盖露出于形成在前述像素用保护绝缘层的像素用开口部的前述像素用连接配线的膜，且以与形成前述端子用透明导电膜相同的步骤来形成；并且前述端子用中间膜在像素部中被去除。

根据上述构成，可在端子部形成为包含中间膜的结构，在像素部形成为不含中间膜的结构。因此，可使像素部的结构形成与背景技术相同，并同时可在端子部抑制界面电阻的增加。

此外，在本发明的电性光学装置中，前述中间膜较期望为钼。钼系在电性光学装置中被广泛使用，是可以进行湿式蚀刻的导电材料。此外，其表面容易通过水洗净予以去除。因此，根据上述构成，可使用一般的材料膜抑制界面电阻的增加。

此外，在本发明的电性光学装置中，前述中间膜较期望为氧化铟锌(IZO)或氧化铟锡(ITO)。IZO及ITO为在电性光学装置中被广泛使用的可进行湿式蚀刻的导电材料。此外，可通过对其表面进行湿式蚀刻而容易去除表面附着物。因此，根据上述构成，可使用一般的材料膜抑制界面电阻的增加。

本发明的电性光学装置，具备：像素部，配置在中央部；及端子部，用以在周边部安装其它半导体电路或其它配线衬底；而前述像素部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：像素用连接配线，具有含钛的最上层；像素用中间膜，是由可进行湿式蚀刻的导电材料所构成；以及像素用透明导电膜。

上述构成的电性光学装置在像素部的堆叠结构中，在透明导电膜与含钛的层之间，配置有由可进行湿式蚀刻的导电材料所构成的像素用中间膜。由此，相比于直接在含钛的层上形成透明导电膜，更可抑制氧化膜的形成并抑制界面电阻的增加。

此外，在本发明的电性光学装置中，较佳为含有形成在前述像素用中间膜与前述像素用透明导电膜之间的像素用保护绝缘层；前述端子部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：端子用连接配线，以与形成前述像素用连接配线相同的步骤来形成；端子用中间膜，以与形成前述像素用中间膜相同的步骤来形成；端子用保护绝缘层，以与形成前述像素用保护绝缘层相同的步骤来形成；以及端子用透明导电膜，是用以覆盖在贯通前述端子用保护绝缘层与前述端子用中间膜而形成的端子用开口部的端子用透明导电膜，且以与形成前述像素用透明导电膜相同的步骤来形成。

上述构成的电性光学装置在端子部的堆叠结构中，在透明导电膜与含钛的层之间堆叠中间膜之后，穿过保护绝缘层与中间膜而形成有端子用开口部，且覆盖此端子用开口部而形成端子用透明导电膜。在此端子用开口部的形成时，去除中间膜的开口部的部分。即，在通过氟系干式蚀刻使保护绝缘层形成开口时，形成于中间膜上的表面生成物，也与中间膜的去除同时被去除。如此，在界面电阻期望为较低的端子部中，容易将使用氟系气体进行干式蚀刻时所产生的表面生成物予以去除，而可抑制界面电阻的增加。

此外，在本发明的电性光学装置中，前述中间膜较期望为钼。钼为在电性光学装置中被广泛使用的可进行湿式蚀刻的导电材料。因此，根据上述构成，可使用一般的材料膜而抑制界面电阻的增加。

此外，在本发明的电性光学装置中，前述中间膜较期望为氧化铟锌(IZO)或氧化铟锡(ITO)。IZO及ITO为在电性光学装置中被广泛使用的可进行湿式蚀刻的导电材料。因此，根据上述构成，可使用一般的材料膜而抑制界面电阻的增加。

附图说明

图1是显示本发明的实施方式的液晶显示装置的平面图。

图2是显示在本发明的实施方式中的像素部与端子部的图示。

图3是显示本发明的实施方式的液晶显示装置的剖面结构图。

图4是显示在本发明的实施方式中，对像素部与端子部的堆叠结构予以放大后的部分图。

图5是显示在本发明的实施方式中，下衬底的制造步骤的前半部分的流程图。

图6是显示在本发明的实施方式中，下衬底的制造步骤的后半部分的流程图。

图7是显示图5的流程图的S32步骤的模样的结构剖面图。

图8是显示图6的流程图的S34步骤的模样的结构剖面图。

图9是显示图6的流程图的S36步骤的模样的结构剖面图。

图10是显示图6的流程图的S42步骤的中途模样的结构剖面图。

图11是显示图6的流程图的S42步骤结束时的模样的结构剖面图。

图12是显示图6的流程图的S46步骤的模样的结构剖面图。

图13A至图13C是为了说明本发明的实施方式的钼膜的作用而说明背景技术的图示。

图14A至图14D是用以说明本发明的实施方式的钼膜的作用的图示。

图15是显示其它实施方式的结构剖面图。

图16是显示在其它实施方式中，下衬底的制造的后半部分的步骤的流程图。

图17是显示图16的流程图的S50步骤的模样的结构剖面图。

图18是显示图16的流程图的S56步骤的中途模样的结构剖面图。

图19是显示图16的流程图的S56步骤结束后的模样的结构剖面图。

图20是显示图16的流程图的S58步骤的模样的结构剖面图。

图21是显示图16的流程图的S60步骤的模样的结构剖面图。

图22是显示图16的流程图的S64步骤的模样的结构剖面图。

图23是显示在其它实施方式中，下衬底的制造步骤的后半部分的流程图。

图24A至图24D是用以说明其它实施方式的氧化铟锌(IZO)膜的作用的图示。

图25是显示其它实施方式的结构剖面图。

图26是显示在其它实施方式中，下衬底的制造的后半部分的步骤的流程图。

图27是显示在其它实施方式中，对像素部与端子部的堆叠结构予以放大后的部分图。

图28是显示在其它实施方式中，下衬底的制造步骤的后半部分的流程图。

图29是显示图5的流程图的S32步骤的模样的结构剖面图。

图30是显示图28的流程图的S70步骤的模样的结构剖面图。

图31是显示图28的流程图的S72步骤的模样的结构剖面图。

图32是显示图28的流程图的S78步骤的中途模样的结构剖面图。

图33是显示图28的流程图的S78步骤结束后的模样的结构剖面图。

图34是显示图28的流程图的S80步骤的模样的结构剖面图。

图35是显示图28的流程图的S82步骤的模样的结构剖面图。

图36A及图36B是为了说明其它实施方式的钼膜的作用而说明背景技术的图示。

图37A至图37C是用以说明其它实施方式的钼膜的作用的图示。

图38是显示在其它实施方式中，下衬底的制造步骤的后半部分的流程图。

图39A至图39C是用以说明其它实施方式的氧化铟锌(IZO)膜的作用的图示。

符号说明

10液晶显示装置                12下衬底

13上衬底                      14像素部

16导体电路

18 FPC(Flexible Printed Circuitboard柔性印刷电路板)

20端子部                    22栅极电极

24像素用连接配线            25数据线

26开关组件                  28像素用透明导电膜

30液晶分子                  40上玻璃

42彩色滤光片                44对向电极

50下玻璃                    52缓冲层

54半导体层                  56栅极绝缘层

60层间绝缘膜                62保护绝缘层

64平坦化层                  70连接配线层

72钼(Mo)膜                  90、94、190、194钛(Ti)

92、192铝(Al)               96像素用钼膜

121引出配线                 122下部配线

124端子用连接配线           128端子用透明导电膜

196、197端子用钼膜

198、199端子用氧化铟锌(IZO)膜

200、202、204、206、208、210、212界面状态

具体实施方式

以下使用图示详细说明本发明的实施方式。以下是说明液晶显示装置作为电性光学装置的例子，但也可为液晶显示装置以外的电性光学装置。例如可为电激发光装置、等离子显示装置、电泳显示装置、及使用电子发射组件的装置。

此外，以下是说明使用COG(Chip On Glass：玻璃覆晶封装)技术将其它芯片的半导体电路配置于端子部，或是使用OLB(Outer LeadBonding：外引脚搭接)技术将FPC(Flexible Printed Circuitboard：柔性印刷电路板)等其它配线衬底连接于端子部，作为液晶显示装置，但当然也可为使用低温多晶硅技术在玻璃衬底上形成扫描线驱动电路、信号线驱动电路等而成。

此外，以下是说明穿透型全彩矩阵型作为液晶显示装置的构成，但这是对像素部及端子部的各要素的形成步骤的共通使用的说明的一项例子。因此，除了直接将像素部的栅极电极、数据线、像素电极的材料使用于端子部的堆叠结构之外，关于其它结构等，也可对应电性光学装置的规格而适当地变更。

实施例一

图1是显示液晶显示装置10的构成的图示。所述液晶显示装置10为穿透型全彩矩阵型，具有在下衬底12与上衬底13之间夹持有液晶分子30的结构，在像素部14的周围，具有由多个端子所构成的端子部20。在图1中，在端子部20中表示出，以COG技术所连接且配置于下衬底12上的其它芯片的半导体电路16、以及以OLB技术所连接的其它配线衬底的FPC18。

图2是显示从像素部14中选出一个像素，且从端子部20中选出一个端子，说明其平面配置的图示。

像素部14的像素分别对应于栅极电极22与数据线25为正交的交叉处而设置。在一个像素中设置有一个开关组件26，开关组件26的源极端子连接于数据线25与像素用钼膜96的堆叠配线，漏极端子经由像素用连接配线24与像素用钼膜96的堆叠配线，而连接于作为像素用透明导电膜28的像素电极。在此，像素用连接配线24及数据线25以相同材料所构成，且在同一步骤中形成。开关组件26的源极端子与漏极端子具有互换性，也可将上述所说明的漏极端子称为源极端子，将上述所说明的源极端子称为漏极端子。

端子部20的端子包含：从像素部14所引出的引出配线121；连接于所述引出配线121的下部配线122；连接于下部配线122的端子用连接配线124；端子用钼膜196；及端子用透明导电膜128而构成。在此，如之后所述，引出配线121及端子用连接配线124是以与像素部14的像素用连接配线24及数据线25为相同的材料所构成，且与所述配线在同一步骤中形成。此外，下部配线122是以与像素部14的栅极电极22为相同的材料所构成，且与该电极在同一步骤中形成。此外，端子用钼膜196以与像素用钼膜96为相同的材料所构成，且与该膜在同一步骤中形成。此外，端子用透明导电膜128以与像素用透明导电膜28为相同的材料所构成，且与该膜在同一步骤中形成。

图3是显示，用以说明液晶显示装置10的构成，图2的A-A线的剖面图。图3的左侧表示出对应于像素部14的一个像素的剖面图，右侧表示出对应于端子部20的一个端子的剖面图。如上所述，液晶显示装置10具有在下衬底12与上衬底13之间夹持有液晶分子30的结构，端子部20配置于上衬底13未延伸到的周边部、下衬底12之上。

首先说明像素部14的结构。在像素部14中，上衬底13配置有在上玻璃40上具备黑色矩阵(BM)的彩色滤光片(CF)42，并在其上配置有对向电极44。之后，在构成液晶显示装置10时，将对向电极44侧朝向液晶分子30，而与下衬底12相对向。此外，关于配向膜等，在图示中予以省略。

下衬底12在下玻璃50上配置有缓冲层52，并在其上堆叠半导体层54、栅极绝缘层56、栅极电极22、及层间绝缘膜60。之后，经由形成于栅极绝缘层56与层间绝缘膜60的接触孔，使数据线25连接于半导体层54的源极，使像素用连接配线24连接于漏极。此外，在数据线25与像素用连接配线24上，形成有像素用钼膜96。然后在其上再堆叠保护绝缘层62及平坦化层64。此外，经由形成于保护绝缘层62与平坦化层64的开口，使像素用透明导电膜28连接于像素用连接配线24上的像素用钼膜96，形成于平坦化层64上的部分成为像素电极。

接着说明端子部20的结构。如上所述，由于端子部20使用COG技术、OLB技术，而连接其它芯片的半导体电路16及作为其它的配线衬底的FPC 18，因此未配置上玻璃40。即，端子部20仅为下玻璃50上的结构。在端子部20中，在下玻璃50上配置缓冲层52，并在其上堆叠有栅极绝缘层56、下部配线122、及层间绝缘膜60。之后经由形成在层间绝缘膜60的接触孔，使端子用连接配线124连接于下部配线122。在端子用连接配线124上形成有端子用钼膜196，再在其上堆叠保护绝缘层62。在端子部20中，由于平坦化层64被全面去除，因此在图3的端子部20中并未显现出。之后经由形成于保护绝缘层62的开口，使端子用透明导电膜128连接于端子用连接配线124上的端子用钼膜196。

图4是显示将像素部14的像素用连接配线24的周边部分、以及端子部20的端子用连接配线124的周边部分的堆叠结构予以放大后的部分图。以下，对于与图1至图3中相同要素，附加同一符号并省略详细说明。此外，以下使用图1至图3的符号进行说明。在图4中，是省略上衬底13及液晶分子30的图示，在下衬底12中，是省略下玻璃50及缓冲层52的图示。

在图4的左侧，是表示像素部14的像素用连接配线24与像素用钼膜96的部分放大图。像素用连接配线24为连接于开关组件26的漏极的配线，开关组件26形成于配置在未图标的缓冲层52上的半导体层54。像素用连接配线24通过形成在栅极绝缘层56与层间绝缘膜60的接触孔而连接于露出的半导体层54，且由下层侧向上层侧依序堆叠钛(Ti)90、铝(Al)92、及最上层的钛94而构成。像素用钼膜96堆叠于像素用连接配线24的最上层的钛94上而配置。在此，图示为层间绝缘膜60直接配置于栅极绝缘层56上的情况，这是因为在此区域中，在栅极绝缘层56下一步形成的栅极电极22被去除。在此，钛90、94可为含钛的层，除了金属钛之外，也可为氮化钛(TiN)等。以下将含钛的层仅作为钛进行说明。

在像素用钼膜96上，堆叠保护绝缘层62与平坦化层64而配置，在所述堆叠绝缘膜，以使像素用钼膜96的一部分露出的方式形成接触孔。以覆盖露出于所述接触孔的像素用钼膜96的方式配置像素用透明导电膜28。如此，如图2中所说明，像素用透明导电膜28连接于开关组件26的漏极，而成为配置于平坦化层64上的像素电极。

在图4的右侧，表示端子部20的端子用连接配线124与端子用钼膜196的部分放大图。与像素用连接配线24不同，端子用连接配线124是连接于配置在未图标的缓冲层52与栅极绝缘层56上的下部配线122的配线。此外，如之后所述，下部配线122在与形成像素部14的栅极电极22的同一步骤中形成。例如，在以钼膜形成栅极电极22时，下部配线122以钼膜所形成。在端子部20中，由于配置有在与栅极电极22同一步骤中形成的下部配线122，因此，层间绝缘膜60与直接配置于栅极绝缘层56上的像素部14的构成不同，而与栅极电极22相同，是由下层侧向上层侧依序堆叠下部配线122以及层间绝缘膜60。

端子用连接配线124通过形成在层间绝缘膜60的接触孔而连接于露出的下部配线122，且由下层侧向上层侧依序堆叠钛190、铝192、及最上层的钛194而构成。端子用钼膜196堆叠于端子用连接配线124的最上层的钛194上而配置。

在端子部20中，由于平坦化层64被全面去除，因此，在端子用钼莫196上配置有保护绝缘层62，在所述保护绝缘层62，以使端子用钼膜196的一部分露出的方式形成接触孔。以覆盖露出于所述接触孔的端子用钼膜196的方式配置端子用透明导电膜128。在端子部20中，端子用透明导电膜128具有抑制端子用钼膜196表面氧化的功能、以及防止端子部的腐蚀的功能。

如此，在像素部14中，形成有像素用连接配线24、像素用钼膜96、像素用透明导电膜28的导电堆叠膜，在端子部20中，形成有端子用连接配线124、端子用钼膜196、端子用透明导电膜128的导电堆叠膜。在此，像素用连接配线24及端子用连接配线124在同一步骤中形成，像素用钼膜96及端子用钼膜196在同一步骤中形成，像素用透明导电膜28及端子用透明导电膜128在同一步骤中形成。此外，像素用连接配线24及端子用连接配线124形成为钛/铝/钛的堆叠结构，但也可为氮化钛(TiN)/铝/氮化钛(TiN)的堆叠结构，或是钛/铝-硅合金(Al-Si)等的堆叠结构。

接下来说明用以形成于图1至图4中所说明的结构的步骤。步骤的说明，使用图5及图6的流程图，并使用图7至图12的结构图来进行。此外，使用图13及图14，说明使用钼膜的效果。以下，对于与图1至图4中相同的要素，附加同一符号并省略详细说明。此外，以下使用图1至图4的符号进行说明。

图5是显示到将具有钛/铝/钛的堆叠结构的连接配线层予以成膜的步骤为止的顺序的流程图，图6是显示之后的步骤顺序的流程图。这些步骤为下衬底12的制造步骤，并经由上衬底13的制造步骤、及以下衬底12与上衬底13夹持液晶分子的步骤等，而制造出液晶显示装置10。

在图1至图4中所说明的液晶显示装置10的下衬底12的制造中，连续进行图5的最后步骤的钛/铝/钛成膜步骤、与图6的最初步骤的钼膜成膜步骤。即，虽进行钛/铝/钛/钼的连续成膜，但由于在现有技术中未使用钼膜，因此以容易进行比较的方式，在此将与现有技术为相同的步骤的部分，集合整理于图5的流程图中。

图5是显示，从下玻璃50开始进行至钛/铝/钛成膜步骤为止的各项步骤的流程图，图7是显示，在结束钛/铝/钛成膜步骤后的状态的像素部14与端子部20的模样的结构图。在图7中，左侧显示像素部14的结构，右侧显示端子部20的结构。图8至图12为止也相同。

在图5中，首先，缓冲层52在下玻璃50上形成于下玻璃的全面(S10)，且使非晶硅(a-Si)层形成于其上(S12)。在此，缓冲层52为SiO₂/SiN的堆叠膜，厚度为100至200nm，a-Si膜的厚度大约形成为30至50nm。此外，这些膜以等离子CVD法所形成。由此，在下玻璃50上堆叠有a-Si/SiO₂/SiN/Glass(玻璃衬底)的膜。

接着照射激光(激光退火)，对非晶硅层进行低温下的结晶化(S14)。由此，使非晶硅层结晶化而获得多晶硅层。然后对所获得的多晶硅层进行图案化，在所需部分形成多晶硅的岛状区(半导体层54)(S16)。之后通过光刻技术形成阻抗图案，在开关组件26为n沟道TFT时，在其源极/漏极区域等掺杂杂质(例如磷)(S18)。

接着，包含所述半导体层54，在衬底全面形成由SiO₂的单层膜或SixNy/SiO₂的堆叠膜所构成的栅极绝缘层56(S20)。

由此，在像素部14中，形成栅极绝缘层56覆盖半导体层54，半导体层54由在形成开关组件26或电容的区域等所形成的多晶硅所构成。另一方面，在端子部20中，去除半导体层54而在缓冲层52上形成栅极绝缘层56。

然后在栅极绝缘层56上的相当于半导体层54的沟道区域上方的位置，以溅镀法形成栅极电极22(S22)。在此，栅极电极22使用钼(Mo)或钨钼合金(MoW)等作为材料，并以200至300nm的厚度予以成膜。所述栅极电极22形成为，在像素部14中、在水平方向配置为一列的多个像素的共通的栅极线的一部分。此外，虽然未图示，但保持电容用的SC线也在与栅极线同一制造步骤中形成，使形成为保持电容用的半导体层54隔着栅极绝缘层56与SC线相对向配置而形成保持电容。再者，在像素部14中形成栅极电极22时，在端子部20中，下部配线122也在同一制造步骤中形成。

在栅极电极22、下部配线122形成后，在周边电路中具有p沟道TFT作为开关组件的情况中，在该源极/漏极区域掺杂杂质(例如硼)(S24)。此可通过使用光刻技术，并以形成于需掺杂区域以外的阻抗等作为掩膜，进行硼的离子掺杂。此时，在端子部20中，并未进行任何处理(也未掺杂杂质)。在开关组件仅使用n沟道TFT的构成时，可省略S24的步骤。

接着在下玻璃50的全面，通过等离子CVD形成由SiO₂的单层膜或SiO₂/SixNy的堆叠膜所构成的层间绝缘膜60(S26)。厚度例如为400至800nm。在形成此层间绝缘膜60后，通过热处理所进行的活化退火，使掺杂有杂质的区域的半导体层54活化(S28)，使这些区域中的载流子自由度变得充分。

在此处理中，在像素部14形成层间绝缘膜60，在端子部20也形成层间绝缘膜60。

再者，对层间绝缘膜60与栅极绝缘层56的半导体层54的源极区域及漏极区域，通过光刻技术及干式蚀刻或湿式蚀刻，形成接触孔(S30)。此时，对于端子部20的下部配线122上方的层间绝缘膜60，也以比像素部14为更广大的区域进行去除。去除区域较大，这是因为对应以COG技术或OLB技术所连接的端子的大小，使端子部的连接电阻更达到低电阻化。因此，在S22的步骤中，下部配线122也以比像素部14的栅极电极22的宽度尺寸等更为大的尺寸而形成图案。

接着在下玻璃50的全面，将用于数据线(源极电极)25与像素用连接配线(漏极电极)24的连接配线层予以成膜(S32)。图7是显示进行此步骤的状态，在此表示出，连接配线层70遍及像素部14及端子部20的全面成膜的模样。连接配线层70为钛/铝/钛的堆叠结构，最下层的钛在像素部14中连接于半导体层54，在端子部20中连接于下部配线122。中间的铝为导电配线的核心部，且以在其下层与上层分别配置钛的结构，而构成连接配线层70。如图7所示，连接配线层70分别覆盖形成在半导体层54上的接触孔、及形成在下部配线122上的接触孔而成膜。连接配线层70以溅镀法形成钛/铝/钛的堆叠膜(厚度400至800nm)而成膜。

如上所述，至图5的S32为止，是与背景技术相同的步骤。图6是显示在其之后的步骤的流程图。图8至图12为对应于各步骤的结构图。

图6的最初步骤，为钼膜成膜步骤(S34)。此步骤为以遍及下玻璃50的全面的方式使钼膜成膜的步骤，实际上与图5的S32步骤连续进行。即，以溅镀法所形成的钼/钛/铝/钛的堆叠膜(厚度500至900nm)来成膜。这四层的成膜，例如可使用单片式连续溅镀成膜装置，接着S30步骤，依序进行钛层成膜—铝层成膜—钛层成膜—钼层成膜的成膜。当然，这些膜也可分别使用不同的专用的成膜装置予以成膜。图8显示在连接配线层70上的全面形成钼膜72的模样。

接着，通过光刻技术及干式蚀刻形成钼/钛/铝/钛的堆叠配线(S36)。干式蚀刻例如可使用氯系干式蚀刻气体进行。也可在通过湿式蚀刻对钼膜进行图案化后，再以氯系蚀刻气体对钛/铝/钛的堆叠膜进行图案化。钼膜的湿式蚀刻，可使用包含磷酸及硝酸的适当的蚀刻液。此蚀刻液可使用包含磷酸及硝酸及醋酸的混合液的所谓的PAN液。

图9是显示S36步骤的模样的图示。在此，在像素部14中，以堆叠结构形成像素用连接配线24及像素用钼膜96。在像素部14中图案化的所述堆叠配线部，相当于开关组件26的漏极电极。此外，在端子部20中，也以堆叠结构形成端子用连接配线124及端子用钼膜196。在端子部20中图案化的所述堆叠配线部，相当于COG技术或OLB技术的连接部。

接着在下玻璃50的全面，形成由SixNy所构成的保护绝缘层62(S38)。然后继续在下玻璃50的全面，形成感光性丙烯酸树脂的平坦化层64，并通过光刻技术形成像素电极的接触开口部，并去除端子部及端子部周边的平坦化层64。如此进行平坦化层的图案化(S40)。之后，对应于平坦化层64上形成开口或被去除的部分，在保护绝缘层62通过光刻技术在必要之处形成开口部。如此，进行保护绝缘层接触孔的形成(S42)。

开口部的形成可通过下列方式进行。首先通过光刻技术，对平坦化层64进行图案化。在像素部14中，将对应于漏极电极的像素用连接配线24及像素用钼膜96的堆叠配线部的上方的平坦化层64予以去除。此外，也去除像素部14当中较数据线25的终端部更外侧的区域的平坦化层64。因此，在端子部20中，全面去除平坦化层64使保护绝缘层62露出。图10显示该模样。

接着对保护绝缘层62进行图案化。在像素部14中，将去除了平坦化层64之处的保护绝缘层62予以去除。此外，在端子部20中，将对应于COG技术或OLB技术的连接部的端子用连接配线124及端子用钼膜196的堆叠配线部的部分的保护绝缘层62予以去除。保护绝缘层62的图案化，可采用使用有SF₆或CF₄+O₂等的蚀刻气体的干式蚀刻，或是使用有缓冲氢氟酸(BHF)的湿式蚀刻。

如此，在必要之处设置开口部。图11是显示在保护绝缘层62设置有必要的开口部的状态的图示。如上所述，在端子部20将平坦化层64予以去除。

然后进行钼膜的洗净(S44)。形成于钼膜的表面的膜为氧化膜或氢氧化膜，容易通过水洗净予以去除，因此可使洁净的钼膜露出。

在洁净的钼膜露出的部位形成透明导电膜(S46)。透明导电膜可使用ITO或IZO。之后通过光刻技术，形成既定形状的图案。图案化可使用草酸系的蚀刻液。

在此，在像素部14中，像素用透明导电膜28是作为像素电极而使用。即，像素用透明导电膜28连接于对应漏极电极的像素用连接配线24及像素用钼膜96的堆叠配线部，且遍及平坦化层64上的像素区域而延伸配置。另一方面，在端子部20中，端子用透明导电膜128作为COG技术或OLB技术的连接部而使用。即，端子用透明导电膜128配置在连接于下部配线122的端子用连接配线124及端子用钼膜196的堆叠配线部上。图12显示该模样。

如此，在液晶显示装置10的下衬底12的像素部14及端子部20中，导电配线层使用钼/钛/铝/钛的堆叠配线结构。在背景技术中，导电配线结构使用钛/铝/钛的堆叠配线结构。因此，使用图13及图14，说明此两种堆叠配线结构的作用的不同。以下，对于与图1至图12中相同要素，附加同一符号并省略详细说明。此外，以下使用图1至图12的符号进行说明。

在此，图13是显示，在背景技术的端子部的堆叠配线结构的形成步骤中，从形成钛/铝/钛的堆叠配线的图案开始，至透明导电膜的形成为止的各步骤的结构图。图14是显示，在依据图6的流程图的方法的端子部的堆叠配线结构的形成步骤中，从形成钼/钛/铝/钛的堆叠配线的图案开始，至透明导电膜的形成为止的各步骤的结构图。

在背景技术的端子部20中，如图5的S32所述，将由钛/铝/钛的堆叠膜所构成的连接配线层70予以成膜。之后通过光刻技术及干式蚀刻，形成端子用连接配线124的图案。干式蚀刻可使用氯系蚀刻气体而进行。图13A显示该模样。此时，通过干式蚀刻的环境气体等，在最上层的钛194的表面形成氧化膜。此外，通过从钛/铝/钛的堆叠膜的成膜开始至保护绝缘层62的成膜为止的步骤间的滞留，可形成氧化膜。在图13A中显示该界面状态200，为形成有这些氧化膜的状态。

接着形成保护绝缘层62。保护绝缘层62在对应端子用连接配线124之处设置有开口部。在保护绝缘层62设置开口部时，与图6的S42所说明的内容相同，可通过使用SF₆或CF₄+O₂等蚀刻气体的干式蚀刻技术而进行。图13B显示该模样。

此时，将最上层的钛的氧化膜的一部分予以去除。然而，因构成保护绝缘层62的SixNy与蚀刻气体之间的反应所产生的表面生成物，形成于保护绝缘层62的开口部的最上层的钛194的表面。在图13B中显示该界面状态202，为形成有此表面生成物的状态。

此表面生成物的详细成分尚未完全弄清楚，但为包含氟(F)成分的膜，该厚度例如约为10nm至30nm。钛表面的此表面生成物，已知为至少在水洗净中无法从钛表面予以去除。此外，例如使用HF系的蚀刻液虽可去除此表面生成物，但此时最上层的钛也几乎被去除，反而导致与ITO的界面电阻的增加，不仅如此，更由于保护绝缘层62的接触孔的形状不良，使端子部ITO的ITO覆膜成型不足，而损及端子部对于腐蚀的可靠性。因此，表面生成物的去除并不容易进行。

在不去除表面生成物，接着形成端子用透明导电膜128。图13C显示该模样。在端子用透明导电膜128及端子用连接配线124的表面附近，如图13C的界面状态204所示，成为残留表面生成物与氧化膜的状态。

如此，在背景技术的端子部20中，由于在端子用透明导电膜128及端子用连接配线124的表面附近残留表面生成物与氧化膜，因此，端子用透明导电膜128与端子用连接配线124之间的界面电阻增加，导致各端子的安装连接性的降低。

图14是说明依据图6所说明的流程图的端子部20的形成模样的图示，图14A对应于图6的S36及图9的结构图，图14B对应于图6的S42及图11的结构图，图14C对应于图6的S44，图14D对应于图6的S46及图12的结构图。

如上述各步骤及各结构图所说明，在此，使由钼/钛/铝/钛的堆叠膜所构成的堆叠配线层成膜。之后通过光刻技术及干式蚀刻，形成端子用连接配线124及端子用钼膜196的图案。使用干式蚀刻形成图案时，可使用上述氯系蚀刻气体。其模样显示于图14A。此时，通过干式蚀刻的环境气体等，也在端子用钼膜196的表面形成氧化膜或氢氧化膜。因此，在端子用钼膜196的表面附近生成有氧化膜或氢氧化膜。在图14A中显示该界面状态206，为形成有此氧化膜或氢氧化膜的状态。

接着形成保护绝缘层62及未图示的平坦化层。在端子部及端子部周边，一旦形成平坦化层后即予以全部去除。之后在保护绝缘层62，在对应于端子用钼膜196及端子用连接配线124之处设置开口部。在保护绝缘层62设置开口部时，与图6的S42所说明的内容相同，可通过使用SF₆或CF₄+O₂等蚀刻气体的干式蚀刻技术而进行。图14B显示该模样。

此时，将最上层的端子用钼膜196表面的氧化膜或氢氧化膜的一部分予以去除。然而，因构成保护绝缘层62的SixNy与蚀刻气体之间的反应以及之后的灰化制造步骤所产生的表面生成物，形成在最上层的端子用钼膜196的表面。如与图13B相关联的说明一样，此表面生成物的详细成分尚未完全被弄清楚，但为包含氟(F)成分的膜，该厚度例如约为10nm至30nm。在图14B中显示该界面状态208，是在图14A的状态基础上，还形成有此表面生成物的状态。

其次如图6的S44所说明，进行钼膜的洗净。此洗净为水洗净，但可将钼表面的氧化膜或氢氧化膜予以去除。图14B中所说明的表面生成物，生成于端子用铝膜196的表面，但由于在端子用钼膜196的表面形成有氧化膜或氢氧化膜，因此该表面生成物也生成于钼的氧化膜或氢氧化膜上。因此，在通过水洗净而去除氧化膜或氢氧化膜时，其上所生成的表面生成物，也通过所谓的剥除作用而一同去除。图14C显示该模样。在此显示出在端子用钼膜196的表面露出洁净面而作为界面状态210的模样。

在所述端子用钼膜196的洁净面上，形成端子用透明导电膜128。图14D显示该模样。如上所述，透明导电膜使用ITO或IZO，该生成伴随着热制造步骤而进行，但由于端子用钼膜196配置在端子用连接配线124的最上层的钛194与端子用透明导电膜128之间，因此在最上层的钛194表面几乎不会生成氧化膜。此状态在图14D中，作为界面状态212而显示。

如此，根据图6的流程图的方法，相比于背景技术的方法，可几乎将成为端子用透明导电膜128与端子用连接配线124的界面电阻增加的主要原因的生成物予以消除，因此可抑制端子用透明导电膜128与端子用连接配线124之间的界面电阻的增加，且抑制各端子的安装连接性的降低。

实施例二

在上述中，为了形成钼/钛/铝/钛的堆叠结构，需要使用将这四层的膜分别成膜的装置，虽然这些膜也可分别使用不同的专用装置予以成膜，但考虑到对透明导电膜与连接配线之间的接触电阻增加的抑制、步骤的缩短以及膜特性的安定性等，较佳为使用可连续将此四层的膜予以成膜的装置。然而，即使不使用此连续成膜装置，也可仅在期望抑制为较低的界面电阻的端子部，在透明导电膜与连接配线之间配置钼膜，而由此抑制钛的氧化膜的生成，而抑制透明导电膜与连接配线之间的界面电阻的增加。

例如，在上述例子中，通过连续成膜装置，在像素部及端子部两者形成钼/钛/铝/钛的堆叠结构，但除此之外，也可在以连续成膜装置等形成钛/铝/钛的堆叠结构后，形成保护绝缘层，之后再仅在端子部形成钼膜。根据此方法，即使不使用钼/钛/铝/钛的四层的连续成膜装置，也可抑制端子部的透明导电膜与连接配线之间的界面电阻的增加。

以下，使用图15的部分放大图、图16的流程图、及图17至图22的结构图，说明此制造方法以及通过此制造方法所获得的液晶显示装置。以下，对于与图1至图14中相同要素，附加同一符号并省略详细说明。此外，以下使用图1至图14的符号进行说明。此外，在图15、图17至图22的结构图中，左侧显示像素部14的模样，右侧显示端子部20的模样。

图15为对应于图4的图示，显示将像素用连接配线24的部分，以及端子用连接配线124与端子用钼膜196的部分的堆叠结构予以放大后的部分图。在图15中，与图4相同，省略上衬底13及液晶分子30的图示，在下衬底12中，省略下玻璃50及缓冲层52的图示。

在图15的左侧，是表示像素部14的像素用连接配线24的部分放大图。像素用连接配线24连接于因形成在栅极绝缘层56与层间绝缘膜60之间的接触孔而露出的半导体层54，且由下层侧向上层侧依序堆叠钛90、铝92、及最上层的钛94而构成。在最上层的钛94上，堆叠保护绝缘层62与平坦化层64而配置，在此堆叠绝缘膜，以使最上层的钛94的一部分露出的方式形成接触孔。以覆盖露出于所述接触孔的最上层的钛94的方式配置像素用透明导电膜28。如此，如图2中所说明，像素用透明导电膜28连接于开关组件26的漏极，而成为配置于平坦化层64上的像素电极。

在图15的右侧，是表示端子部20的端子用连接配线124与端子用钼膜196的部分放大图。端子用连接配线124，为连接于配置在未图标的缓冲层52与栅极绝缘层56上的下部配线122的配线。端子用连接配线124连接于因形成在层间绝缘膜60的接触孔而露出的下部配线122，且由下层侧向上层侧依序堆叠钛190、铝192、及最上层的钛194而构成。

在端子部20中，由于平坦化层64被全面去除，因此，在最上层的钛194上配置有保护绝缘层62，在所述保护绝缘层62上，以使最上层的钛194的一部分露出的方式形成接触孔。以覆盖露出于所述接触孔的最上层的钛194的方式配置端子用钼膜196。之后，在其上配置端子用透明导电膜128。

如此，在像素部14中，形成有像素用连接配线24及像素用透明导电膜28的导电堆叠膜，在端子部20中，形成有端子用连接配线124、端子用钼膜196、端子用透明导电膜128的导电堆叠膜。即，在像素部14中，在像素用透明导电膜28与像素用连接配线24之间并未配置钼膜，相对于此，在期望抑制界面电阻的端子部20中，在端子用透明导电膜128与端子用连接配线124之间，配置端子用钼膜196。

接着使用图16的流程图及图17以下的结构图，说明用以获得图15的结构的制造方法的步骤。图16显示在图5中已说明的背景技术的步骤S32以后的步骤的流程图，对应于图6。

图16的最初步骤，为通过光刻技术及干式蚀刻，对图5的S32中所成膜的钛/铝/钛的堆叠配线进行图案化，而形成钛/铝/钛的连接配线的步骤(S50)。干式蚀刻例如可使用氯系蚀刻气体而进行。

图17显示S50步骤的模样的图示。在此，在像素部14中，以堆叠结构形成像素用连接配线24。在像素部14中形成有图案的堆叠配线部，相当于开关组件26的漏极电极。此外，在端子部20中，也以堆叠结构形成端子用连接配线124。在端子部20中形成有图案的堆叠配线部，相当于COG技术或OLB技术的连接部。

接着在下玻璃50的全面，形成由SixNy所构成的保护绝缘层62(S52)。然后继续在下玻璃50的全面，形成感光性丙烯酸树脂的平坦化层64，并通过光刻技术将像素部电极的接触开口部，与端子部及端子部周边的平坦化层64通过图案化去除(S54)。之后，对于去除了平坦化层64的部分的保护绝缘层62，通过光刻技术在必要之处形成开口部(S56)。

开口部的形成可通过下列方式进行。首先通过光刻技术，对平坦化层64进行图案化。在像素部14中，将对应于漏极电极的像素用连接配线24的堆叠配线部的上方的平坦化层64予以去除。此外，并去除像素部14中比数据线25的终端部更外侧的区域的平坦化层64。因此，在端子部20中，全面性去除平坦化层64而使保护绝缘层62露出。图18显示该模样。

接着对保护绝缘层62进行图案化。在像素部14中，将去除了平坦化层64之处的保护绝缘层62予以去除。此外，在端子部20中，将对应于COG技术或OLB技术的连接部的端子用连接配线124的堆叠配线部的保护绝缘层62予以去除。保护绝缘层62的图案化，可使用干式蚀刻。例如可使用SF₆或CF₄+O₂等的蚀刻气体。

如此，在必要之处设置开口部。图19是显示在保护绝缘层62设置必要的开口部的状态的图示。如上所述，在端子部20将平坦化层64予以去除。

接着进行钼膜的成膜(S58)。此步骤为在遍及下玻璃50的全面使钼膜成膜的步骤。此步骤可使用钼膜成膜用的专用装置。例如使用溅镀装置，可使钼膜成膜约100nm的厚度。图20显示，钼膜72覆盖图19中所说明的开口部且在全面成膜的模样。

之后去除钼膜的一部分(S60)。此步骤为钼膜的图案化的步骤，仅在期望抑制界面电阻的增加之处留下钼膜，并将其它区域的钼膜予以去除。例如，在期望抑制界面电阻之处为端子部20时，可对端子部20的钼膜72进行图案化，且在像素部14中可将钼膜予以去除。钼膜的部分去除，即图案化，可使用湿式蚀刻技术。湿式蚀刻可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸及硝酸及醋酸的混合液的所谓的PAN液。

图21显示进行钼膜的部分去除后的模样。在此表示出，在像素部14的区域中全面去除钼膜，且在端子部20中，在端子用连接配线124上形成端子用钼膜196的模样。

在上述所说明的保护绝缘层的形成(S52)后，说明依序进行平坦化层的图案化(S54)、保护绝缘层接触孔的形成(S56)，之后再依序进行钼膜的成膜(S58)、钼膜的部分去除(S60)，但也可在保护绝缘层的形成(S52)后首先进行保护绝缘层接触孔的形成(S56)，然后进行钼膜的成膜(S58)、钼膜的部分去除(S60)后，最后再进行平坦化层的图案化(S54)，如此也可获得同样的连接结构及效果。此外，在钼膜的部分去除(S60)的步骤中留下像素部的钼时，可获得与先前所说明的实施例一为同样的连接结构及效果。

然后进行钼膜的洗净(S62)。此步骤与图6的S44为同样内容，通过水洗净将形成在端子用钼膜196的表面的氧化膜或氢氧化膜予以去除，用以使洁净的钼膜露出而进行。

在端子部20中在洁净的端子用钼膜196的表面露出处，形成透明导电膜(S64)。如上所述，透明导电膜可使用ITO或IZO，并使用草酸系的蚀刻液，通过光刻技术形成既定形状的图案。图22显示该模样。

如此，在像素部14中，在最上层具有钛的像素用连接配线24上，配置像素用透明导电膜28并将其作为像素电极而使用。此外，在端子部20中，在端子用透明导电膜128与端子用连接配线124之间配置端子用钼膜196。通过此构成，可通过将透明导电膜成膜时的热过程，抑制端子用连接配线124的最上层的钛产生氧化，并可抑制端子用透明导电膜128与端子用连接配线124间的界面电阻的增加。

实施例三

在上述中，在具有含钛的最上层的连接配线、与透明导电膜之间设置有钼膜，作为中间膜。但也可使用由可进行湿式蚀刻的导电材料所构成的其它的材料膜作为中间膜，而取代钼膜。如上所述，在钼膜的情况时，可通过水洗净等将钼膜的表面附着物予以去除，但即使在可进行湿式蚀刻的导电材料的情况时，也可通过湿式蚀刻而容易去除该表面附着物。上述ITO(氧化铟锡)、IZO(氧化铟锌)虽为透明导电膜，但可进行湿式蚀刻。因此，可使用ITO、IZO作为中间膜以取代钼膜，而达到抑制界面电阻的目的。

以下说明，使用ITO作为像素用透明导电膜及端子用透明导电膜，使用IZO作为中间膜的例子。当然，此时也可使用ITO作为中间膜。此外，在使用IZO作为像素用透明导电膜及端子用透明导电膜时，中间膜也可使用ITO或IZO。

在使用IZO作为中间膜时，至钛/铝/钛的连接配线层的成膜为止，与上述图5中所说明的内容相同。图23显示图5的S32的钛/铝/钛的连接配线层的形成后的步骤的流程图。

图23的流程图，与在使用钼膜作为中间膜的情况时的流程图的图6中，将钼膜置换为IZO膜的情况相同。此外，对应于这些步骤的结构图，也与在使用钼膜作为中间膜的情况时的结构图的图8至图12中，将钼膜72置换为IZO膜的内容相同。因此，以下以与使用钼膜时的不同之处为主，使用图23说明其步骤顺序，且对于分别对应的结构图，表示出对应图示并省略其详细说明。此外，以下使用图1至图22的符号进行说明。

图23的最初步骤，为IZO膜的成膜步骤(S35)。此步骤为在遍及下玻璃50的全面使IZO膜成膜的步骤，实际上与图5的S32步骤连续进行。即，通过溅镀法，在钛/铝/钛的成膜步骤后继续使IZO成膜。成膜后的IZO/钛/铝/钛的全体膜厚为500至900nm。关于这四层的成膜，例如可使用单片式溅镀连续成膜装置，接续于S30步骤而依序进行钛层成膜—铝层成膜—钛层成膜—IZO层成膜的成膜工序。

在IZO膜的成膜中，成膜条件中较佳为极力抑制氧的导入。由此，可针对连接配线层的最上层的钛，将IZO膜成膜时的表面氧化抑制在最低限度。图8为对应于S35的结构图，在此图中，通过将钼膜72视为IZO膜，可得知在连接配线层70上的全面形成IZO膜的模样。

接着，通过光刻技术及干式蚀刻形成IZO/钛/铝/钛的堆叠配线(S37)。干式蚀刻例如可使用氯系蚀刻气体而进行。也可在通过湿式蚀刻将IZO膜进行图案化后，再以氯系干式蚀刻气体对钛/铝/钛的堆叠膜进行图案化。IZO膜的湿式蚀刻，可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。

图9是显示对应于S37的步骤的结构图。在此，也可将像素用钼膜96、端子用钼膜196分别视为像素用IZO膜、端子用IZO膜。即，在像素部14中，以堆叠结构形成像素用连接配线24及像素用IZO膜。此堆叠配线部相当于开关组件26的漏极电极。此外，在端子部20中，也以堆叠结构形成端子用连接配线124及端子用IZO膜196。在端子部20中形成图案的该堆叠配线部，相当于COG技术或OLB技术的连接部。

接着在下玻璃50的全面，形成由SixNy所构成的保护绝缘层62(S38)。IZO膜并不会因该保护绝缘层形成时的热、例如因CVD成膜时的热而产生结晶化。因此可容易通过之后所述的湿式蚀刻而去除。然后在下玻璃50的全面，形成感光性丙烯酸树脂的平坦化层64，并通过光刻技术形成像素电极的接触开口部，并去除端子部及端子部周边的平坦化层64而进行平坦化层的图案化(S40)。之后，对应于平坦化层64上形成开口或被去除的部分，在保护绝缘层62通过光刻技术在必要之处形成开口部，而进行保护绝缘层接触孔的形成(S42)。这些步骤的内容与图6所说明的相同。

开口部的形成的具体内容，也与图6所说明的相同。即，首先通过光刻技术，对平坦化层64进行图案化。在像素部14中，将对应于漏极电极的像素用连接配线24及像素用IZO膜的堆叠配线部的上方的平坦化层64予以去除。此外，并去除像素部14中比数据线25的终端部更外侧的区域的平坦化层64。因此，在端子部20中，全面性去除平坦化层64使保护绝缘层62露出。图10是显示出该状态的对应结构图。

接着对保护绝缘层62进行图案化。在此，在像素部14中，将去除了平坦化层64之处的保护绝缘层62予以去除，在端子部20中，将对应于COG技术或OLB技术的连接部的端子用连接配线124及端子用IZO膜的堆叠配线部的部分的保护绝缘层62予以去除。保护绝缘层62的图案化，可采用使用有SF₆或CF₄+O₂等蚀刻气体的干式蚀刻，或是使用有缓冲氢氟酸(BHF)的湿式蚀刻，这也与上述相同。在所述保护绝缘层62的图案化时，由于在该开口部中，在连接配线层的最上层的钛上具有IZO膜，因此可避免保护绝缘层62的图案化时所产生的生成附着物对钛造成影响。

如此，在必要之处设置开口部。图11是显示在保护绝缘层62设置必要的开口部，且在端子部20将平坦化层64予以去除的模样的对应结构图。在开口部形成步骤中所使用的阻抗，通过之后的灰化及湿式剥离予以去除。

然后进行IZO膜的洗净(S45)。在此所谓的洗净，并非去除IZO膜全体，而是通过湿式蚀刻将IZO膜的表面层予以去除。由于IZO膜不会因保护绝缘层形成步骤的热过程而结晶化，因此可通过湿式蚀刻将该表面层予以去除。之后，通过此步骤，可容易去除IZO膜的表面附着物，而可使洁净的IZO膜露出。

IZO膜的洗净，即在该表面的轻微蚀刻，可使用湿式蚀刻技术。湿式蚀刻可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。由于钛不会因PAN产生溶解或损伤，即使过度进行湿式蚀刻，也几乎不会对连接配线层的最上层的钛产生影响。

在洁净的IZO膜露出之处形成透明导电膜(S46)。此步骤与图6所说明的相同，透明导电膜可使用ITO，并通过光刻技术形成既定形状的图案。关于图案化，可使用草酸系的蚀刻液。

在此，在像素部14中，像素用透明导电膜28作为像素电极而使用。即，像素用透明导电膜28连接于对应漏极电极的像素用连接配线24及像素用IZO膜的堆叠配线部，且遍及平坦化层64上的像素区域而广泛配置。另一方面，在端子部20中，端子用透明导电膜128作为COG技术或OLB技术的连接部而使用。即，端子用透明导电膜128配置在连接于下部配线122的端子用连接配线124及端子用IZO膜的堆叠配线部上。图12是显示所对应的结构图。

图24是说明依据图23所说明的流程图的端子部20的形成模样的图示，为对应于图14的图示。图24A对应于图23的S37及图9的结构图，图24B对应于图23的S42及图11的结构图，图24C对应于图23的S45，图24D对应于图23的S46及图12的结构图。以下使用图1至图22的符号，并对IZO膜附加新的符号进行说明。

如上述各步骤及各结构图所说明，在此，使由IZO/钛/铝/钛的堆叠膜所构成的堆叠配线层成膜。之后通过光刻技术及干式蚀刻，形成端子用连接配线124及端子用IZO膜198的图案。使用干式蚀刻在图案化时，可使用上述氯系蚀刻气体。图24A显示该模样。此时，通过干式蚀刻的环境气体等，也在端子用IZO膜198的表面形成氧化膜等。在图24A中显示该界面状态206，为形成有此氧化膜等的状态。

接着形成保护绝缘层62。如上所述，IZO膜并不会因该形成热产生结晶化。之后形成未图示的平坦化层。在端子部及端子部周边，一旦形成平坦化层后即予以全部去除。之后在保护绝缘层62，在对应于端子用IZO膜198及端子用连接配线124之处设置开口部。在保护绝缘层62设置开口部时，与图6的S42所说明的内容相同，可通过使用有SF₆或CF₄+O₂等蚀刻气体的干式蚀刻技术而进行。图24(b)显示该模样。

此时，将最上层的端子用IZO膜198表面的氧化膜等的一部分予以去除。然而，因构成保护绝缘层62的SixNy与蚀刻气体之间的反应以及之后的灰化制造步骤所产生的表面生成物，形成于最上层的端子用IZO膜198的表面。如与图13B所关联说明的一样，此表面生成物的详细成分尚未完全了解，但为包含氟(F)成分的膜，其厚度例如为约10nm至约30nm。在图24B中显示该界面状态208，是在图24A的状态基础上，还形成有此表面生成物的状态。

之后如图23的S45所说明，进行IZO膜的洗净，即通过湿式蚀刻进行将IZO膜的表面层予以去除。通过此步骤，可将端子用IZO膜198的表面氧化膜等予以去除。图24B中所说明的表面生成物，生成于端子用IZO膜198的表面，但由于在端子用IZO膜198的表面形成有氧化膜等，因此该表面生成物也生成于IZO膜198的氧化膜等上。因此，在此步骤中去除IZO膜的表面时，其上方所生成的氧化膜等以及表面生成物，也通过所谓的剥除作用而一同去除。图24C显示该模样。在此显示出在端子用IZO膜198的表面露出洁净面而作为界面状态210的模样。

在此端子用IZO膜198的洁净面上，形成端子用透明导电膜128。图24D显示该模样。如上所述，透明导电膜使用ITO，该生成虽伴随着热步骤而进行，但由于端子用IZO膜198配置于端子用连接配线124的最上层的钛194与端子用透明导电膜128之间，因此在最上层的钛194的表面几乎不会生成氧化膜。此状态在图24D中，作为界面状态212而显示。

如此，根据图23的流程图的方法，IZO膜并不会因SixNy的形成热产生结晶化，因此可以利用能够通过不会对钛造成损伤的湿式蚀刻予以去除的优点，而比背景技术的方法，更能够几乎将成为端子用透明导电膜128与端子用连接配线124的界面电阻的增加主要原因的生成物予以完全消除。由此，可抑制端子用透明导电膜128与端子用连接配线124之间的界面电阻的增加，且抑制各端子的安装连接性的降低。

如上所述，也可将使用由可以进行湿式蚀刻的导电材料所构成的其它的材料膜作为中间膜取代钼膜的技术，适用于图15、图16中所说明的结构，即适用于，仅在期望抑制为较低的界面电阻的端子部，在透明导电膜与连接配线之间配置中间膜的结构。以下使用图1至图24的符号进行说明。

实施例四

图25为对应于图15的图示，显示将像素用连接配线24的部分，以及端子用连接配线124与端子用IZO膜198的部分的堆叠结构予以放大后的部分图。在此，在图25的左侧，表示像素部14的像素用连接配线24的部分放大图，在图25的右侧，表示端子部20的端子用连接配线124与端子用IZO膜198的部分放大图。即，图25为将图15的端子用钼膜196置换为端子用IZO膜198的结构。

即，与图15的结构相同，在像素部14中，形成有像素用连接配线24及像素用透明导电膜28的导电堆叠膜，在端子部20中，形成有端子用连接配线124、端子用IZO膜198、端子用透明导电膜128的导电堆叠膜。即，在像素部14中，在像素用透明导电膜28与像素用连接配线24之间并未配置IZO膜，相对于此，在期望抑制界面电阻的端子部20中，在端子用透明导电膜128与端子用连接配线124之间，配置有端子用IZO膜198。

接下来使用图26的流程图，说明用以获得图25的结构的制造方法的步骤。图26的流程图，与在使用钼膜作为中间膜时的流程图的图16中，将钼膜置换为IZO膜相同。此外，对应于这些步骤的结构图，也与在使用钼膜作为中间膜时的结构图的图17至图22中，将钼膜72置换为IZO膜的内容相同。因此，以下以与使用钼膜时的不同之处为主，使用图26说明该步骤，且对于分别对应的结构图，表示出该对应图示并省略其详细说明。此外，以下使用图1至图25的符号进行说明。

图26的最初步骤，为通过光刻技术及干式蚀刻，对图5的S32中所成膜的钛/铝/钛的堆叠配线进行图案化，而形成钛/铝/钛的连接配线的步骤(S50)。此步骤与图16所说明的内容相同，对应的结构图为图17。

接着在下玻璃50的全面，形成由SixNy所构成的保护绝缘层62(S52)。然后接着在下玻璃50的全面，形成感光性丙烯酸树脂的平坦化层64，通过光刻技术将像素部电极的接触开口部，与端子部及端子部周边的平坦化层64以图案化方式予以去除(S54)。之后，对于去除了平坦化层64的部分的保护绝缘层62，通过光刻技术在必要之处形成开口部(S56)。这些步骤也与图16所说明的内容相同，开口部的形成步骤也相同。之后对平坦化层进行图案化，图18是显示在端子部20中，全面去除平坦化层64使保护绝缘层62露出的模样的对应结构图。图19是表示在保护绝缘层62设置必要的开口部的状态的对应结构图。

接着进行IZO膜的成膜(S59)。此步骤为在遍及下玻璃50的全面使IZO膜成膜的步骤。此步骤可使用IZO膜成膜用的专用装置。例如可使用溅镀装置，使IZO膜成膜约100nm的厚度。对应构成图的图20显示，将钼膜72置换为IZO膜，且覆盖图19中所说明开口部且在全面成膜IZO膜的模样。

之后进行去除IZO膜的一部分(S61)。此步骤为IZO膜的图案化的步骤，为仅在期望抑制界面电阻的增加之处留下IZO膜，并将其它区域的IZO膜予以去除的步骤。例如，在期望抑制界面电阻之处为端子部20时，可将端子部20的IZO膜形成期望形状的图案，且在像素部14中将IZO膜予以去除。IZO膜的部分去除，即图案化，可使用湿式蚀刻技术。湿式蚀刻可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。

对应构成图的图21显示，将端子用钼膜196置换为端子用IZO膜，且进行IZO膜的部分去除后的模样。在此表示出，在像素部14的区域中全面去除IZO膜，且在端子部20中，在端子用连接配线124上形成端子用IZO膜的模样。

如与图16相关联的说明，在上述所说明的保护绝缘层的形成(S52)后，依序进行平坦化层的图案化(S54)、保护绝缘层接触孔的形成(S56)，之后再依序进行IZO膜的成膜(S59)、IZO膜的部分去除(S61)，但也可在保护绝缘层的形成(S52)后首先进行保护绝缘层接触孔的形成(S56)，接着在进行IZO膜的成膜(S59)、IZO膜的部分去除(S61)后，最后再进行平坦化层的图案化(S54)，如此也可获得同样的连接结构与效果。此外，在IZO膜的部分去除(S61)的步骤中留下像素部的IZO膜时，可获得与先前所说明的实施例一、实施例三同样的连接结构与效果。

然后进行IZO膜的洗净(S63)。在此所谓的洗净，与图23的S45所说明的相同，并非去除IZO膜全体，而是通过湿式蚀刻将IZO膜的表面层予以去除。由于IZO膜不会因保护绝缘层形成步骤的热过程而结晶化，因此可通过湿式蚀刻将其表面层予以去除。之后，通过此步骤，可容易去除IZO膜的表面附着物，使洁净的IZO膜露出。

关于IZO膜的洗净，即其表面层的蚀刻，可使用湿式蚀刻技术。湿式蚀刻可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。由于钛不会因PAN液产生溶解或损伤，即使过度进行湿式蚀刻，也几乎不会对接触配线层的最上层的钛产生影响。

在洁净的IZO膜露出处形成透明导电膜(S64)。此步骤与图16所说明的相同，透明导电膜可使用ITO，并通过光刻技术形成既定形状的图案。图案化可使用草酸系的蚀刻液。图22为该对应结构图。

如此，在像素部14中，在最上层具有钛的像素用连接配线24上，配置像素用透明导电膜28并将其作为像素电极而使用。此外，在端子部20中，在端子用透明导电膜128与端子用连接配线124之间配置端子用IZO膜。通过此构成，可通过使透明导电膜成膜时的热过程，抑制端子用连接配线124的最上层的钛产生氧化，并可抑制端子用透明导电膜128与端子用连接配线124的界面电阻的增加。

实施例五

如图27所示，本实施例在实施例一中，在端子部20中将钼膜197的一部分予以去除而构成。

至将具有钛/铝/钛的堆叠结构的连接配线层予以成膜的步骤为止，与实施例一的步骤相同，流程图与图5相同。

图28是显示之后的步骤的流程图。图29至图35为对应于各步骤的结构图。

图28中，至在平坦化层形成开口部的步骤为止(S70至S78)，以及图29至图33为止的步骤，与实施例一的图6的步骤(S34至S42)，以及图7至图11为止的步骤相同。

图33是显示在保护绝缘层62设置必要的开口部的状态的图示。在端子部20将平坦化层64予以去除。

然后在端子部20中进行钼膜的去除(S80)。此步骤以保护绝缘层62作为掩膜而进行。即，在S78中，在端子用钼膜196，设置与形成有开口的保护绝缘层62的开口部实质上为相同大小的开口部，而成为具有开口部的端子用钼膜197。因此，端子用钼膜197仅留下在保护绝缘层62的下部，且具有与保护绝缘层62的开口部相同的开口部，此开口部成为接触孔，在此接触孔中，露出端子用连接配线124的最上层的钛194。图34显示该模样。在端子部20中以此方式形成有图案的该部分，相当于COG技术或OLB技术的连接部。

钼膜的去除仅在端子部20中进行，在像素部14中，像素用钼膜96的形状等维持不变。钼膜的去除、即图案化，可使用湿式蚀刻技术。湿式蚀刻可使用包含磷酸及硝酸的适当的蚀刻液。此蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。

接着形成透明导电膜(S82)。透明导电膜可使用ITO或IZO。之后通过光刻技术，形成既定形状的图案。图案化可使用草酸系的蚀刻液。

在此，在像素部14中，像素用透明导电膜28作为像素电极而使用。即，像素用透明导电膜28连接于对应漏极电极的像素用连接配线24及像素用钼膜96的堆叠配线部，且遍及平坦化层64上的像素区域而广泛配置。另一方面，在端子部20中，端子用透明导电膜128作为COG技术或OLB技术的连接部而使用。即，端子用透明导电膜128配置在连接于下部配线122的端子用连接配线124上。端子用钼膜197实质上几乎不与端子用透明导电膜128连接。图35显示该模样。

如此，在液晶显示装置10的下衬底12的像素部14及端子部20中，导电配线层使用钼/钛/铝/钛的堆叠配线结构。不过在端子部20中，在形成钼/钛/铝/钛的堆叠配线结构后，与保护绝缘层62的开口部相同的区域，作为开口部被去除。相对于此，在背景技术中，导电配线结构使用钛/铝/钛的堆叠配线结构。因此，以下使用图36及图37，说明此两种堆叠配线结构的作用的不同。以下，对于与图29至图35为相同要素，附加同一符号并省略详细说明。此外，以下使用图29至图35的符号进行说明。

在此，图36显示，在背景技术的端子部的堆叠配线结构的形成步骤中，从形成钛/铝/钛的堆叠配线的图案时开始，至在保护绝缘层62设置开口部为止的各步骤的结构图。图37是显示在依据图28的流程图的方法的端子部的堆叠配线结构的形成步骤中，从形成有钼/钛/铝/钛的堆叠配线的图案开始，至在保护绝缘层62设置开口部为止的各步骤的结构图。

在背景技术的端子部20中，已如图5的S32所述，将由钛/铝/钛的堆叠膜所构成的连接配线层70予以成膜。之后通过光刻技术及干式蚀刻，形成端子用连接配线124的图案。干式蚀刻可使用氯系蚀刻气体。图36A显示该模样。此时，通过干式蚀刻的环境气体等，在最上层的钛194的表面形成氧化膜。在图36A中显示该界面状态200，为形成有该氧化膜的状态。

接着形成保护绝缘层62。保护绝缘层62在对应端子用连接配线124之处设置有开口部。在保护绝缘层62设置开口部时，与图28的S78所说明的内容相同，可通过使用有SF₆或CF₄+O₂等的蚀刻气体的干式蚀刻技术而进行。图36B显示该模样。

此时，将最上层的钛的氧化膜的一部分予以去除。然而，因构成保护绝缘层62的SixNy与蚀刻气体之间的反应所产生的表面生成物，形成于最上层的钛194的表面。在图36B中显示该界面状态202，为形成有此表面生成物的状态。

此表面生成物为包含氟(F)、钛、氧(O)等成分的膜，其厚度例如为约10nm至约30nm。钛表面的此表面生成物202，可得知至少在水洗净中无法从钛表面予以去除。例如，若使用HF(氢氟酸)系的蚀刻液虽可去除此表面生成物，但此时最上层的钛也会被去除不少。因此，此表面生成物的去除并不容易进行。

由于之后将形成端子用透明导电膜128，如果仍然残留有上述表面生成物，则可能使端子用透明导电膜128与端子用连接配线124之间的界面电阻增加，导致各端子的连接性的降低。

图37是说明依据图28所说明的流程图的端子部20的形成模样的图示，图37A对应于图28的S72及图31的结构图，图37B对应于图28的S78及图33的结构图，图37C对应于图28的S80及图34的结构图。

如上述各步骤及各结构图所说明，在此，使由钼/钛/铝/钛的堆叠膜所构成的堆叠配线层成膜。之后通过光刻技术及干式蚀刻，形成端子用连接配线124及端子用钼膜196的图案。使用干式蚀刻于图案化时，可使用上述氯系蚀刻气体。图37A显示该模样。

接着形成保护绝缘层62。在保护绝缘层62，在对应于端子用钼膜196及端子用连接配线124之处设置开口部。在保护绝缘层62设置开口部时，与图28的S78所说明的内容相同，可通过使用有SF₆或CF₄+O₂等蚀刻气体的干式蚀刻技术而进行。图37B显示该模样。

此时，构成保护绝缘层62的SixNy与蚀刻气体之间的反应所产生的表面生成物，形成于最上层的端子用钼膜196的表面。如与图36B相关联所说明，此表面生成物的详细成分尚未完全了解，但为包含氟(F)成分的膜，其厚度例如为约10nm至约30nm。在图37B中显示该界面状态208，是在图37A的状态基础上，还形成此表面生成物的状态。

之后如图28的S80所说明，在端子部20中进行钼膜的去除。如上所述，钼膜的去除，即图案化，例如可使用PAN液并通过湿式蚀刻技术而进行。钼膜的去除，可用保护绝缘层62作为掩膜而进行。因此，保护绝缘层62的开口部的部分的钼膜被去除，且随着钼膜的去除，钼膜上的表面生成物也一同被去除。由此，使端子用连接配线124的最上层的钛194露出。图37C显示该模样。在此，钼膜与形成于其上的表面生成物一同被去除，使最上层的钛194的表面露出的模样，作为界面状态212而显示出。之后再在其上形成端子用透明导电膜128。

如此，根据图28的流程图的方法，由于可去除因保护绝缘层62的干式蚀刻所生成的表面生成物，因此，相比于背景技术的方法，残留于端子用透明导电膜128与端子用连接配线124的表面附近的膜仅残留极少，因此可抑制端子用透明导电膜128与端子用连接配线124之间的界面电阻的增加，且抑制各端子的连接性的降低。

实施例六

在上述中，在具有含钛的最上层的连接配线、以及透明导电膜之间作为中间膜设置有钼膜。但也可使用由可进行湿式蚀刻的导电材料所构成的其它的材料膜作为中间膜，而取代钼膜。上述ITO(氧化铟锡)、IZO(氧化铟锌)虽为透明导电膜，但可进行湿式蚀刻。因此，可使用ITO、IZO作为中间膜以取代钼膜，而可达到界面电阻的抑制。

以下说明，使用ITO作为像素用透明导电膜及端子用透明导电膜，使用IZO作为中间膜的例子。当然，此时也可使用ITO作为中间膜。此外，在使用IZO作为像素用透明导电膜及端子用透明导电膜时，中间膜也可使用ITO或IZO。

在使用IZO作为中间膜时，至钛/铝/钛的连接配线层的成膜为止，与上述图5中所说明的内容相同。图38是显示图5的S32的钛/铝/钛的连接配线层的形成之后的步骤的流程图。

图38的流程图，与在使用钼膜作为中间膜时的流程图的图28中，将钼膜置换为IZO膜相同。此外，对应于这些步骤的结构图，也与在使用钼膜作为中间膜时的结构图的图30至图35中，将钼膜72置换为IZO膜的内容相同。因此，以下以与使用钼膜时的不同之处为主，使用图38说明该步骤，且对于分别对应的结构图，表示出该对应图示，省略该详细说明。此外，以下使用图29至图37的符号进行说明。

图38的最初步骤为IZO膜的成膜步骤(S71)。此步骤为在遍及下玻璃50的全面使IZO膜成膜的步骤，实际上与图5的S32步骤连续进行。即，通过溅镀法，在钛/铝/钛的成膜步骤后继续使较薄的IZO成膜。成膜后的IZO/钛/铝/钛的全体膜厚为500至900nm。这四层的成膜，例如可使用单片式连续溅镀成膜装置，接在S30步骤之后依序进行钛层成膜—铝层成膜—钛层成膜—IZO层成膜的成膜工序。当然，这些膜也可以分别使用不同的专用的成膜装置予以成膜。

在IZO膜的成膜中，成膜条件中较佳为极力抑制氧的导入。由此，可对连接配线层的最上层的钛，将IZO膜成膜时的表面氧化抑制在最低限度。图8为对应于S71的结构图，在此图中，通过将钼膜72视为IZO膜，可得知在连接配线层70上的全面形成IZO膜的模样。

接着，通过光刻技术及干式蚀刻形成IZO/钛/铝/钛的堆叠配线(S73)。干式蚀刻例如可使用氯系蚀刻气体而进行。也可在通过湿式蚀刻对IZO膜进行图案化后，再以氯系干式蚀刻气体对钛/铝/钛的堆叠膜进行图案化。IZO膜的湿式蚀刻，可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。

图31是显示对应于S73的步骤的结构图。在此，也可将像素用钼膜96、端子用钼膜196分别视为像素用IZO膜、端子用IZO膜。即，在像素部14中，以堆叠结构形成像素用连接配线24及像素用IZO膜。此堆叠配线部，相当于开关组件26的漏极电极。此外，在端子部20中，也以堆叠结构形成端子用连接配线124及端子用IZO膜196。如与S73的步骤相关联的说明，在此，端子用IZO膜也与端子用连接配线124为相同形状，但最终在后述的S81中，成为设置有开口部的端子用IZO膜。

接着在下玻璃50的全面，形成由SixNy所构成的保护绝缘层62(S74)。IZO膜并不会因该保护绝缘层形成时的热，例如因CVD成膜时的热而产生结晶化。因此可容易通过之后所述的湿式蚀刻而去除。然后接着在下玻璃50的全面，形成感光性丙烯酸树脂的平坦化层64，并通过光刻技术形成像素电极的接触开口部，并去除端子部及端子部周边的平坦化层64(S76)。之后，对于平坦化层64上的形成开口或被去除的部分的保护绝缘层62，通过光刻技术在必要之处形成开口部(S78)。这些步骤与图28所说明的内容相同。

开口部的形成的具体内容，也与图28的说明相同。即，首先通过光刻技术，对平坦化层64进行图案化。在像素部14中，将对应于漏极电极的像素用连接配线24及像素用IZO膜的堆叠配线部的上方的平坦化层64予以去除。此外，并去除像素部14中比数据线25的终端部更外侧的区域的平坦化层64。因此，在端子部20中，全面去除平坦化层64使保护绝缘层62露出。图32是显示出表示该状态的对应结构图。

接着对保护绝缘层62进行图案化。在此，在像素部14中，将去除了平坦化层64之处的保护绝缘层62予以去除，在端子部20中，将对应于COG技术或OLB技术的连接部的端子用连接配线124及端子用IZO膜的堆叠配线部的部分的保护绝缘层62予以去除。关于保护绝缘层62的图案化，可采用使用有SF₆或CF₄+O₂等蚀刻气体的干式蚀刻，或是使用有缓冲氢氟酸(BHF)的湿式蚀刻，这也与上述相同。在该保护绝缘层62的图案化时，由于在开口部中，在连接配线层的最上层的钛上有IZO膜，因此可避免保护绝缘层62的图案化时所产生的生成附着物对钛造成影响。

如此，在必要之处设置开口部。图33是显示在保护绝缘层62设置必要的开口部，且在端子部20将平坦化层64予以去除的模样的对应结构图。在开口部形成步骤中所使用的阻抗，通过之后的灰化及湿式剥离予以去除。

然后在端子部20中进行IZO膜的去除(S81)。此步骤以保护绝缘层62为掩膜而进行。即，在端子用IZO膜，设置与在S78中形成有开口的保护绝缘层62的开口部实质上为相同大小的开口部，而成为具有开口部的端子用IZO膜。因此，在S81的步骤后，端子用IZO膜仅残留于保护绝缘层62的下部，且具有与保护绝缘层62的开口部相同的开口部，此开口部成为接触孔，在此接触孔中，露出端子用连接配线124的最上层的钛194。图34是显示该模样的对应结构图。在端子部20中以此方式形成有图案的该部分，相当于COG技术或OLB技术的连接部。

IZO膜的去除仅在端子部20中进行，在像素部14中，像素用IZO膜的形状等维持不变。关于IZO膜的去除、即图案化，可使用湿式蚀刻技术。湿式蚀刻可使用包含磷酸及硝酸的适当的蚀刻液。此种蚀刻液可使用包含磷酸、硝酸及醋酸的混合液的所谓的PAN液。由于钛不会因PAN液产生溶解或损伤，因此可通过IZO膜的去除时所使用的湿式蚀刻，抑制对接触配线层的最上层的钛产生影响。

接着形成透明导电膜(S82)。此步骤与图28中所说明的内容相同，透明导电膜可使用ITO，且可通过光刻技术形成既定形状的图案。图案化可使用草酸系的蚀刻液。

在此，在像素部14中，像素用透明导电膜28作为像素电极而使用。即，像素用透明导电膜28连接于对应漏极电极的像素用连接配线24及像素用IZO膜的堆叠配线部，且遍及平坦化层64上的像素区域而广泛配置。另一方面，在端子部20中，端子用透明导电膜128作为COG技术或OLB技术的连接部而使用。即，端子用透明导电膜128配置在连接于下部配线122的端子用连接配线124上。具有开口部的端子用IZO膜，实质上几乎不与端子用透明导电膜128连接。图35是显示该模样的对应结构图。

如此，在液晶显示装置10的下衬底12的像素部14及端子部20中，导电配线层使用IZO/钛/铝/钛的堆叠配线结构。但是在端子部20中，在形成IZO/钛/铝/钛的堆叠配线结构后，将与保护绝缘层62的开口部相同的区域作为开口部予以去除。

图39是说明依据图38所说明的流程图的端子部20的形成模样的图示，为对应于图37的图示。图39A对应于图38的S73及图31的结构图，图39B对应于图38的S78及图33的结构图，图39C对应于图38的S81及图34的结构图。以下使用图29至图37的符号，且对IZO膜附加新的符号进行说明。

如上述S73所说明，使由IZO/钛/铝/钛的堆叠膜所构成的堆叠配线层成膜。之后通过光刻技术及干式蚀刻，形成端子用连接配线124及端子用IZO膜198的图案。图39A显示该模样。使用干式蚀刻于图案化时，可使用上述氯系蚀刻气体。此时，在端子用IZO膜198的表面形成有氧化膜等。在图39A中显示该界面状态206，为形成有此氧化膜等的状态。

接着形成保护绝缘层62。如上所述，IZO膜并不会因该形成热产生结晶化。在保护绝缘层62，在对应于端子用IZO膜198及端子用连接配线124之处设置开口部。在保护绝缘层62设置开口部时，与图38的S78所说明的内容相同，可通过使用有SF₆或CF₄+O₂等的蚀刻气体的干式蚀刻技术而进行。图39B显示该模样。

此时，构成保护绝缘层62的SixNy与蚀刻气体之间的反应所产生的表面生成物，形成于最上层的端子用IZO膜198的表面。如与图36B相关联的说明，此表面生成物的详细成分尚未完全了解，但为包含氟(F)成分的膜，其厚度例如为约10nm至约30nm。在图39B中显示该界面状态208，是在图39A的状态基础上，还形成有此表面生成物的状态。

之后如图38的S81所说明，在端子部20中进行IZO膜的去除。如上所述，关于IZO膜的去除、即图案化，例如可使用PAN液并通过湿式蚀刻技术而进行。此外，如上所述，钛不会因PAN液产生损伤。IZO膜的去除，可用保护绝缘层62为掩膜而进行。因此，保护绝缘层62的开口部的部分的IZO膜被去除，且随着IZO膜的去除，IZO膜上的表面生成物也一同被去除。由此，使端子用连接配线124的最上层的钛194露出。图39C显示该模样。在此，IZO膜与形成于其上的表面生成物一同被去除，使最上层的钛194的表面露出的模样，作为界面状态212而显示出。之后再在其上形成端子用透明导电膜128。

如此，根据图38的流程图的方法，IZO膜并不会因SixNy的形成热产生结晶化，因此可以利用能够通过不会对钛造成损伤的湿式蚀刻予以去除的优点，去除因保护绝缘层62的干式蚀刻所生成的表面生成物，因此，相比于背景技术的方法，残留于端子用透明导电膜128与端子用连接配线124的表面附近的膜仅残留极少，因此可抑制端子用透明导电膜128与端子用连接配线124之间的界面电阻的增加，且抑制各端子的连接性的降低。

Claims (16)

1、一种电性光学装置，其特征在于，具备：

像素部；及

端子部，用以在前述像素部的周边部安装其它半导体电路或其它配线衬底；而

前述端子部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：

端子用连接配线，具有含钛的最上层；

端子用中间膜，是由可进行湿式蚀刻的导电材料所构成；以及

端子用透明导电膜。

2、根据权利要求1所述的电性光学装置，其特征在于，前述像素部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：

像素用连接配线，以与形成前述端子用连接配线相同的步骤来形成；

像素用中间膜，以与形成前述端子用中间膜相同的步骤来形成；以及

像素用透明导电膜，以与形成前述端子用透明导电膜相同的步骤来形成。

3、根据权利要求1所述的电性光学装置，其特征在于，前述端子用中间膜是钼。

4、根据权利要求1所述的电性光学装置，其特征在于，前述端子用中间膜是氧化铟锌或氧化铟锡。

5、根据权利要求2所述的电性光学装置，其特征在于，前述像素用中间膜是钼。

6、根据权利要求2所述的电性光学装置，其特征在于，前述像素用中间膜是氧化铟锌或氧化铟锡。

7、一种电性光学装置，其特征在于，具备：

像素部；及

端子部，用以在前述像素部的周边部安装其它半导体电路或其它配线衬底；而

端子部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：

端子用连接配线，具有含钛的最上层；

端子用保护绝缘层；

端子用中间膜，是用以覆盖露出于形成在前述端子用保护绝缘层的端子用开口部的前述端子用连接配线的膜，且由可进行湿式蚀刻的导电材料所构成；以及

端子用透明导电膜。

8、根据权利要求7所述的电性光学装置，其特征在于，前述像素部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：

像素用连接配线，以与形成前述端子用连接配线相同的步骤来形成；

像素用保护绝缘层，以与形成前述端子用保护绝缘层相同的步骤来形成；以及

像素用透明导电膜，是用以覆盖露出于形成在前述像素用保护绝缘层的像素用开口部的前述像素用连接配线的膜，且以与形成前述端子用透明导电膜相同的步骤来形成；并且

前述端子用中间膜在像素部中被去除。

9、根据权利要求7所述的电性光学装置，其特征在于，前述端子用中间膜是钼。

10、根据权利要求7所述的电性光学装置，其特征在于，前述端子用中间膜是氧化铟锌或氧化铟锡。

11、一种电性光学装置，其特征在于，具备：

像素部；及

端子部，用以在前述像素部的周边部安装其它半导体电路或其它配线衬底；而

前述像素部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：

像素用连接配线，具有含钛的最上层；

像素用中间膜，是由可进行湿式蚀刻的导电材料所构成；以及

像素用透明导电膜。

12、根据权利要求11所述的电性光学装置，其特征在于，含有形成在前述像素用中间膜与前述像素用透明导电膜之间的像素用保护绝缘层；

前述端子部具有由下层侧向上层侧依序堆叠下列构件的堆叠结构：

端子用连接配线，以与形成前述像素用连接配线相同的步骤来形成；

端子用中间膜，以与形成前述像素用中间膜相同的步骤来形成；

端子用保护绝缘层，以与形成前述像素用保护绝缘层相同的步骤来形成；以及

端子用透明导电膜，是用以覆盖在前述端子用保护绝缘层与前述端子用中间膜设置开口而形成的端子用开口部的端子用透明导电膜，且以与形成前述像素用透明导电膜相同的步骤来形成。

13、根据权利要求11所述的电性光学装置，其特征在于，前述端子用中间膜是钼。

14、根据权利要求11所述的电性光学装置，其特征在于，前述端子用中间膜是氧化铟锌或氧化铟锡。

15、根据权利要求12所述的电性光学装置，其特征在于，前述像素用中间膜是钼。

16、根据权利要求12所述的电性光学装置，其特征在于，前述像素用中间膜是氧化铟锌或氧化铟锡。

Images