CN105047606A - 显示装置的阵列基板的返工方法和通过其形成的阵列基板 - Google Patents

显示装置的阵列基板的返工方法和通过其形成的阵列基板 Download PDF

Info

Publication number
CN105047606A
CN105047606A CN201410437838.7A CN201410437838A CN105047606A CN 105047606 A CN105047606 A CN 105047606A CN 201410437838 A CN201410437838 A CN 201410437838A CN 105047606 A CN105047606 A CN 105047606A
Authority
CN
China
Prior art keywords
layer
pixel electrode
passivation layer
electrode pattern
over again
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410437838.7A
Other languages
English (en)
Other versions
CN105047606B (zh
Inventor
赵哲熙
辛基泽
林东根
姜芝源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN105047606A publication Critical patent/CN105047606A/zh
Application granted granted Critical
Publication of CN105047606B publication Critical patent/CN105047606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示装置的阵列基板的返工方法和通过其形成的阵列基板。本发明提供了一种返工阵列基板的方法，所述阵列基板包括顺序地形成在其中的栅金属层、栅绝缘层(G1)、半导体层、源/漏金属层、下钝化层、公共电极层、上钝化层以及像素电极层。通过使用在返工所述像素电极层时保护跳接钝化孔区域的返工掩模，所述方法能够甚至在所述像素电极返工工艺之后维持在所述跳接钝化孔区域中的所述公共电极层与所述返工像素电极图案之间的电连接，以从而减少由于所述返工工艺而导致的故障的发生和生产量的减少。

Description

显示装置的阵列基板的返工方法和通过其形成的阵列基板
技术领域
本发明涉及一种用于显示装置的阵列基板的返工(rework)方法和一种由该返工方法所形成的阵列基板。特别地，本发明涉及一种阵列基板的返工方法，其能够防止在返工工艺时由于阵列基板的缺陷而损坏用于互连公共电极层(VcomITO)和非有效区域的公共电极(Vcom)金属线的跳接(jumping)钝化孔(PAS孔)区域中的公共电极层。
背景技术
随着信息社会的发展，对显示图像的显示装置的各种类型的要求在提高。近来，诸如液晶显示器(LCD)、等离子体显示面板(PDP)以及有机发光二极管显示装置(OLED)的各种显示装置正被使用。
在那些显示装置之中，液晶显示器(LCD)装置包括：阵列基板，该阵列基板包括作为用于控制每个像素区域的开/关的开关装置的薄膜晶体管；上基板，该上基板包括滤色器和/或黑矩阵；显示面板，该显示面板包括形成在阵列基板与上基板之间的液晶层；以及驱动单元，该驱动单元用于控制薄膜晶体管。在LCD装置中，根据在像素区域处设置的像素(PXL)电极和公共电压(Vcom)电极之间施加的电场来控制液晶层的配向，以便调整光的透射比并且从而形成图像。
在阵列基板中，定义了包括一个或多个像素的有效区域(AA)和非有效区域(NA)。此外，多条选通线(GL)和多条数据线(DL)彼此交叉以在阵列基板(其通常被称作下基板)的有效区域AA的内表面上定义像素(P)，并且在选通线与数据线之间的每个交叉部被设置有薄膜晶体管T，其与每个像素P中的透明像素电极(未示出)具有一一对应的关系并且被连接到每个像素P中的透明像素电极(未示出)。
在阵列基板上，多个层(诸如栅金属层、半导体层、源/漏金属层、像素电极层以及公共电极层)被形成以创建如上面所描述的这样的薄膜晶体管和电线，并且可以在每个层之间形成中间层绝缘层和保护层。
同时，存在扭曲向列(TN)方案，其中液晶被注入在彼此分离的其上形成有像素电极的阵列基板和其上形成有公共电压电极的上基板之间，并且在与基板垂直的方向上驱动处于向列相的液晶分子。然而，如上面所描述的扭曲向列方案的液晶显示装置的缺陷在于它具有约90度的窄视角。
在这点上，存在在与基板平行的方向上驱动液晶分子以从而将视角提高至170度或更大的面内切换(IPS)型液晶显示装置。IPS型液晶显示装置基本上包括同时地形成于下基板或阵列基板上的像素电极和公共电压电极。然而，存在两种类型的IPS型液晶显示装置，包括其中像素电极和公共电压电极两者都形成于相同层上的一个类型以及边缘场切换(FFS)类型，在FFS类型中，两个电极被形成为在它们之间有一个或多个绝缘层的情况下水平地与彼此间隔开并且电极中的一个具有手指的形状。
此外，可以在在阵列基板的有效区域(AA)外的非有效区域(NA)的一部分上形成用于连接到布置在基板的内部或外部处的驱动单元的连接垫、用于施加参考电压和参考信号的信号施加垫以及用于测量的各种垫。
同时，在阵列基板的非有效区域上形成用于施加公共电压(Vcom)的公共电压金属线，并且这个公共电压金属线应该被连接到布置在有效区域中的公共电极。
如上面所描述的，形成了用于电互连非显示区域的公共电压金属线和公共电极层的跳接钝化孔(PAS孔)，并且公共电极和像素电极在跳接钝化孔区域中与彼此接触并且堆叠于彼此上。
同时，当在作为阵列基板的最高电极层的像素电极层中发生缺陷时，返工工艺被执行以去除并且然后重建像素电极层，即最高电极层。在返工工艺中，可以同时地去除如上面所描述的跳接钝化孔中的公共电极和像素电极以在经重建的(返工的)像素电极层与公共电极层之间引起接触故障。
发明内容
本发明的一个方面在于提供阵列基板返工方法和由该返工方法形成的阵列基板，其能够在其中跳接像素电极图案是最高层的用于显示装置的阵列基板中在其返工工艺中防止在跳接像素电极图案中发生缺陷。
本发明的另一方面在于提供阵列基板返工方法和由该返工方法形成的阵列基板，其能够在用于电互连形成在显示面板的非有效区域处的公共电压金属线和公共电极层的跳接钝化孔区域中在返工工艺期间防止跳接像素电极图案和公共电极层的去除，以便最小化由于跳接像素电极图案返工工艺而导致的故障。
本发明的另一方面在于提供阵列基板返工方法和由该返工方法形成的阵列基板，其在返工跳接像素电极图案(阵列基板的最高层)的工艺中使用具有与跳接钝化孔区域相对应的光阻挡图案的返工掩模，使得能够在返工工艺之后维持在跳接钝化孔区域中的跳接像素电极图案与公共电极层之间的电接触。
根据本发明的实施方式，可以在其中跳接像素电极图案被形成为最高层的用于显示装置的阵列基板中在其返工工艺中防止在跳接像素电极图案中发生缺陷。
更具体地，可以在阵列基板的最高跳接像素电极图案的返工工艺期间防止用于电互连公共电极层和形成在显示面板的非有效区域处的公共电压金属线的跳接钝化孔区域的跳接像素电极图案和公共电极层的去除，以便最小化由于返工工艺而导致的故障。
进一步地，本发明的实施方式在返工跳接像素电极图案(阵列基板的最高层)的工艺中采用具有与跳接钝化孔区域相对应的光阻挡图案的返工掩模，使得能够在返工工艺之后维持在跳接钝化孔区域中的跳接像素电极图案与公共电极层之间的电接触。
附图说明
本发明的上述和其它目的、特征以及优点从结合附图进行的以下详细描述将是更显而易见的，在附图中：
图1的(A)和(B)例示了根据本发明的实施方式的显示面板的阵列基板，其中，图1的(A)是阵列基板的平面图并且图1的(B)是阵列基板的截面图；
图2的(A)和(B)是使用七个掩模的7掩模基板制造工艺的流程图和由该工艺所形成的阵列基板的一部分的截面图；
图3的(A)和(B)是使用六个掩模的6掩模基板制造工艺的流程图和由该工艺所形成的阵列基板的一部分的截面图；
图4是图1的(A)中的左圆圈部分的放大截面图，其例示了由栅金属层所形成的公共电压金属线和透明公共电极(VcomITO)的跳接结构；
图5的(A)和(B)是图1的(A)中的右圆圈部分的放大截面图，其例示了由数据金属层或源/漏金属层所形成的公共电压金属线和透明公共电极层(VcomITO)的跳接结构；
图6的(A)至(C)是在本发明的实施方式能够被应用于的像素电极返工工艺中的阵列基板的截面图；
图7是例示了根据本发明的实施方式的返工方法的流程图；
图8的(A)和(B)例示了在本发明的实施方式中使用的返工掩模的示例；
图9的(A)至(C)是例示了根据本发明的实施方式的返工工艺的基板的截面图；以及
图10的(A)和(B)是根据本发明的实施方式的经返工的阵列基板的截面图。
具体实施方式
在下文中，将参照附图对本发明的示例性实施方式进行描述。在通过附图标记指明图的元素时，尽管它们在不同的图中被示出，但是相同的元素将由相同的附图标记指明。此外，在本发明的以下描述中，并入在本文中的已知功能和构造的详细描述将在它使本发明的主题变得非常不清楚时省略。
此外，可以在描述本发明的组件时使用诸如第一、第二、A、B、(a)、(b)等的术语。这些术语仅仅被用来区分一个元素和另一元素，并且不限制对应元素的真实性质、顺序、次序、编号等。应该注意的是，如果在本说明书中描述了一个组件被“连接”、“耦合”或者“接合”到另一组件，则第三组件可以被“连接”、“耦合”以及“接合”在第一和第二组件之间，但是第一组件可以被直接地连接、耦合或者接合到第二组件。
图1的(A)和(B)例示了根据本发明的实施方式的显示面板的阵列基板，其中，图1的(A)是阵列基板的平面图并且图1的(B)是阵列基板的截面图。
本发明的实施方式能够被应用于的液晶显示装置的阵列基板包括：有效区域(AA)11，该有效区域(AA)11包括分别形成在多条选通线13和多条数据线14彼此交叉的区域处的像素15；以及设置在有效区域外的非有效区域(NA)12。
每个像素15包括形成在其中的至少一个薄膜晶体管15’和像素电极，所述像素电极由透明导电材料制成并且被连接到包括在薄膜晶体管中的漏电极。
同时，如上面简要地描述的那样，液晶显示装置的模式根据调整液晶层的配向的方案包括扭曲向列(TN)模式、垂直配向(VA)模式、面内切换(IPS)模式以及边缘场切换(FFS)模式。在各模式之中，IPS模式和FFS模式是其中像素电极和公共电极被设置在下基板上以通过在像素电极与公共电极之间的电场来调整液晶层的配向的模式。
在IPS模式下，像素电极和公共电极交替地平行布置以通过在两个侧面的电极之间产生面内电场来调整液晶层的配向。在IPS模式下，不可能调整液晶层在公共电极和像素电极的上部的配向，这使光在上部的透射比降低。
FFS模式是发明来解决IPS模式的缺点的模式。在FFS模式下，像素电极和公共电极用它们之间的绝缘层加以间隔开，其中，两个电极中的一个被形成呈板或图案状，而另一个电极被形成呈手指状以便通过在两个电极之间产生的边缘场来调整液晶层的配向。
本发明的实施方式被应用于的显示装置可以是FFS模式的液晶显示装置，而不将本发明限于此。
此外，本发明的实施方式被应用于的显示装置包括：背光单元和驱动电路单元，以用于将光提供到液晶面板，以及阵列背板，其中，驱动电路单元包括定时控制器(T-con)、数据驱动器(D-IC)、选通驱动器(G-IC)、背光驱动单元以及将电力提供到驱动电路的电源单元。此外，可以根据玻璃上芯片(COG)或柔性印刷电路上芯片或膜上芯片(COF)模式在液晶面板上形成驱动电路单元的全部或一部分，并且在这里省略背光单元和驱动电路单元的更详细描述。
同时，在本发明的实施方式被应用于的显示装置的阵列基板的非有效区域中，形成了用于施加公共电压的公共电压金属线，其中，公共电压金属线可以由栅金属层和源/漏金属层中的一个形成。
尽管在图1的(A)的阵列基板中，在栅金属层处的公共电压金属线16被形成在面板的左侧，并且在源/漏金属层或数据金属层处的公共电压金属线16’被形成在面板的右侧，但是本发明不限于此。
同时，如上面所描述的非有效区域的公共电压金属线应该被电连接到形成在有效区域上的公共电压电极或公共电极(VcomITO)。为此目的，可以形成至少一个跳接钝化孔(PAS孔)。
如上面所描述的，在本公开中的跳接钝化孔可以被定义成包括被形成以便电互连公共电极和公共电压金属线的所有开口或接触孔。在狭义上，跳接钝化孔指的是打开在公共电极或公共电压金属线上的钝化层的一部分的孔或开口。
图1的(B)的截面图示出了对应于根据本发明的实施方式的FFS模式液晶显示装置之一、其中像素电极被设置在阵列基板或下基板的最上层位置处的所谓的顶上像素(POT)的示例。
然而，本发明不限于将在下面更详细地描述的POT型FFS模式液晶显示装置。
此外，在本发明的实施方式能够被应用于的阵列基板中，钝化层可以包括用于使公共电压电极图案和源/漏金属层彼此电绝缘的下钝化层PAS1以及用于使最高层像素电极图案和公共电压电极图案彼此电绝缘的上钝化层PAS2。
如在下面所示出和描述的那样，钝化层包括作为下钝化层的第一无机钝化层PAS1和作为上钝化层的第二无机钝化层PAS2。然而，下钝化层可以具有包括第一无机钝化层PAS1和形成于第一无机钝化层上的有机钝化层PAC的多层结构。
无机钝化层可以由诸如氮化硅SiNx或二氧化硅SiO2的无机绝缘材料形成，并且有机钝化层可以由诸如光亚克力(photo-arcryl)、丙烯酸脂或聚酰胺的材料形成，而不将本发明限于此。
现在，将更详细地讨论本发明的实施方式能够被应用于的阵列基板的截面图。首先，栅金属层被形成于诸如有机基板的基板110上，并且然后经受包括使用栅掩模来形成包括栅电极120的栅金属层或栅金属图案的光刻工艺的图案化工艺。
在形成这样的栅金属层的过程中，可以在有效区域上形成栅电极120并且可以在非有效区域上形成用于施加公共电压Vcom的公共电压金属线120’。当然，可以在与除栅金属层以外的数据金属层或源/漏金属层相同的层形成公共电压金属线。
栅绝缘层或栅绝缘体(GI)130被形成于栅金属层上，形成薄膜晶体管的沟道的半导体层140被形成在栅绝缘层或栅绝缘体(GI)130上，并且包括源电极152和漏电极154的源/漏金属图案或源/漏金属层150被形成在半导体层140上。
在这种状态下，作为下钝化层的第一无机钝化层PAS1160被层压在源/漏金属图案或源/漏金属层150上，并且公共电压电极层或公共电极层被沉积在第一无机钝化层PAS1160上并且然后被图案化以形成公共电极层170。
然后，在公共电极层170上形成第二无机钝化层PAS2180作为上钝化层，通过使用第二钝化层掩模在漏电极154上形成包括漏极接触孔的图案，并且在第二无机钝化层PAS2180上形成最高层像素电极层190。
图2的(A)和(B)是使用七个掩模的7掩模基板制造工艺的流程图和由该工艺形成的阵列基板的一部分的截面图。
7掩模工艺包括在基板上图案化栅金属图案的步骤(S210)，并且在这个步骤中使用作为第一掩模的栅掩模。
现在，对形成栅金属图案的步骤(S210)进行更详细的描述。栅金属层被沉积在整个玻璃基板之上，并且然后使用栅掩模通过光刻和蚀刻被图案化以形成栅电极。
光刻是被使用以便将沉积层图案化成预定图案的工艺。在光刻中，具有光敏性的光致抗蚀剂被施加于沉积层上并且然后通过具有在其中布置的预定图案的掩模而暴露在光(诸如紫外线)下(光学工艺)。然后，光致抗蚀剂被显影使得仅与掩模图案相对应的光致抗蚀剂部分保留。在这种状态下，通过干法蚀刻或湿法蚀刻去除在没有剩余光致抗蚀剂的部分处的层材料，使得仅残余光致抗蚀剂层部分保留。
通过上面所描述的工艺，可以在层上形成与掩模的图案相对应的图案。光刻的类型包括其中由于掩模而未暴露在光下的一部分(紫外线阻挡部分)被形成为图案的正型和其中暴露在光下的一部分(光透射部分)被形成为图案的负型。
在下文中，像上面所描述的那样通过光刻形成预定层的特定图案的工艺被称作沉积工艺、曝光工艺或蚀刻工艺，或者被共同地称作图案化工艺。
通过如所上面所描述的栅金属图案的图案化(S210)，可以同时地形成选通线13、非有效区域的公共电压金属线120’、栅垫(未示出)等以及图1的(A)和(B)的栅电极120。
栅金属图案可以由选自具有低电阻属性的金属材料的一个或多个材料形成，所述金属材料诸如铜Cu、铜合金、铝Al、铝合金AlNd、钼Mo以及钼合金MoTi，但不限于此。
作为下一个步骤，在栅金属图案上形成栅绝缘体130。栅绝缘体130可以由诸如氮化硅SiNx或二氧化硅SiO2的材料形成，并且可以具有数千的厚度，以及可以通过由化学汽相沉积(CVD)方法沉积中温氧化物来形成(S220)。
半导体层被图案化于栅绝缘体上(S230)。半导体层是用于在源电极152与漏电极154之间形成沟道的层，还被称作有源层，并且可以由非晶硅(a-Si)层和N+掺杂层或者由钼钛(MoTi)层和N+掺杂层构造。同时，作为第二掩模的半导体掩模可以被用于半导体图案化。
源/漏金属层被沉积在半导体层图案140上并且具有预定图案的源/漏金属图案使用作为第三掩模的源掩模或数据掩模通过光刻和湿法蚀刻来形成(S240)。
源/漏金属层150可以包括在有效区域中的如图1的(A)和(B)中所示出的源电极152和漏电极154，并且可以包括在非有效区域中的如图1的(A)中所示出的公共电压金属线16’。此外，尽管未示出，但是源/漏金属层150可以包括有效区域中的数据线和非有效区域中的数据垫。
像栅金属层一样，源/漏金属层可以由选自具有低电阻属性的金属材料的一个或多个材料形成，所述金属材料诸如铜Cu、铜合金、铝Al、铝合金AlNd、钼Mo以及钼合金MoTi，但不限于此。
接下来，使用作为第四掩模的第一钝化层掩模(PAS1掩模)图案化作为下钝化层的第一无机钝化层PAS1。也就是说，在沉积第一无机钝化层PAS1的材料之后，使用作为第四掩模的PAS1掩模通过光刻和蚀刻来形成具有预定图案的第一无机钝化层PAS1160的图案。
如上面所描述的，除了第一无机钝化层之外，下钝化层还可以包括有机钝化层。在这种场合，在第一无机钝化层PAS1和有机钝化层PAC被沉积之后，可以执行使用PAS1掩模的图案化工艺。
第一无机钝化层PAS1可以由具有厚度为数千的无机绝缘材料(诸如氮化硅SiNx)形成，并且可以由包括硅、氧以及碳的可溶解材料形成，或者在一些情况下，由诸如硅化合物、硅氧烷或聚硅氧烷的材料形成。
有机钝化层可以由诸如具有光敏硬化属性的苯并环丁烯(BCB)或光亚克力(PAC)的有机绝缘材料形成，并且可以具有约1至2μm的厚度，但不限于此。
通常有机钝化层PAC比第一无机钝化层PAS1厚，并且第一无机钝化层的材料具有大电阻并且因此具有大电容，诸如由上和下金属图案所形成的大寄生电容，而作为有机钝化层的材料的光亚克力不允许大寄生电容的产生。
使用有机钝化层(PAC)的原因是有机绝缘材料(诸如光亚克力)具有相对小的电阻和相对大的介电比，这即便在有机绝缘材料是厚的(与无机绝缘层(PAS)的差异)时也最小化寄生电容的发生并且因此提供考虑到工艺的优点。考虑到工艺的优点在于，尽管无机钝化层(PAS)允许仅在通过曝光、显影、蚀刻等去除了为图案化所沉积的所有光致抗蚀剂之后进行到下一个步骤，但是有机绝缘材料具有光敏和硬化特性，这使得能实现在没有待直接地用作有机钝化层的单独的光致抗蚀剂的沉积的情况下在有机绝缘材料的曝光、显影以及蚀刻之后马上就保留有机绝缘材料。
然而，有机钝化层(PAC)具有对布置在其下面的金属层(源/漏金属层)和半导体层的弱粘附力，并且可能由于有机绝缘材料与半导体层的材料之间的接触而引起沟道污染和薄膜晶体管特性劣化。在这点上，使用第一无机钝化层(PAS1)是得当的。
也就是说，根据本发明的实施方式的下钝化层要么包括仅第一无机钝化层PAS1要么具有包括第一无机钝化层PAS1和有机钝化层(PAC)的多层结构。
接下来，作为下透明电极层的公共电极层被沉积在下钝化层图案上并且使用作为第五掩模的公共电极掩模被图案化(S260)。在这个步骤中，公共电极的材料具有相对大的功函数值并且可以是透明导电材料，诸如氧化铟锡(ITO)或氧化铟锌(IZO)但不限于此。如本文中所用的，透明电极材料或透明电极层可以被称为ITO并且透明导电材料的公共电压电极或公共电极可以被称为VcomITO。
在如图2的(A)和(B)中所示出的7掩模工艺中，使用钝化层(PAS1)掩模单独地图案化下钝化层。因此，可以像图2的(B)中所示出的那样直接地互连非有效区域的公共电压金属线120’和公共电极(VcomITO)。
也就是说，在图案化下钝化层(PAS1)的过程中，通过打开在公共电压金属线120’上的钝化层(PAS1)以形成接触孔160’并且然后图案化公共电极(VcomITO)170’，能够像图2的(B)中所示出的那样直接地互连公共电压金属线120’和公共电极(VcomITO)。
如将再次在下面所描述的那样，上面提到的点是与图3的(A)和(B)中所示出的6掩模工艺的差异。如图3的(A)和(B)中所示出的没有下钝化层(PAS1)掩模的6掩模工艺需要跳接结构以用于互连公共电极层(VcomITO)和公共电压金属线。然而，在使用下钝化层(PAS1)掩模的7掩模工艺中，能够甚至在没有单独的跳接结构的情况下直接地互连公共透明电极(VcomITO)和公共电压金属线120’，如图2的(B)中所示。
接下来，作为上钝化层的第二无机钝化层PAS2被沉积并且然后使用与第六掩模相对应的PAS2掩模被图案化(S270)。
最后，作为最高层的像素电极层被沉积并且然后使用与第七掩模相对应的像素电极掩模(PXL掩模)被图案化(S280)。
类似于公共电极，像素电极可以由透明导电材料形成，所述透明导电材料诸如氧化铟锡(ITO)或氧化铟锌(IZO)，但不限于此。如本文中所用的，透明电极材料或透明电极层可以被称为ITO并且透明导电材料的像素电极可以被称为PXLITO。
图3的(A)和(B)是使用六个掩模的6掩模基板制造工艺的流程图和由该工艺所形成的阵列基板的一部分的截面图。
不同于图2的(A)和(B)中所示出的7掩模工艺，6掩模工艺不使用下钝化层掩模。
排除与图2的(A)和(B)的部分相同的部分，将在下文中描述如图3的(A)和(B)中所示出的6掩模基板制造工艺。
首先，使用与第一掩模相对应的栅掩模的栅金属层图案化步骤(S310)、栅绝缘层形成步骤(S320)、使用与第二掩模相对应的半导体掩模的半导体层图案化步骤(S330)以及使用与第三掩模相对应的数据掩模(源掩模)的源/漏金属层图案化步骤(S340)与图2的(A)和(B)中所示出的7掩模工艺的那些步骤相同。
接下来，下钝化层(PAS1)被沉积并且该下钝化层未被图案化(S350)。也就是说，不使用如图2的(A)和(B)中所示出的PAS1掩模。替代地，下钝化层被沉积在整个基板上，并且公共电极(VcomITO)层被直接地沉积在下钝化层上，并且然后使用与第四掩模相对应的公共电极掩模(Vcom掩模)被图案化(S360)。
接下来，与上钝化层相对应的第二无机钝化层(PAS2)被沉积并且然后使用与第五掩模相对应的PAS2掩模被图案化(S370)，并且像素电极层被沉积在第二无机钝化层(PAS2)上并且然后使用与第六掩模相对应的像素电极掩模被图案化以形成像素电极图案(PXLITO)(S380)。
同时，尽管下钝化层(PAS1)未被图案化，但是可以在形成在上面的公共电极层和上钝化层(PAS2)被图案化时一起被蚀刻或者去除。
如上面所描述的，在没有用于仅下钝化层(PAS1)的掩模或图案化步骤的6掩模工艺中，不可能像图2的(A)和(B)中所示出的那样在有效区域的公共电极(VcomITO)与非有效区域的公共电压金属线之间实现方向互连。这是因为，不可能仅为下钝化层(PAS1)形成钝化孔并且下钝化层能够仅连同公共电极(VcomITO和上钝化层(PAS2)一起在它们被图案化时被蚀刻或者去除。
因此，没有用于仅下钝化层(PAS1)的图案化步骤或掩模的基板制造工艺使用跳接像素电极图案190’作为如图3的(B)中所示出的跳接结构。
换句话说，如图3的(B)中所示，透明跳接像素电极图案电互连通过依靠部分地打开下钝化层(PAS1)和上钝化层(PAS2)所形成的第一接触孔181而暴露的公共电压金属线120’和通过依靠部分地打开跳接钝化层钝化孔区域200中的上钝化层(PAS2)所形成的第二接触孔182而暴露的透明公共电压电极图案(VcomITO)。
在该工艺的更详细视图中，当上钝化层(PAS2)被沉积和图案化时，第二接触孔182被形成在公共电极或透明公共电压电极上。然后，通过部分地去除上钝化层和下钝化层两者在公共电压金属线120’上形成第一接触孔181。其后，像素电极层被形成在上钝化层(PAS2)上并且然后被图案化以形成电互连透明公共电极层(VcomITO)和公共电压金属线层的跳接像素电极图案190’。
图4的(A)和(B)是图1的(A)中的左圆圈部分的放大截面图，其例示了由栅金属层形成的公共电压金属线和公共电极(VcomITO)的跳接结构。
如图4的(A)和(B)中所示，作为覆盖像素部的透明电极的公共电极(VcomITO)470被形成在有效区域中，在栅金属层中的公共电压金属线420被形成在非有效区域中，并且用于电互连它们的跳接像素电极图案490被形成在它们之间。
更详细地，第一接触孔492通过部分地打开栅绝缘层430、下钝化层(PAS1)460以及上钝化层(PAS2)480而形成在非有效区域的公共电压金属线420上，第二接触孔494通过部分地打开上钝化层(PAS2)480而形成在用于透明公共电极(VcomITO)的连接的跳接钝化孔区域200处，并且在上钝化层(PAS2)480上形成跳接像素电极图案490。
图5的(A)和(B)是图1的(A)中的右圆圈部分的放大截面图，其例示了由数据金属层或源/漏金属层形成的公共电压金属线和透明公共电极层(VcomITO)的跳接结构。
如图5的(A)和(B)中所示，作为覆盖像素部的透明电极的公共电极(VcomITO)570被形成在有效区域中，并且在源/漏金属层中的公共电压金属线550被形成在非有效区域中，并且用于电互连它们的像素电极图案590被形成在它们之间。
更详细地，第一接触孔592通过部分地打开下钝化层(PAS1)560和上钝化层(PAS2)580两者而形成在非有效区域的公共电压金属线550上，第二接触孔594通过部分地打开上钝化层(PAS2)580而形成在用于透明公共电极(VcomITO)的连接的跳接钝化孔区域200处，并且在上钝化层(PAS2)580上形成跳接像素电极图案590。
如上面所描述的，在由本公开内容所定义的跳接钝化孔区域200中，公共电极(VcomITO)图案和跳接像素电极(PXLITO)垂直地彼此直接接触，并且公共电极(VcomITO)图案和跳接像素电极(PXLITO)两者都由诸如ITO或IZO的透明导电材料形成。
图6的(A)至(C)是在本发明的实施方式能够被应用于的像素电极返工工艺中的阵列基板的截面图。
在通过如图2的(A)和(B)或图3的(A)和(B)中所示出的工艺制造阵列基板之后，可能在与最高层相对应的像素电极图案或像素电极层的一部分中发生缺陷。
然后，因为像素电极层是最高层，所以可以执行完全地去除有缺陷的像素电极层并且形成新的像素电极层的工艺。这个工艺能够被称为像素电极层返工工艺、ITO返工工艺，或者简单地且广泛地称为返工工艺。在本公开内容中，它被简单地称为返工工艺。
当然，本发明不限于术语“返工”，并且返工工艺应该被解释为包括完全地去除以及重新图案化形成最高层的像素电极层或透明电极层的所有过程。
在返工工艺中，有缺陷的像素电极层被完全地蚀刻和去除。例如，有缺陷的像素电极层通过对整个基板表面进行湿法蚀刻而被完全地去除。
如参照图4的(A)和(B)以及图5的(A)和(B)在上面所描述的那样，在跳接钝化孔区域200中，公共电极(VcomITO)图案和跳接像素电极(PXLITO)垂直地与彼此直接接触，并且公共电极(VcomITO)图案和跳接像素电极(PXLITO)两者都由诸如ITO或IZO的透明导电材料形成。
因此，在返工工艺中，当整个基板表面经受湿法蚀刻等以便去除与最高层相对应的像素电极层时，不仅最高像素电极层(PXLITO)而且在该像素电极层之下并且与像素电极层直接接触的公共电极层(VcomITO)也能够在跳接钝化孔区域200中被一起去除。
在下文中，参照图6的(A)至(C)对这个现象进行描述。参照图6的(A)，在根据本发明的实施方式的跳接钝化孔区域200中，透明公共电极(VcomITO)670被形成在与下钝化层相对应的第一无机钝化层(PAS1)660上，并且作为在非有效区域(未示出)具有公共电压金属线的跳接结构的跳接像素电极图案(PXLITO)690被形成在透明公共电极(VcomITO)670上。
在这种状态下，如果针对返工工艺的整个基板表面蚀刻被执行，则最高像素电极层在跳接钝化孔区域200中被完全地去除并且透明公共电极(VcomITO)图案在像素电极层之下的一部分被同时地去除，如图6的(B)中所示。这是因为，去除像素电极层的工艺(诸如湿法蚀刻)可以不仅蚀刻像素电极层，而且还蚀刻在其下由相同的/类似的材料形成的公共电极层。
在这种场合，如图6的(B)中所示，可以在跳接钝化孔区域200的公共电极层中形成公共电极损耗部672。由于过蚀刻等，公共电极损耗部672可以具有比形成钝化孔区域200的第二接触孔694更深的凹口形状。
在这种状态下，如果返工像素电极图案690’被形成以便形成新的像素电极层，则像图6的(C)中所示出的那样，返工像素电极图案690’可能未被连接到跳接钝化孔区域200中的公共电极层670。也就是说，在返工工艺的整个表面蚀刻工艺中形成的公共电极损耗部672可能阻止在跳接钝化孔区域200中保留的公共电极层670与返工像素电极图案690’彼此连接。
结果，在最高像素电极返工工艺被执行之后，公共电极(VcomITO)与公共电压金属线之间的互连未被实现，并且作为参考电压的公共电压因此未被施加。然后，显示装置的驱动故障(诸如屏幕在驱动时的闪烁或颤抖以及数据垫打开故障)可能发生，从而降低整个阵列基板生产量。
因此，本发明的实施方式提出了通过使用在最高像素电极返工工艺中保护跳接钝化孔区域的返工掩模、在其中透明电极层(公共电极层和像素电极图案)保留在跳接钝化孔区域中的状态下形成返工像素电极层的返工方法。
如上面所描述的根据本发明的实施方式的返工方法的使用能够甚至在像素电极返工工艺之后维持在跳接钝化孔区域中的公共电极层与返工像素电极图案之间的电连接，从而减少由于返工工艺而导致的故障的发生和生产量的降低。
图7的(A)和(B)是例示了根据本发明的实施方式的返工方法的流程图。
本发明的实施方式能够被应用于的主体可以是用于显示装置的基板或阵列基板，所述显示装置具有所谓的顶上像素(POT)模式的场切换(FFS)结构，包括顺序地形成在有效区域的薄膜晶体管区域中的栅金属层、栅绝缘层(GI)、半导体层、源/漏金属层、下钝化层、透明公共电压电极层、上钝化层以及透明像素电极层，但不限于此。
此外，在阵列基板的非有效区域中形成公共电压金属线，跳接钝化孔被形成以便电互连透明公共电压金属层和非有效区域的公共电压金属线，并且在跳接钝化孔区域中的下钝化层上形成透明公共电压金属图案和透明跳接像素电极图案。
图7的(A)和(B)中所示出的根据本发明的实施方式的阵列基板的返工方法可以包括通过使用用于防止在跳接钝化孔区域中的透明电极图案在蚀刻透明像素电极层的整个表面的时间被蚀刻的返工掩模来完全地去除除了在跳接钝化孔区域中的透明跳接像素电极图案和透明公共电极层以外的透明像素电极层的第一步骤(S720)，以及在整个表面上形成透明返工像素电极层的第二步骤(S730)。
在本公开内容中，公共电压电极和公共电极被用来具有相同的意义。
图7的(B)是例示了第一步骤(S720)的子步骤的流程图，其包括：在待返工的基板的整个表面上施加光致抗蚀剂的涂敷步骤(S722)；将具有与跳接钝化孔区域相对应的返工图案的返工掩模放置在基板上并且通过返工掩模将基板上的光致抗蚀剂暴露在光下的曝光步骤(S724)；以及对已曝光光致抗蚀剂进行显影并且然后蚀刻以去除除了在跳接钝化孔区域中的透明跳接像素电极图案和透明公共电压电极图案以外的透明像素电极层的蚀刻步骤(S726)。
在这种场合，返工掩模的返工图案可以是用于防止跳接钝化孔区域被暴露在光下的阻挡图案或用于允许跳接钝化孔区域被暴露在光下的透射图案。也就是说，返工图案在其中经曝光的光致抗蚀剂通过显影而被去除的正光致抗蚀剂的情况下可以是阻挡光到跳接钝化孔区域的阻挡图案，并且在其中未经曝光的光致抗蚀剂通过显影而被去除的负光致抗蚀剂的情况下可以是允许光透射到跳接钝化孔区域的透射图案。
同时，通过不使用用于图案化下钝化层的掩模的工艺来制造本发明的实施方式被应用于的阵列基板，并且不使用下钝化层掩模(PAS1掩模)的这样的工艺可以是6掩模工艺。
通常，6掩模工艺指的是使用包括栅掩模、半导体层掩模、源掩模、公共电极掩模、上钝化层(PAS2)掩模以及像素电极掩模的六个掩模的工艺。
然而，本发明不限于6掩模工艺，并且可以在用于半导体层或源/漏电极层的图案化的一个半色调掩模或衍射掩模时采用5掩模工艺。
因此，制造本发明的实施方式被应用于的阵列基板的工艺应该被解释成包括不使用仅用于下钝化层的掩模的所有工艺。
图8的(A)和(B)例示了在本发明的实施方式中使用的返工掩模的示例。
在本发明的实施方式中，返工掩模800覆盖基板的整个表面并且具有形成在其中的与跳接钝化孔相对应的返工图案。
也就是说，与基板的有效区域相对应的返工掩模的一部分是打开的以允许用于返工的紫外线的完全贯穿，同时与跳接钝化孔相对应的返工掩模的另外区域可以具有形成在其中以阻挡光的返工图案810。
返工图案810可以是具有细长形状以像图8的(A)中所示出的那样同时地覆盖跳接钝化孔的大图案或者包括岛形状的岛形图案，所述岛中的每一个都能够阻挡到单独的跳接钝化孔的光，如图8的(B)中所示。
当然，尽管如图8的(A)和(B)中所示出的返工图案是光阻挡图案以阻挡到跳接钝化孔的光，但是它们可以是允许光贯穿到跳接钝化孔的光透射图案。
此外，尽管与有效区域相对应的返工掩模800的该部分在上述描述中是完全打开的，但是它可以具有与先前形成的最高像素电极层相对应的图案或允许光贯穿到有效区域的一部分的图案，以便仅去除有缺陷的部分。
图9的(A)至(C)是例示了根据本发明的实施方式的返工工艺的基板的截面图。
首先，根据本发明的实施方式的返工工艺被应用于的阵列基板包括：在玻璃基板910上的栅绝缘层930；第一无机钝化层(PAS1)960，其是下钝化层；公共电极层(VcomITO)970；第二钝化层(PAS2)980，其是上钝化层；以及跳接像素电极图案(PXLITO)990。
特别地，第二接触孔994通过部分地打开上钝化层而形成在跳接钝化孔区域200中，以允许公共电极层(VcomITO)970和跳接像素电极图案(PXLITO)990在钝化孔区域中与彼此接触。
制造如上面所描述的阵列基板的工艺不使用用于图案化下钝化层的下钝化层掩模，这将被在下文中更详细地描述。
栅金属层被沉积在玻璃基板910上并且然后通过使用作为第一掩模的栅掩模被图案化以形成栅金属图案。在这种情形中，可以在非有效区域中形成公共电压金属线(图10的(A)中的920)并且可以不在跳接钝化孔区域200中形成栅金属图案。
接下来，栅绝缘层930可以被沉积在包括公共电压金属线的玻璃基板的整个表面上，其中，栅绝缘层930可以由厚度为数千的氮化硅SiNx或二氧化硅SiO2形成。
其后，半导体层被沉积并且然后通过使用作为第二掩模的半导体层掩模被图案化以形成半导体层图案。半导体层是用于在源电极与漏电极之间形成沟道的层，并且可以由非晶硅(a-Si)层和N+掺杂层或者由钼钛(MoTi)层和N+掺杂层构造。
接下来，源/漏金属层被沉积并且然后通过使用作为第三掩模的源掩模或数据掩模被图案化以形成源/漏金属图案。在这个工艺中，可以在非有效区域中形成公共电压金属线920(见图10)。
栅金属层和源/漏金属层可以由选自具有低电阻属性的金属材料的一个或多个材料形成，所述金属材料诸如铜Cu、铜合金、铝Al、铝合金AlNd、钼Mo以及钼合金MoTi，但不限于此。
同时，在半导体层图案化和源/漏金属图案的图案化中，可以使用单个半色调掩模或衍射掩模代替单独的掩模。也就是说，在半导体层和源/漏金属层两者都被沉积之后，它们可以通过使用半色调掩模经受包括透射、半反射以及反射的三级曝光，并且然后按照两个级被图案化。
连续地，作为下钝化层的第一无机钝化层(PAS1)960被形成在基板的整个表面上。这时，仅第一无机钝化层的图案化未被执行。因此，不使用仅用于下钝化层的掩模。
同时，下钝化层可以具有包括有机钝化层(PAC)(诸如光亚克力层)以及第一无机钝化层960的多层结构。
第一无机钝化层(PAS1)可以由厚度为数千的诸如氮化物SiNx的无机绝缘材料形成，有机钝化层可以由诸如具有光敏硬化属性的苯并环丁烯(BCB)或光亚克力(PAC)的有机绝缘材料形成并且可以具有约1至2μm的厚度，但不限于此。
接下来，公共电极层通过透明导电材料被沉积，并且然后通过将公共电极掩模用作第四掩模被图案化以形成公共电极层970。
接下来，作为上钝化层的第二无机钝化层(PAS2)980被沉积在公共电极层(VcomITO)970上，并且然后使用与第五掩模相对应的PAS2掩模被图案化。
在如上面所描述的上钝化层图案化工艺中，跳接钝化孔区域的上钝化层的各部分被去除以形成第二接触孔994，在上钝化层下的公共电极层通过该第二接触孔994而被暴露。
此外，如图10的(A)中所示，通过去除在非有效区域中的公共电压金属线920上的上钝化层和下钝化层两者，形成了用于暴露公共电压金属线920的第一接触孔992。
接下来，像素电极层被沉积在公共电压金属线920的顶部并且然后通过使用作为第六掩模的像素电极掩模被图案化以形成像素电极图案。在这个工艺中，形成了用于通过第一接触孔992和第二接触孔994电互连公共电压金属线920或950与公共电极层970的跳接像素电极图案990’。
在这里，公共电极图案970和跳接像素电极图案990具有相对大的功函数值并且可以由透明导电材料形成，所述透明导电材料诸如氧化铟锡(ITO)或氧化铟锌(IZO)，但不限于此。
当在像上面所描述的那样制造的阵列基板的顶部像素电极层中存在缺陷时，用于再次形成像素电极的返工工艺被执行。
在根据本发明的实施方式的返工工艺中，如图9的(A)中所示，在基板的整个表面上涂敷光致抗蚀剂1100。
包括用于遮蔽跳接钝化孔区域200的返工图案1010的返工掩模1000被布置在基板上，所述基板然后被暴露在光下。
接下来，显影被执行，使得仅在跳接钝化孔区域200上的残余光致抗蚀剂1100’保留。然后，使用残余光致抗蚀剂1100’作为钝化层来执行湿法蚀刻。
然后，仅在跳接钝化孔区域200中的跳接像素电极图案保留，而跳接像素电极图案中的所有其它部分被去除。如在这里所使用的，剩余像素电极图案被称为残余像素电极图案990’。此外，在该工艺中，不同于图6的(A)至(C)中所示出的工艺，公共电极层970根本未被损坏。
也就是说，在不使用返工掩模的返工工艺中，可以形成其中公共电极层670在跳接钝化孔区域200中的一部分像图6的(A)至(C)中所示出的那样一起失去的公共电极损耗部672。然而，根据本发明的实施方式的返工掩模的使用根本不允许公共电极层的损坏，如图9的(A)至(C)中所示。
接下来，残余光致抗蚀剂1100’被去除，用于返工的像素电极层被再次沉积，并且与初始像素电极层图案化工艺相同的图案化工艺被执行。
然后，如图9的(C)中所示，彼此接触的残余像素电极图案990’和返工像素电极图案1200被形成在跳接钝化孔区域200中的公共电极层上。
图10的(A)和(B)是根据本发明的实施方式的经返工的阵列基板的截面图。
当已经根据参照图7的(A)至图9的(C)在上面所描述的实施方式返工了阵列基板时，在如图10的(A)和(B)中所示出的跳接钝化孔区域200中，残余像素电极图案990’和返工像素电极图案1200彼此接触地形成在公共电极层970上并且返工像素电极图案1200被连接到非有效区域的公共电压金属线920或950。结果，能够维持公共电极层970与公共电压金属线920或950之间的电连接。
换句话说，在根据本发明的实施方式的返工工艺之后，在最高层处的返工像素电极图案1200电互连通过依靠部分地打开下钝化层和上钝化层所形成的第一接触孔992而暴露的公共电压金属线920或950和通过依靠部分地打开在跳接钝化层钝化孔区域200中的上钝化层所形成的第二接触孔994而暴露的残余像素电极图案990’和公共电极层970。
在这种场合，可以在与如图10的(A)中所示出的栅金属层或如图10的(B)中所示出的源/漏金属层相同的层形成公共电压金属线。
本发明的实施方式能够被不仅应用到用于液晶显示器(LCD)装置的阵列基板，而且还能够被应用到用于显示装置的所有类型的基板，其中，用于互连公共电极层和公共电压金属线的跳接钝化孔(PAS孔)被形成在其中。例如，实施方式能够被应用到用于有机液晶显示装置、等离子体显示面板(PDP)等的阵列基板。
如上面所描述的，根据本发明的实施方式，可以在其中像素电极被形成为最高层的用于显示装置的阵列基板中在其返工工艺中防止在像素电极层中发生缺陷。
具体地，本发明能够通过在用于电互连透明公共电极层(VcomITO)和形成在显示面板的非有效区域处的公共电压金属线的跳接钝化孔区域中，在返工工艺中使用返工掩模来防止跳接像素电极图案和透明公共电极层的去除，以便在返工工艺之后维持在跳接钝化孔区域中的跳接像素电极图案与公共电极层之间的电连接。
结果，本发明能够防止由于像素电极返工工艺而导致的操作故障或闪烁故障，从而根据返工工艺来提高基板制造生产量。
为了确定根据本发明的实施方式的阵列基板在被返工之后的故障，已经进行了实际的测试。如从示出测试的结果的以下表所指出的，在如图6的(A)至(C)所示出的不使用返工掩模的返工工艺中，在约1800个样本之中的50至60个样本示出了操作故障或垫故障的发生。然而，在如图7的(A)中及其后所示出的根据本发明的实施方式的使用返工掩模的返工工艺中，在1557个样本之中的仅一个样本示出了故障的发生，这暗示根据返工的故障率的显著降低。
表1
尽管已经出于说明性目的描述了本发明的示例性实施方式，但是本领域的技术人员将了解的是，在不脱离如随附权利要求中所公开的本发明的范围和精神的情况下，各种修改、添加以及替换是可能的。因此，为了简洁和清楚，已经对本公开内容的示例性实施方式进行了描述。将基于随附权利要求以这样一种方式解释本发明的范围，即，包括在等同于权利要求的范围内的所有技术构思都属于本发明。
相关申请的交叉引用
本申请要求在2014年4月29日提交的韩国专利申请No.10-2014-0051477的优先权，该韩国专利申请从而通过引用并入以用于所有目的，好像被在本文中完全地阐述。

Claims (19)

1.一种方法，该方法包括以下步骤：
形成显示装置，该显示装置包括：
在所述显示装置中的公共电压金属线，该公共电压金属线在所述显示装置的下钝化层和上钝化层两者中的第一孔区域之下；
公共电极层，该公共电极层在所述显示装置中被形成在所述下钝化层上方并且在所述上钝化层中的第二孔区域之下；以及
跳接像素电极图案，该跳接像素电极图案通过所述第二孔区域连接到所述公共电极层并且通过所述第一孔区域连接到所述公共电压金属线；
去除所述跳接像素电极图案的一部分，保留在所述上钝化层中的所述第二孔区域中的残余像素电极图案；以及
形成将所述公共电压金属线连接到所述残余像素电极图案的返工像素电极层。
2.根据权利要求1所述的方法，其中，去除所述跳接像素电极图案的一部分的步骤包括以下步骤：
形成覆盖所述跳接像素电极图案的光致抗蚀剂层；
将返工掩模定位在所述显示装置上，所述返工掩模包括与所述残余像素电极图案相对应的返工像素电极图案；以及
对所述光致抗蚀剂层进行显影；
去除除了所述光致抗蚀剂层的与所述返工像素电极图案相对应的部分之外的所述光致抗蚀剂层。
3.根据权利要求2所述的方法，其中，去除所述光致抗蚀剂层的步骤包括以下步骤：
使除了所述光致抗蚀剂层的与所述返工像素电极图案相对应的所述部分之外的所述光致抗蚀剂层暴露于紫外光；以及
蚀刻除了所述光致抗蚀剂层的与所述返工像素电极图案相对应的所述部分之外的所述光致抗蚀剂层。
4.根据权利要求3所述的方法，所述方法进一步包括：去除保留在所述返工像素电极图案上的残余光致抗蚀剂层。
5.根据权利要求4所述的方法，其中，通过湿法蚀刻去除所述残余光致抗蚀剂层。
6.根据权利要求1所述的方法，其中，去除所述跳接像素电极图案的一部分的步骤包括：
使用返工掩模，该返工掩模防止在所述第二孔的区域中的所述跳接像素电极图案和所述公共电极层在所述跳接像素电极图案的表面被蚀刻时被蚀刻。
7.根据权利要求6所述的方法，其中，所述返工掩模包括阻挡光透射到所述第二孔的区域的光阻挡图案。
8.根据权利要求1所述的方法，其中，在与栅金属层相同的层中形成所述公共电压金属线，并且通过打开所述下钝化层、所述上钝化层以及栅绝缘层而形成所述第一孔；并且
其中，在与所述显示装置的薄膜晶体管的源/漏金属层相同的层中形成所述公共电压金属线。
9.根据权利要求1所述的方法，其中，待返工的所述显示装置通过没有用于所述下钝化层的图案化的下钝化层PAS1掩模的工艺来制造。
10.根据权利要求1所述的方法，其中，所述下钝化层具有包括第一无机钝化层PAS1和有机钝化层PAC的多层结构。
11.一种用于显示装置的阵列基板，所述阵列基板包括：
顺序地形成在所述显示装置的薄膜晶体管区域中的下钝化层、公共电极层、上钝化层以及跳接像素电极图案；
用于电互连所述显示装置的所述公共电极层和公共电压金属线的跳接钝化孔；以及
在所述跳接钝化孔的区域中顺序地形成在所述下钝化层上的公共电极层、残余像素电极图案以及返工像素电极图案。
12.根据权利要求11所述的阵列基板，其中，所述残余像素电极图案通过返工掩模来形成，所述返工掩模防止在所述跳接钝化孔的区域中的电极层在返工期间被蚀刻。
13.根据权利要求11所述的阵列基板，其中，所述返工像素电极图案被形成为电互连通过第一接触孔而暴露的所述公共电压金属线与通过第二接触孔而暴露的所述残余像素电极图案和所述公共电极层，其中，所述第一接触孔通过部分地打开所述上钝化层和所述下钝化层而形成，所述第二接触孔通过部分地打开在所述跳接钝化孔的区域中的所述上钝化层而形成。
14.根据权利要求13所述的阵列基板，其中，在与所述栅金属层相同的层中形成所述公共电压金属线，并且通过打开所述下钝化层、所述上钝化层以及所述栅绝缘层而形成所述第一接触孔；并且
其中，在与所述源/漏金属层相同的层中形成所述公共电压金属线。
15.根据权利要求11所述的阵列基板，其中，待返工的所述阵列基板通过没有用于所述下钝化层的图案化的掩模的工艺来制造。
16.一种显示装置，该显示装置包括：
公共电压金属线，该公共电压金属线在所述显示装置中被形成在下钝化层和上钝化层两者中的第一孔区域之下；
公共电极层VCOMITO，该公共电极层VCOMITO在所述显示装置中被形成在所述下钝化层上并且在所述上钝化层中的第二孔区域之下；
连接到所述公共电极层的残余像素电极图案，所述残余像素电极图案被形成在所述第二孔区域中；以及
跳接像素电极图案，该跳接像素电极图案连接到所述残余像素电极图案并且通过所述第一孔区域连接到所述公共电压金属线。
17.根据权利要求16所述的显示装置，其中，所述跳接像素电极图案在所述显示装置的多个部分之上延伸以连接所述公共电压金属线和所述残余像素电极图案。
18.根据权利要求16所述的显示装置，其中，所述公共电压金属线在所述显示装置中被形成在与栅金属层相同的层中；并且
其中，所述公共电压金属线在所述显示装置中被形成在与薄膜晶体管的源/漏金属层相同的层中。
19.根据权利要求16所述的显示装置，所述显示装置进一步包括：
栅绝缘层，该栅绝缘层被形成在所述公共电压金属线上并且连接到所述公共电压金属线；以及
基板，该基板被形成在所述栅绝缘层之下。
CN201410437838.7A 2014-04-29 2014-08-29 显示装置的阵列基板的返工方法和通过其形成的阵列基板 Active CN105047606B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140051477A KR101577659B1 (ko) 2014-04-29 2014-04-29 표시장치용 어레이 기판의 리워크 방법 및 어레이 기판
KR10-2014-0051477 2014-04-29

Publications (2)

Publication Number Publication Date
CN105047606A true CN105047606A (zh) 2015-11-11
CN105047606B CN105047606B (zh) 2018-01-02

Family

ID=54335504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410437838.7A Active CN105047606B (zh) 2014-04-29 2014-08-29 显示装置的阵列基板的返工方法和通过其形成的阵列基板

Country Status (3)

Country Link
US (2) US9385146B2 (zh)
KR (1) KR101577659B1 (zh)
CN (1) CN105047606B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106054472A (zh) * 2016-08-22 2016-10-26 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN107561719A (zh) * 2016-06-30 2018-01-09 乐金显示有限公司 自动立体三维显示器
CN109585343A (zh) * 2018-11-30 2019-04-05 京东方科技集团股份有限公司 一种显示面板中封装膜层的剥离方法
CN110471223A (zh) * 2019-08-15 2019-11-19 厦门天马微电子有限公司 显示面板和显示装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085399A (ja) * 2014-10-28 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置
CN104571765B (zh) * 2015-01-09 2017-08-29 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
KR102477299B1 (ko) 2015-06-12 2022-12-14 삼성디스플레이 주식회사 디스플레이 장치
CN105607357B (zh) * 2016-01-06 2018-12-18 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN106206673B (zh) * 2016-09-09 2019-03-12 深圳市华星光电技术有限公司 Amoled显示装置
CN109491163A (zh) * 2018-12-12 2019-03-19 惠科股份有限公司 阵列基板修复工艺、阵列基板以及显示面板
TWI733462B (zh) * 2019-12-04 2021-07-11 友達光電股份有限公司 畫素陣列基板
CN112909018B (zh) * 2019-12-04 2023-11-14 友达光电股份有限公司 元件阵列基板及其制作方法
CN112992937B (zh) * 2021-02-22 2022-07-15 京东方科技集团股份有限公司 显示基板、显示装置、显示基板以及显示装置制备方法
CN113433741B (zh) * 2021-06-07 2022-08-05 武汉华星光电技术有限公司 阵列基板、阵列基板的制造方法以及显示装置
CN114924437B (zh) * 2022-05-20 2024-01-12 北京京东方技术开发有限公司 阵列基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041520A1 (en) * 2002-08-27 2004-03-04 Ritdisplay Corporation Panel for organic electroluminescent device
CN1991544A (zh) * 2005-12-30 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN102411239A (zh) * 2010-09-20 2012-04-11 乐金显示有限公司 液晶显示装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601372B1 (ko) * 2004-05-03 2006-07-13 삼성에스디아이 주식회사 유기 전계 발광 표시 소자의 제조방법
JP4491375B2 (ja) * 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
KR100862315B1 (ko) * 2007-03-23 2008-10-13 주식회사 하이닉스반도체 마스크 리워크 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040041520A1 (en) * 2002-08-27 2004-03-04 Ritdisplay Corporation Panel for organic electroluminescent device
CN1991544A (zh) * 2005-12-30 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN102411239A (zh) * 2010-09-20 2012-04-11 乐金显示有限公司 液晶显示装置及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107561719A (zh) * 2016-06-30 2018-01-09 乐金显示有限公司 自动立体三维显示器
CN107561719B (zh) * 2016-06-30 2020-02-28 乐金显示有限公司 自动立体三维显示器
CN106054472A (zh) * 2016-08-22 2016-10-26 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN106054472B (zh) * 2016-08-22 2019-09-10 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、液晶面板
CN109585343A (zh) * 2018-11-30 2019-04-05 京东方科技集团股份有限公司 一种显示面板中封装膜层的剥离方法
CN109585343B (zh) * 2018-11-30 2021-04-30 京东方科技集团股份有限公司 一种显示面板中封装膜层的剥离方法
CN110471223A (zh) * 2019-08-15 2019-11-19 厦门天马微电子有限公司 显示面板和显示装置
CN110471223B (zh) * 2019-08-15 2022-03-11 厦门天马微电子有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20160327844A1 (en) 2016-11-10
CN105047606B (zh) 2018-01-02
US9983451B2 (en) 2018-05-29
KR101577659B1 (ko) 2015-12-16
US20150311237A1 (en) 2015-10-29
KR20150125072A (ko) 2015-11-09
US9385146B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
CN105047606B (zh) 显示装置的阵列基板的返工方法和通过其形成的阵列基板
US10504800B2 (en) Array substrate for display device and manufacturing method thereof
CN100428037C (zh) 液晶显示器件及其制造方法
US7952671B2 (en) Liquid crystal display device having etching stopper electrode and method of manufacturing the liquid crystal display device
JP5392670B2 (ja) 液晶表示装置及びその製造方法
KR102473101B1 (ko) 표시 장치
WO2014034512A1 (ja) 薄膜トランジスタ基板及び表示装置
CN101644866B (zh) 薄膜晶体管阵列基板
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
JP4727201B2 (ja) 水平電界型の液晶表示パネル
JPWO2010137206A1 (ja) アクティブマトリクス基板及びそれを備えた表示装置
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR20180003661A (ko) 액정 표시 장치
KR20080043969A (ko) Ｔｆｔ 어레이 기판 및 그 제조방법
KR101946901B1 (ko) 액정 표시장치와 이의 제조방법
KR20170081070A (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR102482815B1 (ko) 액정 표시장치
KR20070072113A (ko) 액정표시소자 및 그 제조방법
KR20070049402A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR20210086261A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant