KR101095253B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101095253B1
KR101095253B1 KR1020090124053A KR20090124053A KR101095253B1 KR 101095253 B1 KR101095253 B1 KR 101095253B1 KR 1020090124053 A KR1020090124053 A KR 1020090124053A KR 20090124053 A KR20090124053 A KR 20090124053A KR 101095253 B1 KR101095253 B1 KR 101095253B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
substrate
protrusion
build
Prior art date
Application number
KR1020090124053A
Other languages
English (en)
Other versions
KR20110067449A (ko
Inventor
조석현
안진용
전동주
김병문
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090124053A priority Critical patent/KR101095253B1/ko
Publication of KR20110067449A publication Critical patent/KR20110067449A/ko
Application granted granted Critical
Publication of KR101095253B1 publication Critical patent/KR101095253B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판, 및 상기 제1 돌출부가 수납되는 수납홈부를 포함하며, 상기 제1 돌출부가 상기 수납홈부에 삽입되어 상기 제1 기판이 일체화되게 접속결합되는 제2 기판;을 포함하는 것을 특징으로 하며, 리드타임을 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.
돌출부, 수납홈부, 접속결합, 리드타임, 기판

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and a fabricating method of the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판이 요구되고 있다.
특히, 통상의 빌드업(build-up) 배선 기판은 빌드업층을 코어기판상에 형성하고, 이 코어기판이 형성되어 있는 상태로 제품으로 사용되기 때문에, 배선 기판 전체의 두께가 커져 버린다는 문제가 있었다. 배선기판의 두께가 큰 경우, 배선의 길이가 길어져 신호처리시간이 많이 소요되고, 결국 고밀도 배선화의 요구에 역행하게 되는 문제가 있었다.
이러한 문제점을 해결하기 위하여, 코어기판을 갖지 않는 코어리스 기판이 제안되고 있으며, 도 1 내지 도 5에는 종래기술에 따른 코어리스 기판의 제조방법을 공정순서대로 도시한 공정단면도가 도시되어 있다. 이하, 이를 참조하여 종래기술에 따른 코어리스 기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 1에 도시된 바와 같이, 제조공정 중 코어리스 기판을 지지하기 위한 메탈 캐리어(10)를 준비한다.
다음, 도 2에 도시된 바와 같이, 메탈 캐리어(12)의 일면에 메탈 베리어(metal barrier)(14)를 형성하고, 그 위로 회로패턴(16)을 형성한다.
다음, 도 3에 도시된 바와 같이, 회로패턴(16) 상에 절연층(20)을 적층하고, 비아(22)를 포함하는 회로층(24)을 형성하여 빌드업층(18)을 제조한다. 이때, 빌드업층(18)은 각층별로 빌드업 공법을 진행함으로써 형성된다.
다음, 도 4에 도시된 바와 같이, 메탈 캐리어(12) 및 메탈 베리어(14)를 제거한다.
마지막으로, 도 5에 도시한 바와 같이, 빌드업층(18)의 상/하 최외층에 솔더 레지스트층(26a, 26b)을 적층하여 코어리스 기판(10)을 제조한다.
그러나, 종래기술에 따른 제조방법에 의해 코어리스 기판(10)을 제조하는 경우, 원하는 층수만큼 빌드업 공법이 진행되어야 하기 때문에 리드타임(lead time)이 길어지는 문제점이 있었다. 예를 들어, 도면에 도시된 바와 같이, 6층 구조의 코어리스 기판(10)을 제조하는 경우, 6번의 빌드업 공법이 순차적으로 진행되어야 하기 때문에, 제조수율이 현저히 떨어지는 문제를 초래하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 리드타임을 감소시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판은, 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판; 및 상기 제1 돌출부가 수납되는 수납홈부를 포함하며, 상기 제1 돌출부가 상기 수납홈부에 삽입되어 상기 제1 기판이 일체화되게 접속결합되는 제2 기판;을 포함하는 것을 특징으로 한다.
여기서, 상기 수납홈부는 상기 제1 돌출부에 대응하는 형상을 갖는 것을 특징으로 한다.
또한, 상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 비아는 3개 이상의 원추형 비아가 인접하게 형성된 구조를 가짐으로써, 내부에 상기 수납홈부를 형성하는 것을 특징으로 한다.
또한, 상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 돌출부는 내부에 상기 수납홈부를 구비하는 분화구 형상을 갖는 것을 특징으로 한다.
또한, 상기 제1 기판은, 제1 절연층; 상기 제1 절연층의 일면에 형성되되, 상기 제1 절연층의 타면을 관통하도록 형성되어, 외부로 노출된 제1 돌출부를 구비 하는 제1 비아를 포함하는 제1 회로층; 상기 제1 절연층의 일면에 형성된 제1 빌드업층; 및 상기 제1 빌드업층에 형성된 제1 솔더 레지스트층;을 포함하는 것을 특징으로 한다.
또한, 상기 제1 기판은, 하나 이상의 제1 빌드업 절연층; 상기 제1 빌드업 절연층의 일면에 매립된 상태로 형성된 제1 회로층; 상기 제1 회로층과 연결되되, 상기 제1 빌드업 절연층의 일면 외부로 노출되게 형성된 제1 비아; 상기 제1 빌드업 절연층의 타면에 형성된 제1 빌드업 회로층; 및 상기 제1 빌드업 회로층이 형성된 상기 제1 빌드업 절연층에 형성된 제1 솔더 레지스트층;을 포함하는 것을 특징으로 한다.
또한, 상기 제1 기판은, 일면에 제1 회로층이 형성된 제1 절연층; 상기 제1 절연층의 일면에 적층된 제1 빌드업 절연층에 상기 제1 절연층의 타면 외부까지 노출되게 형성된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 빌드업 회로층이 형성된 제1 빌드업층; 및 상기 제1 빌드업층에 형성된 제1 솔더 레지스트층;을 포함하는 것을 특징으로 한다.
또한, 상기 제2 기판은, 제2 절연층; 상기 제2 절연층의 일면에 형성되되, 상기 제2 절연층의 타면을 관통하도록 형성되어 외부로 노출되되, 내부에 수납홈부가 형성된 제2 돌출부를 구비하는 제2 비아를 포함하는 제2 회로층; 상기 제2 절연층의 일면에 형성된 제2 빌드업층; 및 상기 제2 빌드업층에 형성된 제2 솔더 레지스트층;을 포함하는 것을 특징으로 한다.
또한, 상기 제2 기판은, 하나 이상의 제2 빌드업 절연층; 상기 제2 빌드업 절연층의 일면에 매립된 상태로 형성된 제2 회로층; 상기 제2 회로층과 연결되고, 상기 제2 빌드업 절연층의 일면 외부로 노출되게 형성되되, 내부에 수납홈부가 형성된 제2 비아; 상기 제2 빌드업 절연층의 타면에 형성된 제2 빌드업 회로층; 및 상기 제2 빌드업 회로층이 형성된 상기 제2 빌드업 절연층에 형성된 제2 솔더 레지스트층;을 포함하는 것을 특징으로 한다.
또한, 상기 제2 기판은, 제2 절연층; 상기 제2 절연층의 일면에 형성되되, 상기 제2 절연층의 타면을 관통하도록 형성되어, 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하는 제2 회로층; 상기 제2 절연층의 일면에 형성되되, 최외층에 구비된 제2 빌드업 절연층에 수납홈부가 형성된 제2 빌드업 비아가 형성된 제2 빌드업층; 및 상기 제2 빌드업층에 형성된 제2 솔더 레지스트층;을 포함하는 것을 특징으로 한다.
또한, 상기 제2 빌드업 비아는 최외층에 구비된 상기 제2 빌드업 절연층에 형성된 비아홀의 내벽에 도금층이 형성된 구조를 가짐으로써, 그 내부에 상기 수납홈부가 형성된 것을 특징으로 한다.
또한, 제1 돌출부와 상기 수납홈부는 초음파를 이용한 금속간 결합 또는 전기전도성 필름에 의해 접속된 것을 특징으로 한다.
또한, 상기 제1 돌출부와 상기 수납홈부는 솔더(solder), 주석(Tin), 금(Au), 은(Ag)에서 선택된 하나 이상의 전도성 금속을 사이에 두고 금속간 결합되어 있는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판을 제조하는 단계; (B) 상기 제1 돌출부가 수납되는 수납홈부를 포함하는 제2 기판을 제조하는 단계; 및 (C) 상기 제1 돌출부와 상기 수납홈부가 마주하도록 상기 제1 기판 및 상기 제2 기판을 배치한 상태에서, 상기 제1 돌출부를 상기 수납홈부에 삽입하여 상기 제1 기판 및 상기 제2 기판을 일체화되게 접속결합하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 제1 캐리어에 제1 절연층을 적층하고, 상기 제1 캐리어의 적어도 일부를 포함하여 상기 제1 절연층에 제1 비아홀을 가공하는 단계; (A2) 상기 제1 비아홀의 내부를 포함하여 상기 제1 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제1 비아를 포함하는 제1 회로층을 형성하는 단계; (A3) 상기 제1 회로층이 형성된 상기 제1 절연층에 제1 빌드업층을 형성하는 단계; 및 (A4) 상기 제1 빌드업층에 제1 솔더 레지스트층을 형성하고, 상기 제1 캐리어를 제거하여, 상기 제1 비아의 적어도 일부가 외부로 노출된 제1 돌출부를 구비하는 제1 기판을 제조하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 (A) 단계는, (A1) 제1 캐리어에 제1 절연층을 적층하고, 상기 제1 절연층에 제1 회로층을 형성하는 단계; (A2) 상기 제1 절연층에 제1 빌드업 절연층을 적층하고, 상기 제1 캐리어의 적어도 일부를 포함하여 상기 제1 절연층과 상기 제1 빌드업 절연층을 관통하는 제1 비아홀을 가공하는 단계; (A3) 제1 비아홀의 내부를 포함하여 상기 제1 빌드업 절연층에 도금층을 형성하고, 상기 도금층을 패 터닝하여 제1 비아를 포함하는 제1 빌드업 회로층을 형성하는 단계; 및 (A4) 상기 제1 빌드업 절연층에 제1 솔더 레지스트층을 형성하고, 상기 제1 캐리어를 제거하여, 상기 제1 비아의 적어도 일부가 외부로 노출된 제1 돌출부를 구비하는 제1 기판을 제조하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 제2 캐리어에 제2 절연층을 적층하고, 상기 제2 캐리어의 적어도 일부를 포함하여 상기 제2 절연층에 제2 비아홀을 가공하는 단계; (B2) 상기 제2 비아홀의 내부를 포함하여 상기 제2 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제2 비아를 포함하는 제2 회로층을 형성하는 단계; (B3) 상기 제 2회로층이 형성된 상기 제2 절연층에 제2 빌드업층을 형성하는 단계; 및 (B4) 상기 제2 빌드업층에 제2 솔더 레지스트층을 형성하고, 상기 제2 캐리어를 제거하여 상기 제2 비아의 적어도 일부가 외부로 노출되고, 내부에 수납홈부를 갖는 제2 돌출부를 구비하는 제2 기판을 제조하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 제2 캐리어에 제2 절연층을 적층하고, 상기 제2 캐리어의 적어도 일부를 포함하여 상기 제2 절연층에 제2 비아홀을 가공하는 단계; (B2) 상기 제2 비아홀의 내부를 포함하여 상기 제2 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제2 비아를 포함하는 제2 회로층을 형성하는 단계; (B3) 상기 제 2회로층이 형성된 상기 제2 절연층에 형성되되, 최외층에 구비된 제2 빌드업 절연층에 수납홈부가 형성된 제2 빌드업 비아를 포함하는 제2 빌드업층을 형성하는 단계; 및 (B4) 상기 제2 빌드업층에 제2 솔더 레지스트층을 형성하고, 상 기 제2 캐리어를 제거하여 상기 제2 비아의 적어도 일부가 외부로 노출된 제2 기판을 제조하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 비아는 3개 이상의 원추형 비아가 인접하게 형성된 구조를 가짐으로써, 내부에 상기 수납홈부를 형성하는 것을 특징으로 한다.
또한, 상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 돌출부는 내부에 상기 수납홈부를 구비하는 분화구 형상을 갖는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 돌출부를 갖는 제1 기판을 수납홈부를 갖는 제2 기판에 삽입결합함하여 다층 구조의 인쇄회로기판을 제조하기 때문에, 종래와 같이 순차적 일괄 빌드업 공정을 적용하던 경우에 비해 빌드업 공정 시간을 줄임으로써 리드타임을 축소시킬 수 있게 된다.
또한, 본 발명에 따르면, 돌출부와 수납홈부의 결합부위에 금속간 결합 또는 전기 전도성 필름을 이용하여 부착함으로써, 접속 신뢰성을 확보할 수 있게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 6a 및 도 6b는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100a, 100a')에 대해 설명하기로 한다. 도면에는 예시로서 6층 구조를 갖는 인쇄회로기판(100a, 100a')을 도시하였으나, 본 발명이 이에 한정되는 것은 아니다.
도 6a에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100a)은 외부로 제1 돌출부(118a')가 노출되는 제1 비아(118a)를 구비하는 제1 기판(110a)과 제1 돌출부(118a')가 수납되는 수납홈부(158a'')를 구비하며, 제1 돌출부(118a')가 수 납홈부(158a'')에 삽입 접속되어 제1 기판(110a)이 일체화되게 결합되는 제2 기판(150a)을 포함하여 구성된다.
여기서, 제1 기판(110a)은 제1 절연층(114)의 타면을 관통하도록 형성되어 외부로 노출된 제1 돌출부(118a')를 구비하는 제1 비아(118a)를 포함하는 제1 회로층(120)이 제1 절연층(114)의 타면에 형성되고, 제1 절연층(114)의 일면에 제1 빌드업층(122)과 제1 솔더 레지스트층(130)이 형성된 구조를 갖는다. 이때, 제1 빌드업층(122)은 제1 빌드업 절연층(124)에 제1 빌드업 비아(126)를 포함하는 제1 빌드업 회로층(128)이 형성된 구조를 갖는다.
또한, 제2 기판(150a)은 제2 절연층(154)의 타면을 관통하도록 형성되어, 외부로 노출되되 내부에 수납홈부(158a'')가 형성된 제2 돌출부(158a')를 구비하는 제2 비아를 포함하는 제2 회로층(160)이 제2 절연층(154)의 일면에 형성되고, 제2 절연층(154)의 일면에 제2 빌드업층(162)과 제2 솔더 레지스트층(170)이 적층된 구조를 갖는다. 여기서, 수납홈부(158a'')는 제1 돌출부(118a')에 대응하는 형상을 갖는 것이 바람직하다. 또한, 제2 비아(158a)는 3개 이상의 원추형 비아가 인접하게 형성된 구조를 가짐으로써, 내부에 수납홈부(158a'')가 형성되는 구조를 갖거나(도 13의 (b) 참조), 제2 돌출부(158a')가 분화구 형상을 가짐으로써 내부에 수납홈부(158a'')가 형성되는 구조를 가질 수 있다(도 13의 (c) 참조). 또한, 제2 빌드업층(162)은 제2 빌드업 절연층(164)에 제2 빌드업 비아(166)를 포함하는 제2 빌드업 회로층(168)이 형성된 구조를 갖는다.
이때, 제1 기판(110a)과 제2 기판(150a)은 제1 돌출부(118a')와 수납홈 부(158a'')를 초음파를 이용한 금속간 결합, 솔더(solder), 주석(Tin), 금(Au), 은(Ag) 등의 전도성 금속을 사이에 두고 이를 이용한 금속간 결합, 또는 ACF와 같은 전기전도성 필름을 이용하여 접속함으로써 일체로 연결될 수 있다.
한편, 도 6b에 도시한 바와 같이, 인쇄회로기판(100a')는 재료비 절감을 위해, 도 6a에 도시된 인쇄회로기판(100a)에서 제1 절연층(114) 및 제2 절연층(154)이 없는 구조를 가질 수 있다.
도 7a 및 도 7b는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100b, 100b')에 대해 설명하기로 한다.
도 7a에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100b)은 제1 실시예에 따른 인쇄회로기판(100a)에서 제1 기판(110b)이 2층 이상을 관통하는 제1 비아(118b) 구조를 가지고, 제1 비아(118b)가 제2 기판(150a)의 수납홈부(158a'')에 삽입되는 구조를 갖는 것을 특징으로 한다. 즉, 제1 기판(110b)의 구조를 제외하고는 이전 실시예와 동일하므로, 중복되는 설명은 생략하기로 한다.
구체적으로, 제1 기판(110b)은 일면에 제1 회로층(120)이 형성된 제1 절연층(114)에 제1 빌드업 절연층(124)이 적층되고, 제1 절연층(114)의 타면 외부까지 노출되게 형성된 제1 돌출부(118b')를 구비하는 제1 비아(118b)를 포함하는 제1 빌드업 회로층(128)이 제1 빌드업 절연층(124)에 형성된 구조를 갖는다. 즉, 제1 비 아(118b)가 제1 절연층(114) 뿐만 아니라, 제1 빌드업 절연층(124)까지 한번에 관통하는 구조를 가짐으로써, 공정단순화가 가능한 구조를 갖는 점에서 제1 실시예와 구별된다.
한편, 도 7b에 도시한 바와 같이, 인쇄회로기판(100b')는 재료비 절감을 위해, 도 7a에 도시된 인쇄회로기판(100b)에서 제1 절연층(114) 및 제2 절연층(154)이 없는 구조를 가질 수 있다.
도 8a 및 도 8b는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100c, 100c')에 대해 설명하기로 한다.
도 8a에 도시한 바와 같이, 본 실시예에 따른 인쇄회로기판(100c)은 제2 기판(150a)의 수납홈부(169)가 제2 빌드업층(162)의 제2 빌드업 비아(166)에 의해 형성된 것을 특징으로 한다.
구체적으로, 제2 기판(150b)은 제2 절연층(1547)의 타면을 관통하도록 형성되어, 외부로 노출된 제2 돌출부(158b')를 구비하는 제2 비아(158b)를 포함하는 제2 회로층(160)이 제2 절연층(154)의 일면에 형성되고, 제2 절연층(154)에 최외층에 구비된 제2 빌드업 절연층(164)에 수납홈부(169)가 형성된 제2 빌드업 비아(166)가 형성된 제2 빌드업층(162)과 제2 솔더 레지스트층(170)이 형성된 구조를 갖는다. 즉, 제2 빌드업 비아(166)가 제2 빌드업 절연층(164)에 형성된 비아홀의 내벽에 도 금층이 형성된 구조를 가짐으로써, 그 내부에 수납홈부(169)가 형성된 구조를 갖는 것을 특징으로 한다.
한편, 도 8b에 도시한 바와 같이, 인쇄회로기판(100c')는 재료비 절감을 위해, 도 8a에 도시된 인쇄회로기판(100c)에서 제1 절연층(114) 및 제2 솔더 레지스트층(170)이 없는 구조를 가질 수 있다.
도 9 내지 도 17은 도 6a에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100a)의 제조방법에 대해 설명하기로 한다.
먼저, 도 9에 도시한 바와 같이, 제1 캐리어(112)에 제1 절연층(114)을 적층하고, 제1 캐리어(112)의 적어도 일부분을 포함하여 제1 절연층(114)에 제1 비아홀(116a)을 가공한다. 이때, 제1 캐리어(112)는 제조과정에서 지지기능을 수행하기 위한 것으로, 소정강도를 가지는 어떠한 재질도 사용가능하나, 제1 비아홀(116a)의 형성이 용이한 재질로 형성되는 것이 바람직하다. 또한, 제1 비아홀(116a)은 도면에는 원추형 형상을 갖는 것으로 도시되어 있으나, 이에 한정되는 것은 아니며 원통 형상 등과 같이 다양한 형상으로 형성가능하다.
다음, 도 10에 도시한 바와 같이, 제1 비아홀(116a)의 내부를 포함하여 제1 절연층(114)에 도금공정에 의해 도금층을 형성한 후, 도금층을 패터닝하여 제1 비아(118a)를 포함하는 제1 회로층(120)을 형성한다.
다음, 도 11에 도시한 바와 같이, 제1 회로층(120)이 형성된 제1 절연층(114)에 빌드업 공정을 수행하여 제1 빌드업층(122)을 형성한다. 이때, 제1 빌드업층(122)의 층수는 원하는 만큼 형성가능하며, 도면에는 예시적으로 2층 구조를 갖는 것으로 도시하였다. 이때, 제1 빌드업층(122)은 제1 빌드업 절연층(124)을 적층한 후, 제1 빌드업 비아(126)를 포함하는 제1 빌드업 회로층(128)을 형성함으로써 제조된다.
다음, 도 12에 도시한 바와 같이, 제1 빌드업층(122)에 제1 솔더 레지스트층(130)을 형성하고, 최외층에 형성된 제1 빌드업 회로층(128) 중에서 패드부를 노출시키는 제1 오픈부(132)를 가공한 후, 제1 캐리어(112)를 제거하여 제1 기판(110a)을 제조한다. 이때, 제1 캐리어(112)를 제거하는 경우, 제1 비아(118a)의 적어도 일부는 제1 절연층(114)의 외부로 돌출된 제1 돌출부(118a')를 구비하게 된다.
다음, 도 13에 도시한 바와 같이, 제2 캐리어(152)에 제2 절연층(154)을 적층하고, 제2 캐리어(152)의 적어도 일부분을 포함하여 제2 절연층(154)에 제2 비아홀(156a)을 가공한다. 이때, 제2 비아홀(156a)은 제2 캐리어(152)가 제거될 때, 제 1 기판(110a)의 제1 비아(118a)가 수납되는 수납홈부(158a'')를 형성하는 어떠한 형상도 채용가능하다 할 것이다. 예를 들어, 제2 비아홀(156a)은 3개 이상의 원추형 비아홀(156a-1, 156a-2, 156a-3)이 인접하게 형성되는 구조를 가짐으로써, 제2 캐리어(152) 제거시 3개 이상의 원추형 비아홀(156a-1, 156a-2, 156a-3) 사이의 공간이 수납홈부를 형성하는 구조를 가질 수 있다(도 14의 (b) 참조). 또한, 제2 비아홀(156a)은 중앙부를 제외하고 움푹패인 분화구 형상을 가짐으로써, 제2 캐리어(152) 제거시 중앙부가 수납홈부를 형성하는 구조를 가질 수 있다(도 14의 (c) 참조).
다음, 도 14에 도시한 바와 같이, 제2 비아홀(156a)의 내부를 포함하여 제2 절연층(154)에 도금공정에 의해 도금층을 형성한 후, 도금층을 패터닝하여 제2 비아(158a)를 포함하는 제2 회로층(160)을 형성한다.
다음, 도 15에 도시한 바와 같이, 제2 회로층(160)이 형성된 제2 절연층(154)에 빌드업 공정을 수행하여 제2 빌드업층(162)을 형성한다. 이때, 제2 빌드업층(162)의 층수는 원하는 만큼 형성가능하며, 도면에는 예시적으로 2층 구조를 갖는 것으로 도시하였다. 이때, 제2 빌드업층(162)은 제2 빌드업 절연층(164)을 적층한 후, 제2 빌드업 비아(166)를 포함하는 제2 빌드업 회로층(168)을 형성함으로써 제조된다.
다음, 도 16에 도시한 바와 같이, 제2 빌드업층(162)에 제2 솔더 레지스트층(170)을 형성하고, 최외층에 형성된 제2 빌드업 회로층(168) 중에서 패드부를 노출시키는 제2 오픈부(172)를 가공한 후, 제2 캐리어(152)를 제거하여 제2 기판(150a)을 제조한다. 이때, 제2 캐리어(152)를 제거하는 경우, 제2 비아(158a)는 제2 비아(158a)의 측면 일부는 제2 절연층(154)에 의해 커버된 상태에서 나머지 일부는 제2 절연층(154)의 외부로 돌출되어 제2 돌출부(158a)를 구비하게 된다. 여기서, 3개 이상의 원추형 비아홀(156a-1, 156a-2, 156a-3)에 도금공정이 수행되어 형성된 제2 돌출부(158a)는 그 사이에 수납홈부(158a'')를 형성하게 된다.
마지막으로, 도 17에 도시한 바와 같이, 제1 기판(110a)의 제1 비아(118a), 즉 제1 돌출부(118a') 와 제2 기판(150a)의 수납홈부(158a'')가 마주하도록 제1 기판(110a)과 제2 기판(150a)을 배치한 후, 제1 돌출부(118a')를 수납홈부(158a'')에 삽입함으로써 제1 기판(110a)과 제2 기판(150a)을 접속하여 일체화한다. 이때, 제1 돌출부(118a')와 수납홈부(158a'')는 초음파를 이용한 금속간 결합, 솔더(solder), 주석(Tin), 금(Au), 은(Ag) 등의 전도성 금속을 사이에 두고 이를 이용한 금속간 결합, 또는 ACF와 같은 전기전도성 필름을 이용하여 접속될 수 있다.
한편, 도 6b에 도시된 인쇄회로기판(100b)는 제1 절연층(114)과 제2 절연층(154)이 없는 상태에서 도 10 내지 도 18에 개시된 공정이 진행됨으로써 형성가능하다. 이에 대한 상세한 설명은 생략하기로 한다.
도 18 내지 도 24는 도 7a에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100b)의 제조방법에 대해 설명하기로 한다. 본 실시예는 제1 기판(110a)의 제조방법을 제외하고는 이전 실시예와 동일하므로 중복되는 설명은 생략하기로 한다.
먼저, 도 18에 도시한 바와 같이, 제1 캐리어(112)에 제1 절연층(114)을 적층한다.
다음, 도 19에 도시한 바와 같이, 제1 절연층(114)에 제1 회로층(120)을 형성한다.
다음, 도 20에 도시한 바와 같이, 제1 절연층(114)에 제1 빌드업 절연층(124)을 적층한 후, 제1 캐리어(112)의 적어도 일부를 포함하여 제1 절연층(114)과 제1 빌드업 절연층(124)을 관통하는 제1 관통비아홀(116b)을 가공한다.
다음, 도 21에 도시한 바와 같이, 제1 관통비아홀(116b)의 내부를 포함하여 제1 빌드업 절연층(124)에 도금공정에 의해 도금층을 형성한 후, 도금층을 패터닝하여 제1 비아(관통비아)(118b)를 포함하는 제1 빌드업 회로층(128)을 형성하여 제1 빌드업층(122)을 제조한다. 한편, 그 상부로 추가적인 빌드업 공정이 수행될 수 있으며, 도면에는 하나의 제1 빌드업 절연층(124)이 더 적층되고, 제1 빌드업 비아(126)를 포함하는 제1 빌드업 회로층(128)이 형성되는 것으로 도시하였다. 한편, 이와 같이 제1 비아(118b)를 형성하는 경우, 비아홀 가공 공정 및 도금공정을 한번 생략할 수 있으므로 공정효율을 도모할 수 있게 된다.
다음, 도 22에 도시한 바와 같이, 제1 빌드업층(122)에 제1 솔더 레지스트층(130)을 형성하고, 최외층에 형성된 제1 빌드업 회로층(128) 중에서 패드부를 노출시키는 제1 오픈부(132)를 가공한 후, 제1 캐리어(112)를 제거하여 제1 기판(110a)을 제조한다. 이때, 제1 캐리어(112)를 제거하는 경우, 제1 비아(118b)의 적어도 일부는 제1 절연층(114)의 외부로 돌출된 제1 돌출부(118b')를 구비하게 된다.
다음, 도 23에 도시한 바와 같이, 제1 기판(110a)의 제1 비아(118a)와 도 17에 도시된 제2 기판(150a)의 수납홈부(158a'')가 마주하도록 제1 기판(110b)과 제2 기판(150a)을 배치한 후, 제1 비아(118a)의 제1 돌출부(118b')를 수납홈부(158a'')에 삽입함으로써 제1 기판(110b)과 제2 기판(150a)을 접속하여 일체화한다.
한편, 도 7b에 도시된 인쇄회로기판(100b')는 제1 절연층(114)이 없는 상태에서 제1 기판(110a)을 제조하고, 제2 절연층(154)이 없는 상태에서 제2 기판(150a)을 제조한 후, 제1 기판(110b)과 제2 기판(150a)을 접속함으로써 형성가능 하다. 이에 대한 상세한 설명은 생략하기로 한다.
도 24 내지 도 28는 도 8a에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판(100c)의 제조방법에 대해 설명하기로 한다. 본 실시예는 제2 기판(150b)의 제조방법을 제외하고는 제1 실시예와 동일하므로 중복되는 설명은 생략하기로 한다.
먼저, 도 24에 도시한 바와 같이, 제2 캐리어(152)에 제2 절연층(154)을 적층한 후, 제2 캐리어(152)의 적어도 일부를 포함하여 제2 절연층(154)에 제2 비아홀(156b)을 가공한다.
다음, 도 25에 도시한 바와 같이, 제2 비아홀(156b)의 내부를 포함하여 제2 절연층(154)에 도금공정에 의해 도금층을 형성한 후, 도금층을 패터닝하여 제2 비아(158b)를 포함하는 제2 회로층(160)을 형성한다.
다음, 도 26에 도시한 바와 같이, 제2 회로층(160)이 형성된 제2 절연층(154)에 빌드업 공정을 수행하여 제2 빌드업층(162)을 형성한다. 이때, 제2 빌드업층(162)은 제2 빌드업 절연층(164)을 적층한 후, 제2 빌드업 비아(166)를 포함하는 제2 빌드업 회로층(168)을 형성함으로써 제조된다. 여기서, 제2 빌드업층(162)의 최외층에 형성되는 제2 빌드업 비아(166)는 비아홀의 내벽에만 도금공정이 수행 되어 내부에 수납홈부(169)를 구비하도록 형성되는 것이 바람직하다.
다음, 도 27에 도시한 바와 같이, 제2 빌드업층(162)에 제2 솔더 레지스트층(170)을 형성하고, 최외층에 형성된 제2 빌드업 회로층(168) 중에서 패드부와 수납홈부(169)를 구비하는 제2 빌드업 비아(166)를 노출시키는 제2 오픈부(172)를 가공한 후, 제2 캐리어(152)를 제거하여 제2 기판(150b)을 제조한다. 이때, 제2 캐어(152)를 제거하는 경우, 제2 비아(158b)의 적어도 일부는 제2 절연층(154)의 외부로 돌출된 제2 돌출부(158b')를 구비하게 된다.
다음, 도 28에 도시한 바와 같이, 도 12에 도시된 제1 기판(110a)의 제1 비아(118a)와 제2 기판(150b)의 수납홈부(169)가 마주하도록 제1 기판(110a)과 제2 기판(150b)을 배치한 후, 제1 비아(118a)의 제1 돌출부(118a')를 수납홈부(169)에 삽입함으로써 제1 기판(110a)과 제2 기판(150b)을 접속하여 일체화한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1 내지 도 5는 종래기술에 따른 코어리스 기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 6a 및 도 6b는 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 7a 및 도 7b는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 8a 및 도 8b는 본 발명의 바람직한 제3 실시예에 따른 인쇄회로기판의 단면도이다.
도 9 내지 도 17은 도 6a에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 18 내지 도 23은 도 7a에 도시된 인쇄회로기판의 변형 제조방법을 공정순서대로 도시한 공정단면도이다.
도 24 내지 도 28은 도 8a에 도시된 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110a : 제1 기판 112 : 제1 캐리어
114 : 제1 절연층 116a, 116b : 제1 비아홀
118a. 118b : 제1 비아 118a' : 제1 돌출부
120 : 제1 회로층 122 : 제1 빌드업층
130 : 제1 솔더 레지스트층 150a : 제2 기판
152 : 제1 캐리어 154 : 제2 절연층
156a : 제2 비아홀 158a : 제2 비아
158a' : 제2 돌출부 158a'', 169 : 수납홈부
162 : 제2 빌드업층 170 : 제2 솔더 레지스트층

Claims (20)

  1. 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판; 및
    상기 제1 돌출부가 수납되는 수납홈부를 포함하며, 상기 제1 돌출부가 상기 수납홈부에 삽입되어 상기 제1 기판이 일체화되게 접속결합되는 제2 기판;
    을 포함하되,
    상기 제1 기판은,
    하나 이상의 제1 빌드업 절연층;
    상기 제1 빌드업 절연층의 일면에 매립된 상태로 형성된 제1 회로층;
    상기 제1 회로층과 연결되되, 상기 제1 빌드업 절연층의 일면 외부로 노출되게 형성된 제1 비아;
    상기 제1 빌드업 절연층의 타면에 형성된 제1 빌드업 회로층; 및
    상기 제1 빌드업 회로층이 형성된 상기 제1 빌드업 절연층에 형성된 제1 솔더 레지스트층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판; 및
    상기 제1 돌출부가 수납되는 수납홈부를 포함하며, 상기 제1 돌출부가 상기 수납홈부에 삽입되어 상기 제1 기판이 일체화되게 접속결합되는 제2 기판;
    을 포함하되,
    상기 제1 기판은,
    일면에 제1 회로층이 형성된 제1 절연층;
    상기 제1 절연층의 일면에 적층된 제1 빌드업 절연층에 상기 제1 절연층의 타면 외부까지 노출되게 형성된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 빌드업 회로층이 형성된 제1 빌드업층; 및
    상기 제1 빌드업층에 형성된 제1 솔더 레지스트층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  3. 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판; 및
    상기 제1 돌출부가 수납되는 수납홈부를 포함하며, 상기 제1 돌출부가 상기 수납홈부에 삽입되어 상기 제1 기판이 일체화되게 접속결합되는 제2 기판;
    을 포함하되,
    상기 제2 기판은,
    하나 이상의 제2 빌드업 절연층;
    상기 제2 빌드업 절연층의 일면에 매립된 상태로 형성된 제2 회로층;
    상기 제2 회로층과 연결되고, 상기 제2 빌드업 절연층의 일면 외부로 노출되게 형성되되, 내부에 수납홈부가 형성된 제2 비아;
    상기 제2 빌드업 절연층의 타면에 형성된 제2 빌드업 회로층; 및
    상기 제2 빌드업 회로층이 형성된 상기 제2 빌드업 절연층에 형성된 제2 솔더 레지스트층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  4. 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판; 및
    상기 제1 돌출부가 수납되는 수납홈부를 포함하며, 상기 제1 돌출부가 상기 수납홈부에 삽입되어 상기 제1 기판이 일체화되게 접속결합되는 제2 기판;
    을 포함하되,
    상기 제2 기판은,
    제2 절연층;
    상기 제2 절연층의 일면에 형성되되, 상기 제2 절연층의 타면을 관통하도록 형성되어, 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하는 제2 회로층;
    상기 제2 절연층의 일면에 형성되되, 최외층에 구비된 제2 빌드업 절연층에 수납홈부가 형성된 제2 빌드업 비아가 형성된 제2 빌드업층; 및
    상기 제2 빌드업층에 형성된 제2 솔더 레지스트층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 3 또는 4에 있어서,
    상기 제1 기판은,
    제1 절연층;
    상기 제1 절연층의 일면에 형성되되, 상기 제1 절연층의 타면을 관통하도록 형성되어, 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 회로층;
    상기 제1 절연층의 일면에 형성된 제1 빌드업층; 및
    상기 제1 빌드업층에 형성된 제1 솔더 레지스트층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  6. 삭제
  7. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 비아는 3개 이상의 원추형 비아가 인접하게 형성된 구조를 가짐으로써, 내부에 상기 수납홈부를 형성하는 것을 특징으로 하는 인쇄회로기판.
  8. 청구항 1 또는 2에 있어서,
    상기 제2 기판은,
    제2 절연층;
    상기 제2 절연층의 일면에 형성되되, 상기 제2 절연층의 타면을 관통하도록 형성되어 외부로 노출되되, 내부에 수납홈부가 형성된 제2 돌출부를 구비하는 제2 비아를 포함하는 제2 회로층;
    상기 제2 절연층의 일면에 형성된 제2 빌드업층; 및
    상기 제2 빌드업층에 형성된 제2 솔더 레지스트층;
    을 포함하는 것을 특징으로 하는 인쇄회로기판.
  9. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 돌출부는 내부에 상기 수납홈부를 구비하는 분화구 형상을 갖는 것을 특징으로 하는 인쇄회로기판.
  10. 삭제
  11. 청구항 4에 있어서,
    상기 제2 빌드업 비아는 최외층에 구비된 상기 제2 빌드업 절연층에 형성된 비아홀의 내벽에 도금층이 형성된 구조를 가짐으로써, 그 내부에 상기 수납홈부가 형성된 것을 특징으로 하는 인쇄회로기판.
  12. 청구항 1 내지 4 중 어느 한 항에 있어서,
    제1 돌출부와 상기 수납홈부는 초음파를 이용한 금속간 결합 또는 전기전도성 필름에 의해 접속된 것을 특징으로 하는 인쇄회로기판.
  13. 청구항 1 내지 4 중 어느 한 항에 있어서,
    상기 제1 돌출부와 상기 수납홈부는 솔더(solder), 주석(Tin), 금(Au), 은(Ag)에서 선택된 하나 이상의 전도성 금속을 사이에 두고 금속간 결합되어 있는 것을 특징으로 하는 인쇄회로기판.
  14. (A) 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판을 제조하는 단계;
    (B) 상기 제1 돌출부가 수납되는 수납홈부를 포함하는 제2 기판을 제조하는 단계; 및
    (C) 상기 제1 돌출부와 상기 수납홈부가 마주하도록 상기 제1 기판 및 상기 제2 기판을 배치한 상태에서, 상기 제1 돌출부를 상기 수납홈부에 삽입하여 상기 제1 기판 및 상기 제2 기판을 일체화되게 접속결합하는 단계;
    를 포함하되,
    상기 (A) 단계는,
    (A1) 제1 캐리어에 제1 절연층을 적층하고, 상기 제1 절연층에 제1 회로층을 형성하는 단계;
    (A2) 상기 제1 절연층에 제1 빌드업 절연층을 적층하고, 상기 제1 캐리어의 적어도 일부를 포함하여 상기 제1 절연층과 상기 제1 빌드업 절연층을 관통하는 제1 비아홀을 가공하는 단계;
    (A3) 제1 비아홀의 내부를 포함하여 상기 제1 빌드업 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제1 비아를 포함하는 제1 빌드업 회로층을 형성하는 단계; 및
    (A4) 상기 제1 빌드업 절연층에 제1 솔더 레지스트층을 형성하고, 상기 제1 캐리어를 제거하여, 상기 제1 비아의 적어도 일부가 외부로 노출된 제1 돌출부를 구비하는 제1 기판을 제조하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  15. (A) 외부로 노출된 제1 돌출부를 구비하는 제1 비아를 포함하는 제1 기판을 제조하는 단계;
    (B) 상기 제1 돌출부가 수납되는 수납홈부를 포함하는 제2 기판을 제조하는 단계; 및
    (C) 상기 제1 돌출부와 상기 수납홈부가 마주하도록 상기 제1 기판 및 상기 제2 기판을 배치한 상태에서, 상기 제1 돌출부를 상기 수납홈부에 삽입하여 상기 제1 기판 및 상기 제2 기판을 일체화되게 접속결합하는 단계;
    를 포함하되,
    상기 (B) 단계는,
    (B1) 제2 캐리어에 제2 절연층을 적층하고, 상기 제2 캐리어의 적어도 일부를 포함하여 상기 제2 절연층에 제2 비아홀을 가공하는 단계;
    (B2) 상기 제2 비아홀의 내부를 포함하여 상기 제2 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제2 비아를 포함하는 제2 회로층을 형성하는 단계;
    (B3) 상기 제 2회로층이 형성된 상기 제2 절연층에 형성되되, 최외층에 구비된 제2 빌드업 절연층에 수납홈부가 형성된 제2 빌드업 비아를 포함하는 제2 빌드업층을 형성하는 단계; 및
    (B4) 상기 제2 빌드업층에 제2 솔더 레지스트층을 형성하고, 상기 제2 캐리어를 제거하여 상기 제2 비아의 적어도 일부가 외부로 노출된 제2 기판을 제조하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  16. 청구항 15에 있어서,
    상기 (A) 단계는,
    (A1) 제1 캐리어에 제1 절연층을 적층하고, 상기 제1 캐리어의 적어도 일부를 포함하여 상기 제1 절연층에 제1 비아홀을 가공하는 단계;
    (A2) 상기 제1 비아홀의 내부를 포함하여 상기 제1 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제1 비아를 포함하는 제1 회로층을 형성하는 단계;
    (A3) 상기 제1 회로층이 형성된 상기 제1 절연층에 제1 빌드업층을 형성하는 단계; 및
    (A4) 상기 제1 빌드업층에 제1 솔더 레지스트층을 형성하고, 상기 제1 캐리어를 제거하여, 상기 제1 비아의 적어도 일부가 외부로 노출된 제1 돌출부를 구비하는 제1 기판을 제조하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  17. 청구항 14에 있어서,
    상기 (B) 단계는,
    (B1) 제2 캐리어에 제2 절연층을 적층하고, 상기 제2 캐리어의 적어도 일부를 포함하여 상기 제2 절연층에 제2 비아홀을 가공하는 단계;
    (B2) 상기 제2 비아홀의 내부를 포함하여 상기 제2 절연층에 도금층을 형성하고, 상기 도금층을 패터닝하여 제2 비아를 포함하는 제2 회로층을 형성하는 단계;
    (B3) 상기 제 2회로층이 형성된 상기 제2 절연층에 제2 빌드업층을 형성하는 단계; 및
    (B4) 상기 제2 빌드업층에 제2 솔더 레지스트층을 형성하고, 상기 제2 캐리어를 제거하여 상기 제2 비아의 적어도 일부가 외부로 노출되고, 내부에 수납홈부를 갖는 제2 돌출부를 구비하는 제2 기판을 제조하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  18. 삭제
  19. 청구항 14 또는 15에 있어서,
    상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 비아는 3개 이상의 원추형 비아가 인접하게 형성된 구조를 가짐으로써, 내부에 상기 수납홈부를 형성하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  20. 청구항 14 또는 15에 있어서,
    상기 제2 기판은 외부로 노출된 제2 돌출부를 구비하는 제2 비아를 포함하고, 상기 제2 돌출부는 내부에 상기 수납홈부를 구비하는 분화구 형상을 갖는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090124053A 2009-12-14 2009-12-14 인쇄회로기판 및 그 제조방법 KR101095253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090124053A KR101095253B1 (ko) 2009-12-14 2009-12-14 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090124053A KR101095253B1 (ko) 2009-12-14 2009-12-14 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110067449A KR20110067449A (ko) 2011-06-22
KR101095253B1 true KR101095253B1 (ko) 2011-12-20

Family

ID=44399892

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090124053A KR101095253B1 (ko) 2009-12-14 2009-12-14 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101095253B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186354A (ja) 2002-12-03 2004-07-02 Clover Denshi Kogyo Kk 多層配線基板の製造方法
JP2009253262A (ja) * 2008-04-03 2009-10-29 Samsung Electro Mech Co Ltd 多層プリント回路基板およびその製造方法
US20090273905A1 (en) * 2005-06-16 2009-11-05 Sang-Wook Park Integrated circuit package and integrated circuit module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186354A (ja) 2002-12-03 2004-07-02 Clover Denshi Kogyo Kk 多層配線基板の製造方法
US20090273905A1 (en) * 2005-06-16 2009-11-05 Sang-Wook Park Integrated circuit package and integrated circuit module
JP2009253262A (ja) * 2008-04-03 2009-10-29 Samsung Electro Mech Co Ltd 多層プリント回路基板およびその製造方法

Also Published As

Publication number Publication date
KR20110067449A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
JP5101169B2 (ja) 配線基板とその製造方法
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
US9029713B2 (en) Printed wiring board and method for manufacturing the same
JP3927955B2 (ja) 層間電気接続が向上された多層印刷回路基板及びその作製方法
CN103458628B (zh) 多层电路板及其制作方法
JP5436259B2 (ja) 多層配線基板の製造方法及び多層配線基板
CN104576596B (zh) 半导体基板及其制造方法
CN102867798A (zh) 无核心层的封装基板及其制造方法
CN102686053A (zh) 多层布线基板的制造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2011199077A (ja) 多層配線基板の製造方法
JP2011138868A (ja) 多層配線基板
CN110972414B (zh) 复合电路板及其制造方法
JP2006049793A (ja) プリント基板の並列式製造方法
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
CN107454761B (zh) 高密度增层多层板的制造方法
JP5865769B2 (ja) 多層配線基板の製造方法
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
KR101095253B1 (ko) 인쇄회로기판 및 그 제조방법
US20090090548A1 (en) Circuit board and fabrication method thereof
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
CN107731698B (zh) 集成电路封装件、封装基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee